JP3883707B2 - ２周波整合回路 - Google Patents
２周波整合回路 Download PDFInfo
- Publication number
- JP3883707B2 JP3883707B2 JP24398998A JP24398998A JP3883707B2 JP 3883707 B2 JP3883707 B2 JP 3883707B2 JP 24398998 A JP24398998 A JP 24398998A JP 24398998 A JP24398998 A JP 24398998A JP 3883707 B2 JP3883707 B2 JP 3883707B2
- Authority
- JP
- Japan
- Prior art keywords
- parallel
- series
- capacitor
- matching
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/46—Filters
- H03H9/48—Coupling means therefor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/38—Impedance-matching networks
- H03H7/383—Impedance-matching networks comprising distributed impedance elements together with lumped impedance elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/38—Impedance-matching networks
Landscapes
- Physics & Mathematics (AREA)
- Acoustics & Sound (AREA)
- Amplifiers (AREA)
- Microwave Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は２つの周波数においてインピーダンスマッチングをとることができる整合回路に係り、特にマイクロ波帯において好適に利用することができる整合回路の改良に関するものである。
【０００２】
【従来の技術】
図９は「Ｈ．ＮＡＫＡＪＩＭＡ，Ｍ．ＭＵＲＡＧＵＣＨＩ：“Ｄｕａｌ−Ｆｒｅｑｕｅｎｃｙ Ｍａｔｃｈｉｎｇ Ｔｅｃｈｎｉｑｕｅ ａｎｄ Ｉｔｓ Ａｐｐｌｉｃａｔｉｏｎ ｔｏ ａｎ Ｏｃｔａｖｅ−Ｂａｎｄ （３０−６０ＧＨｚ）ＭＭＩＣ Ａｍｐｌｉｆｉｅｒ”，ＩＥＩＣＥ Ｔｒａｎｃｅ．Ｅｌｅｃｔｒｏｎ．，Ｖｏｌ．Ｅ８０−Ｃ，Ｄｅｃ．，１９９７．」に掲載されている従来の２周波整合回路および電界効果トランジスタである。図において、１は整合回路の入力端子、２は整合回路の出力端子、４７は入力端子１と出力端子２との間に接続された伝送線路、４８は入力端子１と伝送線路４７との間に配設され、高い角周波数ωH でλ／４の長さを有する先端短絡形スタブ、４９は入力端子１と伝送線路４７との間に配設された先端開放形スタブである。また、５０は出力端子２にゲート電極が接続された電界効果トランジスタである。
【０００３】
図１０はこの従来の２周波整合回路における整合方法を説明するためのスミスチャートである。図において、５１は電界効果トランジスタ５０に対して低い周波数ｆL の信号を印加した場合の負荷インピーダンスであり、５２は電界効果トランジスタ５０に対して高い周波数ｆH の信号を印加した場合の負荷インピーダンスであり、５３は定コンダクタンス円（例えば０．０２Ｓの定コンダクタンス円）である。
【０００４】
そして、伝送線路４７を所定の長さに設定することにより、上記２つの電界効果トランジスタ５０の負荷インピーダンスを上記定コンダクタンス円５３上に設定する。５４はこのようにして得られる低い周波数ｆL の信号を印加した場合の変換インピーダンスであり、５５は高い周波数ｆH の信号を印加した場合の変換インピーダンスである。
【０００５】
次に、先端開放形スタブ４９の長さを所定の長さに設定することにより、上記２つのインピーダンスを上記定コンダクタンス円５３上で移動させ、整合をとる。５６はこの整合によって得られる整合点である。以上のようにして、この従来の整合回路は２つの周波数ｆL ，ｆH において整合をとることができる。
【０００６】
次に動作について説明する。
上記入力端子１から電界効果トランジスタ５０への入力信号を入力すると、上記２つの整合周波数ｆL ，ｆH においては入力信号に基づく反射波が生成されることなく、信号の入力が行われる。
【０００７】
【発明が解決しようとする課題】
従来の２周波整合回路は以上のように構成されているので、上記伝送線路４７の長さのみで異なる２つの周波数における電界効果トランジスタ５０の入力インピーダンスを定コンダクタンス円５３上に変換することになり、一方の周波数におけるインピーダンスを定コンダクタンス円５３上に移動させるように伝送線路４７を決定すると、この定コンダクタンス円５３上に移動させることができる他方の周波数は自ずと決定されてしまうことになり、任意の２つの周波数において整合をとることができないという課題があった。
【０００８】
また、上記従来の２周波整合回路では、伝送線路４７を用いているため低周波帯において整合をとろうとすると、長大な伝送線路が必要となってしまい、整合回路自身の寸法が大きくなってしまうという問題もある。
【０００９】
この発明は上記のような課題を解決するためになされたもので、任意の２つの周波数において整合をとることができる整合回路を得ることを目的とする。
【００１０】
【課題を解決するための手段】
この発明に係る整合回路は、負荷が接続される出力端子と、当該負荷への入力信号が入力される入力端子と、直列キャパシタおよびこの直列キャパシタに直列に接続された直列インダクタからなり、上記入力端子から見て上記負荷と直列に接続されるように配設された直列共振回路と、並列キャパシタおよびこの並列キャパシタに並列に接続された並列インダクタからなり、上記入力端子から見て上記負荷および上記直列共振回路の全体と並列に接続されるように配設された並列共振回路とを備えたものであって、負荷レジスタンスを Ri 、負荷キャパシタを Cgs 、 2 つの整合角周波数をω L 、ω H 、規格化アドミッタンスを Yo とした時に、直列インダクタ L1 、直列キャパシタ C1 、並列インダクタ L2 および並列キャパシタ C2 は下記数式群５を満たすものである。
L1=Xg/( ω H- ω L)
C1=( ω H- ω L)*Cgs/(Cgs* ω H* ω L*Xg-( ω H- ω L))
L2=( ω H- ω L)*Ri/( ω H* ω L*Yo*Xg)
C2=Yo*Xg/(( ω H- ω L)*Ri) ・・・数式群５
Xg= √ (Ri/Yo-Ri*Ri)
【００１３】
この発明に係る整合回路は、負荷が接続される出力端子と、当該負荷への入力信号が入力される入力端子と、並列キャパシタおよびこの並列キャパシタに並列に接続された並列インダクタからなり、上記入力端子から見て上記負荷と直列に接続されるように配設された並列共振回路と、直列キャパシタおよびこの直列キャパシタに直列に接続された直列インダクタからなり、上記入力端子から見て上記負荷と並列に接続されるように配設された直列共振回路とを備えたものであって、負荷レジスタンスを Ri 、負荷キャパシタを Cgs 、 2 つの整合角周波数をω L 、ω H 、規格化インピーダンスをＺ o とした時に、直列インダクタ L1 、直列キャパシタ C1 、並列インダクタ L2 および並列キャパシタ C2 は下記数式群６を満たすものである。
L1=( ω H*( β L-BgL)- ω L*( β H-BgH))/(( ω H* ω H- ω L* ω L)( β L-BgL)( β H-BgH))
C1=( ω H* ω H- ω L* ω L)( β L-BgL)( β H-BgH)
/( ω H* ω L*( ω L*( β L-BgL)- ω H*( β H-BgH)))
L2=Zo*( ω H* ω H- ω L* ω L)*BgH*BgL/( ω H* ω L*( ω H* α L*BgH- ω L* α H*BgL))
C2=( ω L* α L*BgH- ω H* α H*BgL)/(Zo*( ω H* ω H- ω L* ω L)*BgH*BgL)
α L=Ri/(Ri*Ri+1/( ω L* ω L*Cgs*Cgs)) ・・・数式群６
α H=Ri/(Ri*Ri+1/( ω H* ω H*Cgs*Cgs))
β L=(j/( ω L*Cgs))/(Ri*Ri+1/( ω L* ω L*Cgs*Cgs))
β H=(j/( ω H*Cgs))/(Ri*Ri+1/( ω H* ω H*Cgs*Cgs))
BgL= √ ( α L/Zo- α L* α L)
BgH= √ ( α H/Zo- α H* α H)
【００１６】
この発明に係る整合回路は、負荷が接続される入力端子と、当該負荷に基づく出力信号を出力する出力端子と、直列キャパシタおよびこの直列キャパシタに直列に接続された直列インダクタからなり、上記出力端子から見て上記負荷と直列に接続されるように配設された直列共振回路と、並列キャパシタおよびこの並列キャパシタに並列に接続された並列インダクタからなり、上記出力端子から見て上記負荷と並列に接続されるように配設された並列共振回路とを備えたものであって、負荷レジスタンスを Rds 、負荷キャパシタを Cds 、 2 つの整合角周波数をω L 、ω H 、規格化インピーダンスを Zo とした時に、直列インダクタ L1 、直列キャパシタ C1 、並列インダクタ L2 および並列キャパシタ C2 は下記数式群７を満たすものである。
L1=Rds*Zo*Bd/( ω H- ω L)
C1=( ω H- ω L)/( ω H* ω L*Rds*Zo*Bd)
L2=( ω H- ω L)/( ω H* ω L*Bd)
C2=Bd/( ω H- ω L)-Cds ・・・数式群７
Bd= √ (1/(Zo*Rds)-1/(Rds*Rds))
【００１９】
この発明に係る整合回路は、負荷が接続される入力端子と、当該負荷に基づく出力信号を出力する出力端子と、並列キャパシタおよびこの並列キャパシタに並列に接続された並列インダクタからなり、上記出力端子から見て上記負荷と直列に接続されるように配設された並列共振回路と、直列キャパシタおよびこの直列キャパシタに直列に接続された直列インダクタからなり、上記出力端子から見て上記負荷および上記並列共振回路の全体と並列に接続されるように配設された直列共振回路とを備えたものであって、負荷レジスタンスを Rds 、負荷キャパシタを Cds 、 2 つの整合角周波数をω L 、ω H 、規格化アドミッタンスを Yo とした時に、直列インダクタ L1 、直列キャパシタ C1 、並列インダクタ L2 および並列キャパシタ C2 は下記数式群８を満たすものである。
L1=( ω L* α L*XdH+ ω H* α H*XdL)/(Yo*( ω H* ω H- ω L* ω L)*XdH*XdL)
C1=Yo*( ω H* ω H- ω L* ω L)*XdH*XdL/( ω H* ω L*( ω H* α L*XdH+ ω L* α H*XdL))
L2=( ω H* ω H- ω L* ω L)/( ω H* ω L*( ω L*(XdH- β H)+ ω H*(XdL- β L)))
C2=( ω H*(XdH- β H)+ ω L*(XdL- β L))/( ω H* ω H- ω L* ω L)
α L=(1/Rds)/(1/(Rds*Rds)+ ω L* ω L*Cds*Cds) ・・・数式群８
α H=(1/Rds)/(1/(Rds*Rds)+ ω H* ω H*Cds*Cds)
β L= ω L*Cds/(1/(Rds*Rds)+ ω L* ω L*Cds*Cds))
β H= ω H*Cds/(1/(Rds*Rds)+ ω H* ω H*Cds*Cds))
XdL= √ ( α L/Yo- α L* α L)
XdH= √ ( α H/Yo- α H* α H)
【００２２】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態１．
図１はこの発明の実施の形態１による２周波整合回路および負荷を示すブロック図である。図において、１は整合回路の入力端子、２は整合回路の出力端子、３はこの入力端子１と出力端子２との間に接続された直列インダクタ、４はこの直列インダクタ３と入力端子１との間に配設された直列キャパシタ、５はこの直列キャパシタ４と入力端子１との間に一端が接続され、他端がグランド電位に接地された並列インダクタ、６はこの直列キャパシタ４と入力端子１との間に一端が接続され、他端がグランド電位に接地された並列キャパシタである。
【００２３】
また、７は出力端子２に接続された負荷キャパシタ、８は一端が負荷キャパシタ７の他端に接続され、他端がグランド電位に接地された負荷レジスタンスである。なお、以下においては、負荷レジスタンス８は整合インピーダンス（例えばマイクロ波の伝送経路に一般的に用いられる５０Ωなど）よりも小さいことを前提として説明する。また、このように負荷キャパシタ７と負荷レジスタンス８とが直列に接続された等価回路にて表すことができる回路としては例えば、ソース接地した電界効果トランジスタをマイクロ波帯域で使用した場合のゲート電極からみた等価回路などがある。
【００２４】
図２はこの発明の実施の形態１による２周波整合回路において２つの角周波数ωH ，ωL において整合をとる際の各素子（直列インダクタ３、直列キャパシタ４、並列インダクタ５、並列キャパシタ６）の役割を説明するためのスミスチャートである。図において、９は負荷レジスタンス８および負荷キャパシタ７に対して上記低い角周波数ωL の信号を印加した場合の負荷インピーダンスであり、１０は負荷レジスタンス８および負荷キャパシタ７に対して上記高い角周波数ωH の信号を印加した場合の負荷インピーダンスであり、１１は上記整合インピーダンスにより規格化された定コンダクタンス円（例えば０．０２Ｓの定コンダクタンス円）である。
【００２５】
そして、直列インダクタ３と直列キャパシタ４とからなる直列共振回路を２つの角周波数においてともに誘導性を呈するようにし、上記２つの角周波数ωH ，ωL におけるこの直列共振回路３，４と負荷７，８とを入力端子１側から見たアドミッタンスのコンダクタンス成分を上記定コンダクタンス円１１上に移動させる。１２はこれによって得られる低い角周波数ωL の信号を印加した場合の変換インピーダンスであり、１３は高い角周波数ωH の信号を印加した場合の変換インピーダンスである。また、この場合の直列インダクタＬ1 ，直列キャパシタＣ1 値を下記数式群９に示す。
【００２６】
次に、並列インダクタ５と並列キャパシタ６とからなる並列共振回路を、低い角周波数ωL は誘導性、高い角周波数ωH は容量性を呈するようにし、２つのインピーダンスを上記定コンダクタンス円１１上で移動させ、整合をとる。１４はこの整合によって得られる整合点である。また、この場合の並列インダクタＬ2 と並列キャパシタＣ2 の値を下記数式群９に示す。
【００２７】
L1=Xg/(ωH-ωL)
C1=(ωH-ωL)*Cgs/(Cgs*ωH*ωL*Xg-(ωH-ωL))
L2=(ωH-ωL)*Ri/(ωH*ωL*Yo*Xg) ・・・数式群９
C2=Yo*Xg/((ωH-ωL)*Ri)
Xg=√(Ri/Yo-Ri*Ri)
【００２８】
なお、上記数式群９からも明らかなように、２つの整合角周波数ωL ，ωH は互いに独立した角周波数として設定することができる。
【００２９】
次に動作について説明する。
上記入力端子１から負荷への入力信号を入力すると、上記２つの整合角周波数ωL ，ωH においては入力信号に基づく反射波が生成されることなく、信号の入力が行われる。
【００３０】
以上のように、この実施の形態１によれば、負荷７，８が接続される出力端子２と、当該負荷７，８への入力信号が入力される入力端子１と、直列キャパシタ３およびこの直列キャパシタ３に直列に接続された直列インダクタ４からなり、上記入力端子１から見て上記負荷７，８と直列に接続されるように配設された直列共振回路と、並列キャパシタ６およびこの並列キャパシタ６に並列に接続された並列インダクタ５からなり、上記入力端子１から見て上記負荷７，８および上記直列共振回路３，４の全体と並列に接続されるように配設された並列共振回路とからなる整合回路を用いて整合を図っているので、整合インピーダンスよりも小さい負荷７，８の入力レジスタンス（Ｒi ）において、任意の２つの周波数において整合をとることができる効果がある。
【００３１】
特に、負荷レジスタンス８をＲi 、負荷キャパシタ７をＣgs、２つの整合角周波数をωL ，ωH 、整合アドミッタンスをＹo とした時に、直列インダクタＬ1 、直列キャパシタＣ1 、並列インダクタＬ2 および並列キャパシタＣ2 を上記数式群９を満たすように設定しているので、目標とする整合インピーダンス値において最適に整合をとることができる効果がある。
【００３２】
また、各整合素子として伝送線路を用いる必要がないため、整合をとる周波数を低周波数帯に設定したとしても長大な線路を必要としなくなり、低周波数帯に適用した場合における回路の小形化の効果もある。
【００３３】
実施の形態２．
図３はこの発明の実施の形態２による２周波整合回路および負荷を示すブロック図である。図において、１５は入力端子１と出力端子２との間に配設された並列インダクタ、１６は入力端子１と出力端子２との間に配設された並列キャパシタ、１７は出力端子２と並列インダクタ１５との間に一端が接続された直列インダクタ、１８は一端が直列インダクタ１７の他端に接続され、他端がグランド電位に接地された直列キャパシタである。これ以外は実施の形態１と同様であり同一の符号を付して説明を省略する。
【００３４】
なお、以下においては、負荷レジスタンス８は整合インピーダンス（例えばマイクロ波の伝送経路に一般的に用いられる５０Ωなど）よりも大きいことを前提として説明する。
【００３５】
図４はこの発明の実施の形態２による２周波整合回路において２つの角周波数ωH ，ωL において整合をとる際の各素子（直列インダクタ１７、直列キャパシタ１８、並列インダクタ１５、並列キャパシタ１６）の役割を説明するためのスミスチャートである。図において、１９は負荷レジスタンス８および負荷キャパシタ７に対して上記低い角周波数ωL の信号を印加した場合の負荷インピーダンスであり、２０は負荷レジスタンス８および負荷キャパシタ７に対して上記高い角周波数ωH の信号を印加した場合の負荷インピーダンスであり、２１は上記整合インピーダンスにより規格化された定レジスタンス円（例えば５０Ωの定レジスタンス円）である。
【００３６】
そして、直列インダクタ１７と直列キャパシタ１８とからなる直列共振回路を、低い角周波数ωL では容量性、高い角周波数ωH では誘導性を呈するようにし、２つのインピーダンスを上記定レジスタンス円２１上に移動させる。２２はこれによって得られる低い角周波数ωL の信号を印加した場合の変換インピーダンスであり、２３は高い角周波数ωH の信号を印加した場合の変換インピーダンスである。また、この場合の直列インダクタＬ1 と直列キャパシタＣ1 の値を下記数式群１０に示す。
【００３７】
次に並列インダクタ１５と並列キャパシタ１６とからなる並列共振回路を、低い角周波数ωL では誘導性、高い角周波数ωH では容量性を呈するようにし、２つのインピーダンスを上記定レジスタンス円２１上で移動させ、整合をとる。２４はこの整合によって得られる整合点である。また、この場合の並列インダクタＬ2 と並列キャパシタＣ2 の値を下記数式群１０に示す。
【００３８】
L1=(ωH*(βL-BgL)-ωL*(βH-BgH))/((ωH*ωH-ωL*ωL)(βL-BgL)(βH-BgH))
C1=(ωH*ωH-ωL*ωL)(βL-BgL)(βH-BgH)
/(ωH*ωL*(ωL*(βL-BgL)-ωH*(βH-BgH)))
L2=Zo*(ωH*ωH-ωL*ωL)*BgH*BgL/(ωH*ωL*(ωH*αL*BgH-ωL*αH*BgL))
C2=(ωL*αL*BgH-ωH*αH*BgL)/(Zo*(ωH*ωH-ωL*ωL)*BgH*BgL)
α L=Ri/(Ri*Ri+1/( ω L* ω L*Cgs*Cgs)) ・・・数式群１０
α H=Ri/(Ri*Ri+1/( ω H* ω H*Cgs*Cgs))
β L=(j/( ω L*Cgs))/(Ri*Ri+1/( ω L* ω L*Cgs*Cgs))
β H=(j/( ω H*Cgs))/(Ri*Ri+1/( ω H* ω H*Cgs*Cgs))
BgL= √ ( α L/Zo- α L* α L)
BgH= √ ( α H/Zo- α H* α H)
【００３９】
なお、上記数式群１０からも明らかなように、２つの整合角周波数ωL ，ωH は互いに独立した角周波数として設定することができる。
【００４０】
なお、動作は実施の形態１と同様であり説明を省略する。
【００４１】
以上のように、この実施の形態２によれば、負荷７，８が接続される出力端子２と、当該負荷７，８への入力信号が入力される入力端子１と、並列キャパシタ１６およびこの並列キャパシタ１６に並列に接続された並列インダクタ１５からなり、上記入力端子１から見て上記負荷７，８と直列に接続されるように配設された並列共振回路と、直列キャパシタ１８およびこの直列キャパシタ１８に直列に接続された直列インダクタ１７からなり、上記入力端子１から見て上記負荷７，８と並列に接続されるように配設された直列共振回路とからなる整合回路を用いて整合を図っているので、整合インピーダンスよりも大きい負荷７，８の入力レジスタンス（Ｒi ）において、任意の２つの周波数において整合をとることができる効果がある。
【００４２】
特に、負荷レジスタンス８をＲi 、負荷キャパシタ７をＣgs、２つの整合角周波数をωL ，ωH 、整合インピーダンスをＺo とした時に、直列インダクタＬ1 、直列キャパシタＣ1 、並列インダクタＬ2 および並列キャパシタＣ2 を上記数式群１０を満たすように設定することにより、目標とする整合インピーダンス値において最適に整合をとることができる効果がある。
【００４３】
また、各整合素子として伝送線路を用いる必要がないため、整合をとる周波数を低周波数帯に設定したとしても長大な線路を必要としなくなり、低周波数帯に適用した場合における回路の小形化の効果もある。
【００４４】
実施の形態３．
図５はこの発明の実施の形態３による２周波整合回路および負荷を示すブロック図である。図において、２５は入力端子１と出力端子２との間に接続された直列インダクタ、２６はこの直列インダクタ２５と入力端子１との間に配設された直列キャパシタ、２７はこの直列キャパシタ２６と入力端子１との間に一端が接続され、他端がグランド電位に接地された並列インダクタ、２８はこの直列キャパシタ２６と入力端子１との間に一端が接続され、他端がグランド電位に接地された並列キャパシタである。
【００４５】
また、２９は一端が入力端子１に接続され、他端がグランド電位に接地された負荷キャパシタ、３０は一端が入力端子１に接続され、他端がグランド電位に接地された負荷レジスタンスである。なお、以下においては、負荷の出力レジスタンス３０は、整合インピーダンス（例えばマイクロ波の伝送経路に一般的に用いられる５０Ωなど）よりも大きいことを前提として説明する。また、このように負荷キャパシタ２９と負荷レジスタンス３０とが並列に接続された等価回路にて表すことができる回路としては、例えば、ソース接地した電界効果トランジスタをマイクロ波帯域で使用した場合のドレイン電極からみた等価回路などがある。これ以外は実施の形態１と同様であり同一の符号を付して説明を省略する。
【００４６】
図６はこの発明の実施の形態３による２周波整合回路において２つの角周波数ωH ，ωL において整合をとる際の各素子（直列インダクタ２５、直列キャパシタ２６、並列インダクタ２７、並列キャパシタ２８）の役割を説明するためのスミスチャートである。図において、３１は負荷レジスタンス３０および負荷キャパシタ２９に対して上記低い角周波数ωL の信号を印加した場合の負荷インピーダンスであり、３２は負荷レジスタンス３０および負荷キャパシタ２９に対して上記高い角周波数ωH の信号を印加した場合の負荷インピーダンスであり、３３は上記整合インピーダンスにより規格化された定レジスタンス円（例えば５０Ωの定レジスタンス円）である。
【００４７】
そして、並列インダクタ２７と並列キャパシタ２８とからなる並列共振回路を、低い角周波数ωL では誘導性、高い角周波数ωH では容量性を呈するようにし、上記２つの角周波数ωH ，ωL におけるこの並列共振回路と負荷とを出力端子２側から見たアドミッタンスを上記定レジスタンス円３３上に移動させる。３４はこれによって得られる低い角周波数ωL の信号を印加した場合の変換インピーダンスであり、３５は高い角周波数ωH の信号を印加した場合の変換インピーダンスである。また、この場合の並列インダクタＬ2 と並列キャパシタＣ2 の値を下記数式群１１に示す。
【００４８】
次に、直列インダクタ２５と直列キャパシタ２６とからなる直列共振回路を、低い角周波数ωL では容量性、高い角周波数ωH では誘導性を呈するようにし、２つのインピーダンスを上記定レジスタンス円３３上で移動させ、整合をとる。３６はこの整合によって得られる整合点である。また、この場合の直列インダクタＬ1 と直列キャパシタＣ1 の値を下記数式群１１に示す。
【００４９】
L1=Rds*Zo*Bd/(ωH-ωL)
C1=(ωH-ωL)/(ωH*ωL*Rds*Zo*Bd)
L2=(ωH-ωL)/(ωH*ωL*Bd)
C2=Bd/(ωH-ωL)-Cds ・・・数式群１１
Bd=√(1/(Zo*Rds)-1/(Rds*Rds))
【００５０】
なお、上記数式群１１からも明らかなように、２つの整合角周波数ωL ，ωH は互いに独立した角周波数として設定することができる。
【００５１】
次に動作について説明する。
上記出力端子２から電界効果トランジスタなどからの出力信号を出力すると、上記２つの整合角周波数においては少なくとも出力信号に基づく反射波が生成されることなく、信号の出力が行われる。
【００５２】
以上のように、この実施の形態３によれば、負荷２９，３０が接続される入力端子１と、当該負荷２９，３０に基づく出力信号を出力する出力端子２と、直列キャパシタ２６およびこの直列キャパシタ２６に直列に接続された直列インダクタ２５からなり、上記出力端子２から見て上記負荷２９，３０と直列に接続されるように配設された直列共振回路と、並列キャパシタ２８およびこの並列キャパシタ２８に並列に接続された並列インダクタ２７からなり、上記出力端子２から見て上記負荷２９，３０と並列に接続されるように配設された並列共振回路とからなる整合回路を用いて整合を図っているので、整合インピーダンスよりも大きい負荷２９，３０の出力レジスタンス（Ｒds）において、任意の２つの周波数において整合をとることができる効果がある。
【００５３】
特に、負荷レジスタンス３０をＲds、負荷キャパシタ２９をＣds、２つの整合角周波数をωL ，ωH 、整合インピーダンスをＺo とした時に、直列インダクタＬ1 、直列キャパシタＣ1 、並列インダクタＬ2 および並列キャパシタＣ2 を上記数式群１１を満たすように設定することにより、目標とする整合インピーダンス値において最適に整合をとることができる効果がある。
【００５４】
また、各整合素子として伝送線路を用いる必要がないため、整合をとる周波数を低周波数帯に設定したとしても長大な線路を必要としなくなり、低周波数帯に適用した場合における回路の小形化の効果もある。
【００５５】
実施の形態４．
図７はこの発明の実施の形態４による２周波整合回路および負荷を示すブロック図である。図において、３７は入力端子１と出力端子２との間に配設された並列インダクタ、３８は入力端子１と出力端子２との間に配設された並列キャパシタ、３９は出力端子２と並列インダクタ３７との間に一端が接続された直列インダクタ、４０は一端が直列インダクタ３９の他端に接続され、他端がグランド電位に接地された直列キャパシタである。これ以外は実施の形態３と同様であり同一の符号を付して説明を省略する。
【００５６】
なお、以下においては、負荷レジスタンス３０は整合インピーダンス（例えばマイクロ波の伝送経路に一般的に用いられる５０Ωなど）よりも小さいことを前提として説明する。
【００５７】
図８はこの発明の実施の形態４による２周波整合回路において２つの角周波数ωH ，ωL において整合をとる際の各素子（直列インダクタ３９、直列キャパシタ４０、並列インダクタ３７、並列キャパシタ３８）の役割を説明するためのスミスチャートである。図において、４１は負荷レジスタンス３０および負荷キャパシタ２９に対して上記低い角周波数ωL の信号を印加した場合の負荷インピーダンスであり、４２は負荷レジスタンス３０および負荷キャパシタ２９に対して上記高い角周波数ωH の信号を印加した場合の負荷インピーダンスであり、４３は上記整合インピーダンスにより規格化された定コンダクタンス円（例えば０．０２Ｓの定コンダクタンス円）である。
【００５８】
そして、並列インダクタ３７と並列キャパシタ３８とからなる並列共振回路を、低い角周波数ωL では誘導性に、高い角周波数ωH では容量性を呈するようにし、２つのインピーダンスを上記定コンダクタンス円４３上に移動させる。４４はこれによって得られる低い角周波数ωL の信号を印加した場合の変換インピーダンスであり、４５は高い角周波数ωH の信号を印加した場合の変換インピーダンスである。また、この場合の並列インダクタＬ2 と並列キャパシタＣ2 の値を下記数式群１２に示す。
【００５９】
次に直列インダクタ３９と直列キャパシタ４０とからなる直列共振回路を、低い角周波数ωL では容量性、高い角周波数ωH では誘導性を呈するようにし、２つのインピーダンスを上記定コンダクタンス円４３上で移動させ、整合をとる。４６はこの整合によって得られる整合点である。また、この場合の直列インダクタＬ1 と直列キャパシタＣ1 の値を下記数式群１２に示す。
【００６０】
L1=(ωL*αL*XdH+ωH*αH*XdL)/(Yo*(ωH*ωH-ωL*ωL)*XdH*XdL)
C1=Yo*(ωH*ωH-ωL*ωL)*XdH*XdL/(ωH*ωL*(ωH*αL*XdH+ωL*αH*XdL))
L2=(ωH*ωH-ωL*ωL)/(ωH*ωL*(ωL*(XdH-βH)+ωH*(XdL-βL)))
C2=(ωH*(XdH-βH)+ωL*(XdL-βL))/(ωH*ωH-ωL*ωL)
α L=(1/Rds)/(1/(Rds*Rds)+ ω L* ω L*Cds*Cds) ・・・数式群１２
α H=(1/Rds)/(1/(Rds*Rds)+ ω H* ω H*Cds*Cds)
β L= ω L*Cds/(1/(Rds*Rds)+ ω L* ω L*Cds*Cds))
β H= ω H*Cds/(1/(Rds*Rds)+ ω H* ω H*Cds*Cds))
XdL= √ ( α L/Yo- α L* α L)
XdH= √ ( α H/Yo- α H* α H)
【００６１】
なお、上記数式群１２からも明らかなように、２つの整合角周波数ωL ，ωH は互いに独立した角周波数として設定することができる。
【００６２】
なお、動作は実施の形態１と同様であり説明を省略する。
【００６３】
以上のように、この実施の形態４によれば、負荷２９，３０が接続される入力端子１と、当該負荷２９，３０に基づく出力信号を出力する出力端子２と、並列キャパシタ３８およびこの並列キャパシタ３８に並列に接続された並列インダクタ３７からなり、上記出力端子２から見て上記負荷２９，３０と直列に接続されるように配設された並列共振回路と、直列キャパシタ４０およびこの直列キャパシタ４０に直列に接続された直列インダクタ３９からなり、上記出力端子２から見て上記負荷２９，３０および上記並列共振回路の全体３７，３８と並列に接続されるように配設された直列共振回路とからなる整合回路を用いて整合を図っているので、整合インピーダンスよりも小さい負荷２９，３０の出力レジスタンス（Ｒds）において、任意の２つの周波数において整合をとることができる効果がある。
【００６４】
特に、負荷レジスタンス３０をＲds、負荷キャパシタ２９をＣds、２つの整合角周波数をωL ，ωH 、整合アドミッタンスをＹo とした時に、直列インダクタＬ1 、直列キャパシタＣ1 、並列インダクタＬ2 および並列キャパシタＣ2 を上記数式群１２を満たすように設定することにより、目標とする整合インピーダンス値において最適に整合をとることができる効果がある。
【００６５】
また、各整合素子として伝送線路を用いる必要がないため、整合をとる周波数を低周波数帯に設定したとしても長大な線路を必要としなくなり、低周波数帯に適用した場合における回路の小形化の効果もある。
【００６６】
【発明の効果】
以上のように、この発明によれば、直列キャパシタと直列インダクタの直列回路からなる直列共振回路の一端を、入力信号を入力する入力端子と接続するとともに、並列キャパシタと並列インダクタの並列回路からなる並列共振回路を入力端子とグランド間に接続し、その直列共振回路の他端に出力端子を接続するように構成したので、整合インピーダンスよりも小さい負荷の入力レジスタンス（Ｒi ）において、任意の２つの周波数において整合をとることができる効果がある。また、各整合素子として伝送線路を用いる必要がないため、整合をとる周波数を低周波数帯に設定したとしても長大な線路を必要としなくなり、低周波数帯に適用した場合における回路の小形化の効果もある。
【００６７】
特に、負荷レジスタンスをＲi 、負荷キャパシタをＣgs、２つの整合角周波数をωL ，ωH 、整合アドミッタンスをＹo とした時に、直列インダクタＬ1 、直列キャパシタＣ1 、並列インダクタＬ2 および並列キャパシタＣ2 を上記数式群５を満たすように設定することにより、目標とする整合インピーダンス値において最適に整合をとることができる効果がある。
【００６８】
この発明によれば、並列キャパシタと並列インダクタの並列回路からなる並列共振回路の一端を、入力信号を入力する入力端子と接続するとともに、直列キャパシタと直列インダクタの直列回路からなる直列共振回路を入力端子とグランド間に接続し、その並列共振回路の他端に出力端子を接続するように構成したので、整合インピーダンスよりも大きい負荷の入力レジスタンス（Ｒi ）において、任意の２つの周波数において整合をとることができる効果がある。また、各整合素子として伝送線路を用いる必要がないため、整合をとる周波数を低周波数帯に設定したとしても長大な線路を必要としなくなり、低周波数帯に適用した場合における回路の小形化の効果もある。
【００６９】
特に、負荷レジスタンスをＲi 、負荷キャパシタをＣgs、２つの整合角周波数をωL ，ωH 、整合インピーダンスをＺo とした時に、直列インダクタＬ1 、直列キャパシタＣ1 、並列インダクタＬ2 および並列キャパシタＣ2 を上記数式群６を満たすように設定することにより、目標とする整合インピーダンス値において最適に整合をとることができる効果がある。
【００７０】
この発明によれば、直列キャパシタと直列インダクタの直列回路からなる直列共振回路の一端を、負荷が接続される入力端子と接続するとともに、並列キャパシタと並列インダクタの並列回路からなる並列共振回路を入力端子とグランド間に接続し、その直列共振回路の他端に出力端子を接続するように構成したので、整合インピーダンスよりも大きい負荷の出力レジスタンス（Ｒds）において、任意の２つの周波数において整合をとることができる効果がある。また、各整合素子として伝送線路を用いる必要がないため、整合をとる周波数を低周波数帯に設定したとしても長大な線路を必要としなくなり、低周波数帯に適用した場合における回路の小形化の効果もある。
【００７１】
特に、負荷レジスタンスをＲds、負荷キャパシタをＣds、２つの整合角周波数をωL ，ωH 、整合インピーダンスをＺo とした時に、直列インダクタＬ1 、直列キャパシタＣ1 、並列インダクタＬ2 および並列キャパシタＣ2 を上記数式群７を満たすように設定することにより、目標とする整合インピーダンス値において最適に整合をとることができる効果がある。
【００７２】
この発明によれば、並列キャパシタと並列インダクタの並列回路からなる並列共振回路の一端を、負荷が接続される入力端子と接続するとともに、直列キャパシタと直列インダクタの直列回路からなる直列共振回路を入力端子とグランド間に接続し、その並列共振回路の他端に出力端子を接続するように構成したので、整合インピーダンスよりも小さい負荷の出力レジスタンス（Ｒds）において、任意の２つの周波数において整合をとることができる効果がある。また、各整合素子として伝送線路を用いる必要がないため、整合をとる周波数を低周波数帯に設定したとしても長大な線路を必要としなくなり、低周波数帯に適用した場合における回路の小形化の効果もある。
【００７３】
特に、負荷レジスタンスをＲds、負荷キャパシタをＣds、２つの整合角周波数をωL ，ωH 、整合アドミッタンスをＹo とした時に、直列インダクタＬ1 、直列キャパシタＣ1 、並列インダクタＬ2 および並列キャパシタＣ2 を上記数式群８を満たすように設定することにより、目標とする整合インピーダンス値において最適に整合をとることができる効果がある。
【図面の簡単な説明】
【図１】 この発明の実施の形態１による整合回路および負荷を示すブロック図である。
【図２】 この発明の実施の形態１による整合回路において２つの角周波数ωH ，ωL において整合をとる際の各素子の役割を説明するためのスミスチャートである。
【図３】 この発明の実施の形態２による整合回路および負荷を示すブロック図である。
【図４】 この発明の実施の形態２による整合回路において２つの角周波数ωH ，ωL において整合をとる際の各素子の役割を説明するためのスミスチャートである。
【図５】 この発明の実施の形態３による整合回路および負荷を示すブロック図である。
【図６】 この発明の実施の形態３による整合回路において２つの角周波数ωH ，ωL において整合をとる際の各素子の役割を説明するためのスミスチャートである。
【図７】 この発明の実施の形態４による整合回路および負荷を示すブロック図である。
【図８】 この発明の実施の形態４による整合回路において２つの角周波数ωH ，ωL において整合をとる際の各素子の役割を説明するためのスミスチャートである。
【図９】 従来の整合回路および電界効果トランジスタである。
【図１０】 この従来の整合回路における整合方法を説明するためのスミスチャートである。
【符号の説明】
１ 入力端子、２ 出力端子、３，１７，２５，３９ 直列インダクタ、４，１８，２６，４０ 直列キャパシタ、５，１５，２７，３７ 並列インダクタ、６，１６，２８，３８ 並列キャパシタ、７，２９ 負荷キャパシタ、８，３０ 負荷レジスタンス。
【発明の属する技術分野】
この発明は２つの周波数においてインピーダンスマッチングをとることができる整合回路に係り、特にマイクロ波帯において好適に利用することができる整合回路の改良に関するものである。
【０００２】
【従来の技術】
図９は「Ｈ．ＮＡＫＡＪＩＭＡ，Ｍ．ＭＵＲＡＧＵＣＨＩ：“Ｄｕａｌ−Ｆｒｅｑｕｅｎｃｙ Ｍａｔｃｈｉｎｇ Ｔｅｃｈｎｉｑｕｅ ａｎｄ Ｉｔｓ Ａｐｐｌｉｃａｔｉｏｎ ｔｏ ａｎ Ｏｃｔａｖｅ−Ｂａｎｄ （３０−６０ＧＨｚ）ＭＭＩＣ Ａｍｐｌｉｆｉｅｒ”，ＩＥＩＣＥ Ｔｒａｎｃｅ．Ｅｌｅｃｔｒｏｎ．，Ｖｏｌ．Ｅ８０−Ｃ，Ｄｅｃ．，１９９７．」に掲載されている従来の２周波整合回路および電界効果トランジスタである。図において、１は整合回路の入力端子、２は整合回路の出力端子、４７は入力端子１と出力端子２との間に接続された伝送線路、４８は入力端子１と伝送線路４７との間に配設され、高い角周波数ωH でλ／４の長さを有する先端短絡形スタブ、４９は入力端子１と伝送線路４７との間に配設された先端開放形スタブである。また、５０は出力端子２にゲート電極が接続された電界効果トランジスタである。
【０００３】
図１０はこの従来の２周波整合回路における整合方法を説明するためのスミスチャートである。図において、５１は電界効果トランジスタ５０に対して低い周波数ｆL の信号を印加した場合の負荷インピーダンスであり、５２は電界効果トランジスタ５０に対して高い周波数ｆH の信号を印加した場合の負荷インピーダンスであり、５３は定コンダクタンス円（例えば０．０２Ｓの定コンダクタンス円）である。
【０００４】
そして、伝送線路４７を所定の長さに設定することにより、上記２つの電界効果トランジスタ５０の負荷インピーダンスを上記定コンダクタンス円５３上に設定する。５４はこのようにして得られる低い周波数ｆL の信号を印加した場合の変換インピーダンスであり、５５は高い周波数ｆH の信号を印加した場合の変換インピーダンスである。
【０００５】
次に、先端開放形スタブ４９の長さを所定の長さに設定することにより、上記２つのインピーダンスを上記定コンダクタンス円５３上で移動させ、整合をとる。５６はこの整合によって得られる整合点である。以上のようにして、この従来の整合回路は２つの周波数ｆL ，ｆH において整合をとることができる。
【０００６】
次に動作について説明する。
上記入力端子１から電界効果トランジスタ５０への入力信号を入力すると、上記２つの整合周波数ｆL ，ｆH においては入力信号に基づく反射波が生成されることなく、信号の入力が行われる。
【０００７】
【発明が解決しようとする課題】
従来の２周波整合回路は以上のように構成されているので、上記伝送線路４７の長さのみで異なる２つの周波数における電界効果トランジスタ５０の入力インピーダンスを定コンダクタンス円５３上に変換することになり、一方の周波数におけるインピーダンスを定コンダクタンス円５３上に移動させるように伝送線路４７を決定すると、この定コンダクタンス円５３上に移動させることができる他方の周波数は自ずと決定されてしまうことになり、任意の２つの周波数において整合をとることができないという課題があった。
【０００８】
また、上記従来の２周波整合回路では、伝送線路４７を用いているため低周波帯において整合をとろうとすると、長大な伝送線路が必要となってしまい、整合回路自身の寸法が大きくなってしまうという問題もある。
【０００９】
この発明は上記のような課題を解決するためになされたもので、任意の２つの周波数において整合をとることができる整合回路を得ることを目的とする。
【００１０】
【課題を解決するための手段】
この発明に係る整合回路は、負荷が接続される出力端子と、当該負荷への入力信号が入力される入力端子と、直列キャパシタおよびこの直列キャパシタに直列に接続された直列インダクタからなり、上記入力端子から見て上記負荷と直列に接続されるように配設された直列共振回路と、並列キャパシタおよびこの並列キャパシタに並列に接続された並列インダクタからなり、上記入力端子から見て上記負荷および上記直列共振回路の全体と並列に接続されるように配設された並列共振回路とを備えたものであって、負荷レジスタンスを Ri 、負荷キャパシタを Cgs 、 2 つの整合角周波数をω L 、ω H 、規格化アドミッタンスを Yo とした時に、直列インダクタ L1 、直列キャパシタ C1 、並列インダクタ L2 および並列キャパシタ C2 は下記数式群５を満たすものである。
L1=Xg/( ω H- ω L)
C1=( ω H- ω L)*Cgs/(Cgs* ω H* ω L*Xg-( ω H- ω L))
L2=( ω H- ω L)*Ri/( ω H* ω L*Yo*Xg)
C2=Yo*Xg/(( ω H- ω L)*Ri) ・・・数式群５
Xg= √ (Ri/Yo-Ri*Ri)
【００１３】
この発明に係る整合回路は、負荷が接続される出力端子と、当該負荷への入力信号が入力される入力端子と、並列キャパシタおよびこの並列キャパシタに並列に接続された並列インダクタからなり、上記入力端子から見て上記負荷と直列に接続されるように配設された並列共振回路と、直列キャパシタおよびこの直列キャパシタに直列に接続された直列インダクタからなり、上記入力端子から見て上記負荷と並列に接続されるように配設された直列共振回路とを備えたものであって、負荷レジスタンスを Ri 、負荷キャパシタを Cgs 、 2 つの整合角周波数をω L 、ω H 、規格化インピーダンスをＺ o とした時に、直列インダクタ L1 、直列キャパシタ C1 、並列インダクタ L2 および並列キャパシタ C2 は下記数式群６を満たすものである。
L1=( ω H*( β L-BgL)- ω L*( β H-BgH))/(( ω H* ω H- ω L* ω L)( β L-BgL)( β H-BgH))
C1=( ω H* ω H- ω L* ω L)( β L-BgL)( β H-BgH)
/( ω H* ω L*( ω L*( β L-BgL)- ω H*( β H-BgH)))
L2=Zo*( ω H* ω H- ω L* ω L)*BgH*BgL/( ω H* ω L*( ω H* α L*BgH- ω L* α H*BgL))
C2=( ω L* α L*BgH- ω H* α H*BgL)/(Zo*( ω H* ω H- ω L* ω L)*BgH*BgL)
α L=Ri/(Ri*Ri+1/( ω L* ω L*Cgs*Cgs)) ・・・数式群６
α H=Ri/(Ri*Ri+1/( ω H* ω H*Cgs*Cgs))
β L=(j/( ω L*Cgs))/(Ri*Ri+1/( ω L* ω L*Cgs*Cgs))
β H=(j/( ω H*Cgs))/(Ri*Ri+1/( ω H* ω H*Cgs*Cgs))
BgL= √ ( α L/Zo- α L* α L)
BgH= √ ( α H/Zo- α H* α H)
【００１６】
この発明に係る整合回路は、負荷が接続される入力端子と、当該負荷に基づく出力信号を出力する出力端子と、直列キャパシタおよびこの直列キャパシタに直列に接続された直列インダクタからなり、上記出力端子から見て上記負荷と直列に接続されるように配設された直列共振回路と、並列キャパシタおよびこの並列キャパシタに並列に接続された並列インダクタからなり、上記出力端子から見て上記負荷と並列に接続されるように配設された並列共振回路とを備えたものであって、負荷レジスタンスを Rds 、負荷キャパシタを Cds 、 2 つの整合角周波数をω L 、ω H 、規格化インピーダンスを Zo とした時に、直列インダクタ L1 、直列キャパシタ C1 、並列インダクタ L2 および並列キャパシタ C2 は下記数式群７を満たすものである。
L1=Rds*Zo*Bd/( ω H- ω L)
C1=( ω H- ω L)/( ω H* ω L*Rds*Zo*Bd)
L2=( ω H- ω L)/( ω H* ω L*Bd)
C2=Bd/( ω H- ω L)-Cds ・・・数式群７
Bd= √ (1/(Zo*Rds)-1/(Rds*Rds))
【００１９】
この発明に係る整合回路は、負荷が接続される入力端子と、当該負荷に基づく出力信号を出力する出力端子と、並列キャパシタおよびこの並列キャパシタに並列に接続された並列インダクタからなり、上記出力端子から見て上記負荷と直列に接続されるように配設された並列共振回路と、直列キャパシタおよびこの直列キャパシタに直列に接続された直列インダクタからなり、上記出力端子から見て上記負荷および上記並列共振回路の全体と並列に接続されるように配設された直列共振回路とを備えたものであって、負荷レジスタンスを Rds 、負荷キャパシタを Cds 、 2 つの整合角周波数をω L 、ω H 、規格化アドミッタンスを Yo とした時に、直列インダクタ L1 、直列キャパシタ C1 、並列インダクタ L2 および並列キャパシタ C2 は下記数式群８を満たすものである。
L1=( ω L* α L*XdH+ ω H* α H*XdL)/(Yo*( ω H* ω H- ω L* ω L)*XdH*XdL)
C1=Yo*( ω H* ω H- ω L* ω L)*XdH*XdL/( ω H* ω L*( ω H* α L*XdH+ ω L* α H*XdL))
L2=( ω H* ω H- ω L* ω L)/( ω H* ω L*( ω L*(XdH- β H)+ ω H*(XdL- β L)))
C2=( ω H*(XdH- β H)+ ω L*(XdL- β L))/( ω H* ω H- ω L* ω L)
α L=(1/Rds)/(1/(Rds*Rds)+ ω L* ω L*Cds*Cds) ・・・数式群８
α H=(1/Rds)/(1/(Rds*Rds)+ ω H* ω H*Cds*Cds)
β L= ω L*Cds/(1/(Rds*Rds)+ ω L* ω L*Cds*Cds))
β H= ω H*Cds/(1/(Rds*Rds)+ ω H* ω H*Cds*Cds))
XdL= √ ( α L/Yo- α L* α L)
XdH= √ ( α H/Yo- α H* α H)
【００２２】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態１．
図１はこの発明の実施の形態１による２周波整合回路および負荷を示すブロック図である。図において、１は整合回路の入力端子、２は整合回路の出力端子、３はこの入力端子１と出力端子２との間に接続された直列インダクタ、４はこの直列インダクタ３と入力端子１との間に配設された直列キャパシタ、５はこの直列キャパシタ４と入力端子１との間に一端が接続され、他端がグランド電位に接地された並列インダクタ、６はこの直列キャパシタ４と入力端子１との間に一端が接続され、他端がグランド電位に接地された並列キャパシタである。
【００２３】
また、７は出力端子２に接続された負荷キャパシタ、８は一端が負荷キャパシタ７の他端に接続され、他端がグランド電位に接地された負荷レジスタンスである。なお、以下においては、負荷レジスタンス８は整合インピーダンス（例えばマイクロ波の伝送経路に一般的に用いられる５０Ωなど）よりも小さいことを前提として説明する。また、このように負荷キャパシタ７と負荷レジスタンス８とが直列に接続された等価回路にて表すことができる回路としては例えば、ソース接地した電界効果トランジスタをマイクロ波帯域で使用した場合のゲート電極からみた等価回路などがある。
【００２４】
図２はこの発明の実施の形態１による２周波整合回路において２つの角周波数ωH ，ωL において整合をとる際の各素子（直列インダクタ３、直列キャパシタ４、並列インダクタ５、並列キャパシタ６）の役割を説明するためのスミスチャートである。図において、９は負荷レジスタンス８および負荷キャパシタ７に対して上記低い角周波数ωL の信号を印加した場合の負荷インピーダンスであり、１０は負荷レジスタンス８および負荷キャパシタ７に対して上記高い角周波数ωH の信号を印加した場合の負荷インピーダンスであり、１１は上記整合インピーダンスにより規格化された定コンダクタンス円（例えば０．０２Ｓの定コンダクタンス円）である。
【００２５】
そして、直列インダクタ３と直列キャパシタ４とからなる直列共振回路を２つの角周波数においてともに誘導性を呈するようにし、上記２つの角周波数ωH ，ωL におけるこの直列共振回路３，４と負荷７，８とを入力端子１側から見たアドミッタンスのコンダクタンス成分を上記定コンダクタンス円１１上に移動させる。１２はこれによって得られる低い角周波数ωL の信号を印加した場合の変換インピーダンスであり、１３は高い角周波数ωH の信号を印加した場合の変換インピーダンスである。また、この場合の直列インダクタＬ1 ，直列キャパシタＣ1 値を下記数式群９に示す。
【００２６】
次に、並列インダクタ５と並列キャパシタ６とからなる並列共振回路を、低い角周波数ωL は誘導性、高い角周波数ωH は容量性を呈するようにし、２つのインピーダンスを上記定コンダクタンス円１１上で移動させ、整合をとる。１４はこの整合によって得られる整合点である。また、この場合の並列インダクタＬ2 と並列キャパシタＣ2 の値を下記数式群９に示す。
【００２７】
L1=Xg/(ωH-ωL)
C1=(ωH-ωL)*Cgs/(Cgs*ωH*ωL*Xg-(ωH-ωL))
L2=(ωH-ωL)*Ri/(ωH*ωL*Yo*Xg) ・・・数式群９
C2=Yo*Xg/((ωH-ωL)*Ri)
Xg=√(Ri/Yo-Ri*Ri)
【００２８】
なお、上記数式群９からも明らかなように、２つの整合角周波数ωL ，ωH は互いに独立した角周波数として設定することができる。
【００２９】
次に動作について説明する。
上記入力端子１から負荷への入力信号を入力すると、上記２つの整合角周波数ωL ，ωH においては入力信号に基づく反射波が生成されることなく、信号の入力が行われる。
【００３０】
以上のように、この実施の形態１によれば、負荷７，８が接続される出力端子２と、当該負荷７，８への入力信号が入力される入力端子１と、直列キャパシタ３およびこの直列キャパシタ３に直列に接続された直列インダクタ４からなり、上記入力端子１から見て上記負荷７，８と直列に接続されるように配設された直列共振回路と、並列キャパシタ６およびこの並列キャパシタ６に並列に接続された並列インダクタ５からなり、上記入力端子１から見て上記負荷７，８および上記直列共振回路３，４の全体と並列に接続されるように配設された並列共振回路とからなる整合回路を用いて整合を図っているので、整合インピーダンスよりも小さい負荷７，８の入力レジスタンス（Ｒi ）において、任意の２つの周波数において整合をとることができる効果がある。
【００３１】
特に、負荷レジスタンス８をＲi 、負荷キャパシタ７をＣgs、２つの整合角周波数をωL ，ωH 、整合アドミッタンスをＹo とした時に、直列インダクタＬ1 、直列キャパシタＣ1 、並列インダクタＬ2 および並列キャパシタＣ2 を上記数式群９を満たすように設定しているので、目標とする整合インピーダンス値において最適に整合をとることができる効果がある。
【００３２】
また、各整合素子として伝送線路を用いる必要がないため、整合をとる周波数を低周波数帯に設定したとしても長大な線路を必要としなくなり、低周波数帯に適用した場合における回路の小形化の効果もある。
【００３３】
実施の形態２．
図３はこの発明の実施の形態２による２周波整合回路および負荷を示すブロック図である。図において、１５は入力端子１と出力端子２との間に配設された並列インダクタ、１６は入力端子１と出力端子２との間に配設された並列キャパシタ、１７は出力端子２と並列インダクタ１５との間に一端が接続された直列インダクタ、１８は一端が直列インダクタ１７の他端に接続され、他端がグランド電位に接地された直列キャパシタである。これ以外は実施の形態１と同様であり同一の符号を付して説明を省略する。
【００３４】
なお、以下においては、負荷レジスタンス８は整合インピーダンス（例えばマイクロ波の伝送経路に一般的に用いられる５０Ωなど）よりも大きいことを前提として説明する。
【００３５】
図４はこの発明の実施の形態２による２周波整合回路において２つの角周波数ωH ，ωL において整合をとる際の各素子（直列インダクタ１７、直列キャパシタ１８、並列インダクタ１５、並列キャパシタ１６）の役割を説明するためのスミスチャートである。図において、１９は負荷レジスタンス８および負荷キャパシタ７に対して上記低い角周波数ωL の信号を印加した場合の負荷インピーダンスであり、２０は負荷レジスタンス８および負荷キャパシタ７に対して上記高い角周波数ωH の信号を印加した場合の負荷インピーダンスであり、２１は上記整合インピーダンスにより規格化された定レジスタンス円（例えば５０Ωの定レジスタンス円）である。
【００３６】
そして、直列インダクタ１７と直列キャパシタ１８とからなる直列共振回路を、低い角周波数ωL では容量性、高い角周波数ωH では誘導性を呈するようにし、２つのインピーダンスを上記定レジスタンス円２１上に移動させる。２２はこれによって得られる低い角周波数ωL の信号を印加した場合の変換インピーダンスであり、２３は高い角周波数ωH の信号を印加した場合の変換インピーダンスである。また、この場合の直列インダクタＬ1 と直列キャパシタＣ1 の値を下記数式群１０に示す。
【００３７】
次に並列インダクタ１５と並列キャパシタ１６とからなる並列共振回路を、低い角周波数ωL では誘導性、高い角周波数ωH では容量性を呈するようにし、２つのインピーダンスを上記定レジスタンス円２１上で移動させ、整合をとる。２４はこの整合によって得られる整合点である。また、この場合の並列インダクタＬ2 と並列キャパシタＣ2 の値を下記数式群１０に示す。
【００３８】
L1=(ωH*(βL-BgL)-ωL*(βH-BgH))/((ωH*ωH-ωL*ωL)(βL-BgL)(βH-BgH))
C1=(ωH*ωH-ωL*ωL)(βL-BgL)(βH-BgH)
/(ωH*ωL*(ωL*(βL-BgL)-ωH*(βH-BgH)))
L2=Zo*(ωH*ωH-ωL*ωL)*BgH*BgL/(ωH*ωL*(ωH*αL*BgH-ωL*αH*BgL))
C2=(ωL*αL*BgH-ωH*αH*BgL)/(Zo*(ωH*ωH-ωL*ωL)*BgH*BgL)
α L=Ri/(Ri*Ri+1/( ω L* ω L*Cgs*Cgs)) ・・・数式群１０
α H=Ri/(Ri*Ri+1/( ω H* ω H*Cgs*Cgs))
β L=(j/( ω L*Cgs))/(Ri*Ri+1/( ω L* ω L*Cgs*Cgs))
β H=(j/( ω H*Cgs))/(Ri*Ri+1/( ω H* ω H*Cgs*Cgs))
BgL= √ ( α L/Zo- α L* α L)
BgH= √ ( α H/Zo- α H* α H)
【００３９】
なお、上記数式群１０からも明らかなように、２つの整合角周波数ωL ，ωH は互いに独立した角周波数として設定することができる。
【００４０】
なお、動作は実施の形態１と同様であり説明を省略する。
【００４１】
以上のように、この実施の形態２によれば、負荷７，８が接続される出力端子２と、当該負荷７，８への入力信号が入力される入力端子１と、並列キャパシタ１６およびこの並列キャパシタ１６に並列に接続された並列インダクタ１５からなり、上記入力端子１から見て上記負荷７，８と直列に接続されるように配設された並列共振回路と、直列キャパシタ１８およびこの直列キャパシタ１８に直列に接続された直列インダクタ１７からなり、上記入力端子１から見て上記負荷７，８と並列に接続されるように配設された直列共振回路とからなる整合回路を用いて整合を図っているので、整合インピーダンスよりも大きい負荷７，８の入力レジスタンス（Ｒi ）において、任意の２つの周波数において整合をとることができる効果がある。
【００４２】
特に、負荷レジスタンス８をＲi 、負荷キャパシタ７をＣgs、２つの整合角周波数をωL ，ωH 、整合インピーダンスをＺo とした時に、直列インダクタＬ1 、直列キャパシタＣ1 、並列インダクタＬ2 および並列キャパシタＣ2 を上記数式群１０を満たすように設定することにより、目標とする整合インピーダンス値において最適に整合をとることができる効果がある。
【００４３】
また、各整合素子として伝送線路を用いる必要がないため、整合をとる周波数を低周波数帯に設定したとしても長大な線路を必要としなくなり、低周波数帯に適用した場合における回路の小形化の効果もある。
【００４４】
実施の形態３．
図５はこの発明の実施の形態３による２周波整合回路および負荷を示すブロック図である。図において、２５は入力端子１と出力端子２との間に接続された直列インダクタ、２６はこの直列インダクタ２５と入力端子１との間に配設された直列キャパシタ、２７はこの直列キャパシタ２６と入力端子１との間に一端が接続され、他端がグランド電位に接地された並列インダクタ、２８はこの直列キャパシタ２６と入力端子１との間に一端が接続され、他端がグランド電位に接地された並列キャパシタである。
【００４５】
また、２９は一端が入力端子１に接続され、他端がグランド電位に接地された負荷キャパシタ、３０は一端が入力端子１に接続され、他端がグランド電位に接地された負荷レジスタンスである。なお、以下においては、負荷の出力レジスタンス３０は、整合インピーダンス（例えばマイクロ波の伝送経路に一般的に用いられる５０Ωなど）よりも大きいことを前提として説明する。また、このように負荷キャパシタ２９と負荷レジスタンス３０とが並列に接続された等価回路にて表すことができる回路としては、例えば、ソース接地した電界効果トランジスタをマイクロ波帯域で使用した場合のドレイン電極からみた等価回路などがある。これ以外は実施の形態１と同様であり同一の符号を付して説明を省略する。
【００４６】
図６はこの発明の実施の形態３による２周波整合回路において２つの角周波数ωH ，ωL において整合をとる際の各素子（直列インダクタ２５、直列キャパシタ２６、並列インダクタ２７、並列キャパシタ２８）の役割を説明するためのスミスチャートである。図において、３１は負荷レジスタンス３０および負荷キャパシタ２９に対して上記低い角周波数ωL の信号を印加した場合の負荷インピーダンスであり、３２は負荷レジスタンス３０および負荷キャパシタ２９に対して上記高い角周波数ωH の信号を印加した場合の負荷インピーダンスであり、３３は上記整合インピーダンスにより規格化された定レジスタンス円（例えば５０Ωの定レジスタンス円）である。
【００４７】
そして、並列インダクタ２７と並列キャパシタ２８とからなる並列共振回路を、低い角周波数ωL では誘導性、高い角周波数ωH では容量性を呈するようにし、上記２つの角周波数ωH ，ωL におけるこの並列共振回路と負荷とを出力端子２側から見たアドミッタンスを上記定レジスタンス円３３上に移動させる。３４はこれによって得られる低い角周波数ωL の信号を印加した場合の変換インピーダンスであり、３５は高い角周波数ωH の信号を印加した場合の変換インピーダンスである。また、この場合の並列インダクタＬ2 と並列キャパシタＣ2 の値を下記数式群１１に示す。
【００４８】
次に、直列インダクタ２５と直列キャパシタ２６とからなる直列共振回路を、低い角周波数ωL では容量性、高い角周波数ωH では誘導性を呈するようにし、２つのインピーダンスを上記定レジスタンス円３３上で移動させ、整合をとる。３６はこの整合によって得られる整合点である。また、この場合の直列インダクタＬ1 と直列キャパシタＣ1 の値を下記数式群１１に示す。
【００４９】
L1=Rds*Zo*Bd/(ωH-ωL)
C1=(ωH-ωL)/(ωH*ωL*Rds*Zo*Bd)
L2=(ωH-ωL)/(ωH*ωL*Bd)
C2=Bd/(ωH-ωL)-Cds ・・・数式群１１
Bd=√(1/(Zo*Rds)-1/(Rds*Rds))
【００５０】
なお、上記数式群１１からも明らかなように、２つの整合角周波数ωL ，ωH は互いに独立した角周波数として設定することができる。
【００５１】
次に動作について説明する。
上記出力端子２から電界効果トランジスタなどからの出力信号を出力すると、上記２つの整合角周波数においては少なくとも出力信号に基づく反射波が生成されることなく、信号の出力が行われる。
【００５２】
以上のように、この実施の形態３によれば、負荷２９，３０が接続される入力端子１と、当該負荷２９，３０に基づく出力信号を出力する出力端子２と、直列キャパシタ２６およびこの直列キャパシタ２６に直列に接続された直列インダクタ２５からなり、上記出力端子２から見て上記負荷２９，３０と直列に接続されるように配設された直列共振回路と、並列キャパシタ２８およびこの並列キャパシタ２８に並列に接続された並列インダクタ２７からなり、上記出力端子２から見て上記負荷２９，３０と並列に接続されるように配設された並列共振回路とからなる整合回路を用いて整合を図っているので、整合インピーダンスよりも大きい負荷２９，３０の出力レジスタンス（Ｒds）において、任意の２つの周波数において整合をとることができる効果がある。
【００５３】
特に、負荷レジスタンス３０をＲds、負荷キャパシタ２９をＣds、２つの整合角周波数をωL ，ωH 、整合インピーダンスをＺo とした時に、直列インダクタＬ1 、直列キャパシタＣ1 、並列インダクタＬ2 および並列キャパシタＣ2 を上記数式群１１を満たすように設定することにより、目標とする整合インピーダンス値において最適に整合をとることができる効果がある。
【００５４】
また、各整合素子として伝送線路を用いる必要がないため、整合をとる周波数を低周波数帯に設定したとしても長大な線路を必要としなくなり、低周波数帯に適用した場合における回路の小形化の効果もある。
【００５５】
実施の形態４．
図７はこの発明の実施の形態４による２周波整合回路および負荷を示すブロック図である。図において、３７は入力端子１と出力端子２との間に配設された並列インダクタ、３８は入力端子１と出力端子２との間に配設された並列キャパシタ、３９は出力端子２と並列インダクタ３７との間に一端が接続された直列インダクタ、４０は一端が直列インダクタ３９の他端に接続され、他端がグランド電位に接地された直列キャパシタである。これ以外は実施の形態３と同様であり同一の符号を付して説明を省略する。
【００５６】
なお、以下においては、負荷レジスタンス３０は整合インピーダンス（例えばマイクロ波の伝送経路に一般的に用いられる５０Ωなど）よりも小さいことを前提として説明する。
【００５７】
図８はこの発明の実施の形態４による２周波整合回路において２つの角周波数ωH ，ωL において整合をとる際の各素子（直列インダクタ３９、直列キャパシタ４０、並列インダクタ３７、並列キャパシタ３８）の役割を説明するためのスミスチャートである。図において、４１は負荷レジスタンス３０および負荷キャパシタ２９に対して上記低い角周波数ωL の信号を印加した場合の負荷インピーダンスであり、４２は負荷レジスタンス３０および負荷キャパシタ２９に対して上記高い角周波数ωH の信号を印加した場合の負荷インピーダンスであり、４３は上記整合インピーダンスにより規格化された定コンダクタンス円（例えば０．０２Ｓの定コンダクタンス円）である。
【００５８】
そして、並列インダクタ３７と並列キャパシタ３８とからなる並列共振回路を、低い角周波数ωL では誘導性に、高い角周波数ωH では容量性を呈するようにし、２つのインピーダンスを上記定コンダクタンス円４３上に移動させる。４４はこれによって得られる低い角周波数ωL の信号を印加した場合の変換インピーダンスであり、４５は高い角周波数ωH の信号を印加した場合の変換インピーダンスである。また、この場合の並列インダクタＬ2 と並列キャパシタＣ2 の値を下記数式群１２に示す。
【００５９】
次に直列インダクタ３９と直列キャパシタ４０とからなる直列共振回路を、低い角周波数ωL では容量性、高い角周波数ωH では誘導性を呈するようにし、２つのインピーダンスを上記定コンダクタンス円４３上で移動させ、整合をとる。４６はこの整合によって得られる整合点である。また、この場合の直列インダクタＬ1 と直列キャパシタＣ1 の値を下記数式群１２に示す。
【００６０】
L1=(ωL*αL*XdH+ωH*αH*XdL)/(Yo*(ωH*ωH-ωL*ωL)*XdH*XdL)
C1=Yo*(ωH*ωH-ωL*ωL)*XdH*XdL/(ωH*ωL*(ωH*αL*XdH+ωL*αH*XdL))
L2=(ωH*ωH-ωL*ωL)/(ωH*ωL*(ωL*(XdH-βH)+ωH*(XdL-βL)))
C2=(ωH*(XdH-βH)+ωL*(XdL-βL))/(ωH*ωH-ωL*ωL)
α L=(1/Rds)/(1/(Rds*Rds)+ ω L* ω L*Cds*Cds) ・・・数式群１２
α H=(1/Rds)/(1/(Rds*Rds)+ ω H* ω H*Cds*Cds)
β L= ω L*Cds/(1/(Rds*Rds)+ ω L* ω L*Cds*Cds))
β H= ω H*Cds/(1/(Rds*Rds)+ ω H* ω H*Cds*Cds))
XdL= √ ( α L/Yo- α L* α L)
XdH= √ ( α H/Yo- α H* α H)
【００６１】
なお、上記数式群１２からも明らかなように、２つの整合角周波数ωL ，ωH は互いに独立した角周波数として設定することができる。
【００６２】
なお、動作は実施の形態１と同様であり説明を省略する。
【００６３】
以上のように、この実施の形態４によれば、負荷２９，３０が接続される入力端子１と、当該負荷２９，３０に基づく出力信号を出力する出力端子２と、並列キャパシタ３８およびこの並列キャパシタ３８に並列に接続された並列インダクタ３７からなり、上記出力端子２から見て上記負荷２９，３０と直列に接続されるように配設された並列共振回路と、直列キャパシタ４０およびこの直列キャパシタ４０に直列に接続された直列インダクタ３９からなり、上記出力端子２から見て上記負荷２９，３０および上記並列共振回路の全体３７，３８と並列に接続されるように配設された直列共振回路とからなる整合回路を用いて整合を図っているので、整合インピーダンスよりも小さい負荷２９，３０の出力レジスタンス（Ｒds）において、任意の２つの周波数において整合をとることができる効果がある。
【００６４】
特に、負荷レジスタンス３０をＲds、負荷キャパシタ２９をＣds、２つの整合角周波数をωL ，ωH 、整合アドミッタンスをＹo とした時に、直列インダクタＬ1 、直列キャパシタＣ1 、並列インダクタＬ2 および並列キャパシタＣ2 を上記数式群１２を満たすように設定することにより、目標とする整合インピーダンス値において最適に整合をとることができる効果がある。
【００６５】
また、各整合素子として伝送線路を用いる必要がないため、整合をとる周波数を低周波数帯に設定したとしても長大な線路を必要としなくなり、低周波数帯に適用した場合における回路の小形化の効果もある。
【００６６】
【発明の効果】
以上のように、この発明によれば、直列キャパシタと直列インダクタの直列回路からなる直列共振回路の一端を、入力信号を入力する入力端子と接続するとともに、並列キャパシタと並列インダクタの並列回路からなる並列共振回路を入力端子とグランド間に接続し、その直列共振回路の他端に出力端子を接続するように構成したので、整合インピーダンスよりも小さい負荷の入力レジスタンス（Ｒi ）において、任意の２つの周波数において整合をとることができる効果がある。また、各整合素子として伝送線路を用いる必要がないため、整合をとる周波数を低周波数帯に設定したとしても長大な線路を必要としなくなり、低周波数帯に適用した場合における回路の小形化の効果もある。
【００６７】
特に、負荷レジスタンスをＲi 、負荷キャパシタをＣgs、２つの整合角周波数をωL ，ωH 、整合アドミッタンスをＹo とした時に、直列インダクタＬ1 、直列キャパシタＣ1 、並列インダクタＬ2 および並列キャパシタＣ2 を上記数式群５を満たすように設定することにより、目標とする整合インピーダンス値において最適に整合をとることができる効果がある。
【００６８】
この発明によれば、並列キャパシタと並列インダクタの並列回路からなる並列共振回路の一端を、入力信号を入力する入力端子と接続するとともに、直列キャパシタと直列インダクタの直列回路からなる直列共振回路を入力端子とグランド間に接続し、その並列共振回路の他端に出力端子を接続するように構成したので、整合インピーダンスよりも大きい負荷の入力レジスタンス（Ｒi ）において、任意の２つの周波数において整合をとることができる効果がある。また、各整合素子として伝送線路を用いる必要がないため、整合をとる周波数を低周波数帯に設定したとしても長大な線路を必要としなくなり、低周波数帯に適用した場合における回路の小形化の効果もある。
【００６９】
特に、負荷レジスタンスをＲi 、負荷キャパシタをＣgs、２つの整合角周波数をωL ，ωH 、整合インピーダンスをＺo とした時に、直列インダクタＬ1 、直列キャパシタＣ1 、並列インダクタＬ2 および並列キャパシタＣ2 を上記数式群６を満たすように設定することにより、目標とする整合インピーダンス値において最適に整合をとることができる効果がある。
【００７０】
この発明によれば、直列キャパシタと直列インダクタの直列回路からなる直列共振回路の一端を、負荷が接続される入力端子と接続するとともに、並列キャパシタと並列インダクタの並列回路からなる並列共振回路を入力端子とグランド間に接続し、その直列共振回路の他端に出力端子を接続するように構成したので、整合インピーダンスよりも大きい負荷の出力レジスタンス（Ｒds）において、任意の２つの周波数において整合をとることができる効果がある。また、各整合素子として伝送線路を用いる必要がないため、整合をとる周波数を低周波数帯に設定したとしても長大な線路を必要としなくなり、低周波数帯に適用した場合における回路の小形化の効果もある。
【００７１】
特に、負荷レジスタンスをＲds、負荷キャパシタをＣds、２つの整合角周波数をωL ，ωH 、整合インピーダンスをＺo とした時に、直列インダクタＬ1 、直列キャパシタＣ1 、並列インダクタＬ2 および並列キャパシタＣ2 を上記数式群７を満たすように設定することにより、目標とする整合インピーダンス値において最適に整合をとることができる効果がある。
【００７２】
この発明によれば、並列キャパシタと並列インダクタの並列回路からなる並列共振回路の一端を、負荷が接続される入力端子と接続するとともに、直列キャパシタと直列インダクタの直列回路からなる直列共振回路を入力端子とグランド間に接続し、その並列共振回路の他端に出力端子を接続するように構成したので、整合インピーダンスよりも小さい負荷の出力レジスタンス（Ｒds）において、任意の２つの周波数において整合をとることができる効果がある。また、各整合素子として伝送線路を用いる必要がないため、整合をとる周波数を低周波数帯に設定したとしても長大な線路を必要としなくなり、低周波数帯に適用した場合における回路の小形化の効果もある。
【００７３】
特に、負荷レジスタンスをＲds、負荷キャパシタをＣds、２つの整合角周波数をωL ，ωH 、整合アドミッタンスをＹo とした時に、直列インダクタＬ1 、直列キャパシタＣ1 、並列インダクタＬ2 および並列キャパシタＣ2 を上記数式群８を満たすように設定することにより、目標とする整合インピーダンス値において最適に整合をとることができる効果がある。
【図面の簡単な説明】
【図１】 この発明の実施の形態１による整合回路および負荷を示すブロック図である。
【図２】 この発明の実施の形態１による整合回路において２つの角周波数ωH ，ωL において整合をとる際の各素子の役割を説明するためのスミスチャートである。
【図３】 この発明の実施の形態２による整合回路および負荷を示すブロック図である。
【図４】 この発明の実施の形態２による整合回路において２つの角周波数ωH ，ωL において整合をとる際の各素子の役割を説明するためのスミスチャートである。
【図５】 この発明の実施の形態３による整合回路および負荷を示すブロック図である。
【図６】 この発明の実施の形態３による整合回路において２つの角周波数ωH ，ωL において整合をとる際の各素子の役割を説明するためのスミスチャートである。
【図７】 この発明の実施の形態４による整合回路および負荷を示すブロック図である。
【図８】 この発明の実施の形態４による整合回路において２つの角周波数ωH ，ωL において整合をとる際の各素子の役割を説明するためのスミスチャートである。
【図９】 従来の整合回路および電界効果トランジスタである。
【図１０】 この従来の整合回路における整合方法を説明するためのスミスチャートである。
【符号の説明】
１ 入力端子、２ 出力端子、３，１７，２５，３９ 直列インダクタ、４，１８，２６，４０ 直列キャパシタ、５，１５，２７，３７ 並列インダクタ、６，１６，２８，３８ 並列キャパシタ、７，２９ 負荷キャパシタ、８，３０ 負荷レジスタンス。
Claims (4)
- 入力信号を入力する入力端子と、一端が上記入力端子と接続され、直列キャパシタ及び直列インダクタの直列回路からなる直列共振回路と、上記入力端子とグランド間に接続され、並列キャパシタ及び並列インダクタの並列回路からなる並列共振回路と、上記直列共振回路の他端と接続され、負荷が接続される出力端子とを備え、上記直列共振回路及び上記並列共振回路が任意の２つの周波数において整合を図る２周波整合回路において、負荷レジスタンスをＲ i 、負荷キャパシタをＣ gs 、２つの整合角周波数をω L ，ω H 、整合アドミッタンスをＹ o とした場合、上記直列インダクタＬ 1 、上記直列キャパシタＣ 1 、上記並列インダクタＬ 2 及び上記並列キャパシタＣ 2 が下記数式群１を満たすことを特徴とする２周波整合回路。
Ｌ 1 ＝Ｘ g ／（ω H −ω L ）
Ｃ 1 ＝（ω H −ω L ）＊Ｃ gs ／（Ｃ gs ＊ω H ＊ω L ＊Ｘ g −（ω H −ω L ））
Ｌ 2 ＝（ω H −ω L ）＊Ｒ i ／（ω H ＊ω L ＊Ｙ o ＊Ｘ g ）
Ｃ 2 ＝Ｙ o ＊Ｘ g ／（（ω H −ω L ）＊Ｒ i ）
Ｘ g ＝√（Ｒ i ／Ｙ o −Ｒ i ＊Ｒ i ）
・・・数式群１ - 入力信号を入力する入力端子と、一端が上記入力端子と接続され、並列キャパシタ及び並列インダクタの並列回路からなる並列共振回路と、上記並列共振回路の他端とグランド間に接続され、直列キャパシタ及び直列インダクタの直列回路からなる直列共振回路と、上記並列共振回路の他端と接続され、負荷が接続される出力端子とを備え、上記並列共振回路及び上記直列共振回路が任意の２つの周波数において整合を図る２周波整合回路において、負荷レジスタンスをＲ i 、負荷キャパシタをＣ gs 、２つの整合角周波数をω L ，ω H 、整合インピーダンスをＺ o とした場合、上記直列インダクタＬ 1 、上記直列キャパシタＣ 1 、上記並列インダクタＬ 2 及び上記並列キャパシタＣ 2 が下記数式群２を満たすことを特徴とする２周波整合回路。
Ｌ 1 ＝（ω H ＊（β L −Ｂ gL ）−ω L ＊（β H ＋Ｂ gH ））
／（（ω H ＊ω H −ω L ＊ω L ）（β L −Ｂ gL ）（β H ＋Ｂ gH ））
Ｃ 1 ＝（ω H ＊ω H −ω L ＊ω L ）（β L −Ｂ gL ）（β H ＋Ｂ gH ）
／（ω H ＊ω L ＊（ω L ＊（β L −Ｂ gL ）−ω H ＊（β H ＋Ｂ gH ）））
Ｌ 2 ＝Ｚ o ＊（ω H ＊ω H −ω L ＊ω L ）＊Ｂ gH ＊Ｂ gL
／（ω H ＊ω L ＊（ω H ＊α L ＊Ｂ gH −ω L ＊α H ＊Ｂ gL ））
Ｃ 2 ＝（ω L ＊α L ＊Ｂ gH −ω H ＊α H ＊Ｂ gL ）
／（Ｚ o ＊（ω H ＊ω H −ω L ＊ω L ）＊Ｂ gH ＊Ｂ gL ）
α L ＝Ｒ i ／（Ｒ i ＊Ｒ i ＋１／（ω L ＊ω L ＊Ｃ gs ＊Ｃ gs ））
α H ＝Ｒ i ／（Ｒ i ＊Ｒ i ＋１／（ω H ＊ω H ＊Ｃ gs ＊Ｃ gs ））
β L ＝（ｊ／（ω L ＊Ｃ gs ））／（Ｒ i ＊Ｒ i ＋１／（ω L ＊ω L ＊Ｃ gs ＊Ｃ gs ））
β H ＝（ｊ／（ω H ＊Ｃ gs ））／（Ｒ i ＊Ｒ i ＋１／（ω H ＊ω H ＊Ｃ gs ＊Ｃ gs ））
Ｂ gL ＝√（α L ／Ｚ o −α L ＊α L ）
Ｂ gH ＝√（α H ／Ｚ o −α H ＊α H ）
・・・数式群２ - 負荷が接続される入力端子と、一端が上記入力端子と接続され、直列キャパシタ及び直列インダクタの直列回路からなる直列共振回路と、上記入力端子とグランド間に接続され、並列キャパシタ及び並列インダクタの並列回路からなる並列共振回路と、上記直列共振回路の他端と接続され、上記負荷に基づく出力信号を出力する出力端子とを備え、上記直列共振回路及び上記並列共振回路が任意の２つの周波数において整合を図る２周波整合回路において、負荷レジスタンスをＲ ds 、負荷キャパシタをＣ ds 、２つの整合角周波数をω L ，ω H 、整合インピーダンスをＺ o とした場合、上記直列インダクタＬ 1 、上記直列キ ャパシタＣ 1 、上記並列インダクタＬ 2 及び上記並列キャパシタＣ 2 が下記数式群３を満たすことを特徴とする２周波整合回路。
Ｌ 1 ＝Ｒ ds ＊Ｚ o ＊Ｂ d ／（ω H −ω L ）
Ｃ 1 ＝（ω H −ω L ）／（ω H ＊ω L ＊Ｒ ds ＊Ｚ o ＊Ｂ d ）
Ｌ 2 ＝（ω H −ω L ）／（ω H ＊ω L ＊Ｂ d ）
Ｃ 2 ＝Ｂ d ／（ω H −ω L ）−Ｃ ds
Ｂ d ＝√（１／（Ｚ o ＊Ｒ ds ）−１／（Ｒ ds ＊Ｒ ds ））
・・・数式群３ - 負荷が接続される入力端子と、一端が上記入力端子と接続され、並列キャパシタ及び並列インダクタの並列回路からなる並列共振回路と、上記並列共振回路の他端とグランド間に接続され、直列キャパシタ及び直列インダクタの直列回路からなる直列共振回路と、上記並列共振回路の他端と接続され、上記負荷に基づく出力信号を出力する出力端子とを備え、上記並列共振回路及び上記直列共振回路が任意の２つの周波数において整合を図る２周波整合回路において、負荷レジスタンスをＲ ds 、負荷キャパシタをＣ ds 、２つの整合角周波数をω L ，ω H 、整合アドミッタンスをＹ o とした場合、上記直列インダクタＬ 1 、上記直列キャパシタＣ 1 、上記並列インダクタＬ 2 及び上記並列キャパシタＣ 2 が下記数式群４を満たすことを特徴とする２周波整合回路。
Ｌ 1 ＝（ω L ＊α L ＊Ｘ dH ＋ω H ＊α H ＊Ｘ dL ）
／（Ｙ o ＊（ω H ＊ω H −ω L ＊ω L ）＊Ｘ dH ＊Ｘ dL ）
Ｃ 1 ＝Ｙ o ＊（ω H ＊ω H −ω L ＊ω L ）＊Ｘ dH ＊Ｘ dL
／（ω H ＊ω L ＊（ω H ＊α L ＊Ｘ dH ＋ω L ＊α H ＊Ｘ dL ））
Ｌ 2 ＝（ω H ＊ω H −ω L ＊ω L ）
／（ω H ＊ω L ＊（ω L ＊（Ｘ dH −β H ）＋ω H ＊（Ｘ dL −β L ）））
Ｃ 2 ＝（ω H ＊（Ｘ dH −β H ）＋ω L ＊（Ｘ dL −β L ））
／（ω H ＊ω H −ω L ＊ω L ）
α L ＝（１／Ｒ ds ）／（１／（Ｒ ds ＊Ｒ ds ）＋ω L ＊ω L ＊Ｃ ds ＊Ｃ ds ）
α H ＝（１／Ｒ ds ）／（１／（Ｒ ds ＊Ｒ ds ）＋ω H ＊ω H ＊Ｃ ds ＊Ｃ ds ）
β L ＝ω L ＊Ｃ ds ／（１／（Ｒ ds ＊Ｒ ds ）＋ω L ＊ω L ＊Ｃ ds ＊Ｃ ds ））
β H ＝ω H ＊Ｃ ds ／（１／（Ｒ ds ＊Ｒ ds ）＋ω H ＊ω H ＊Ｃ ds ＊Ｃ ds ））
Ｘ dL ＝√（α L ／Ｙ o −α L ＊α L ）
Ｘ dH ＝√（α H ／Ｙ o −α H ＊α H ）
・・・数式群４
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24398998A JP3883707B2 (ja) | 1998-08-28 | 1998-08-28 | ２周波整合回路 |
| PCT/JP1999/003113 WO2000013315A1 (fr) | 1998-08-28 | 1999-06-10 | Circuit d'adaptation d'impedance a deux frequences |
| CA002307652A CA2307652A1 (en) | 1998-08-28 | 1999-06-10 | Two-frequency impedance matching circuit |
| KR10-2000-7004628A KR100396409B1 (ko) | 1998-08-28 | 1999-06-10 | 2주파수 임피던스 정합 회로 |
| EP99925296A EP1035647A4 (en) | 1998-08-28 | 1999-06-10 | TWO-FREQUENCY IMPEDANCE ADAPTATION CIRCUIT |
| CN99801505A CN1277754A (zh) | 1998-08-28 | 1999-06-10 | 双频匹配电路 |
| US09/352,793 US6331815B1 (en) | 1998-08-28 | 1999-07-14 | Dual-frequency matching circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24398998A JP3883707B2 (ja) | 1998-08-28 | 1998-08-28 | ２周波整合回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000077964A JP2000077964A (ja) | 2000-03-14 |
| JP3883707B2 true JP3883707B2 (ja) | 2007-02-21 |
Family
ID=17112066
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24398998A Expired - Fee Related JP3883707B2 (ja) | 1998-08-28 | 1998-08-28 | ２周波整合回路 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6331815B1 (ja) |
| EP (1) | EP1035647A4 (ja) |
| JP (1) | JP3883707B2 (ja) |
| KR (1) | KR100396409B1 (ja) |
| CN (1) | CN1277754A (ja) |
| CA (1) | CA2307652A1 (ja) |
| WO (1) | WO2000013315A1 (ja) |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002252526A (ja) * | 2001-02-23 | 2002-09-06 | Nec Corp | アナログ増幅回路 |
| KR100982256B1 (ko) * | 2003-06-13 | 2010-09-15 | 엘지전자 주식회사 | 노트북 컴퓨터의 방열모듈 |
| JP4292914B2 (ja) | 2003-08-07 | 2009-07-08 | パナソニック株式会社 | 携帯受信装置とこれに用いる分波器 |
| CN100334811C (zh) * | 2003-08-08 | 2007-08-29 | 联想(北京)有限公司 | 一种射频信号匹配衰减网络的一级设计方法 |
| US7326872B2 (en) * | 2004-04-28 | 2008-02-05 | Applied Materials, Inc. | Multi-frequency dynamic dummy load and method for testing plasma reactor multi-frequency impedance match networks |
| US7126438B2 (en) * | 2004-05-19 | 2006-10-24 | Avago Technologies Wireless Ip (Singapore) Pte. Ltd. | Circuit and method for transmitting an output signal using a microelectromechanical systems varactor and a series inductive device |
| CN100397798C (zh) * | 2004-11-08 | 2008-06-25 | 佛山市顺德区顺达电脑厂有限公司 | 多频天线的阻抗匹配电路 |
| DE102006005128B4 (de) * | 2006-02-04 | 2008-09-25 | Hüttinger Elektronik GmbH & Co. KG | Verfahren und Vorrichtung zur Lastanpassung |
| WO2008126385A1 (ja) * | 2007-04-09 | 2008-10-23 | Panasonic Corporation | ２周波整合回路 |
| JP4308883B2 (ja) | 2007-04-09 | 2009-08-05 | パナソニック株式会社 | ２周波整合回路及びそれを具備する携帯端末 |
| WO2009028196A1 (ja) * | 2007-08-29 | 2009-03-05 | Panasonic Corporation | ２周波整合回路 |
| WO2009028200A1 (ja) | 2007-08-29 | 2009-03-05 | Panasonic Corporation | ２周波整合回路 |
| JP5223270B2 (ja) * | 2007-09-03 | 2013-06-26 | セイコーエプソン株式会社 | 整合回路及びバラン回路 |
| KR100882103B1 (ko) | 2007-09-28 | 2009-02-06 | 삼성전기주식회사 | 수동 소자로 이루어진 다중대역 출력 임피던스 정합 회로,수동 소자로 이루어진 다중대역 입력 임피던스 정합 회로를갖는 증폭기 및 수동 소자로 이루어진 다중대역 입출력임피던스 정합 회로를 갖는 증폭기 |
| DE102008024482B4 (de) * | 2008-05-21 | 2016-10-06 | Qualcomm Technologies, Inc. (N.D.Ges.D. Staates Delaware) | Schaltungsanordnung zur Impedanzanpassung, elektronisches Bauelement und Mobilfunkgerät |
| CN103648230A (zh) * | 2010-03-23 | 2014-03-19 | 中微半导体设备(上海)有限公司 | 可切换的射频功率源系统 |
| JP5498314B2 (ja) * | 2010-08-09 | 2014-05-21 | 株式会社Ｎｔｔドコモ | インピーダンス可変整合回路 |
| CN102438389B (zh) * | 2010-09-29 | 2013-06-05 | 中微半导体设备(上海)有限公司 | 单一匹配网络、其构建方法和该匹配网络射频功率源系统 |
| KR101663010B1 (ko) | 2010-11-09 | 2016-10-06 | 삼성전자주식회사 | Ｒｆ용 매칭 세그먼트 회로 및 이를 이용한 ｒｆ통합 소자 |
| CN102097972B (zh) * | 2011-02-15 | 2013-06-19 | 南京航空航天大学 | 一种用于压电作动器的驱动器中的谐振装置 |
| EP2675064B1 (en) * | 2012-06-15 | 2020-02-12 | Ecole Polytechnique | Electrical circuit to impedance match a source and a load at multiple frequencies, method to design such a circuit |
| US9270249B2 (en) * | 2012-08-20 | 2016-02-23 | Htc Corporation | Tunable impedance matching circuit |
| US10785833B2 (en) | 2013-08-29 | 2020-09-22 | Nsp Usa, Inc. | Integrated solid state microwave power generation modules |
| US9231550B2 (en) * | 2014-06-09 | 2016-01-05 | Mitsubishi Electric Research Laboratories, Inc. | Output matching network for wideband power amplifier with harmonic suppression |
| CN104410381B (zh) * | 2014-10-22 | 2018-04-13 | 江苏科技大学 | 集总参数双频阻抗匹配网络 |
| CN107565991A (zh) * | 2017-08-29 | 2018-01-09 | 上海斐讯数据通信技术有限公司 | 一种射频匹配模块、用于移动终端的射频系统 |
| CN111316563B (zh) * | 2017-11-15 | 2023-07-14 | 三菱电机株式会社 | 多赫蒂放大器和多赫蒂放大电路 |
| US10382084B1 (en) * | 2018-05-15 | 2019-08-13 | Speedlink Technology Inc. | Wideband matching co-design of transmit/receive (T/R) switch and receiver frontend for a broadband MIMO receiver for millimeter-wave 5G communication |
| CN108832907A (zh) * | 2018-05-25 | 2018-11-16 | 广州中海达卫星导航技术股份有限公司 | 数传电台宽带阻抗匹配网络及其设计方法 |
| WO2020208813A1 (ja) * | 2019-04-12 | 2020-10-15 | 三菱電機株式会社 | ドハティ増幅回路 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US1965649A (en) * | 1931-03-21 | 1934-07-10 | Siemens Ag | Power transformer for radiofre quency work having a broad transmission range |
| US2184771A (en) * | 1937-05-13 | 1939-12-26 | Telefunken Gmbh | Antenna coupling means |
| FR874350A (fr) * | 1940-08-01 | 1942-08-04 | Philips Nv | Dispositif émetteur ou récepteur comportant une antenne dipôle |
| US2835872A (en) * | 1953-09-01 | 1958-05-20 | Bell Telephone Labor Inc | Interstage coupling network |
| JPS4626081Y1 (ja) * | 1967-04-25 | 1971-09-08 | ||
| JPS5429949A (en) * | 1977-08-10 | 1979-03-06 | Denki Kogyo Co Ltd | Multiple wave matching system |
| JPS58178617A (ja) * | 1982-04-12 | 1983-10-19 | Nec Corp | 狭帯域「あ」波器 |
| JPS63102512A (ja) * | 1986-10-20 | 1988-05-07 | Matsushita Electric Ind Co Ltd | 無線機のアンテナ回路 |
| JP2783071B2 (ja) * | 1991-09-04 | 1998-08-06 | 日本電気株式会社 | 無線機 |
| JPH05121988A (ja) * | 1991-10-24 | 1993-05-18 | Matsushita Electric Ind Co Ltd | 電力線搬送通信用ローパスフイルタ |
| JPH06244756A (ja) * | 1993-02-18 | 1994-09-02 | Mitsubishi Electric Corp | アンテナインピーダンス整合装置 |
| JP2826433B2 (ja) * | 1993-02-26 | 1998-11-18 | 日本電気株式会社 | アンテナ用二周波整合回路 |
| AU696840B2 (en) * | 1995-03-20 | 1998-09-17 | Minnesota Mining And Manufacturing Company | Dual frequency antenna with integral diplexer |
-
1998
- 1998-08-28 JP JP24398998A patent/JP3883707B2/ja not_active Expired - Fee Related
-
1999
- 1999-06-10 CA CA002307652A patent/CA2307652A1/en not_active Abandoned
- 1999-06-10 WO PCT/JP1999/003113 patent/WO2000013315A1/ja not_active Application Discontinuation
- 1999-06-10 KR KR10-2000-7004628A patent/KR100396409B1/ko not_active IP Right Cessation
- 1999-06-10 EP EP99925296A patent/EP1035647A4/en not_active Withdrawn
- 1999-06-10 CN CN99801505A patent/CN1277754A/zh active Pending
- 1999-07-14 US US09/352,793 patent/US6331815B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP1035647A1 (en) | 2000-09-13 |
| KR20010031580A (ko) | 2001-04-16 |
| CA2307652A1 (en) | 2000-03-09 |
| EP1035647A4 (en) | 2004-12-22 |
| KR100396409B1 (ko) | 2003-09-02 |
| CN1277754A (zh) | 2000-12-20 |
| US6331815B1 (en) | 2001-12-18 |
| JP2000077964A (ja) | 2000-03-14 |
| WO2000013315A1 (fr) | 2000-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3883707B2 (ja) | ２周波整合回路 | |
| US5406224A (en) | Circuit for stabilizing RF amplifier | |
| EP0467270B1 (en) | High efficiency RF power amplifier | |
| JP3462760B2 (ja) | 分布定数回路、高周波回路、バイアス印加回路およびインピーダンス調整方法 | |
| US5349306A (en) | Apparatus and method for high performance wide-band power amplifier monolithic microwave integrated circuits | |
| US5315265A (en) | Low intermodulation distortion FET amplifier using parasitic resonant matching | |
| US10164586B2 (en) | Impedance-matching circuit | |
| JPH10190379A (ja) | 複数周波数帯域高効率線形電力増幅器 | |
| JP2724253B2 (ja) | 増幅器 | |
| JPH06232657A (ja) | 高周波増幅器 | |
| US6476692B2 (en) | Distributed balanced frequency multiplier | |
| JPH08204472A (ja) | 高周波増幅回路 | |
| CA2055664C (en) | High-frequency oscillator | |
| JPH08213802A (ja) | 高周波スイッチ回路 | |
| JPH08321726A (ja) | 増幅回路 | |
| JP3420433B2 (ja) | 広帯域増幅器 | |
| JP2642600B2 (ja) | 半導体高周波スイッチ回路 | |
| CN217388653U (zh) | 级联放大器、射频芯片及电子装置 | |
| JPH0514081A (ja) | 電界効果トランジスタ増幅器 | |
| SE2100010A1 (en) | Compact balun with out-of-band spurious suppression | |
| JPH08288703A (ja) | マイクロ波スイッチ | |
| JPH09162657A (ja) | マイクロ波電力増幅回路 | |
| CN114731141A (zh) | 高频放大器 | |
| JP2763031B2 (ja) | 位相反転器及びこれを用いたプッシュプル電力増幅器 | |
| JPH0151087B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060809 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061115 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091124 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101124 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111124 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |