KR20010031580A - 2주파 정합 회로 - Google Patents

2주파 정합 회로 Download PDF

Info

Publication number
KR20010031580A
KR20010031580A KR1020007004628A KR20007004628A KR20010031580A KR 20010031580 A KR20010031580 A KR 20010031580A KR 1020007004628 A KR1020007004628 A KR 1020007004628A KR 20007004628 A KR20007004628 A KR 20007004628A KR 20010031580 A KR20010031580 A KR 20010031580A
Authority
KR
South Korea
Prior art keywords
series
parallel
load
capacitor
matching
Prior art date
Application number
KR1020007004628A
Other languages
English (en)
Other versions
KR100396409B1 (ko
Inventor
오시마타케시
우치다히로미츄
이토야수시
Original Assignee
다니구찌 이찌로오, 기타오카 다카시
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다니구찌 이찌로오, 기타오카 다카시, 미쓰비시덴키 가부시키가이샤 filed Critical 다니구찌 이찌로오, 기타오카 다카시
Publication of KR20010031580A publication Critical patent/KR20010031580A/ko
Application granted granted Critical
Publication of KR100396409B1 publication Critical patent/KR100396409B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46—Filters
    • H03H9/48—Coupling means therefor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/38—Impedance-matching networks
    • H03H7/383—Impedance-matching networks comprising distributed impedance elements together with lumped impedance elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/38—Impedance-matching networks

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Amplifiers (AREA)
  • Microwave Amplifiers (AREA)

Abstract

본 발명의 정합 회로는 부하가 접속되는 출력 단자와, 해당 부하에 대한 입력 신호가 입력되는 입력 단자와, 직렬 캐패시터 및 이 직렬 캐패시터에 직렬로 접속된 직렬 인덕터로 이루어지고, 상기 입력 단자에서 보아 상기 부하와 직렬로 접속되도록 배설된 직렬 공진 회로와, 병렬 캐패시터 및 이 병렬 캐패시터에 병렬로 접속된 병렬 인덕터로 이루어지고, 상기 입력 단자에서 보아 상기 부하 및 상기 직렬 공진 회로의 전체와 병렬로 접속되도록 배설된 병렬 공진 회로를 구비한 것이다. 이 구성에 의해, 임의의 2개의 주파수에 있어서의 임피던스의 정합을 취할 수 없다고 하는 종래의 정합 회로에서의 문제점은 해결되고, 또한, 전송 선로를 사용하지 않으므로, 저주파수 대역에 적용한 경우에 회로의 소형화가 가능하게 된다.

Description

2주파 정합 회로 {Two-frequency impedance matching circuit}
도 9는「H. NAKAJIMA, M. MURAGUCHI= ″Dual-Frequency Matching Technique and Its Application to an Octave-Band(30-60GHz) MMIC Amplifier″, IEICE Trans. Electron, VOL. E80-C, Sep., 1997.」에 게재되어 있는 종래의 2주파 정합 회로 및 전계 효과 트랜지스터이다. 도면에서, 1은 정합 회로의 입력 단자, 2는 정합 회로의 출력 단자, 47은 입력 단자(1)와 출력 단자(2)와의 사이에 접속된 전송 선로, 48은 입력 단자(1)와 전송 선로(47)와의 사이에 배설되어, 높은 각 주파수의 ωH의 λ/4의 길이를 갖는 선단 단락형 스터브, 49는 입력 단자(1)와 전송 선로(47)와의 사이에 배설된 선단 개방형 스터브이다. 또한 50은 출력 단자(2)에 게이트 전극이 접속된 전계 효과 트랜지스터이다.
도 10은 종래의 2주파 정합 회로에서의 정합 방법을 설명하기 위한 스미스챠트이다. 도면에서, 51은 전계 효과 트랜지스터(50)에 대하여 낮은 주파수(fL)의 신호를 인가한 경우의 부하 임피던스이고, 52는 전계 효과 트랜지스터(50)에 대하여 높은 주파수(fH)의 신호를 인가한 경우의 부하 임피던스이며, 53은 정 콘덕턴스 원(예를 들면 0.02S의 정 콘덕턴스 원)이다.
그리고, 전송 선로(47)를 소정의 길이로 설정함으로써, 상기 2개의 전계 효과 트랜지스터(50)의 부하 임피던스를 상기 정 콘덕턴스 원(53)상에 설정한다. 54는 이와 같이 하여 얻어진, 낮은 주파수(fL)의 신호를 인가한 경우의 변환 임피던스이고, 55는 높은 주파수(fH)의 신호를 인가한 경우의 변환 임피던스이다.
다음에, 선단 개방형 스터브(49)의 길이를 소정의 길이로 설정함으로써, 상기 2개의 임피던스를 상기 정 콘덕턴스 원(53)상에서 이동시켜, 정합을 취한다. 56은 이 정합에 의해 얻어진 정합점이다. 이상과 같이 하여, 이 종래의 정합 회로는 2개의 주파수(fL, fH)에 있어서의 임피던스의 정합을 취할 수 있다.
다음에 동작에 대해서 설명한다.
상기 입력 단자(1)로부터 전계 효과 트랜지스터(50)에 대한 신호는 상기 2개의 정합 주파수(fL, fH)에 있어서는 적어도 입력 신호에 근거한 반사파가 생성되지 않고 입력된다.
종래의 2주파 정합 회로는 이상과 같이 구성되어 있으므로, 상기 전송 선로(47)의 길이만으로 다른 2개의 주파수에 있어서의 전계 효과 트랜지스터(50)의 입력 임피던스를 정 콘덕턴스 원(53)상에서 변환하게 되며, 한편 주파수에 있어서의 임피던스를 정 콘덕턴스 원상에 이동시키도록 전송 선로(47)를 결정하면, 이 정 콘덕턴스 원(53)상에 임피던스를 이동시킬 수 있는 다른쪽의 주파수는 저절로 결정되어짐으로써, 임의의 2개의 주파수에 있어서의 임피던스 정합은 얻을 수 없다고 하는 과제가 있었다.
또한, 상기 종래의 정합 회로에서는 전송 선로(47)를 사용하고 있기 때문에 저주파 대역에서 정합을 취하고자 하면, 긴 전송 선로가 필요하게 되어, 정합 회로 자체의 치수가 커지게 된다고 하는 문제도 있다.
본 발명은 2개의 다른 주파수에 있어서 동시에 임피던스 매칭을 취할 수 있는 2주파 정합 회로에 관련된 것으로, 특히 마이크로파 대역에서 적합하게 이용할 수 있는 정합 회로의 개량에 관한 것이다.
도 1은 본 발명의 실시예 1에 의한 2주파 정합 회로 및 부하를 도시한 블록도.
도 2는 본 발명의 실시예 1에 의한 2주파 정합 회로에 있어서 2개의 각 주파수 ωH, ωL에 있어서 정합을 취했을 때의 각 소자의 역할을 설명하기 위한 스미스챠트.
도 3은 본 발명의 실시예 2에 의한 2주파 정합 회로 및 부하를 도시한 블록도.
도 4는 본 발명의 실시예 2에 의한 2주파 정합 회로에 있어서 2개의 각 주파수(ωH, ωL)에서 정합을 취했을 때의 각 소자의 역할을 설명하기 위한 스미스챠트.
도 5는 본 발명의 실시예 3에 의한 2주파 정합 회로 및 부하를 도시한 블록도.
도 6은 본 발명의 실시예 3에 의한 2주파 정합 회로에 있어서 2개의 각 주파수(ωH, ωL)에서 정합을 취했을 때의 각 소자의 역할을 설명하기 위한 스미스챠트.
도 7은 본 발명의 실시예 4에 의한 2주파 정합 회로 및 부하를 도시한 블록도.
도 8은 본 발명의 실시예 4에 의한 2주파 정합 회로에 있어서 2개의 각 주파수(ωH, ωL)에서 정합을 취했을 때의 각 소자의 역할을 설명하기 위한 스미스챠트.
도 9는 종래의 2주파 정합 회로 및 전계 효과 트랜지스터.
도 10은 종래의 2주파 정합 회로에서의 정합 방법을 설명하기 위한 스미스챠트.
본 발명은 상기와 같은 과제를 해결하기 위해 이루어진 것으로, 임의의 2개의 주파수에 있어서 임피던스의 정합을 취할 수 있는 2주파 정합 회로를 얻는 것을 목적으로 한다.
본 발명의 제 1 국면에 따른 2주파 정합 회로는 부하가 접속되는 출력 단자와, 해당 부하에 대한 입력 신호가 입력되는 입력 단자와, 직렬 캐패시터 및 이 직렬 캐패시터에 직렬로 접속된 직렬 인덕터로 이루어지고, 상기 입력 단자에서 보아서 상기 부하와 직렬로 접속되도록 배설된 직렬 공진 회로와, 병렬 캐패시터 및 이 병렬 캐패시터에 병렬로 접속된 병렬 인덕터로 이루어고, 상기 입력 단자에서 보아 상기 부하 및 상기 직렬 공진 회로의 전체와 병렬로 접속되도록 배설된 병렬 공진 회로를 구비한 것이다.
상기 구성의 2주파 정합 회로에 있어서, 상기 부하는 서로 직렬로 접속되는 부하 레지스터와 부하 캐패시터로 이루어진 것으로 하고, 당해 부하 레지스터의 레지스턴스를 Ri, 부하 캐패시터의 캐패시턴스를 Cgs, 2개의 정합 각 주파수를 ωL, ωH, 정합 어드미턴스를 YO로 했을 때에, 직렬 인덕터의 인덕턴스(L1), 직렬 캐패시터의 캐패시턴스(C1), 병렬 인덕터의 인덕턴스(L2) 및 병렬 캐패시터의 캐패시턴스(C2)는 아래의 수학식 1을 만족하는 것이다.
L1= Xg/(ωH-ωL)
C1=(ωH-ωL)* Cgs
/(Cgs*ωH*ωL*Xg-(ωH-ωL))
L2=(ωH-ωL)* Ri/(ωH*ωL* Yo* Xg)
C2=Yo*Xg/((ωH-ωL)* Ri)
Xg=(Ri/YO-Ri* Ri)1/2
본 발명의 제 2 국면에 따른 2주파 정합 회로는 부하가 접속되는 출력 단자와, 해당 부하에 대한 입력 신호가 입력되는 입력 단자와, 병렬 캐패시터 및 이 병렬 캐패시터에 병렬로 접속된 병렬 인덕터로 이루어지고, 상기 입력 단자에서 보아 상기 부하와 직렬로 접속되도록 배설된 병렬 공진 회로와, 직렬 캐패시터 및 이 직렬 캐패시터에 직렬로 접속된 직렬 인덕터로 이루어지며, 상기 입력 단자에서 보아 상기 부하와 병렬로 접속되도록 배설된 직렬 공진 회로를 구비한 것이다.
상기 구성의 2주파 정합 회로에 있어서, 상기 부하는 서로 직렬로 접속되는 부하 레지스터와 부하 캐패시터로 이루어진 것으로 하고, 해당 부하 레지스터의 레지스턴스를 Ri, 부하 캐패시터의 캐패시턴스를 Cgs, 2개의 정합 각 주파수를 ωL, ωH, 정합 임피던스를 Zo로 했을 때에, 직렬 인덕터의 인덕턴스(L1), 직렬 캐패시터의 캐패시턴스(C1), 병렬 인덕터의 인덕턴스(L2) 및 병렬 캐패시터의 캐패시턴스(C2)는 아래의 수학식 2을 만족하는 것이다.
L1=(ωH*(βL- BgL)-ωL*(βH+BgH))
/((ωH*ωH-ωL*ωL)(βL-BgL)(βH+BgH))
C1=(ωH*ωH-ωL*ωL)(βL-BgL)(βH+BgH)
/(ωH*ωL*(ωL*(βL- BgL)-ωH*(βH+BgH)))
L2=Zo*(ωH*ωH-ωL*ωL)*BgH*BgL
/(ωH*ωL*(ωH*αL*BgH+ωL*αH*BgL))
C2=(ωL*αL*BgH+ωH*αH*BgL)
/(Zo*(ωH*ωH-ωL*ωL)*BgH*BgL)
α= Ri/(Ri* Ri+ 1/(ω*ω* Cgs*Cgs))
β=(1/(ω* Cgs))
/(Ri* Ri+1/(ω*ω*Cgs* Cgs))
Bg=(α/Zo-α*α)1/2
본 발명의 제 3 국면에 따른 2주파 정합 회로는 부하가 접속되는 입력 단자와, 해당 부하에 근거한 출력 신호를 출력하는 출력 단자와, 직렬 캐패시터 및 이 직렬 캐패시터에 직렬로 접속된 직렬 인덕터로 이루어지고, 상기 출력 단자에서 보아 상기 부하와 직렬로 접속되도록 배설된 직렬 공진 회로와, 병렬 캐패시터 및 이 병렬 캐패시터에 병렬로 접속된 병렬 인덕터로 이루어지고, 상기 출력 단자에서 보아 상기 부하와 병렬로 접속되도록 배설된 병렬 공진 회로를 구비한 것이다.
상기 구성의 2주파 정합 회로에 있어서, 상기 부하는 서로 병렬로 접속된 각각의 일단이 상기 입력 단자와 직렬로 접속된 부하 캐패시터 및 부하 레지스터로 이루어진 것으로 하고, 부하 레지스터의 레지스턴스를 Rds, 부하 캐패시터의 캐패시턴스를 Cds, 2개의 정합 각 주파수를 ωL, ωH, 정합 임피던스를 Zo로 했을 때에, 직렬 인덕터의 인덕턴스(L1), 직렬 캐패시터의 캐패시턴스(C1), 병렬 인덕터의 인덕턴스(L2) 및 병렬 캐패시터의 캐패시턴스(C2)는 아래의 수학식 3을 만족하는 것이다.
L1=Rds*Zo*Bd/(ωH-ωL)
C1=(ωH-ωL)/(ωH*ωL*Rds*Zo*Bd)
L2=(ωH-ωL)/(ωH*(ωL*Bd)
C2=Bd/(ωH-ωL)-Cds
Bd=(1/(Zo*Rds)-1/(Rds* Rds))1/2
본 발명의 제 4 국면에 따른 정합 회로는 부하가 접속되는 입력 단자와, 해당 부하에 근거한 출력 신호를 출력하는 출력 단자와, 병렬 캐패시터 및 이 병렬 캐패시터에 병렬로 접속된 병렬 인덕터로 이루어지고, 상기 출력 단자에서 보아 상기 부하와 직렬로 접속되도록 배설된 병렬 공진 회로와, 직렬 캐패시터 및 이 직렬 캐패시터에 직렬로 접속된 직렬 인덕터로 이루어지고, 상기 출력 단자에서 보아 상기 부하 및 상기병렬 공진 회로의 전체와 병렬로 접속되도록 배설된 직렬 공진 회로를 구비한 것이다.
상기 구성의 2주파 정합 회로에 있어서, 상기 부하는 서로 병렬로 접속된 각각의 일단이 상기 입력 단자와 직렬로 접속된 부하 캐패시터 및 부하 레지스터로 이루어진 것으로 하고, 부하 레지스터의 레지스턴스를 Rds, 부하 캐패시터의 캐패시턴스를 Cds, 2개의 정합 각 주파수를 ωL, ωH, 규격화 어드미턴스를 Yo로 했을 때에, 직렬 인덕터의 인덕턴스(L1), 직렬 캐패시터의 캐패시턴스(C1), 병렬 인덕터의 인덕턴스(L2) 및 병렬 캐패시터의 캐패시턴스(C2)는 아래의 수학식 4를 만족하는 것이다.
L1=(ωL*αL*XdH+ωH*αH*XdL)
/(Yo*(ωH*ωH-ωL*ωL)*XdH*XdL)
C1=Yo*(ωH*ωH-ωL*ωL)*XdH*XdL
/(ωH*ωL*(ωH*αL*XdH+ωL*αdL*XdL))
L2=(ωH*ωH-ωL*ωL)
/(ωH*ωL*(ωL/(XdH-βH)+ωH/(XdL+βL)))
C2=(ωH*(XdH-βH)+ωL/(XdL+βL))
/(ωH*ωH-ωL*ωL)
α=(1/Rds)/(1/(Rds*Rds)
+ω*ω* Cds* Cds)
β=ω*Cds/(1/(RdsRds)+ω*ω*Cds*Cds))
Xd=(α/Yo-α*α)1/2
이하, 본 발명을 보다 상세히 설명하기 위해, 본 발명을 실시하기 위한 최선의 형태에 관해서, 첨부 도면을 참조하여 설명한다.
실시예 1
도 1은 본 발명의 실시예 1에 의한 2주파 정합 회로 및 그것에 접속된 부하를 도시한 블록도이다. 도면에 있어서, 1은 정합 회로의 입력 단자, 2는 정합 회로의 출력 단자, 3은 이 입력 단자(1)와 출력 단자(2)와의 사이에 접속된 직렬 인덕터, 4는 이 직렬 인덕터(3)와 입력 단자(1)와의 사이에 배설된 직렬 캐패시터, 5는 이 직렬 캐패시터(4)와 입력 단자(1)와의 사이에 일단이 접속되고, 타단이 접지 전위에 접지된 병렬 인덕터, 6은 이 직렬 캐패시터(4)와 입력 단자(1)와의 사이에 일단이 접속되고, 타단이 접지 전위에 접지된 병렬 캐패시터이다.
또한, 7은 그 일단이 출력 단자(2)에 접속된 부하 캐패시터, 8은 일단이 부하 캐패시터(7)의 타단에 접속되고, 타단이 접지 전위에 접지된 부하 레지스턴스이다. 또한, 이하에 있어서는 부하 레지스턴스(8)는 정합 임피던스(예를 들면 마이크로파의 전송 경로에 일반적으로 사용되는 50Ω 등)와 동일하거나 또는 그것 보다도 작은 것을 전제로 하여 설명한다. 또한, 이러한 부하 캐패시터(7)와 부하 레지스턴스(8)가 직렬로 접속된 회로를 등가로 나타낼 수 있는 회로로서는 예를 들면, 소스 전극을 접지한 전계 효과 트랜지스터를 마이크로파 대역에서 사용한 경우의 게이트 전극에서 본 회로를 들 수 있다.
도 2는 본 발명의 실시예 1에 의한 정합 회로에 있어서 2개의 각 주파수(ωH, ωL)에서 임피던스의 정합을 취했을 때의 직렬 인덕터(3), 직렬 캐패시터(4), 병렬 인덕터(5), 병렬 캐패시터(6) 등, 도 1에 도시된 소자군의 각각의 역할을 설명하기 위한 스미스챠트이다. 도 2에 있어서, 9는 부하 레지스턴스(8) 및 부하 캐패시터(7)에 대하여 상기 낮은 각 주파수(ωL)의 신호를 인가한 경우의 부하 임피던스 ZL(ωL)이고, 10은 부하 레지스턴스(8) 및 부하 캐패시터(7)에 대하여 상기 높은 각 주파수(ωH)의 신호를 인가한 경우의 부하 임피던스 ZL(ωH)이고, 11은 상기정합 임피던스에 의해 규격화된 정 콘덕턴스 원(예를 들면 0.02S의 정 콘덕턴스 원)이다.
그리고, 직렬 인덕터(3)와 직렬 캐패시터(4)로 이루어진 직렬 공진 회로를 2개의 각 주파수에 있어서 모두 유도성을 나타내도록 하고, 그것에 의해 이 직렬 공진 회로(3, 4)와 부하(7, 8)를 상기 2개의 각 주파수(ωH, ωL) 하에서 입력 단자(1)측에서 본 경우에 얻어진 어드미턴스의 콘덕턴스 성분을 상기 정 콘덕턴스 원(11)상에 이동시킨다. 12는 이로써 얻어진, 낮은 각 주파수(ωL)의 신호를 인가한 경우의 변환 임피던스이고, 13은 높은 각 주파수(ωH)의 신호를 인가한 경우의 변환 임피던스이다. 또한, 이 경우의 직렬 인덕터의 인덕턴스(L1)와 직렬 캐패시터의 캐패시턴스(C1)의 값을 아래의 수학식 5에 나타낸다.
다음에, 병렬 인덕터(5)와 병렬 캐패시터(6)로 이루어진 병렬 공진 회로를, 낮은 각 주파수(ωL)에서는 유도성에, 높은 각 주파수(ωH)에서는 용량성을 나타내도록 하고, 그것에 의해 2개의 임피던스를 상기 정 콘덕턴스 원(11)상에서 이동시켜, 정합을 취한다. 14는 이 정합에 의해 얻어진 정합점이다. 또한, 이 경우의 병렬 인덕터의 인덕턴스(L2)와 병렬 캐패시터의 캐패시턴스(C2)의 값을 아래의 수학식 5에 나타낸다.
L1=Xg/(ωH-ωL)
C1=(ωH-ωL)*Cgs
/(Cgs*ωH*ωL*Xg-(ωH-ωL))
L2=(ωH-ωL)*Ri/(ωH*ωL*Yo*Xg)
C2=Yo*Xg/((ωH-ωL)*Ri)
Xg=(Ri/Yo-Ri*Ri)1/2
또한, 상기 수학식 5에서도 분명히 알 수 있는 바와 같이, 2개의 정합 각 주파수(ωL, ωH)는 서로 독립한 각 주파수로서 설정할 수 있다.
다음에 동작에 대해 설명한다.
상기 입력 단자(1)로부터 부하에 대한 신호는 상기 2개의 정합 각 주파수(ωL, ωH)에서는 적어도 입력 신호에 근거한 반사파가 생성되지 않고 입력된다.
이상과 같이, 이 실시예 1에 의하면, 부하(7, 8)가 접속되는 출력 단자(2)와, 해당 부하(7, 8)에 대한 입력 신호가 입력되는 입력 단자(1)와, 직렬 캐패시터(4) 및 이 직렬 캐패시터(4)에 직렬로 접속된 직렬 인덕터(3)로 이루어지고, 상기 입력 단자(1)에서 보아 상기 부하(7, 8)와 직렬로 접속되도록 배설된 직렬 공진 회로와, 병렬 캐패시터(6) 및 이 병렬 캐패시터(6)에 병렬로 접속된 병렬 인덕터(5)로 이루어지고, 상기 입력 단자(1)에서 보아 상기 부하(7, 8) 및 상기 직렬 캐패시터(3) 및 직렬 인덕터(4)로 이루어진 직렬 공진 회로의 전체와 병렬로 접속되도록 배설된 병렬 공진 회로를 구비한 2주파 정합 회로에 의해 임피던스의 정합을 행하고 있으므로, 정합 임피던스보다도 작은 부하(7, 8)의 입력 레지스턴스(Rl)에 있어서, 임의로 선출한 2개의 주파수에 있어서 정합을 취할 수 있는 효과가 있다.
특히, 부하 레지스턴스(8)의 레지스턴스를 Ri, 부하 캐패시터(7)의 캐피시턴스를 Cgs, 2개의 정합 각 주파수를 ωL, ωH, 정합 어드미턴스를 Yo로 했을 때에, 직렬 인덕터의 인덕턴스(L1), 직렬 캐패시터의 캐패시턴스(C1), 병렬 인덕터의 인덕턴스(L2) 및 병렬 캐패시터의 캐패시턴스(C2)를 상기 수학식 5을 만족하도록 설정하고 있으므로, 목표로 하는 정합 임피던스 값에 있어서 가장 적합하게 정합을 취할 수 있는 효과가 있다.
또한, 정합 소자군의 하나로서 전송 선로를 사용할 필요가 없으므로, 정합을 갖는 주파수를 저주파수 대역에 설정하였다고 해도 긴 선로를 필요로 하지 않게 되어, 저주파수 대역에 적용한 경우에 있어서도 회로의 소형화의 효과가 있다.
실시예 2
도 3은 본 발명의 실시예 2에 의한 정합 회로 및 그것에 접속된 부하를 도시한 블록도이다. 도면에서, 15는 입력 단자(1)와 출력 단자(2)와의 사이에 배설된 병렬 인덕터, 16은 입력 단자(1)와 출력 단자(2)와의 사이에 배설된 병렬 캐패시터, 17은 출력 단자(2)와 병렬 인덕터(15)와의 사이에 일단이 접속된 직렬 인덕터, 18은 일단이 직렬 인덕터(17)의 타단에 접속되고, 타단이 접지 전위에 접지된 직렬 캐패시터이다. 이외에는 실시예 1와 동일하여 동일한 부호를 붙이고 설명을 생략한다.
또한, 이하에 있어서는 부하 레지스턴스(8)는 정합 임피던스(예를 들면 마이크로파의 전송 경로에 일반적으로 사용되는 50Ω 등)보다도 큰 것을 전제로 하여 설명한다.
도 4는 본 발명의 실시예 1에 의한 정합 회로에 있어서 2개의 각 주파수(ωH, ωL)에서 임피던스의 정합을 취했을 때의 직렬 인덕터(17), 직렬 캐패시터(18), 병렬 인덕터(15), 병렬 캐패시터(16) 등의 도 3에 도시된 소자군의 각각의 역할을 설명하기 위한 스미스챠트이다. 도 4에 있어서, 19는 부하 레지스턴스(8) 및 부하 캐패시터(7)에 대하여 상기 낮은 각 주파수(ωL)의 신호를 인가한 경우의 부하 임피던스 ZL(ωH)이고, 20은 부하 레지스턴스(8) 및 부하 캐패시터(7)에 대하여 상기 높은 각 주파수(ωH)의 신호를 인가한 경우의 부하 임피던스 ZL(ωH)이고, 21은 상기정합 임피던스에 의해 규격화된 정 레지스턴스 원(예를 들면 50Ω의 정 레지스턴스 원)이다.
그리고, 직렬 인덕터(17)와 직렬 캐패시터(18)로 이루어진 직렬 공진 회로를, 낮은 각 주파수(ωL)에서는 용량성에, 높은 각 주파수(ωH)에서는 유도성을 나타내도록 하고, 그것에 의해 2개의 임피던스를 상기 정 레지스턴스 원(21)상에 이동시킨다. 22는 이것에 의해 얻어진 낮은 각 주파수(ωL)의 신호를 인가한 경우의 변환 임피던스이고, 23은 높은 각 주파수(ωH)의 신호를 인가한 경우의 변환 인덕턴스이다. 또한 이 경우의 직렬 인덕터의 인덕턴스(L1)와 직렬 캐패시터의 캐패시턴스(C1)의 값을 아래의 수학식 6에 나타낸다.
다음에 병렬 인덕터(15)와 병렬 캐패시터(16)로 이루어진 병렬 공진 회로를, 낮은 각 주파수(ωL)에서는 유도성에, 높은 각 주파수(ωH)에서는 용량성을 나타내도록 하고, 그것에 의해 2개의 임피던스를 상기 정 레지스턴스 원(21)상에서 이동시켜, 정합을 취한다. 24는 이 정합에 의해 얻어진 정합점이다. 또한, 이 경우의 병렬 인덕터의 인덕턴스(L2)와 병렬 캐패시터의 캐패시턴스(C2)의 값을 아래의 수학식 6에 나타낸다.
L1=(ωH*(βL-BgL)-ωL*(βH+BgH))
/((ωH*ωH-ωL*ωL)(βL-BgL)(βH+BgH))
C1=(ωH*ωH-ωL*ωL)(βL-BgL)(βH+BgH)
/(ωH*ωL*(ωL*(βL-BgL)-ωH*(βH+BgH)))
L2=Zo*(ωH*ωH-ωL*ωL)*BgH*BgL
/(ωH*ωL*(ωH*αL*BgH+ωL*αH*BgL))
C2=(ωL*αL*BgH+ωH*αH*BgL)
/(Zo*(ωH*ωH-ωL*ωL)* BgH*BgL)
α= Ri/(Ri*Ri+1/(ω*ω* Cgs* Cgs))
β=(1/(ω* Cgs))
/(Ri* Ri+ 1/(ω*ω* Cgs* Cgs))
Bg=(α/Zo-α*α)1/2
또한, 상기 수학식 6에서도 분명히 알 수 있는 바와 같이, 2개의 정합 각 주파수(ωL, ωH)는 서로 독립한 각 주파수로서 설정할 수 있다.
또한, 동작은 실시예 1와 동일하므로 설명을 생략한다.
이상과 같이, 이 실시예 2에 의하면, 부하(7, 8)가 접속되는 출력 단자(2)와, 해당 부하(7, 8)에 대한 입력 신호가 입력되는 입력 단자(1)와, 병렬 캐패시터(16) 및 이 병렬 캐패시터(16)에 병렬로 접속된 병렬 인덕터(15)로 이루어지고, 상기 입력 단자(1)에서 보아 상기 부하(7, 8)와 직렬로 접속되도록 배설된 병렬 공진 회로와, 직렬 캐패시터(18) 및 이 직렬 캐패시터(18)에 직렬로 접속된 직렬 인덕터(17)로 이루어지고, 상기 입력 단자(1)에서 보아 상기 부하(7, 8)와 병렬로 접속되도록 배설된 직렬 공진 회로를 구비한 2주파 정합 회로에 의해 임피던스의 정합을 행하고 있으므로, 정합 임피던스보다도 큰 부하(7, 8)의 입력 레지스턴스(Ri)에 있어서, 임의로 선출한 2개의 주파수에서 정합을 취할 수 있는 효과가 있다.
특히, 부하 레지스턴스(8)의 레지스턴스를 Ri, 부하 캐패시터(7)의 캐패시턴스를 Cgs, 2개의 정합 각 주파수를 ωL, ωH, 규격화 임피던스를 Zo로 했을 때에, 직렬 인덕터의 인덕턴스(L1), 직렬 캐패시터의 캐패시턴스(C1), 병렬 인덕터의 인덕턴스(L2) 및 병렬 캐패시터의 캐패시턴스(C2)를 상기 수학식 6을 만족하도록 설정함으로써, 목표로 하는 임피던스 값에 있어서 가장 적합하게 정합을 취할 수 있는 효과가 있다.
또한, 각 인덕터(15, 17)로서 전송 선로를 사용할 필요가 없기 때문에, 정합을 취하는 주파수를 저주파수 대역에 설정하였다고 해도 긴 선로를 필요로 하지 않게 되어, 저주파수 대역에 적용한 경우에 있어서도 회로의 소형화의 효과가 있다.
실시예 3
도 5는 본 발명의 실시예 3에 의한 정합 회로 및 그것에 접속된 부하를 도시한 블록도이다. 도면에 있어서, 25는 입력 단자(1)와 출력단자(2)와의 사이에 접속된 직렬 인덕터, 26은 이 직렬 인덕터(25)와 입력 단자(1)와의 사이에 배설된 직렬 캐패시터, 27은 이 직렬 캐패시터(26)와 입력 단자(1)와의 사이에 일단이 접속되고, 타단이 접지 전위에 접지된 병렬 인덕터, 28은 이 직렬 캐패시터(26)와 입력 단자(1)와의 사이에 일단이 접속되고, 타단이 접지 전위에 접지된 병렬 캐패시터이다.
또한, 29는 일단이 입력 단자(1)에 접속되고, 타단이 접지 전위에 접지된 부하 캐패시터, 30은 일단이 입력 단자(1)에 접속되고, 타단이 접지 전위에 접지된 부하 레지스턴스이다. 또한, 이하에 있어서는 부하 레지스턴스(30)는 규격화 임피던스(예를 들면 마이크로파의 전송 경로에 일반적으로 사용되는 50Ω 등)보다도 큰 것을 전제로 하여 설명한다. 또한, 이러한 부하 캐패시터(29)와 부하 레지스턴스(30)가 병렬로 접속된 회로를 등가로 나타낼 수 있는 회로로서는 예를 들면, 소스 접지한 전계 효과 트랜지스터를 마이크로파 대역에서 사용한 경우의 드레인 전극에서 본 회로를 들 수 있다.
이 외에는 실시예 1와 동일하므로 동일 부호를 붙이고 설명을 생략한다.
도 6은 본 발명의 실시예 3에 의한 정합 회로에 있어서 2개의 각 주파수(ωH, ωL)에서 임피던스의 정합을 취했을 때의, 직렬 인덕터(25), 직렬 캐패시터(26), 병렬 인덕터(27), 병렬 캐패시터(28) 등의 도 5에 도시된 소자군의 각각의 역할을 설명하기 위한 스미스 챠트이다. 도 6에 있어서, 31은 부하 레지스턴스(30) 및 부하 캐패시터(29)에 대하여 상기 낮은 각 주파수(ωL)의 신호를 인가한 경우의 부하 임피던스 ZL(ωL)이고, 32는 부하 레지스턴스(30) 및 부하 캐패시터(29)에 대하여 상기 높은 각 주파수(ωH)의 신호를 인가한 경우의 부하 임피던스 ZL(ωH)이고, 33은 상기 정합 임피던스에 의해 규격화된 정 레지스턴스 원(예를 들면 50Ω의 정 레지스턴스 원)이다.
그리고, 병렬 인덕터(27)와 병렬 캐패시터(28)로 이루어진 병렬 공진 회로를, 낮은 각 주파수(ωL)에서는 유도성에, 높은 각 주파수(ωH)에서는 용량성을 나타내도록 하고, 그것에 의해 상기 2개의 각 주파수(ωH, ωL)에서의 상기 병렬 공진 회로와 부하를 출력 단자(2)측에서 본 어드미턴스를 상기 정 레지스턴스 원(33)상에 이동시킨다. 34는 이것에 의해 얻어진, 낮은 각 주파수(ωL)의 신호를 인가한 경우의 변환 임피던스이고, 35는 높은 각 주파수(ωH)의 신호를 인가한 경우의 변환 임피던스이다. 또한, 이 경우의 병렬 인덕터의 인덕턴스(L2)와 병렬 캐패시터의 캐패시턴스(C2)의 값을 아래의 수학식 7에 나타낸다.
다음에, 직렬 인덕터(25)와 직렬 캐패시터(26)로 이루어진 직렬 공진 회로를, 낮은 각 주파수(ωL)에서는 용량성에, 높은 각 주파수(ωH)에서는 유도성을 나타내도록 하고, 그것에 의해 2개의 임피던스를 상기 정 레지스턴스 원(33)상에서 이동시켜, 정합을 취한다. 36은 이 정합에 의해 얻어진 정합점이다. 또한, 이 경우의 직렬 인덕터의 인덕턴스(L1)와 직렬 캐패시터의 캐패시턴스(C1)의 값을 아래의 수학식 7에 나타낸다.
L1=Rds* Zo* Bd/(ωH-ωL)
C1=(ωH-ωL)/(ωH*ωL* Rds* Zo* Bd)
L2=(ωH-ωL)/(ωH*ωL*Bd)
C2=Bd/(ωH-ωL)-Cds
Bd=(1/(Zo*Rds)-1/(Rds*Rds))1/2
또한, 상기 수학식에서도 분명히 알 수 있는 바와 같이, 2개의 정합 각 주파수(ωL, ωH)는 서로 독립한 각 주파수로서 설정할 수 있다.
다음에 동작에 대해서 설명한다.
상기 출력 단자(2)로부터 전계 효과 트랜지스터 등으로부터의 출력 신호를 출력하면, 상기 2개의 정합 각 주파수에 있어서는 적어도 출력 신호에 근거한 반사파가 생성되지 않고 신호의 출력이 행하여진다.
이상과 같이, 상기 실시예 3에 의하면, 부하(29, 30)가 접속되는 입력 단자(1)와, 해당 부하(29, 30)에 근거한 출력 신호를 출력하는 출력 단자(2)와, 직렬 캐패시터(26) 및 이 직렬 캐패시터(26)에 직렬로 접속된 직렬 인덕터(25)로 이루어지고, 상기 출력 단자(2)에서 보아 상기 부하(29, 30)와 직렬로 접속되도록 배설된 직렬 공진 회로와, 병렬 캐패시터(28) 및 이 병렬 캐패시터(28)에 병렬로 접속된 병렬 인덕터(27)로 이루어지고, 상기 출력 단자(2)에서 보아 상기 부하(29, 30)와 병렬로 접속되도록 배설된 병렬 공진 회로를 구비한 2주파 정합 회로에 의해 임피던스의 정합을 행하고 있으므로, 정합 임피던스보다도 큰 부하(29, 30)의 출력 레지스턴스(Rds)에 있어서, 임의로 선출한 2개의 주파수에서 정합을 취할 수 있는 효과가 있다.
특히, 부하 레지스턴스(30)의 레지스턴스를 Rds, 부하 캐패시터(29)의 캐패시턴스를 Cds, 2개의 정합 각 주파수를 ωL, ωH, 정합 임피던스를 Zo로 했을 때에, 직렬 인덕터의 인덕턴스(L1), 직렬 캐패시터의 캐패시턴스(C1), 병렬 인덕터의 인덕턴스(L2) 및 병렬 캐패시터의 캐패시턴스(C2)를 상기 수학식 7을 만족하도록 설정함으로써, 목표로 하는 임피던스 값에 있어서 가장 적합하게 정합을 취할 수 있는 효과가 있다.
또한, 각 인덕터(25, 27)에서 전송 선로를 사용할 필요가 없으므로, 정합을 갖는 주파수를 저주파수 대역에 설정하였다고 해도 긴 선로를 필요로 하지 않게 되어, 저주파수 대역에 적용한 경우에 있어서도 회로의 소형화의 효과가 있다.
실시예 4
도 7은 본 발명의 실시예 4에 의한 정합 회로 및 그것에 접속된 부하를 도시한 블록도이다. 도면에 있어서, 37은 입력 단자(1)와 출력 단자(2)와의 사이에 배설된 병렬 인덕터, 38은 입력 단자(1)와 출력 단자(2)와의 사이에 배설된 병렬 캐패시터, 39는 출력 단자(2)와 병렬 인덕터(37)와의 사이에 일단이 접속된 직렬 인덕터, 40은 일단이 직렬 인덕터(39)의 타단에 접속되고, 타단이 접지 전위에 접지된 직렬 캐패시터이다. 이 외에는 실시예 3과 동일하여 동일의 부호를 붙이고 설명을 생략한다.
또한, 이하에서는 부하 레지스턴스(30)는 규격화 임피던스(예를 들면 마이크로파의 전송 경로에 일반적으로 사용되는 50Ω 등)보다도 작은 것을 전제로하여 설명한다.
도 8은 본 발명의 실시예 4에 의한 정합 회로에 있어서 2개의 각 주파수(ωH, ωL)에서 임피던스의 정합을 취했을 때의, 직렬 인덕터(39), 직렬 캐패시터(40), 병렬 인덕터(37), 병렬 캐패시터(38) 등의 도 7에 도시된 소자군의 각각의 역할을 설명하기 위한 스미스챠트이다. 도 8에 있어서, 41은 부하 레지스턴스(30) 및 부하 캐패시터(29)에 대하여 상기 낮은 각 주파수(ωL)의 신호를 인가한 경우의 부하 임피던스 ZL(ωL)이고, 42는 부하 레지스턴스(30) 및 부하 캐패시터(29)에 대하여 상기 높은 각 주파수(ωH)의 신호를 인가한 경우의 부하 임피던스 ZL(ωH)이고, 43은 상기 정합 임피던스에 의해 규격화된 정 콘덕턴스 원(예를 들면 0.02S의 정 콘덕턴스 원)이다.
그리고, 병렬 인덕터(37)와 병렬 캐패시터(38)로 이루어진 병렬 공진 회로를, 낮은 각 주파수(ωL)에서는 유도성에, 높은 각 주파수(ωH)에서는 용량성을 나타내도록 하고, 그것에 의해 2개의 임피던스를 상기 정 콘덕턴스 원(43)상에 이동시킨다. 44는 이것에 의해 얻어진 낮은 각 주파수(ωL)의 신호를 인가한 경우의 변환 임피던스이고, 45는 높은 각 주파수(ωH)의 신호를 인가한 경우의 변환 임피던스이다. 또한, 이 경우의 병렬 인덕터의 인덕턴스(L2)와 병렬 캐패시터의 캐패시턴스(C2)의 값을 아래의 수학식 8에 나타낸다.
다음에 직렬 인덕터(39)와 직렬 캐패시터(40)로 이루어진 직렬 공진 회로를, 낮은 각 주파수(ωL)에서는 용량성, 높은 각 주파수(ωH)에서는 유도성을 나타내도록 하고, 그것에 의해 2개의 임피던스를 상기 정 콘덕턴스 원(43)상으로 이동시켜, 정합을 취한다. 46은 이 정합에 의해 얻어진 정압 전류이다. 또한, 이 경우의 직렬 인덕터의 인덕턴스(L1)와 직렬 캐패시터의 캐패시턴스(C1)의 값을 아래의 수학식 8에 나타낸다.
L1=(ωL*αL*XdH+ωH*αH*XdL)
/(Yo*(ωH*ωH-ωL*ωL)* XdH*XdL)
C1= Yo*(ωH*ωH-ωL*ωL)*XdH*XdL
/(ωH*ωL*(ωH*αL*XdH+ωL*αdL*XdL))
L2=(ωH*ωH-ωL*ωL)
/(ωH*ωL*(ωL/(XdH-βH)+ωH/(XdL+βL)))
C2=(ωH*(XdH-βH)+ωL/(XdL+βL))
/(ωH*ωH-ωL*ωL)
α=(1/Rds)/(1/(Rds* Rds)
+ω*ω*Cds*Cds)
β=ω*Cds/(1/(RdsRds)+ω*ω* Cds* Cds))
Xd=(α/Yo-α*α)1/2
또한, 상기 수학식 8에서도 분명히 알 수 있는 바와 같이, 2개의 정합 각 주파수(ωL, ωH)는 서로 독립한 각 주파수로서 설정할 수 있다.
또한, 동작은 실시예 3과 동일하여 설명을 생략한다.
이상과 같이, 이 실시예 4에 의하면, 부하(29, 30)가 접속되는 입력 단자(1)와, 해당 부하(29, 30)에 근거한 출력 신호를 출력하는 출력 단자(2)와, 병렬 캐패시터(38) 및 이 병렬 캐패시터(38)에 병렬로 접속된 병렬 인덕터(37)로 이루어지고, 상기 출력 단자(2)에서 보아 상기 부하(29, 30)와 직렬로 접속되도록 배설된 병렬 공진 회로와, 직렬 캐패시터(40) 및 이 직렬 캐패시터(40)에 직렬로 접속된 직렬 인덕터(39)로 이루어지고, 상기 출력 단자(2)에서 보아 상기 부하(29, 30)및 상기 병렬 공진 회로의 전체(37, 38)와 병렬로 접속되도록 배설된 직렬 공진 회로를 구비한 2주파 정합 회로에 의해 임피던스의 정합을 행하고 있으므로, 정합 임피던스보다도 작은 부하(29, 30)의 출력 레지스턴스(Rds)에 있어서, 임의로 선출한 2개의 주파수에서 정합을 취할 수 있는 효과가 있다.
특히, 부하 레지스턴스(30)의 레지스턴스를 Rds, 부하 캐패시터(29)의 캐패시턴스를 Cds, 2개의 정합 각 주파수를 ωL, ωH, 정합 어드미턴스를 Yo로 했을 때에, 직렬 인덕터의 인덕턴스를 L1,직렬 캐패시터의 캐패시턴스를 C1, 병렬 인덕터의 인덕턴스(L2) 및 병렬 캐패시터의 캐패시턴스(C2)를 상기 수학식 8을 만족하도록 설정함으로서, 목표로 하는 정합 임피던스에 있어서 가장 적합하게 정합을 취할 수 있는 효과가 있다.
또한, 각 인덕터(37, 39)로서 전송 선로를 사용할 필요가 없으므로, 정합을 갖는 주파수를 저주파수 대역에 설정하였다고 해도 긴 선로를 필요로 하지 않게 되어, 저주파수 대역에 적용한 경우에 있어서도 회로의 소형화의 효과가 있다.
이상과 같이, 본 발명의 2주파 정합 회로는 부하가 접속되는 출력 단자와, 해당 부하에 대한 입력 신호가 입력되는 입력 단자와, 직렬 캐패시터 및 이 직렬 캐패시터에 직렬로 접속된 직렬 인덕터로 이루어지고, 상기 입력 단자에서 보아 상기 부하와 직렬로 접속되도록 배설된 직렬 공진 회로와, 병렬 캐패시터 및 이 병렬 캐패시터에 병렬로 접속된 병렬 인덕터로 이루어지고, 상기 입력 단자에서 보아 상기 부하 및 상기 직렬 공진 회로의 전체와 병렬로 접속되도록 배설된 병렬 공진 회로를 구비하고 있으므로, 정합 임피던스보다도 작은 부하의 입력 레지스턴스(Ri)에 있어서, 임의의 2개의 주파수에서 정합을 취할 수 있는 효과가 있다. 또한, 정합 소자군의 하나로서 전송 선로를 사용할 필요가 없으므로, 정합을 갖는 주파수를 저주파수 대역에 설정하였다고 해도 긴 선로를 필요로 하지 않게 되어, 저주파수 대역에 적용한 경우에 있어서의 회로의 소형화의 효과도 있다.
특히, 부하 레지스턴스의 레지스턴스를 Ri, 부하 캐패시터의 캐패시턴스를 Cgs, 2개의 정합 각 주파수를(ωL, ωH), 정합 어드미턴스를 Yo로 했을 때에, 직렬 인덕터의 인덕턴스(L1), 직렬 캐패시터의 캐패시턴스(C1), 병렬 인덕터의 인덕턴스(L2) 및 병렬 캐패시터의 캐패시턴스(C2)를 상기 수학식 5를 만족하도록 설정함으로써, 목표로 하는 정합 임피던스 값에 있어서 가장 적합하게 정합을 취할 수 있는 효과가 있다.
본 발명에 의한 2주파 정합 회로는 부하가 접속되는 출력 단자와, 해당 부하에 대한 입력 신호가 입력되는 입력 단자와, 병렬 캐패시터 및 이 병렬 캐패시터에 병렬로 접속된 병렬 인덕터로 이루어지고, 상기 입력 단자에서 보아 상기 부하와 직렬로 접속되도록 배설된 병렬 공진 회로와, 직렬 캐패시터 및 이 직렬 캐패시터에 직렬로 접속된 직렬 인덕터로 이루어지고, 상기 입력 단자에서 보아 상기 부하와 병렬로 접속되도록 배설된 직렬 공진 회로를 구비하고 있으므로, 정합 임피던스보다도 큰 부하의 입력 레지스턴스(Ri)에 있어서, 임의로 선출된 2개의 주파수에 있어서 정합을 취할 수 있는 효과가 있다. 또한, 정합 소자군의 하나로서 전송 선로를 사용할 필요가 없으므로, 정합을 갖는 주파수를 저주파수 대역에 설정하였다고 해도 긴 선로를 필요로 하지 않게 되어, 저주파수 대역에 적용한 경우에 있어서도 회로의 소형화의 효과가 있다.
특히, 부하 레지스턴스의 레지스턴스를 Rds, 부하 캐패시터의 캐패시턴스를 Cds, 2개의 정합 각 주파수를 ωL, ωH, 정합 임피던스를 Zo로 했을 때에, 직렬 인덕터의 인덕턴스(L1), 직렬 캐패시터의 캐패시턴스(C1), 병렬 인덕터의 인덕턴스(L2) 및 병렬 캐패시터의 캐패시턴스(C2)를 상기 수학식 6을 만족하도록 설정함으로써, 목표로 하는 정합 임피던스 값에 있어서 가장 적합하게 정합을 취할 수 있는 효과가 있다.
본 발명에 의한 2주파 정합 회로는 부하가 접속되는 입력 단자와, 해당 부하에 근거한 출력 신호를 출력하는 출력 단자와, 직렬 캐패시터 및 이 직렬 캐패시터에 직렬로 접속된 직렬 인덕터로 이루어지고, 상기 출력 단자에서 보아 상기 부하와 직렬로 접속되도록 배설된 직렬 공진 회로와, 병렬 캐패시터 및 이 병렬 캐패시터에 병렬로 접속된 병렬 인덕터로 이루어지고, 상기 출력 단자에서 보아 상기 부하와 병렬로 접속되도록 배설된 병렬 공진 회로를 구비하였으므로, 정합 임피던스보다도 큰 부하의 출력 레지스턴스(Rds)에 있어서, 임의로 선출한 2개의 주파수에 서 정합을 취할 수 있는 효과가 있다. 또한, 정합 소자군의 하나로서 전송 선로를 사용할 필요가 없으므로, 정합을 갖는 주파수를 저주파수 대역에 설정하였다고해도 긴 선로를 필요로 하지 않게 되어, 저주파수 대역에 적용한 경우에 있어서도 회로의 소형화의 효과가 있다.
특히, 부하 레지스턴스의 레지스턴스를 Rds, 부하 캐패시터의 캐패시턴스를 Cds, 2개의 정합 각 주파수를 ωL, ωH, 정합 임피던스를 Zo로 했을 때에, 직렬 인덕터의 인덕턴스(L1), 직렬 캐패시터의 캐패시턴스(C1), 병렬 인덕터의 인덕턴스(L2) 및 병렬 캐패시터의 캐패시턴스(C2)를 상기 수학식 7을 만족하도록 설정함으로써, 목표로 하는 정합 임피던스 값에 있어서 가장 적합하게 정합을 취할 수 있는 효과가 있다.
본 발명에 의한 2주파 정합 회로는 부하가 접속되는 입력 단자와, 해당 부하에 근거한 출력 신호를 출력하는 출력 단자와, 병렬 캐패시터 및 이 병렬 캐패시터에 병렬로 접속된 병렬 인덕터로 이루어지고, 상기 출력 단자에서 보아 상기 부하와 직렬로 접속되도록 배설된 병렬 공진 회로와, 직렬 캐패시터 및 이 직렬 캐패시터에 직렬로 접속된 직렬 인덕터로 이루어지고, 상기 출력 단자에서 보아 상기 부하 및 상기 병렬 공진 회로의 전체와 병렬로 접속되도록 배설된 직렬 공진 회로를 구비하고 있으므로, 정합 임피던스보다도 부하의 출력 레지스턴스(Rds)에 있어서, 임의로 선출한 2개의 주파수에서 정합을 취할 수 있는 효과가 있다.
또한, 정합 소자군의 하나로서 전송 선로를 사용할 필요가 없으므로, 정합을 갖는 주파수를 저주파수 대역에 설정하였다고 해도 긴 선로를 필요로 하지 않게 되어, 저주파수 대역에 적용한 경우에 있어서도 회로의 소형화의 효과가 있다.
특히, 부하 레지스턴스의 레지스턴스를 Rds, 부하 캐패시터의 캐패시턴스를 Cds, 2개의 정합 각 주파수를 ωL, ωH, 정합 어드미턴스를 Yo로 했을 때에, 직렬 인덕터의 인덕턴스(L1), 직렬 캐패시터의 캐패시턴스(C1), 병렬 인덕터의 인덕턴스(L2) 및 병렬 캐패시터의 캐패시턴스(C2)를 상기 수학식 8을 만족하도록 설정함으로써, 목표로 하는 정합 임피던스 값에 있어서 가장 적합하게 정합을 취할 수 있는 효과가 있다.
이와 같이, 본 발명에 따른 2주파 정합 회로는 2개의 다른 주파수에 있어서 동시에 임피던스 매칭을 취할 수 있으며, 따라서, 마이크로파 대역에서 적합하게 이용할 수 있다.

Claims (8)

  1. 부하가 접속되는 출력 단자와,
    해당 부하에 대한 입력 신호가 입력되는 입력 단자와,
    직렬 캐패시터 및 이 직렬 캐패시터에 직렬로 접속된 직렬 인덕터로 이루어지고, 상기 입력 단자에서 보아 상기 부하와 직렬로 접속되도록 배설된 직렬 공진 회로와,
    병렬 캐패시터 및 이 병렬 캐패시터에 병렬로 접속된 병렬 인덕터로 이루어지고, 상기 입력 단자에서 보아 상기 부하 및 상기 직렬 공진 회로의 전체와 병렬로 접속되도록 배설된 병렬 공진 회로를 구비한 정합 회로.
  2. 제 1 항에 있어서, 상기 부하는 서로 직렬로 접속되는 부하 레지스터와 부하 캐패시터로 이루어진 것으로 하고, 해당 부하 레지스터의 레지스턴스를 Ri, 부하 캐패시터의 캐패시턴스를 Cgs, 2개의 정합 각 주파수를 ωL, ωH, 정합 어드미턴스를 Yo로 했을 때에, 직렬 인덕터의 인덕턴스(L1), 직렬 캐패시터의 캐패시턴스(C1), 병렬 인덕터의 인덕턴스(L2) 및 병렬 캐패시터의 캐패시턴스(C2)는 아래의 수학식을 만족하는 것을 특징으로 하는 정합 회로.
    L1= Xg/(ωH-ωL)
    C1=(ωH-ωL)* Cgs
    /(Cgs*ωH*ωL* Xg-(ωH-ωL))
    L2=(ωH-ωL)* Ri/(ωH*ωL*Yo*Xg)
    C2= Yo*Xg/((ωH-ωL)* Ri)
    Xg=(Ri/Yo-Ri*Ri)1/2
  3. 부하가 접속되는 출력 단자와,
    해당 부하에 대한 입력 신호가 입력되는 입력 단자와,
    병렬 캐패시터 및 이 병렬 캐패시터에 병렬로 접속된 병렬 인덕터로 이루어지고, 상기 입력 단자에서 보아 상기 부하와 직렬로 접속되도록 배설된 병렬 공진 회로와,
    직렬 캐패시터 및 이 직렬 캐패시터에 직렬로 접속된 직렬 인덕터로 이루어지고, 상기 입력 단자에서 보아 상기 부하와 병렬로 접속되도록 배설된 직렬 공진 회로를 구비한 정합 회로.
  4. 제 1 항에 있어서, 상기 부하는 서로 직렬로 접속되는 부하 레지스터와 부하 캐패시터로 이루어진 것으로 하고, 해당 부하 레지스터의 레지스턴스를 Ri, 부하 캐패시터의 캐패시턴스를 Cgs, 2개의 정합 각 주파수를 ωL, ωH, 정합 임피던스를 Zo로 했을 때에, 직렬 인덕터의 인덕턴스(L1), 직렬 캐패시터의 캐패시턴스(C1), 병렬 인덕터의 인덕턴스(L2) 및 병렬 캐패시터의 캐패시턴스(C2)는 아래의 수학식을 만족하는 것을 특징으로 하는 정합 회로.
    L1=(ωH*(βL-BgL)-ωL*(βH+ BgH))
    /((ωH*ωH-ωL*ωL)(βL-BgL)(βH+BgH))
    C1=(ωH*ωH-ωL*ωL)(βL-BgL)(βH+ BgH)
    /(ωH*ωL*(ωL*(βL-BgL)-ωH*(βH+ BgH)))
    L2=Zo*(ωH*ωH-ωL*ωL)*BgH*BgL
    /(ωH*ωL*(ωH*αL*BgH+ωL*αH*BgL))
    C2=(ωL*αL*BgH+ωH*αH*BgL)
    /(Zo*(ωH*ωH-ωL*ωL)* BgH* BgL)
    α= Ri/(Ri* Ri+1/(ω* ω*Cgs*Cgs))
    β=(1/(ω*Cgs))
    /(Ri*Ri+1/(ω*ω*Cgs*Cgs))
    Bg=(α/Zo-α*α)1/2
  5. 부하가 접속되는 입력 단자와,
    해당 부하에 근거한 출력 신호를 출력하는 출력 단자와,
    직렬 캐패시터 및 이 직렬 캐패시터에 직렬로 접속된 직렬 인덕터로 이루어지고, 상기 출력 단자에서 보아 상기 부하와 직렬로 접속되도록 배설된 직렬 공진 회로와,
    병렬 캐패시터 및 이 병렬 캐패시터에 병렬로 접속된 병렬 인덕터로 이루어지고, 상기 출력 단자에서 보아 상기 부하와 병렬로 접속되도록 배설된 병렬 공진 회로를 구비한 정합 회로.
  6. 제 5 항에 있어서, 상기 부하는 서로 병렬로 접속된 각각의 일단이 상기 입력 단자와 직렬로 접속된 부하 캐패시터 및 부하 레지스터로 이루어진 것으로 하고, 부하 레지스턴스의 레지스턴스를 Rds, 부하 캐패시터의 캐패시턴스를 CdS, 2개의 정합 각 주파수를 ωL, ωH, 정합 임피던스를 Zo로 했을 때에, 직렬 인덕터의 인덕턴스(L1), 직렬 캐패시터의 캐패시턴스(C1), 병렬 인덕터의 인덕턴스(L2) 및 병렬 캐패시터의 캐패시턴스(C2)는 아래의 수학식을 만족하는 것을 특징으로 하는 정합 회로.
    L1=Rds*Zo*Bd/(ωH-ωL)
    C1=(ωH-ωL)/(ωs*ωL*Rds*Zo*Bd)
    L2=(ωH-ωL)/(ωs*ωL*Bd)
    C2=Bd/(ωH-ωL)-Cds
    Bd=(1/(Zo* Rds)-1/(Rds* Rds))1/2
  7. 부하가 접속되는 입력 단자와,
    해당 부하에 근거하는 출력 신호를 출력하는 출력 단자와,
    병렬 캐패시터 및 이 병렬 캐패시터에 병렬로 접속된 병렬 인덕터로 이루어지고, 상기 출력 단자에서 보아 상기 부하와 직렬로 접속되도록 배설된 병렬 공진 회로와,
    직렬 캐패시터 및 이 직렬 캐패시터에 직렬로 접속된 직렬 인덕터로 이루어지고, 상기 출력 단자에서 보아 상기 부하 및 상기 병렬 공진 회로의 전체와 병렬로 접속되도록 배설된 직렬 공진 회로를 구비한 정합 회로.
  8. 제 7 항에 있어서, 상기 부하는 서로 병렬로 접속된 각각의 일단이 상기 입력 단자와 직렬로 접속된 부하 캐패시터 및 부하 레지스터로 이루어진 것으로 하고, 부하 레지스턴스의 레지스턴스를 Rds, 부하 캐패시터의 캐패시턴스를 Cds, 2개의 정합 각 주파수를 ωL, ωH, 정합 어드미턴스를 Yo로 했을 때에, 직렬 인덕터의 인덕턴스(L1), 직렬 캐패시터의 캐패시턴스(C1), 병렬 인덕터의 인덕턴스(L2) 및 병렬 캐패시터의 캐패시턴스(C2)는 아래의 수학식을 만족하는 것을 특징으로 하는 정합 회로.
    L1=(ωL*αL*XdH+ωH*αH* XdL)
    /(Yo*(ωH*ωH-ωL*ωL)*XdH*XdL)
    C1=Yo*(ωH*ωH-ωL*ωL)*XdH*XdL
    /(ωH*ωL*(ωH*αL*XdH+ωL*αdL*XdL))
    L2=(ωH*ωH-ωL)
    /ωH*ωL*(ωL/(XdL-βH)+ωH/(XdL+βL)))
    C2=(ωH*(XdH-βH)+ωL/(XdL+βL)
    /(ωH*ωH-ωL*ωL)
    α=(1/Rds)/(1/(Rds*Rds)
    +ω*ω*Cds*Cds)
    β=ω*Cds/(1/(RdsRds)+ω*ω* Cds* Cds))
    Xd=(α/Yo-α*α)1/2
KR10-2000-7004628A 1998-08-28 1999-06-10 2주파수 임피던스 정합 회로 KR100396409B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP24398998A JP3883707B2 (ja) 1998-08-28 1998-08-28 ２周波整合回路
JP98-243989 1998-08-28

Publications (2)

Publication Number Publication Date
KR20010031580A true KR20010031580A (ko) 2001-04-16
KR100396409B1 KR100396409B1 (ko) 2003-09-02

Family

ID=17112066

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-7004628A KR100396409B1 (ko) 1998-08-28 1999-06-10 2주파수 임피던스 정합 회로

Country Status (7)

Country Link
US (1) US6331815B1 (ko)
EP (1) EP1035647A4 (ko)
JP (1) JP3883707B2 (ko)
KR (1) KR100396409B1 (ko)
CN (1) CN1277754A (ko)
CA (1) CA2307652A1 (ko)
WO (1) WO2000013315A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9641149B2 (en) 2010-11-09 2017-05-02 Samsung Electronics Co., Ltd. Matching segment circuit to which radio frequency is applied and radio frequency integrated devices using the matching segment circuit

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002252526A (ja) * 2001-02-23 2002-09-06 Nec Corp アナログ増幅回路
KR100982256B1 (ko) * 2003-06-13 2010-09-15 엘지전자 주식회사 노트북 컴퓨터의 방열모듈
JP4292914B2 (ja) * 2003-08-07 2009-07-08 パナソニック株式会社 携帯受信装置とこれに用いる分波器
CN100334811C (zh) * 2003-08-08 2007-08-29 联想(北京)有限公司 一种射频信号匹配衰减网络的一级设计方法
US7326872B2 (en) * 2004-04-28 2008-02-05 Applied Materials, Inc. Multi-frequency dynamic dummy load and method for testing plasma reactor multi-frequency impedance match networks
US7126438B2 (en) * 2004-05-19 2006-10-24 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Circuit and method for transmitting an output signal using a microelectromechanical systems varactor and a series inductive device
CN100397798C (zh) * 2004-11-08 2008-06-25 佛山市顺德区顺达电脑厂有限公司 多频天线的阻抗匹配电路
DE102006005128B4 (de) * 2006-02-04 2008-09-25 Hüttinger Elektronik GmbH & Co. KG Verfahren und Vorrichtung zur Lastanpassung
CN101558561A (zh) 2007-04-09 2009-10-14 松下电器产业株式会社 双频匹配电路
WO2008126385A1 (ja) * 2007-04-09 2008-10-23 Panasonic Corporation ２周波整合回路
CN101569098A (zh) 2007-08-29 2009-10-28 松下电器产业株式会社 双频匹配电路
JP4308889B2 (ja) 2007-08-29 2009-08-05 パナソニック株式会社 ２周波整合回路及びそれを具備する携帯端末
JP5223270B2 (ja) * 2007-09-03 2013-06-26 セイコーエプソン株式会社 整合回路及びバラン回路
KR100882103B1 (ko) 2007-09-28 2009-02-06 삼성전기주식회사 수동 소자로 이루어진 다중대역 출력 임피던스 정합 회로,수동 소자로 이루어진 다중대역 입력 임피던스 정합 회로를갖는 증폭기 및 수동 소자로 이루어진 다중대역 입출력임피던스 정합 회로를 갖는 증폭기
DE102008024482B4 (de) * 2008-05-21 2016-10-06 Qualcomm Technologies, Inc. (N.D.Ges.D. Staates Delaware) Schaltungsanordnung zur Impedanzanpassung, elektronisches Bauelement und Mobilfunkgerät
CN103648230A (zh) * 2010-03-23 2014-03-19 中微半导体设备(上海)有限公司 可切换的射频功率源系统
JP5498314B2 (ja) * 2010-08-09 2014-05-21 株式会社Ｎｔｔドコモ インピーダンス可変整合回路
CN102438389B (zh) * 2010-09-29 2013-06-05 中微半导体设备(上海)有限公司 单一匹配网络、其构建方法和该匹配网络射频功率源系统
CN102097972B (zh) * 2011-02-15 2013-06-19 南京航空航天大学 一种用于压电作动器的驱动器中的谐振装置
EP2675064B1 (en) * 2012-06-15 2020-02-12 Ecole Polytechnique Electrical circuit to impedance match a source and a load at multiple frequencies, method to design such a circuit
US9270249B2 (en) 2012-08-20 2016-02-23 Htc Corporation Tunable impedance matching circuit
CN105492831B (zh) * 2013-08-29 2019-08-27 恩智浦美国有限公司 集成固态微波功率发生模块
US9231550B2 (en) * 2014-06-09 2016-01-05 Mitsubishi Electric Research Laboratories, Inc. Output matching network for wideband power amplifier with harmonic suppression
CN104410381B (zh) * 2014-10-22 2018-04-13 江苏科技大学 集总参数双频阻抗匹配网络
CN107565991A (zh) * 2017-08-29 2018-01-09 上海斐讯数据通信技术有限公司 一种射频匹配模块、用于移动终端的射频系统
WO2019097609A1 (ja) * 2017-11-15 2019-05-23 三菱電機株式会社 ドハティ増幅器及びドハティ増幅回路
US10382084B1 (en) * 2018-05-15 2019-08-13 Speedlink Technology Inc. Wideband matching co-design of transmit/receive (T/R) switch and receiver frontend for a broadband MIMO receiver for millimeter-wave 5G communication
CN108832907A (zh) * 2018-05-25 2018-11-16 广州中海达卫星导航技术股份有限公司 数传电台宽带阻抗匹配网络及其设计方法
WO2020208813A1 (ja) * 2019-04-12 2020-10-15 三菱電機株式会社 ドハティ増幅回路

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1965649A (en) * 1931-03-21 1934-07-10 Siemens Ag Power transformer for radiofre quency work having a broad transmission range
US2184771A (en) * 1937-05-13 1939-12-26 Telefunken Gmbh Antenna coupling means
FR874350A (fr) * 1940-08-01 1942-08-04 Philips Nv Dispositif émetteur ou récepteur comportant une antenne dipôle
US2835872A (en) * 1953-09-01 1958-05-20 Bell Telephone Labor Inc Interstage coupling network
JPS4626081Y1 (ko) * 1967-04-25 1971-09-08
JPS5429949A (en) * 1977-08-10 1979-03-06 Denki Kogyo Co Ltd Multiple wave matching system
JPS58178617A (ja) * 1982-04-12 1983-10-19 Nec Corp 狭帯域「あ」波器
JPS63102512A (ja) * 1986-10-20 1988-05-07 Matsushita Electric Ind Co Ltd 無線機のアンテナ回路
JP2783071B2 (ja) * 1991-09-04 1998-08-06 日本電気株式会社 無線機
JPH05121988A (ja) * 1991-10-24 1993-05-18 Matsushita Electric Ind Co Ltd 電力線搬送通信用ローパスフイルタ
JPH06244756A (ja) * 1993-02-18 1994-09-02 Mitsubishi Electric Corp アンテナインピーダンス整合装置
JP2826433B2 (ja) * 1993-02-26 1998-11-18 日本電気株式会社 アンテナ用二周波整合回路
JPH11502386A (ja) * 1995-03-20 1999-02-23 ミネソタ マイニング アンド マニュファクチャリング カンパニー 一体型ダイプレクサを有する二重周波数アンテナ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9641149B2 (en) 2010-11-09 2017-05-02 Samsung Electronics Co., Ltd. Matching segment circuit to which radio frequency is applied and radio frequency integrated devices using the matching segment circuit

Also Published As

Publication number Publication date
EP1035647A4 (en) 2004-12-22
US6331815B1 (en) 2001-12-18
CN1277754A (zh) 2000-12-20
EP1035647A1 (en) 2000-09-13
WO2000013315A1 (fr) 2000-03-09
CA2307652A1 (en) 2000-03-09
KR100396409B1 (ko) 2003-09-02
JP3883707B2 (ja) 2007-02-21
JP2000077964A (ja) 2000-03-14

Similar Documents

Publication Publication Date Title
KR100396409B1 (ko) 2주파수 임피던스 정합 회로
US5361038A (en) Active load applications for distributed circuits
US7492235B2 (en) Transmission line transistor attenuator
US5208564A (en) Electronic phase shifting circuit for use in a phased radar antenna array
US5485130A (en) Microwave switch circuit and an antenna apparatus
US4275364A (en) Resonant element transformer
US5168242A (en) Active-type broadband power divider
KR930011384B1 (ko) 마이크로파 집적회로
JPH06232657A (ja) 高周波増幅器
CA2055664C (en) High-frequency oscillator
JPH08213802A (ja) 高周波スイッチ回路
US5440283A (en) Inverted pin diode switch apparatus
JPH08321726A (ja) 増幅回路
JP3132949B2 (ja) 電界効果トランジスタスイッチ装置
JP3357715B2 (ja) マイクロ波移相器
JP2642600B2 (ja) 半導体高周波スイッチ回路
JP2537518B2 (ja) 移相器
KR100214454B1 (ko) 고주파 상쇄회로
KR100375678B1 (ko) 높은 이득-대역폭-곱을 갖는 행렬분산 증폭기
JPH05199047A (ja) マイクロ波半導体増幅器
JPS62271502A (ja) マイクロ波装置の整合回路
JP2003198344A (ja) 高周波スイッチ回路
JPH0744362B2 (ja) 移相器
JP2654446B2 (ja) 高絶縁型スイッチ装置
JPH0514081A (ja) 電界効果トランジスタ増幅器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060810

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee