WO2020208813A1 - ドハティ増幅回路 - Google Patents

ドハティ増幅回路 Download PDF

Info

Publication number
WO2020208813A1
WO2020208813A1 PCT/JP2019/015988 JP2019015988W WO2020208813A1 WO 2020208813 A1 WO2020208813 A1 WO 2020208813A1 JP 2019015988 W JP2019015988 W JP 2019015988W WO 2020208813 A1 WO2020208813 A1 WO 2020208813A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
amplifier
circuit
operating frequency
frequency
Prior art date
Application number
PCT/JP2019/015988
Other languages
English (en)
French (fr)
Inventor
圭吾 中谷
優治 小松崎
新庄　真太郎
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to JP2019544935A priority Critical patent/JPWO2020208813A1/ja
Priority to PCT/JP2019/015988 priority patent/WO2020208813A1/ja
Publication of WO2020208813A1 publication Critical patent/WO2020208813A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/18—Networks for phase shifting

Definitions

  • the present invention relates to a Dougherty amplifier circuit.
  • the Doherty amplifier includes a carrier amplifier that amplifies the input signal regardless of the power of the input signal, and a peak amplifier that amplifies the input signal only when the power of the input signal is equal to or higher than a predetermined power.
  • the Doherty amplifier generates a combined signal by synthesizing the output signal after the carrier amplifier amplifies the input signal and the output signal after the peak amplifier amplifies the input signal.
  • the Doherty amplifier outputs the generated composite signal.
  • a general Doherty amplifier is limited to one applicable operating frequency and cannot amplify signals of two or more operating frequencies.
  • Patent Document 1 a quarter wavelength line, each of which corresponds to a predetermined frequency, is connected to the subsequent stage of the carrier amplifier and the peak amplifier according to the operating frequency.
  • a Doherty amplifier circuit that amplifies an input signal over a plurality of frequencies by providing an output circuit having a switch for switching a single wavelength line is disclosed.
  • the Doherty amplifier circuit disclosed in Patent Document 1 requires a plurality of quarter-wavelength lines corresponding to predetermined frequencies and a switch for switching the quarter-wavelength line. , The circuit becomes large.
  • the present invention is for solving the above-mentioned problems, and an object of the present invention is to provide a Dougherty amplifier circuit capable of amplifying input signals of a plurality of operating frequencies while suppressing an increase in the size of the circuit.
  • the Doherty amplification circuit amplifies the first signal, and the operating frequency is the first operating frequency or the first amplifier which is the second operating frequency which is half the frequency of the first operating frequency.
  • the second signal is amplified, and the second amplifier whose operating frequency is the first operating frequency or the second operating frequency is connected to the output terminal of the first amplifier at one end, and at the second operating frequency, the first A multi-band circuit having an electric length 90 degrees shorter than the electric length at the operating frequency, one end is connected to the output terminal of the second amplifier, the other end is connected to the other end of the multi-band circuit, and the multi is at the first operating frequency.
  • An output circuit having an electric length 90 degrees longer than the electric length at the first operating frequency of the band circuit and 90 degrees longer than the electric length at the second operating frequency of the multi-band circuit at the second operating frequency.
  • FIG. 1 is a block diagram showing an example of the configuration of a main part of the Dougherty amplifier circuit according to the first embodiment.
  • FIG. 2 is a diagram showing an equivalent circuit in the Dougherty amplifier circuit shown in FIG. 1 when the frequencies of the first signal and the second signal are the first operating frequencies.
  • FIG. 3 is a diagram showing an equivalent circuit in the Dougherty amplifier circuit shown in FIG. 1 when the frequencies of the first signal and the second signal are the second operating frequencies.
  • FIG. 4 is a circuit diagram showing an example of the configuration of the main part of the multi-band circuit.
  • FIG. 5 is an equivalent circuit diagram at the first operating frequency of the multi-band circuit shown in FIG.
  • FIG. 6 is an equivalent circuit diagram at the second operating frequency of the multi-band circuit shown in FIG. FIG.
  • FIG. 7 is a diagram showing an example of the relationship between the frequency of the input signal and the power conversion efficiency when the first amplifier and the second amplifier in the Dougherty amplifier circuit according to the first embodiment perform back-off operation.
  • FIG. 8 is a diagram showing an example of the relationship between the frequency of the input signal and the power conversion efficiency when the first amplifier and the second amplifier in the Doherty amplifier circuit according to the first embodiment are saturated.
  • FIG. 9 is a block diagram showing an example of the configuration of a main part of the Dougherty amplifier circuit according to the second embodiment.
  • FIG. 10 is a block diagram showing an example of the configuration of a main part of the Dougherty amplifier circuit according to the third embodiment.
  • Embodiment 1 The Dougherty amplifier circuit 100 according to the first embodiment will be described with reference to FIGS. 1 to 8.
  • FIG. 1 is a block diagram showing an example of the configuration of a main part of the Dougherty amplifier circuit 100 according to the first embodiment.
  • the Doherty amplifier circuit 100 according to the first embodiment includes a signal input terminal 101, a distributor 110, a first input circuit 111, a second input circuit 112, a first amplifier 140, a second amplifier 150, a multiband circuit 160, and an output circuit. It includes 170, a signal output terminal 199, and a control unit 180.
  • the signal input terminal 101 is a terminal to which an input signal to be amplified is input.
  • the distributor 110 distributes the input signal input from the signal input terminal 101, which is composed of, for example, a T-branch circuit, a Wilkinson power distribution circuit, or a 90-degree hybrid circuit, into two signals, and the two after distribution. This is a circuit that outputs signals as a first signal and a second signal.
  • the distributor 110 may distribute the input signal equally or improperly. That is, the amplitudes of the first signal and the second signal output by the distributor 110 may be the same or different. In the first embodiment, the distributor 110 will be described as equidistributing the input signal.
  • the amplitudes of the first signal and the second signal output by the distributor 110 will be described as being equal.
  • the first signal output by the distributor 110 is input to the first input circuit 111.
  • the second signal output by the distributor 110 is input to the second input circuit 112.
  • the first input circuit 111 includes a circuit composed of a lumped constant element, a distributed constant element, a ⁇ -type circuit, a T-type circuit, or the like, or a lumped constant element, a distributed constant element, a ⁇ -type circuit, a T-type circuit, or the like. It is a circuit or the like configured by combining them.
  • the first input circuit 111 has a predetermined impedance because the first input circuit 111 is composed of the above-mentioned circuit having a lumped constant element, a distributed constant element, a ⁇ -type circuit, a T-type circuit, or the like. Can be done.
  • the predetermined impedance referred to here is a specific impedance in the first input circuit 111.
  • the first input circuit 111 may have an active element and may have a function of changing impedance or a function of changing the phase by the active element.
  • the first input circuit 111 has an electrical length of 90 degrees at, for example, a first operating frequency F 0 and a second operating frequency F 0/2 , which is a frequency half of the first operating frequency F 0. It is a thing.
  • the second input circuit 112 is composed of, for example, a line (hereinafter, referred to as “input line”) in which a delay does not occur in the phase of the output second signal with respect to the phase of the input second signal. That is, when the second input circuit 112 is composed of an input line, the second input circuit 112 has an electrical length of 0 degrees at the first operating frequency F 0 and the second operating frequency F 0/2. Become.
  • the first amplifier 140 is composed of a FET (FIELD-EFFECT TRANSISTOR) or an amplifier circuit including a FET and an impedance conversion circuit, and amplifies the first signal input to the input terminal of the first amplifier 140, and after amplification.
  • the first signal of is output as the third signal.
  • the first amplifier 140, the operating frequency is the first operating frequency F 0 or a second operation is a frequency F 0/2 amplifier.
  • the first amplifier 140 when the frequency of the first signal is a first operating frequency F 0, i.e., when the frequency of the input signal is a first operating frequency F 0, operating class which acts as a carrier amplifier (hereinafter "the It operates as an amplifier of "1 operation class".
  • the first operation class is, for example, AB class.
  • the first amplifier 140 when the frequency of the first signal is a second operating frequency F 0/2, i.e., when the frequency of the input signal is a second operating frequency F 0/2, operating class which acts as a peak amplifier It operates as an amplifier (hereinafter referred to as "second operation class").
  • the second operation class is, for example, class B or class C.
  • the second amplifier 150 is composed of a FET (FIELD-EFFECT TRANSISTOR) or an amplifier circuit including a FET and an impedance conversion circuit, and amplifies the second signal input to the input terminal of the second amplifier 150, and after amplification.
  • the second signal of is output as the fourth signal.
  • the second amplifier 150, operating frequency, the first operating frequency F 0, or a second operation is a frequency F 0/2 amplifier.
  • the second amplifier 150 operates as a second operating class amplifier when the frequency of the second signal is the first operating frequency F 0, that is, when the frequency of the input signal is the first operating frequency F 0 .
  • the first amplifier 140 when the frequency of the second signal is a second operating frequency F 0/2, i.e., when the frequency of the input signal is a second operating frequency F 0/2, as a first operating class of the amplifier Operate.
  • the multi-band circuit 160 is a circuit composed of a lumped constant element, a distributed constant element, a ⁇ -type circuit, a T-type circuit, or the like, or a combination of a lumped constant element, a distributed constant element, a ⁇ -type circuit, a T-type circuit, or the like. It is a circuit constructed by the above.
  • the multi-band circuit 160 can have a predetermined impedance by forming the multi-band circuit 160 with the above-mentioned circuit having a lumped constant element, a distributed constant element, a ⁇ -type circuit, a T-type circuit, or the like. ..
  • the predetermined impedance referred to here is a specific impedance in the multi-band circuit 160.
  • the multi-band circuit 160 has an electric length of 90 degrees at the first operating frequency F 0 and an electric length of 0 degrees at the second operating frequency F 0/2 .
  • FIG. 4 is a circuit diagram showing an example of the configuration of the main part of the multi-band circuit 160.
  • the input terminal 160-in of the multi-band circuit 160 is connected to the output terminal of the first amplifier 140.
  • the output terminal 160-out of the multi-band circuit 160 is connected to the signal output terminal 199.
  • Multiband circuit 160 shown in FIG. 4 a first capacitor 161 and second capacitor 164 capacitance value of C 1, and the third capacitor 166 capacitance value of C 2, the first inductance value is L 1 It is composed of an inductor 162 and a second inductor 163, and a third inductor 165 having an inductance value of L 2 .
  • the values of C 1 , C 2 , L 1 and L 2 are given by Equation 1 and Equation 2 based on the first operating frequency F 0 and the second operating frequency F 0/2 .
  • FIG. 5 is an equivalent circuit diagram of the multi-band circuit 160 shown in FIG. 4 at the first operating frequency F 0 .
  • the first capacitor 161 and the first inductor 162 shown in FIG. 4 are treated as combined parallel reactances, and as shown in FIG. 5, the fourth capacitor value is C 1 ′. It is expressed as equivalent to the capacitor 167.
  • the second capacitor 164 and the second inductor 163 shown in FIG. 4 are treated as a combined parallel reactance, and the capacitance value is C 1 ′ as shown in FIG. It is expressed as equivalent to the fifth capacitor 168.
  • C 1 ' is given by Equation 3.
  • the third capacitor 166 and the third inductor 165 shown in FIG. 4 are treated as a combined series reactance, and the inductance value is L 2 ′ as shown in FIG. It is expressed as equivalent to the fourth inductor 169.
  • L 2 ' is given by Equation 4.
  • Multiband circuit 160 are those having a particular impedance, also those having an electrical length of 90 degrees at the first operating frequency F 0. Therefore, C 1 ′ and L 2 ′ are given by equations 5 and 6.
  • Z 0 is an impedance value indicated by a specific impedance in the multi-band circuit 160.
  • the multi-band circuit 160 shown in FIG. 4 has a first capacitor 161 and a second capacitor 164, which have a capacitance value or an inductance value determined by the equations 1, 2, 2, 3, 4, 5, and 6.
  • the multi-band circuit 160 has a specific impedance whose impedance value is Z 0 at the first operating frequency F 0 . It will have an electrical length of 90 degrees.
  • Figure 6 is an equivalent circuit diagram in the second operating frequency F 0/2 of the multi-band circuit 160 shown in FIG.
  • the first capacitor 161 connected in parallel with each other and the first inductor 162 and parallel resonance as given by Equation 1. Therefore, the impedance value indicated by the parallel reactance indicated by the broken line 167a in FIG. 6 in which the first capacitor 161 and the first inductor 162 are combined is ⁇ . Therefore, the input terminal 160-in of the multi-band circuit 160 is equivalent to the open end with respect to the ground.
  • the second capacitor 164 connected in parallel with each other and the second inductor 163, to parallel resonance as given by Equation 1.
  • the impedance value indicated by the parallel reactance indicated by the broken line 168a in FIG. 6 in which the second capacitor 164 and the second inductor 163 are combined is ⁇ . Therefore, the output terminal 160-out of the multi-band circuit 160 is equivalent to the open end with respect to the ground.
  • the input terminal 160-in of the multi-band circuit 160 is equivalent to the output terminal 160-out of the multi-band circuit 160, which is short-circuited.
  • Multiband circuit 160 shown in FIG. 4 in the second operating frequency F 0/2, the output terminal 160-out of the input terminal 160-in a multi-band circuit 160 of the multi-band circuit 160 which has been short-circuited equivalent It becomes equivalent to the open end with respect to the ground.
  • the multi-band circuit 160 shown in FIG. 4 has the second operating frequency F 0/2, since the one regarded as short circuit elements, the electrical length of 0 degrees in the second operating frequency F 0/2 It becomes a thing.
  • the output circuit 170 is a circuit composed of a lumped constant element, a distributed constant element, a ⁇ -type circuit, a T-type circuit, or the like, or a combination of a lumped constant element, a distributed constant element, a ⁇ -type circuit, a T-type circuit, or the like. It is a circuit composed of.
  • the output circuit 170 can have a predetermined impedance by forming the output circuit 170 with the above-mentioned circuit having a lumped constant element, a distributed constant element, a ⁇ -type circuit, a T-type circuit, or the like.
  • the predetermined impedance referred to here is a specific impedance in the output circuit 170.
  • the output circuit 170 has an electric length of 180 degrees at the first operating frequency F 0 and an electric length of 90 degrees at the second operating frequency F 0/2 .
  • Controller 180 when the frequency of the first signal and the second signal is in a first operating frequency F 0, the first amplifier 140 operates as a first operating class, and, the second amplifier 150 as the second operating class When it is controlled to operate and the frequencies of the first signal and the second signal are the second operating frequency F 0/2 , the first amplifier 140 operates as the second operating class, and the second amplifier 150 operates as the second operating class. Control to operate as one operation class.
  • the control unit 180 is connected to the signal input terminal 101, the first amplifier 140, and the second amplifier 150.
  • Control unit 180 receives an input signal from the signal input terminal 101, or the frequency of the input signal is a first operating frequency F 0, determines whether the second operating frequency F 0/2. That is, the control unit 180 receives the input signal from the signal input terminal 101 and determines whether the frequencies of the first signal and the second signal are the first operating frequency F 0 or the second operating frequency F 0/2. judge.
  • Control unit 180 or the frequency of the first signal and the second signal is in a first operating frequency F 0, if the determination whether the second operating frequency F 0/2, the input signal received from the signal input terminal 101 It is not limited to the one that determines the frequency of the first signal and the second signal by using.
  • the control unit 180 is connected to one end or the other end of the first input circuit 111 or one end or the other end of the second input circuit 112 instead of the signal input terminal 101 to transmit the first signal or the second signal.
  • receiving by either the frequency of the first signal and the second signal is in a first operating frequency F 0, may be configured to determine whether the second operating frequency F 0/2.
  • control unit 180 determines that the frequencies of the first signal and the second signal are the first operating frequency F 0 , the control unit 180 operates the first amplifier 140 as the first operating class and the second The amplifier 150 is controlled to operate as the second operation class.
  • the control unit 180 determines that the frequencies of the first signal and the second signal are the second operating frequency F 0/2 , the control unit 180 operates the first amplifier 140 as the second operating class.
  • the second amplifier 150 is controlled to operate as the first operation class.
  • the control unit 180 determines that the frequencies of the first signal and the second signal are the first operating frequency F 0 , in the control unit 180, for example, the first amplifier 140 is the first operating class.
  • a control signal is transmitted to the first amplifier 140 so as to operate as.
  • the first amplifier 140 receives, for example, the control signal transmitted by the control unit 180, and based on the received control signal, the circuit of the first amplifier 140 is arranged so that the first amplifier 140 operates as the first operation class. Switch.
  • the control unit 180 determines that the frequencies of the first signal and the second signal are the first operating frequency F 0
  • the control unit 180 operates, for example, the second amplifier 150 as the second operating class.
  • the control signal is transmitted to the second amplifier 150 as described above.
  • the second amplifier 150 receives the control signal transmitted by the control unit 180, and based on the received control signal, sets the circuit of the second amplifier 150 so that the second amplifier 150 operates as the second operation class. Switch.
  • the control unit 180 may be determined by, for example, the first amplifier 140.
  • a control signal is transmitted to the first amplifier 140 so as to operate as a second operation class.
  • the first amplifier 140 receives, for example, the control signal transmitted by the control unit 180, and based on the received control signal, the circuit of the first amplifier 140 is arranged so that the first amplifier 140 operates as the second operation class. Switch.
  • the control unit 180 determines, for example, that the second amplifier 150 is the first operating class.
  • a control signal is transmitted to the second amplifier 150 to operate.
  • the second amplifier 150 receives, for example, the control signal transmitted by the control unit 180, and based on the received control signal, sets the circuit of the second amplifier 150 so that the second amplifier 150 operates as the first operation class. Switch.
  • FIG. 2 is a diagram showing an equivalent circuit in the Doherty amplifier circuit 100 shown in FIG. 1 when the frequencies of the first signal and the second signal are the first operating frequency F 0 .
  • the first amplifier 140 operates as the first operating class
  • the second amplifier 150 operates as the second operating class. That is, in this case, the first amplifier 140 acts as a carrier amplifier, and the second amplifier 150 acts as a peak amplifier.
  • the output terminal side of the second amplifier 150 has a high impedance, so that the output terminals of the second amplifier 150 and the output circuit 170 are equivalent. It becomes an open end.
  • the output circuit 170 has an electrical length of 180 degrees at the first operating frequency F 0. Therefore, in this case, the output terminal of the second amplifier 150 and the signal output terminal 199 are also equivalent. It becomes an open end. Therefore, when the frequencies of the first signal and the second signal are the first operating frequency F 0 and the second amplifier 150 acting as a peak amplifier backs off, the output circuit 170 and the second amplifier 150 are separated from each other. It has no effect on the signal output terminal 199.
  • the first input circuit 111 has an electrical length of 90 degrees
  • the second input circuit 112 has an electrical length of 0 degree
  • the multi-band circuit 160 of 90 degrees It has an electrical length
  • the output circuit 170 has an electrical length of 180 degrees. Therefore, when the frequency of the first signal and the second signal is in a first operating frequency F 0, the phase and the first amplifier 140 and second amplifier 150 when the first amplifier 140 and second amplifier 150 operates backoff The phase when the is saturated is satisfied with the phase condition of the Doherty amplifier. Since the conditions for operating as a Doherty amplifier are known, detailed description thereof will be omitted. Therefore, the Doherty amplifier 100 shown in FIG. 1, that the frequency of the first signal and the second signal be a first operating frequency F 0, where the back-off operation and the time of saturation operation, amplifies an input signal it can.
  • Figure 3 is the Doherty amplifier circuit 100 shown in FIG. 1 is a circuit diagram showing an equivalent circuit of the frequency of the first signal and the second signal is a second operating frequency F 0/2.
  • the first amplifier 140 operates as the second operating class
  • the second amplifier 150 operates as the first operating class. That is, in this case, the first amplifier 140 acts as a peak amplifier, and the second amplifier 150 acts as a carrier amplifier.
  • the output terminal side of the first amplifier 140 has a high impedance, so that the output terminal of the first amplifier 140 and the multi-band circuit 160 are equivalent. It becomes an open end.
  • Multiband circuit 160 since the second operating frequency F 0/2 in those having an electrical length of 0 degree, the case, between the output terminal and the signal output terminal 199 of the first amplifier 140 , Equivalently open end. Therefore, the frequency of the first signal and the second signal is a second operating frequency F 0/2, and, when the first amplifier 140 which acts as a peak amplifier operates backoff multiband circuit 160 and the first amplifier 140 Does not affect the signal output terminal 199.
  • the first input circuit 111 has an electrical length of 90 degrees
  • the second input circuit 112 has an electrical length of 0 degrees
  • the multiband circuit 160 has 0 degrees. It has an electrical length of 90 degrees
  • the output circuit 170 has an electrical length of 90 degrees. Therefore, when the frequencies of the first signal and the second signal are the second operating frequency F 0/2 , the phase when the first amplifier 140 and the second amplifier 150 back off operation, and the first amplifier 140 and the second amplifier 140 The phase when the amplifier 150 is saturated operates satisfies the phase condition of the Doherty amplifier. Therefore, the Doherty amplifier 100 shown in FIG. 1, when the frequency of the first signal and the second signal is a second operating frequency F 0/2, the back-off operation and the time of saturation operation, amplifies an input signal be able to.
  • FIG. 7 is a diagram showing an example of the relationship between the frequency of the input signal and the power conversion efficiency when the first amplifier 140 and the second amplifier 150 in the Dougherty amplifier circuit 100 according to the first embodiment perform backoff operation. ..
  • FIG. 7 shows the relationship between the frequency of the input signal and the power conversion efficiency when the control unit 180 determines that the first signal and the second signal have the first operating frequency F 0 , and the control unit 180 is the first. It shows the relationship between the frequency of the input signal and the power conversion efficiency when it is determined that the signal and the second signal have the second operating frequency F 0/2 . As shown in FIG.
  • FIG. 8 is a diagram showing an example of the relationship between the frequency of the input signal and the power conversion efficiency when the first amplifier 140 and the second amplifier 150 in the Dougherty amplifier circuit 100 according to the first embodiment are saturated.
  • FIG. 8 shows the relationship between the frequency of the input signal and the power conversion efficiency when the control unit 180 determines that the first signal and the second signal have the first operating frequency F 0 , and the control unit 180 is the first. It shows the relationship between the frequency of the input signal and the power conversion efficiency when it is determined that the signal and the second signal have the second operating frequency F 0/2 . As shown in FIG.
  • the control unit 180 determines that the first signal and the second signal have the first operating frequency F 0 , the first signal and the second signal are the second. Even when it is determined that the operating frequency is F 0/2 , it can be seen that highly efficient characteristics can be obtained when the first amplifier 140 and the second amplifier 150 are saturated.
  • the Doherty amplification circuit 100 amplifies the first signal, and the operating frequency is the first operating frequency F 0 or the second operating frequency which is half the frequency of the first operating frequency F 0.
  • a first amplifier 140 F 0/2 and amplifies the second signal, operating frequency, the first operating frequency F 0, or a second operating frequency F the second amplifier 150 is 0/2, one end is connected to the output terminal of the first amplifier 140, in the second operating frequency F 0/2, a multi-band circuit 160 having a 90 degree short electrical length than the electrical length in the first operation frequency F 0, one end second amplifier 150 The other end is connected to the other end of the multi-band circuit 160, and at the first operating frequency F 0, the electric length is 90 degrees longer than the electric length at the first operating frequency F 0 of the multi-band circuit 160.
  • the Dougherty amplifier circuit 100 can amplify input signals of a plurality of operating frequencies while suppressing an increase in the size of the circuit.
  • the second input circuit 112 has been described as being composed of an input line, but the present invention is not limited to this.
  • the second input circuit 112 is a circuit composed of a lumped constant element, a distributed constant element, a ⁇ -type circuit, a T-type circuit, or the like, or a lumped constant element, a distributed constant element, a ⁇ -type circuit, or a T-type circuit. It may be a circuit or the like configured by combining such as.
  • the second input circuit 112 has a predetermined impedance because the second input circuit 112 is composed of the above-mentioned circuit having a lumped constant element, a distributed constant element, a ⁇ -type circuit, a T-type circuit, or the like. Can be done.
  • the predetermined impedance referred to here is a specific impedance in the second input circuit 112.
  • the second input circuit 112 is the first operating frequency F 0 second operating frequency F 0/2 Metropolitan 0 It has been described that the first input circuit 111 has an electric length of 90 degrees at the first operating frequency F 0 and the second operating frequency F 0/2 , but the present invention is limited to this. It's not something.
  • the first input circuit 111 from the first operating frequency F 0 and the second operating frequency F 0/2 and definitive electrical length the second input circuit 112 has a first operating frequency F 0 second operation at a frequency F 0/2, as long as it has a long electrical length by respectively 90 °.
  • the second input circuit 112 when the second input circuit 112 is composed of the above-mentioned circuit having a centralized constant element, a distributed constant element, a ⁇ -type circuit, a T-type circuit, or the like, the second input circuit 112 , the phase of the second signal a second input circuit 112 is output from, the second signal of the phase input to the second input circuit 112, a first operating frequency F 0 and the second operating frequency F 0/2 Will have a predetermined delay in.
  • the first input circuit 111 from the electrical length in the first operation frequency F 0 and the second operating frequency F 0/2 Metropolitan the second input circuit 112 has a first operating frequency F 0 second operation at the frequency F 0/2 Prefecture, as long as it is configured to have a long electrical length by respectively 90 °.
  • the multi-band circuit 160 has an electric length of 90 degrees at the first operating frequency F 0
  • the multi-band circuit 160 has an electric length of 0 degrees at the second operating frequency F 0/2
  • the output circuit 170 has an electric length of 180 degrees at the first operating frequency F 0 and an electric length of 90 degrees at the second operating frequency F 0/2 .
  • the multi-band circuit 160 has an electrical length 90 degrees shorter than the electrical length at the first operating frequency F 0 at the second operating frequency F 0/2
  • the output circuit 170 has the first operating frequency.
  • a multi-band circuit 160 in one operating frequency F 0, in a multi has a 90-degree long electrical length than the electrical length in the first operation frequency F 0 band circuit 160 has a second operating frequency F 0/2, a multi-band circuit 160 has 2 Anything having an electric length 90 degrees longer than the electric length at the operating frequency F 0/2 may be used.
  • the first operation class is an operation class such as class AB acting as a carrier amplifier
  • the second operation class is an operation class such as class B or class C acting as a peak amplifier
  • the first operation class is an operation class such as class B or C acting as a peak amplifier
  • the second operation class is a class AB or the like acting as a carrier amplifier. It may be an operation class.
  • Embodiment 2 An example of the configuration of the main part of the Doherty amplifier circuit 100a according to the second embodiment will be described with reference to FIG.
  • the Doherty amplifier circuit 100a according to the second embodiment is replaced with a signal input terminal 101, a distributor 110, a first input circuit 111, a second input circuit 112, and a control unit 180 in the Doherty amplifier circuit 100 according to the first embodiment.
  • the first signal generator 121, the second signal generator 122, and the control unit 180a are provided.
  • FIG. 9 is a block diagram showing an example of the configuration of the main part of the Dougherty amplifier circuit 100a according to the second embodiment.
  • the same components as those of the Doherty amplifier circuit 100 according to the first embodiment are designated by the same reference numerals and duplicated description will be omitted. That is, the description of the configuration of FIG. 9 having the same reference numerals as those shown in FIG. 1 will be omitted.
  • the Doherty amplifier circuit 100a includes a first signal generator 121, a second signal generator 122, a first amplifier 140, a second amplifier 150, a multi-band circuit 160, an output circuit 170, and a signal output terminal 199. It also includes a control unit 180a.
  • the first signal generator 121 outputs the first signal.
  • the first signal generator 121 is connected to the input terminal of the first amplifier 140.
  • the first signal output by the first signal generator 121 is input to the first amplifier 140.
  • the second signal generator 122 outputs the second signal.
  • the second signal generator 122 is connected to the input terminal of the second amplifier 150.
  • the second signal output by the second signal generator 122 is input to the second amplifier 150.
  • the first signal generator 121 and the second signal generator 122 are synchronously connected.
  • the first signal generator 121 has frequency information indicating the frequency of the second signal output from the second signal generator 122 from the second signal generator 122 by synchronous connection, and the second signal generator 122 outputs the frequency information.
  • the first signal generator 121 acquires amplitude information indicating the amplitude of the second signal output by the second signal generator 122 from the second signal generator 122 in addition to the frequency information and the phase information by synchronous connection. It may be a thing.
  • the first signal generator 121 acquires frequency information, phase information, and the like from the second signal generator 122 by synchronous connection, but the Doherty amplifier circuit 100a is limited to this. It's not something.
  • the second signal generator 122 may acquire frequency information, phase information, and the like from the first signal generator 121 by synchronous connection.
  • the first signal generator 121 has the same frequency as the second signal output by the second signal generator 122 based on the frequency information and the phase information acquired from the second signal generator 122, and generates the second signal.
  • a signal delayed by 90 degrees from the phase of the second signal output by the device 122 is output as the first signal.
  • the first signal generator 121 will be described as outputting a signal delayed by 90 degrees from the phase of the second signal output by the second signal generator 122 as the first signal.
  • the phase of the first signal output by the signal generator 121 is not limited to this.
  • the phase when the first amplifier 140 and the second amplifier 150 operate in the back-off operation and the phase when the first amplifier 140 and the second amplifier 150 operate in a saturated operation are eventually set. Anything that satisfies the phase condition of the Doherty amplifier may be used.
  • the first input circuit 111 according to the first embodiment, the second signal generator 122, and the first amplifier 140 are located between the first signal generator 121 and the first amplifier 140.
  • a second input circuit 112 according to the first embodiment is provided between the two amplifiers 150, and the first signal generator 121 first outputs a signal having the same phase as the second signal output by the second signal generator 122. It may be configured to output as a signal.
  • the Doherty amplifier circuit 100a determines the phase of the input signal between the first signal generator 121 and the first amplifier 140, or between the second signal generator 122 and the second amplifier 150.
  • the phase when the amplifier 150 is saturated may be a signal having a phase that satisfies the phase condition of the Doherty amplifier as the first signal.
  • the first signal generator 121 outputs a signal having an amplitude corresponding to the amplitude of the second signal output by the second signal generator 122 as the first signal based on the amplitude information acquired from the second signal generator 122. ..
  • the first signal generator 121 outputs a signal having an amplitude corresponding to the amplitude of the second signal output by the second signal generator 122 as the first signal, but the first signal
  • the amplitude of the first signal output by the generator 121 is not limited to this.
  • the amplitude of the first signal output by the first signal generator 121 may be larger or smaller than the amplitude of the second signal output by the second signal generator 122.
  • the control unit 180a is connected to the second signal generator 122.
  • the control unit 180a acquires frequency information from the second signal generator 122.
  • Control unit 180a based on the acquired frequency information from the second signal generator 122, the frequency of the second signal, i.e., the frequency of the first signal and the second signal is either a first operating frequency F 0, determines whether the second operating frequency F 0/2.
  • the control unit 180a will be described as being connected to the second signal generator 122, but the control unit 180a is limited to the one connected to the second signal generator 122. is not.
  • control unit 180a is connected to the first signal generator 121, acquires frequency information from the first signal generator 121, and based on the frequency information acquired from the first signal generator 121, the first signal and the first signal.
  • frequency of 2 signals, or a first operating frequency F 0 may be configured to determine whether the second operating frequency F 0/2.
  • Control unit 180a when the frequency of the first signal and the second signal is in a first operating frequency F 0, the first amplifier 140 operates as a first operating class, and, the second amplifier 150 as the second operating class Control to work. Further, in the control unit 180a, when the frequencies of the first signal and the second signal are the second operating frequency F 0/2 , the first amplifier 140 operates as the second operating class, and the second amplifier 150 is the second operating class. Control to operate as one operation class.
  • the Doherty amplification circuit 100a amplifies the first signal, and the operating frequency is the first operating frequency F 0 or the second operating frequency which is half the frequency of the first operating frequency F 0.
  • a first amplifier 140 F 0/2 and amplifies the second signal, operating frequency, the first operating frequency F 0, or a second operating frequency F the second amplifier 150 is 0/2, one end is connected to the output terminal of the first amplifier 140, in the second operating frequency F 0/2
  • the first signal generator 121 is a second signal. It is configured to output the first signal with a phase delay of 90 degrees as compared with the second signal output by the generator 122. With this configuration, the Dougherty amplifier circuit 100a can amplify input signals of a plurality of operating frequencies while suppressing an increase in the size of the circuit.
  • FIG. 10 is a block diagram showing an example of the configuration of the main part of the Dougherty amplifier circuit 100b according to the third embodiment.
  • the same components as those of the Doherty amplifier circuit 100 according to the first embodiment are designated by the same reference numerals and duplicated description will be omitted. That is, the description of the configuration of FIG. 10 having the same reference numerals as those shown in FIG. 1 will be omitted.
  • the Doherty amplifier circuit 100b includes a control terminal 102, a digital signal processor 130, a first D / A converter 131, a second D / A converter 132, an upconverter 133, a first amplifier 140, a second amplifier 150, and a multi. It includes a band circuit 160, an output circuit 170, a signal output terminal 199, and a control unit 180b.
  • the control terminal 102 receives a control signal for controlling the digital signal processor 130 from the outside.
  • the control terminal 102 is connected to the digital signal processor 130.
  • the control signal received by the control terminal 102 is input to the digital signal processor 130.
  • the digital signal processor 130 inputs a control signal via the control terminal 102, and outputs a first digital signal and a second digital signal based on the input control signal.
  • the first digital signal and the second digital signal output by the digital signal processor 130 are digital signals having the same frequency.
  • the digital signal processor 130 outputs a first digital signal whose phase is delayed by 90 degrees with respect to the phase of the second digital signal output by the digital signal processor 130.
  • the digital signal processor 130 outputs frequency information indicating the frequency of the first digital signal or the second digital signal output by the digital signal processor 130.
  • the digital signal processor 130 is connected to the first D / A converter 131 and the second D / A converter 132.
  • the first digital signal output by the digital signal processor 130 is input to the first D / A converter 131.
  • the second digital signal output by the digital signal processor 130 is input to the second D / A converter 132.
  • the phase of the first digital signal that the first D / A converter 131 performs D / A conversion is 90 degrees phase-delayed with respect to the phase of the second digital signal that the second D / A converter 132 performs D / A conversion.
  • the first D / A converter 131 outputs the first analog signal whose phase is delayed by 90 degrees as compared with the phase of the second analog signal output by the second D / A converter 132.
  • the first D / A converter 131 and the second D / A converter 132 are connected to the up converter 133.
  • the first analog signal output by the first D / A converter 131 and the second analog signal output by the second D / A converter 132 are input to the upconverter 133.
  • the upconverter 133 frequency-converts the first analog signal output by the first D / A converter 131, and outputs the first analog signal after frequency conversion as the first signal.
  • the upconverter 133 frequency-converts the second analog signal output by the second D / A converter 132, and outputs the second analog signal after frequency conversion as the second signal. Since the phase of the first analog signal frequency-converted by the upconverter 133 is 90 degrees phase-delayed with respect to the phase of the second analog signal frequency-converted by the upconverter 133, the upconverter 133 is up.
  • the first signal with a phase delay of 90 degrees is output as compared with the phase of the second signal output by the converter 133.
  • the upconverter 133 is connected to the input terminal of the first amplifier 140.
  • the first signal output by the upconverter 133 is input to the first amplifier 140.
  • the upconverter 133 is connected to the input terminal of the second amplifier 150.
  • the second signal output by the upconverter 133 is input to the second amplifier 150.
  • the digital signal processor 130 will be described as outputting a signal delayed by 90 degrees from the phase of the second digital signal output by the digital signal processor 130 as a first digital signal.
  • the phase of the first digital signal output by is not limited to this. Specifically, in the Dougherty amplifier circuit 100b, the phase when the first amplifier 140 and the second amplifier 150 operate in the back-off operation and the phase when the first amplifier 140 and the second amplifier 150 operate in a saturated operation are eventually set. Anything that satisfies the phase condition of the Doherty amplifier may be used.
  • the Doherty amplifier circuit 100b is located between the upconverter 133 and the first amplifier 140 between the first input circuit 111 according to the first embodiment and between the upconverter 133 and the second amplifier 150.
  • the second input circuit 112 according to the first embodiment is provided, and the digital signal processor 130 is configured to output a signal having the same phase as the second digital signal output by the digital signal processor 130 as a first digital signal. You may.
  • the Doherty amplifier circuit 100b changes the phase of the input signal between the upconverter 133 and the first amplifier 140 or between the upconverter 133 and the second amplifier 150 by a predetermined amount.
  • a signal having a phase that satisfies the phase condition of the Doherty amplifier may be output as a first digital signal.
  • the control unit 180b is connected to the digital signal processor 130.
  • the control unit 180b acquires frequency information indicating the frequency of the first digital signal or the second digital signal output by the digital signal processor 130 from the digital signal processor 130. Based on the frequency information acquired from the digital signal processor 130, the control unit 180b determines whether the frequencies of the first signal and the second signal are the first operating frequency F 0 or the second operating frequency F 0/2 . To judge.
  • control unit 180b will be described as being connected to the digital signal processor 130, but the control unit 180b is not limited to the one connected to the digital signal processor 130.
  • the control unit 180b is connected to the upconverter 133, acquires frequency information from the upconverter 133, and based on the frequency information acquired from the upconverter 133, the frequencies of the first signal and the second signal are set to the first operation. whether the frequency F 0, may be configured to determine whether the second operating frequency F 0/2.
  • Control unit 180b when the frequency of the first signal and the second signal is in a first operating frequency F 0, the first amplifier 140 operates as a first operating class, and, the second amplifier 150 as the second operating class Control to work. Further, in the control unit 180b, when the frequencies of the first signal and the second signal are the second operating frequency F 0/2 , the first amplifier 140 operates as the second operating class, and the second amplifier 150 is the second operating class. Control to operate as one operation class.
  • the Doherty amplification circuit 100b amplifies the first signal, and the operating frequency is the first operating frequency F 0 or the second operating frequency which is half the frequency of the first operating frequency F 0.
  • a first amplifier 140 F 0/2 and amplifies the second signal, operating frequency, the first operating frequency F 0, or a second operating frequency F the second amplifier 150 is 0/2, one end is connected to the output terminal of the first amplifier 140, in the second operating frequency F 0/2, a multi-band circuit 160 having a 90 degree short electrical length than the electrical length in the first operation frequency F 0, one end second amplifier 150 The other end is connected to the other end of the multi-band circuit 160, and at the first operating frequency F 0, the electric length is 90 degrees longer than the electric length at the first operating frequency F 0 of the multi-band circuit 160.
  • the digital signal processor 130 that outputs the two digital signals and the first digital signal output by the digital signal processor 130 are D / A converted, and the first digital signal after the D / A conversion is output as the first analog signal.
  • the first D / A converter 131 and the second digital signal output by the digital signal processor 130 are D / A converted, and the second digital signal after the D / A conversion is output as the second analog signal.
  • the 132, the first analog signal output by the first D / A converter 131, and the second analog signal output by the second D / A converter 132 are frequency-converted, and the first analog signal after frequency conversion is first.
  • an upconverter 133 that outputs a second analog signal after frequency conversion as a second signal is provided, and the digital signal processor 130 is compared with a second digital signal output by the digital signal processor 130. It was configured to output a first digital signal with a degree phase delay. With this configuration, the Dougherty amplifier circuit 100b can amplify input signals of a plurality of operating frequencies while suppressing an increase in the size of the circuit.
  • any combination of the embodiments can be freely combined, any component of the embodiment can be modified, or any component can be omitted in each embodiment. ..
  • the Dougherty amplifier circuit according to the present invention can be applied to a Dougherty amplifier.
  • 100, 100a, 100b Doherty amplifier circuit 101 signal input terminal, 102 control terminal, 110 distributor, 111 first input circuit, 112 second input circuit, 121 first signal generator, 122 second signal generator, 130 digital Signal processor, 131 1st D / A converter, 132 2nd D / A converter, 133 up converter, 140 1st amplifier, 150 2nd amplifier, 160 multi-band circuit, 160-in input terminal, 160-out output terminal, 161st 1 capacitor, 162 1st inductor, 163 2nd inductor, 164 2nd capacitor, 165 3rd inductor, 166 3rd capacitor, 167 4th capacitor, 168 5th capacitor, 169 4th inductor, 170 output circuit, 180, 180a , 180b Control unit, 199 Signal output terminal.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

ドハティ増幅回路（１００，１００ａ，１００ｂ）は、第１信号を増幅し、動作周波数が、第１動作周波数、又は、第１動作周波数の２分の１の周波数である第２動作周波数である第１増幅器（１４０）と、第２信号を増幅し、動作周波数が、第１動作周波数、又は、第２動作周波数である第２増幅器（１５０）と、一端が第１増幅器（１４０）の出力端子と接続され、第２動作周波数において、第１動作周波数における電気長より９０度短い電気長を有するマルチバンド回路（１６０）と、一端が第２増幅器（１５０）の出力端子と接続され、他端がマルチバンド回路（１６０）の他端と接続され、第１動作周波数において、マルチバンド回路（１６０）が有する第１動作周波数における電気長より９０度長い電気長を有し、第２動作周波数において、マルチバンド回路（１６０）が有する第２動作周波数における電気長より９０度長い電気長を有する出力回路（１７０）と、を備えた。

Description

ドハティ増幅回路
　この発明は、ドハティ増幅回路に関するものである。
　ドハティ増幅器は、入力信号の電力に関わらず入力信号を増幅するキャリアアンプと、入力信号の電力が所定の電力以上であるときだけ入力信号を増幅するピークアンプとを備える。ドハティ増幅器は、キャリアアンプが入力信号を増幅した後の出力信号と、ピークアンプが入力信号を増幅した後の出力信号とを合成して合成信号を生成する。ドハティ増幅器は、生成した合成信号を出力する。
　一般的なドハティ増幅器は、適用可能な動作周波数が１つに限られ、２つ以上の動作周波数の信号を増幅することができない。
　これに対して、特許文献１には、キャリアアンプ及びピークアンプの後段に、それぞれが予め決められた周波数に対応した複数の四分の一波長線路と、動作周波数に応じて接続する四分の一波長線路を切り替える切替器とを有する出力回路を備えることにより、複数の周波数に亘って入力信号を増幅するドハティ増幅回路が開示されている。
特開２００６－３４５３４１号公報
　しかしながら、特許文献１に開示されたドハティ増幅回路は、それぞれが予め決められた周波数に対応した複数の四分の一波長線路と、四分の一波長線路を切り替える切替器とが必要であるため、回路が大型なものになってしまう。
　この発明は、上述の問題点を解決するためのもので、回路の大型化を抑制しつつ、複数の動作周波数の入力信号を増幅できるドハティ増幅回路を提供することを目的としている。
　この発明に係るドハティ増幅回路は、第１信号を増幅し、動作周波数が、第１動作周波数、又は、第１動作周波数の２分の１の周波数である第２動作周波数である第１増幅器と、第２信号を増幅し、動作周波数が、第１動作周波数、又は、第２動作周波数である第２増幅器と、一端が第１増幅器の出力端子と接続され、第２動作周波数において、第１動作周波数における電気長より９０度短い電気長を有するマルチバンド回路と、一端が第２増幅器の出力端子と接続され、他端がマルチバンド回路の他端と接続され、第１動作周波数において、マルチバンド回路が有する第１動作周波数における電気長より９０度長い電気長を有し、第２動作周波数において、マルチバンド回路が有する第２動作周波数における電気長より９０度長い電気長を有する出力回路と、を備えた。
　この発明によれば、回路の大型化を抑制しつつ、複数の動作周波数の入力信号を増幅できる。
図１は、実施の形態１に係るドハティ増幅回路の要部の構成の一例を示すブロック図である。 図２は、図１に示すドハティ増幅回路において、第１信号及び第２信号の周波数が第１動作周波数である場合の等価回路を示す図である。 図３は、図１に示すドハティ増幅回路において、第１信号及び第２信号の周波数が第２動作周波数である場合の等価回路を示す図である。 図４は、マルチバンド回路の要部の構成の一例を示す回路図である。 図５は、図４に示すマルチバンド回路の第１動作周波数における等価回路図である。 図６は、図４に示すマルチバンド回路の第２動作周波数における等価回路図である。 図７は、実施の形態１に係るドハティ増幅回路における第１増幅器及び第２増幅器がバックオフ動作した際の、入力信号の周波数と電力変換効率との関係の一例を示す図である。 図８は、実施の形態１に係るドハティ増幅回路における第１増幅器及び第２増幅器が飽和動作した際の、入力信号の周波数と電力変換効率との関係の一例を示す図である。 図９は、実施の形態２に係るドハティ増幅回路の要部の構成の一例を示すブロック図である。 図１０は、実施の形態３に係るドハティ増幅回路の要部の構成の一例を示すブロック図である。
　以下、この発明の実施の形態について、図面を参照しながら詳細に説明する。
実施の形態１．
　図１から図８を参照して実施の形態１に係るドハティ増幅回路１００について説明する。
　図１は、実施の形態１に係るドハティ増幅回路１００の要部の構成の一例を示すブロック図である。
　実施の形態１に係るドハティ増幅回路１００は、信号入力端子１０１、分配器１１０、第１入力回路１１１、第２入力回路１１２、第１増幅器１４０、第２増幅器１５０、マルチバンド回路１６０、出力回路１７０、信号出力端子１９９、及び、制御部１８０を備える。
　信号入力端子１０１は、増幅対象の入力信号が入力される端子である。
　分配器１１０は、例えば、Ｔ分岐回路、ウィルキンソン電力分配回路、又は９０度ハイブリッド回路等により構成された、信号入力端子１０１から入力された入力信号を２つの信号に分配し、分配後の２つの信号を第１信号及び第２信号として出力する回路である。
　分配器１１０は、入力信号を等分配するものであっても、不当分配するものであっても良い。すなわち、分配器１１０が出力する第１信号及び第２信号の振幅は、等しいものであっても、異なるものであって良い。実施の形態１では、分配器１１０は、入力信号を等分配するものとして説明する。すなわち、実施の形態１では、分配器１１０が出力する第１信号及び第２信号の振幅は、等しいものとして説明する。
　分配器１１０が出力した第１信号は、第１入力回路１１１に入力される。
　分配器１１０が出力した第２信号は、第２入力回路１１２に入力される。
　第１入力回路１１１は、一端が分配器１１０に接続され、他端が第１増幅器１４０の入力端子に接続されている。分配器１１０が出力した第１信号は、第１入力回路１１１を介して、第１増幅器１４０に入力される。
　第１入力回路１１１は、集中定数素子、分布定数素子、π型回路、若しくはＴ型回路等により構成された回路、又は、集中定数素子、分布定数素子、π型回路、若しくはＴ型回路等を組み合わせることにより構成された回路等である。第１入力回路１１１は、第１入力回路１１１が、集中定数素子、分布定数素子、π型回路、又はＴ型回路等を有する上述の回路等により構成されることで、所定のインピーダンスを有するものにできる。ここで言う所定のインピーダンスとは、第１入力回路１１１における特定インピーダンスである。
　第１入力回路１１１は、能動素子を有し、当該能動素子により、インピーダンスを変成する機能、又は、位相を変化させる機能等を有するものであっても良い。
　第１入力回路１１１は、例えば、第１動作周波数Ｆ０と、第１動作周波数Ｆ０の２分の１の周波数である第２動作周波数Ｆ０／２とにおいて、９０度の電気長を有するものである。
　第２入力回路１１２は、一端が分配器１１０に接続され、他端が第２増幅器１５０の入力端子に接続されている。分配器１１０が出力した第２信号は、第２入力回路１１２を介して、第２増幅器１５０に入力される。
　第２入力回路１１２は、例えば、入力された第２信号の位相に対して、出力する第２信号の位相に遅延が発生しないような線路（以下「入力線路」という。）により構成される。すなわち、第２入力回路１１２が入力線路により構成される場合、第２入力回路１１２は、第１動作周波数Ｆ０と第２動作周波数Ｆ０／２とにおいて、０度の電気長を有するものとなる。
　第１増幅器１４０は、ＦＥＴ（ＦＩＥＬＤ－ＥＦＦＥＣＴ　ＴＲＡＮＳＩＳＴＯＲ）、又は、ＦＥＴとインピーダンス変換回路とを含む増幅回路により構成され、第１増幅器１４０の入力端子に入力された第１信号を増幅し、増幅後の第１信号を第３信号として出力する。
　第１増幅器１４０は、動作周波数が、第１動作周波数Ｆ０又は第２動作周波数Ｆ０／２である増幅器である。
　第１増幅器１４０は、第１信号の周波数が第１動作周波数Ｆ０である場合、すなわち、入力信号の周波数が第１動作周波数Ｆ０である場合、キャリアアンプとして作用する動作級（以下「第１動作級」という。）の増幅器として動作する。第１動作級は、例えば、ＡＢ級である。第１増幅器１４０は、第１信号の周波数が第２動作周波数Ｆ０／２である場合、すなわち、入力信号の周波数が第２動作周波数Ｆ０／２である場合、ピークアンプとして作用する動作級（以下「第２動作級」という。）の増幅器として動作する。第２動作級は、例えば、B級又はＣ級である。
　第２増幅器１５０は、ＦＥＴ（ＦＩＥＬＤ－ＥＦＦＥＣＴ　ＴＲＡＮＳＩＳＴＯＲ）、又は、ＦＥＴとインピーダンス変換回路とを含む増幅回路により構成され、第２増幅器１５０の入力端子に入力された第２信号を増幅し、増幅後の第２信号を第４信号として出力する。
　第２増幅器１５０は、動作周波数が、第１動作周波数Ｆ０、又は、第２動作周波数Ｆ０／２である増幅器である。
　第２増幅器１５０は、第２信号の周波数が第１動作周波数Ｆ０である場合、すなわち、入力信号の周波数が第１動作周波数Ｆ０である場合、第２動作級の増幅器として動作する。第１増幅器１４０は、第２信号の周波数が第２動作周波数Ｆ０／２である場合、すなわち、入力信号の周波数が第２動作周波数Ｆ０／２である場合、第１動作級の増幅器として動作する。
　マルチバンド回路１６０は、一端が第１増幅器１４０の出力端子に接続され、他端が信号出力端子１９９に接続されている。第１増幅器１４０の出力端子から出力された第３信号は、マルチバンド回路１６０を介して信号出力端子１９９に出力される。
　マルチバンド回路１６０は、集中定数素子、分布定数素子、π型回路、若しくはＴ型回路等により構成された回路、又は、集中定数素子、分布定数素子、π型回路、若しくはＴ型回路等の組み合わせることにより構成された回路である。マルチバンド回路１６０は、マルチバンド回路１６０が、集中定数素子、分布定数素子、π型回路、又はＴ型回路等を有する上述の回路等により構成されることで、所定のインピーダンスを有するものにできる。ここで言う所定のインピーダンスとは、マルチバンド回路１６０における特定インピーダンスである。
　マルチバンド回路１６０は、第１動作周波数Ｆ０において９０度の電気長を有し、且つ、第２動作周波数Ｆ０／２において０度の電気長を有するものである。
　図４は、マルチバンド回路１６０の要部の構成の一例を示す回路図である。
　マルチバンド回路１６０の入力端子１６０－ｉｎは、第１増幅器１４０の出力端子に接続されている。マルチバンド回路１６０の出力端子１６０－ｏｕｔは、信号出力端子１９９に接続されている。
　図４に示すマルチバンド回路１６０は、容量値がＣ１である第１キャパシタ１６１及び第２キャパシタ１６４と、容量値がＣ２である第３キャパシタ１６６と、インダクタンス値がＬ１である第１インダクタ１６２及び第２インダクタ１６３と、インダクタンス値がＬ２である第３インダクタ１６５とにより構成されたものである。Ｃ１、Ｃ２、Ｌ１、及びＬ２の値は、第１動作周波数Ｆ０及び第２動作周波数Ｆ０／２に基づいて、式１及び式２により与えられる。

Figure JPOXMLDOC01-appb-I000001
　図５は、図４に示すマルチバンド回路１６０の第１動作周波数Ｆ０における等価回路図である。
　第１動作周波数Ｆ０において、図４に示す第１キャパシタ１６１と第１インダクタ１６２とは、合成された並列リアクタンスとして扱われ、図５に示すように、容量値がＣ１´である第４キャパシタ１６７と等価なものとして表現される。また、第１動作周波数Ｆ０において、図４に示す第２キャパシタ１６４と第２インダクタ１６３とは、合成された並列リアクタンスとして扱われ、図５に示すように、容量値がＣ１´である第５キャパシタ１６８と等価なものとして表現される。Ｃ１´は、式３により与えられる。

Figure JPOXMLDOC01-appb-I000002
　また、第１動作周波数Ｆ０において、図４に示す第３キャパシタ１６６と第３インダクタ１６５とは、合成された直列リアクタンスとして扱われ、図５に示すように、インダクタンス値がＬ２´である第４インダクタ１６９と等価なものとして表現される。Ｌ２´は、式４により与えられる。

Figure JPOXMLDOC01-appb-I000003
　マルチバンド回路１６０は、上述のとおり、特定インピーダンスを有するものであり、また、第１動作周波数Ｆ０において９０度の電気長を有するものである。したがって、Ｃ１´とＬ２´とは、式５及び式６により与えられる。

Figure JPOXMLDOC01-appb-I000004
　ここで、Ｚ０は、マルチバンド回路１６０における特定インピーダンスが示すインピーダンス値である。
　図４に示すマルチバンド回路１６０を、式１、式２、式３、式４、式５、及び式６により決定される容量値又はインダクタンス値を有する第１キャパシタ１６１、第２キャパシタ１６４、第３キャパシタ１６６、第１インダクタ１６２、第２インダクタ１６３、及び第３インダクタ１６５により構成することにより、マルチバンド回路１６０は、第１動作周波数Ｆ０において、インピーダンス値がＺ０である特定インピーダンスと、９０度の電気長とを有するものとなる。
　図６は、図４に示すマルチバンド回路１６０の第２動作周波数Ｆ０／２における等価回路図である。
　第２動作周波数Ｆ０／２において、互いに並列に接続された第１キャパシタ１６１と第１インダクタ１６２とは、式１で与えられるように並列共振する。そのため、第１キャパシタ１６１と第１インダクタ１６２とが合成された図６の破線１６７ａにより示した並列リアクタンスが示すインピーダンス値は、∞となる。したがって、マルチバンド回路１６０の入力端子１６０－ｉｎは、グランドに対して開放端と等価なものになる。
　また、第２動作周波数Ｆ０／２において、互いに並列に接続された第２キャパシタ１６４と第２インダクタ１６３とは、式１で与えられるように並列共振する。そのため、第２キャパシタ１６４と第２インダクタ１６３とが合成された図６の破線１６８ａにより示した並列リアクタンスが示すインピーダンス値は、∞となる。したがって、マルチバンド回路１６０の出力端子１６０－ｏｕｔは、グランドに対して開放端と等価なものになる。
　また、第２動作周波数Ｆ０／２において、互いに直列に接続された第３キャパシタ１６６と第３インダクタ１６５とは、式２で与えられるように直列共振する。そのため、第３キャパシタ１６６と第３インダクタ１６５とが合成された図６の破線１６９ａにより示した直列リアクタンスが示すインピーダンス値は、０となる。したがって、マルチバンド回路１６０の入力端子１６０－ｉｎは、マルチバンド回路１６０の出力端子１６０－ｏｕｔと、短絡されたものと等価なものになる。
　図４に示すマルチバンド回路１６０は、第２動作周波数Ｆ０／２において、マルチバンド回路１６０の入力端子１６０－ｉｎとマルチバンド回路１６０の出力端子１６０－ｏｕｔとが、短絡されたものと等価なものになり、グランドに対して開放端と等価なものになる。したがって、図４に示すマルチバンド回路１６０は、第２動作周波数Ｆ０／２において、短絡された回路素子とみなせるものとなるため、第２動作周波数Ｆ０／２において０度の電気長を有するものとなる。
　出力回路１７０は、一端が第２増幅器１５０の出力端子と接続され、他端が信号出力端子１９９と接続されており、第２増幅器１５０の出力端子から出力された第４信号は、出力回路１７０を介して信号出力端子１９９に出力される。
　出力回路１７０は、集中定数素子、分布定数素子、π型回路、若しくはＴ型回路等により構成された回路、又は、集中定数素子、分布定数素子、π型回路、若しくはＴ型回路等の組み合わせることにより構成された回路である。出力回路１７０は、出力回路１７０が、集中定数素子、分布定数素子、π型回路、又はＴ型回路等を有する上述の回路等により構成されることで、所定のインピーダンスを有するものにできる。ここで言う所定のインピーダンスとは、出力回路１７０における特定インピーダンスである。
　出力回路１７０は、第１動作周波数Ｆ０において１８０度の電気長を有し、且つ、第２動作周波数Ｆ０／２において９０度の電気長を有するものである。
　制御部１８０は、第１信号及び第２信号の周波数が第１動作周波数Ｆ０である場合、第１増幅器１４０が第１動作級として動作し、且つ、第２増幅器１５０が第２動作級として動作するように制御し、第１信号及び第２信号の周波数が第２動作周波数Ｆ０／２である場合、第１増幅器１４０が第２動作級として動作し、且つ、第２増幅器１５０が第１動作級として動作するように制御する。
　制御部１８０は、信号入力端子１０１、第１増幅器１４０、及び第２増幅器１５０に接続されている。
　制御部１８０は、信号入力端子１０１から入力信号を受けて、入力信号の周波数が第１動作周波数Ｆ０であるか、第２動作周波数Ｆ０／２であるかを判定する。すなわち、制御部１８０は、信号入力端子１０１から入力信号を受けて、第１信号及び第２信号の周波数が第１動作周波数Ｆ０であるか、第２動作周波数Ｆ０／２であるかを判定する。
　制御部１８０は、第１信号及び第２信号の周波数が第１動作周波数Ｆ０であるか、第２動作周波数Ｆ０／２であるかを判定できれば、信号入力端子１０１から受けた入力信号を用いて第１信号及び第２信号の周波数を判定するものに限定されない。例えば、制御部１８０は、信号入力端子１０１に替えて、第１入力回路１１１の一端若しくは他端、又は、第２入力回路１１２の一端若しくは他端に接続され、第１信号又は第２信号を受けて、第１信号及び第２信号の周波数が第１動作周波数Ｆ０であるか、第２動作周波数Ｆ０／２であるかを判定するものであっても良い。
　制御部１８０が、第１信号及び第２信号の周波数が第１動作周波数Ｆ０であると判定した場合、制御部１８０は、第１増幅器１４０が第１動作級として動作し、且つ、第２増幅器１５０が第２動作級として動作するように制御する。
　また、制御部１８０が、第１信号及び第２信号の周波数が第２動作周波数Ｆ０／２であると判定した場合、制御部１８０は、第１増幅器１４０が第２動作級として動作し、且つ、第２増幅器１５０が第１動作級として動作するように制御する。
　より具体的には、制御部１８０が、第１信号及び第２信号の周波数が第１動作周波数Ｆ０であると判定した場合、制御部１８０は、例えば、第１増幅器１４０が第１動作級として動作するように第１増幅器１４０に対して制御信号を送信する。第１増幅器１４０は、例えば、制御部１８０が送信した制御信号を受信して、受信した制御信号に基づいて、第１増幅器１４０が第１動作級として動作するように第１増幅器１４０の回路を切り替える。
　同様に、制御部１８０が、第１信号及び第２信号の周波数が第１動作周波数Ｆ０であると判定した場合、制御部１８０は、例えば、第２増幅器１５０が第２動作級として動作するように第２増幅器１５０に対して制御信号を送信する。第２増幅器１５０は、例えば、制御部１８０が送信した制御信号を受信して、受信した制御信号に基づいて、第２増幅器１５０が第２動作級として動作するように第２増幅器１５０の回路を切り替える。
　また、制御部１８０が、制御部１８０が、第１信号及び第２信号の周波数が第２動作周波数Ｆ０／２であると判定した場合、制御部１８０は、例えば、第１増幅器１４０が第２動作級として動作するように第１増幅器１４０に対して制御信号を送信する。第１増幅器１４０は、例えば、制御部１８０が送信した制御信号を受信して、受信した制御信号に基づいて、第１増幅器１４０が第２動作級として動作するように第１増幅器１４０の回路を切り替える。
　同様に、制御部１８０が、第１信号及び第２信号の周波数が第２動作周波数Ｆ０／２であると判定した場合、制御部１８０は、例えば、第２増幅器１５０が第１動作級として動作するように第２増幅器１５０に対して制御信号を送信する。第２増幅器１５０は、例えば、制御部１８０が送信した制御信号を受信して、受信した制御信号に基づいて、第２増幅器１５０が第１動作級として動作するように第２増幅器１５０の回路を切り替える。
　実施の形態１に係るドハティ増幅回路１００の動作について説明する。
　図２は、図１に示すドハティ増幅回路１００において、第１信号及び第２信号の周波数が第１動作周波数Ｆ０である場合の等価回路を示す図である。
　第１信号及び第２信号の周波数が第１動作周波数Ｆ０である場合、第１増幅器１４０は、第１動作級として動作し、第２増幅器１５０は、第２動作級として動作する。すなわち、当該場合、第１増幅器１４０は、キャリアアンプとして作用し、第２増幅器１５０は、ピークアンプとして作用する。
　ピークアンプとして作用する第２増幅器１５０がバックオフ動作する場合、第２増幅器１５０の出力端子側は、高インピーダンスとなるため、第２増幅器１５０の出力端子と出力回路１７０との間は、等価的に開放端となる。出力回路１７０は、上述のとおり、第１動作周波数Ｆ０において１８０度の電気長を有するものであるため、当該場合、第２増幅器１５０の出力端子と信号出力端子１９９との間も、等価的に開放端となる。
　したがって、第１信号及び第２信号の周波数が第１動作周波数Ｆ０であり、且つ、ピークアンプとして作用する第２増幅器１５０がバックオフ動作する場合、出力回路１７０と第２増幅器１５０とは、信号出力端子１９９において影響を与えないものとなる。
　上述のとおり、第１動作周波数Ｆ０において、第１入力回路１１１は９０度の電気長を有し、第２入力回路１１２は０度の電気長を有し、マルチバンド回路１６０は９０度の電気長を有し、出力回路１７０は１８０度の電気長を有している。そのため、第１信号及び第２信号の周波数が第１動作周波数Ｆ０である場合、第１増幅器１４０及び第２増幅器１５０がバックオフ動作するときの位相と、第１増幅器１４０及び第２増幅器１５０が飽和動作するときの位相とは、いずれもドハティ増幅器の位相条件を満たすものである。ドハティ増幅器として動作する条件は、公知であるため詳細な説明を省略する。
　したがって、図１に示すドハティ増幅回路１００は、第１信号及び第２信号の周波数が第１動作周波数Ｆ０である場合、バックオフ動作時と飽和動作時とにおいて、入力信号を増幅することができる。
　図３は、図１に示すドハティ増幅回路１００において、第１信号及び第２信号の周波数が第２動作周波数Ｆ０／２である場合の等価回路を示す図である。
　第１信号及び第２信号の周波数が第２動作周波数Ｆ０／２である場合、第１増幅器１４０は、第２動作級として動作し、第２増幅器１５０は、第１動作級として動作する。すなわち、当該場合、第１増幅器１４０は、ピークアンプとして作用し、第２増幅器１５０は、キャリアアンプとして作用する。
　ピークアンプとして作用する第１増幅器１４０がバックオフ動作する場合、第１増幅器１４０の出力端子側は、高インピーダンスとなるため、第１増幅器１４０の出力端子とマルチバンド回路１６０との間は、等価的に開放端となる。マルチバンド回路１６０は、上述のとおり、第２動作周波数Ｆ０／２において０度の電気長を有するものであるため、当該場合、第１増幅器１４０の出力端子と信号出力端子１９９との間も、等価的に開放端となる。
　したがって、第１信号及び第２信号の周波数が第２動作周波数Ｆ０／２であり、且つ、ピークアンプとして作用する第１増幅器１４０がバックオフ動作する場合、マルチバンド回路１６０と第１増幅器１４０とは、信号出力端子１９９において影響を与えないものとなる。
　上述のとおり、第２動作周波数Ｆ０／２において、第１入力回路１１１は９０度の電気長を有し、第２入力回路１１２は０度の電気長を有し、マルチバンド回路１６０は０度の電気長を有し、出力回路１７０は９０度の電気長を有している。そのため、第１信号及び第２信号の周波数が第２動作周波数Ｆ０／２である場合、第１増幅器１４０及び第２増幅器１５０がバックオフ動作するときの位相と、第１増幅器１４０及び第２増幅器１５０が飽和動作するときの位相とは、いずれもドハティ増幅器の位相条件を満たすものである。
　したがって、図１に示すドハティ増幅回路１００は、第１信号及び第２信号の周波数が第２動作周波数Ｆ０／２である場合、バックオフ動作時と飽和動作時とにおいて、入力信号を増幅することができる。
　図７は、実施の形態１に係るドハティ増幅回路１００における第１増幅器１４０及び第２増幅器１５０がバックオフ動作した際の、入力信号の周波数と電力変換効率との関係の一例を示す図である。
　図７は、制御部１８０が第１信号及び第２信号が第１動作周波数Ｆ０であると判定した場合の、入力信号の周波数と電力変換効率との関係、及び、制御部１８０が第１信号及び第２信号が第２動作周波数Ｆ０／２であると判定した場合の、入力信号の周波数と電力変換効率との関係を示している。
　ドハティ増幅回路１００は、図７に示すように、制御部１８０が、第１信号及び第２信号が第１動作周波数Ｆ０であると判定した場合も、第１信号及び第２信号が第２動作周波数Ｆ０／２であると判定した場合も、第１増幅器１４０及び第２増幅器１５０がバックオフ動作した際に、高効率な特性が得られるものである。
　図８は、実施の形態１に係るドハティ増幅回路１００における第１増幅器１４０及び第２増幅器１５０が飽和動作した際の、入力信号の周波数と電力変換効率との関係の一例を示す図である。
　図８は、制御部１８０が第１信号及び第２信号が第１動作周波数Ｆ０であると判定した場合の、入力信号の周波数と電力変換効率との関係、及び、制御部１８０が第１信号及び第２信号が第２動作周波数Ｆ０／２であると判定した場合の、入力信号の周波数と電力変換効率との関係を示している。
　ドハティ増幅回路１００は、図８に示すように、制御部１８０が、第１信号及び第２信号が第１動作周波数Ｆ０であると判定した場合も、第１信号及び第２信号が第２動作周波数Ｆ０／２であると判定した場合も、第１増幅器１４０及び第２増幅器１５０が飽和動作した際に、高効率な特性が得られるものであることがわかる。
　以上のように、ドハティ増幅回路１００は、第１信号を増幅し、動作周波数が、第１動作周波数Ｆ０、又は、第１動作周波数Ｆ０の２分の１の周波数である第２動作周波数Ｆ０／２である第１増幅器１４０と、第２信号を増幅し、動作周波数が、第１動作周波数Ｆ０、又は、第２動作周波数Ｆ０／２である第２増幅器１５０と、一端が第１増幅器１４０の出力端子と接続され、第２動作周波数Ｆ０／２において、第１動作周波数Ｆ０における電気長より９０度短い電気長を有するマルチバンド回路１６０と、一端が第２増幅器１５０の出力端子と接続され、他端がマルチバンド回路１６０の他端と接続され、第１動作周波数Ｆ０において、マルチバンド回路１６０が有する第１動作周波数Ｆ０における電気長より９０度長い電気長を有し、第２動作周波数Ｆ０／２において、マルチバンド回路１６０が有する第２動作周波数Ｆ０／２における電気長より９０度長い電気長を有する出力回路１７０と、を備えた。
　このように構成することで、ドハティ増幅回路１００は、回路の大型化を抑制しつつ、複数の動作周波数の入力信号を増幅できる。
　実施の形態１では、一例として、第２入力回路１１２が入力線路により構成されるものとして説明したが、これに限定されるものではない。
　例えば、第２入力回路１１２は、集中定数素子、分布定数素子、π型回路、若しくはＴ型回路等により構成された回路、又は、集中定数素子、分布定数素子、π型回路、若しくはＴ型回路等の組み合わせることにより構成された回路等であっても良い。第２入力回路１１２は、第２入力回路１１２が、集中定数素子、分布定数素子、π型回路、又はＴ型回路等を有する上述の回路等により構成されることで、所定のインピーダンスを有するものにできる。ここで言う所定のインピーダンスとは、第２入力回路１１２における特定インピーダンスである。
　また、実施の形態１では、一例として、第２入力回路１１２が入力線路により構成されることにより、第２入力回路１１２が第１動作周波数Ｆ０と第２動作周波数Ｆ０／２とにおいて０度の電気長を有し、且つ、第１入力回路１１１が第１動作周波数Ｆ０と第２動作周波数Ｆ０／２とにおいて９０度の電気長を有するものとして説明したが、これに限定されるものではない。
　具体的には、第１入力回路１１１は、第２入力回路１１２が有する第１動作周波数Ｆ０と第２動作周波数Ｆ０／２とおける電気長より、第１動作周波数Ｆ０と第２動作周波数Ｆ０／２とおいて、それぞれ９０度だけ長い電気長を有するものであれば良い。
　より具体的には、例えば、第２入力回路１１２が、集中定数素子、分布定数素子、π型回路、若しくはＴ型回路等を有する上述の回路等により構成された場合、第２入力回路１１２は、第２入力回路１１２が出力する第２信号の位相が、第２入力回路１１２に入力された第２信号の位相に対して、第１動作周波数Ｆ０と第２動作周波数Ｆ０／２とにおいて所定の遅延を有するものとなる。したがって、当該場合、第１入力回路１１１は、第２入力回路１１２が有する第１動作周波数Ｆ０と第２動作周波数Ｆ０／２とにおける電気長より、第１動作周波数Ｆ０と第２動作周波数Ｆ０／２とにおいて、それぞれ９０度だけ長い電気長を有するように構成されたものであれば良い。
　また、実施の形態１では、マルチバンド回路１６０は、第１動作周波数Ｆ０において９０度の電気長を有し、第２動作周波数Ｆ０／２においてマルチバンド回路１６０は０度の電気長を有するものであり、且つ、出力回路１７０は、第１動作周波数Ｆ０において１８０度の電気長を有し、第２動作周波数Ｆ０／２において９０度の電気長を有するものであるとして説明したが、これに限定されるものではない。
　具体的には、マルチバンド回路１６０は、第２動作周波数Ｆ０／２において、第１動作周波数Ｆ０における電気長より９０度短い電気長を有するものであり、且つ、出力回路１７０は、第１動作周波数Ｆ０において、マルチバンド回路１６０が有する第１動作周波数Ｆ０における電気長より９０度長い電気長を有し、第２動作周波数Ｆ０／２において、マルチバンド回路１６０が有する第２動作周波数Ｆ０／２における電気長より９０度長い電気長を有するものであれば良い。
　また、実施の形態１では、第１動作級は、キャリアアンプとして作用するＡＢ級等の動作級であり、第２動作級は、ピークアンプとして作用するＢ級又はＣ級等の動作級であるものとして説明したが、ドハティ増幅回路１００は、第１動作級が、ピークアンプとして作用するＢ級又はＣ級等の動作級であり、第２動作級は、キャリアアンプとして作用するＡＢ級等の動作級であっても良い。
実施の形態２．
　図９を参照して実施の形態２に係るドハティ増幅回路１００ａの要部の構成の一例について説明する。
　実施の形態２に係るドハティ増幅回路１００ａは、実施の形態１に係るドハティ増幅回路１００における信号入力端子１０１、分配器１１０、第１入力回路１１１、第２入力回路１１２、及び制御部１８０に換えて、第１信号発生器１２１、第２信号発生器１２２、及び制御部１８０ａを備えたものである。
　図９は、実施の形態２に係るドハティ増幅回路１００ａの要部の構成の一例を示すブロック図である。
　実施の形態２に係るドハティ増幅回路１００ａの構成において、実施の形態１に係るドハティ増幅回路１００と同様の構成については、同じ符号を付して重複した説明を省略する。すなわち、図１に記載した符号と同じ符号を付した図９の構成については、説明を省略する。
　実施の形態２に係るドハティ増幅回路１００ａは、第１信号発生器１２１、第２信号発生器１２２、第１増幅器１４０、第２増幅器１５０、マルチバンド回路１６０、出力回路１７０、信号出力端子１９９、及び、制御部１８０ａを備える。
　第１信号発生器１２１は、第１信号を出力するものである。第１信号発生器１２１は、第１増幅器１４０の入力端子に接続されている。第１信号発生器１２１が出力する第１信号は、第１増幅器１４０に入力される。
　第２信号発生器１２２は、第２信号を出力するものである。第２信号発生器１２２は、第２増幅器１５０の入力端子に接続されている。第２信号発生器１２２が出力する第２信号は、第２増幅器１５０に入力される。
　第１信号発生器１２１と第２信号発生器１２２とは、同期接続されている。
　第１信号発生器１２１は、同期接続により、第２信号発生器１２２から、第２信号発生器１２２が出力する第２信号の周波数を示す周波数情報と、第２信号発生器１２２が出力する第２信号の位相を示す位相情報とを取得する。第１信号発生器１２１は、同期接続により、周波数情報及び位相情報に加えて、第２信号発生器１２２から、第２信号発生器１２２が出力する第２信号の振幅を示す振幅情報を取得するものであっても良い。
　実施の形態２では、第１信号発生器１２１が、同期接続により、第２信号発生器１２２から周波数情報及び位相情報等を取得するものとして説明するが、ドハティ増幅回路１００ａは、これに限定されるものではない。ドハティ増幅回路１００ａは、第２信号発生器１２２が、同期接続により、第１信号発生器１２１から周波数情報及び位相情報等を取得するものであっても良い。
　第１信号発生器１２１は、第２信号発生器１２２から取得した周波数情報及び位相情報に基づいて、第２信号発生器１２２が出力する第２信号と同じ周波数であり、且つ、第２信号発生器１２２が出力する第２信号の位相より９０度遅延させた信号を第１信号として出力する。
　実施の形態２では、第１信号発生器１２１は、第２信号発生器１２２が出力する第２信号の位相より９０度遅延させた信号を第１信号として出力するものとして説明するが、第１信号発生器１２１が出力する第１信号の位相は、これに限定されるものではない。具体的には、ドハティ増幅回路１００ａは、第１増幅器１４０及び第２増幅器１５０がバックオフ動作するときの位相と、第１増幅器１４０及び第２増幅器１５０が飽和動作するときの位相とが、いずれもドハティ増幅器の位相条件を満たすものであれば良い。
　より具体的には、例えば、ドハティ増幅回路１００ａは、第１信号発生器１２１と第１増幅器１４０との間に実施の形態１に係る第１入力回路１１１と、第２信号発生器１２２と第２増幅器１５０との間に実施の形態１に係る第２入力回路１１２とを備え、第１信号発生器１２１が、第２信号発生器１２２が出力する第２信号と同位相の信号を第１信号として出力するように構成しても良い。
　また、例えば、ドハティ増幅回路１００ａが、第１信号発生器１２１と第１増幅器１４０との間、又は、第２信号発生器１２２と第２増幅器１５０との間に、入力された信号の位相を所定量だけ変化させる回路等を有する場合、第１信号発生器１２１は、ドハティ増幅回路１００ａが、第１増幅器１４０及び第２増幅器１５０がバックオフ動作するときの位相と、第１増幅器１４０及び第２増幅器１５０が飽和動作するときの位相とが、いずれもドハティ増幅器の位相条件を満たすような位相の信号を第１信号として出力するものであっても良い。
　第１信号発生器１２１は、第２信号発生器１２２から取得した振幅情報に基づいて、第２信号発生器１２２が出力する第２信号の振幅に相当する振幅の信号を第１信号として出力する。
　実施の形態２では、第１信号発生器１２１が、第２信号発生器１２２が出力する第２信号の振幅に相当する振幅の信号を第１信号として出力するものとして説明するが、第１信号発生器１２１が出力する第１信号の振幅は、これに限定されるものではない。例えば、第１信号発生器１２１が出力する第１信号の振幅は、第２信号発生器１２２が出力する第２信号の振幅より大きいものであっても、小さいものであっても良い。
　制御部１８０ａは、第２信号発生器１２２に接続されている。制御部１８０ａは、第２信号発生器１２２から周波数情報を取得する。
　制御部１８０ａは、第２信号発生器１２２から取得した周波数情報に基づいて、第２信号の周波数が、すなわち、第１信号及び第２信号の周波数が、第１動作周波数Ｆ０であるか、第２動作周波数Ｆ０／２であるかを判定する。
　実施の形態２では、制御部１８０ａは、第２信号発生器１２２に接続されているものとして説明するが、制御部１８０ａは、第２信号発生器１２２に接続されているものに限定されるものではない。例えば、制御部１８０ａは、第１信号発生器１２１に接続され、第１信号発生器１２１から周波数情報を取得し、第１信号発生器１２１から取得した周波数情報に基づいて、第１信号及び第２信号の周波数が、第１動作周波数Ｆ０であるか、第２動作周波数Ｆ０／２であるかを判定するものであっても良い。
　制御部１８０ａは、第１信号及び第２信号の周波数が第１動作周波数Ｆ０である場合、第１増幅器１４０が第１動作級として動作し、且つ、第２増幅器１５０が第２動作級として動作するように制御する。また、制御部１８０ａは、第１信号及び第２信号の周波数が第２動作周波数Ｆ０／２である場合、第１増幅器１４０が第２動作級として動作し、且つ、第２増幅器１５０が第１動作級として動作するように制御する。
　実施の形態２に係るドハティ増幅回路１００ａにおけるその他の構成及び動作は、実施の形態１に係るドハティ増幅回路１００における構成及び動作と同様であるため、説明を省略する。
　以上のように、ドハティ増幅回路１００ａは、第１信号を増幅し、動作周波数が、第１動作周波数Ｆ０、又は、第１動作周波数Ｆ０の２分の１の周波数である第２動作周波数Ｆ０／２である第１増幅器１４０と、第２信号を増幅し、動作周波数が、第１動作周波数Ｆ０、又は、第２動作周波数Ｆ０／２である第２増幅器１５０と、一端が第１増幅器１４０の出力端子と接続され、第２動作周波数Ｆ０／２において、第１動作周波数Ｆ０における電気長より９０度短い電気長を有するマルチバンド回路１６０と、一端が第２増幅器１５０の出力端子と接続され、他端がマルチバンド回路１６０の他端と接続され、第１動作周波数Ｆ０において、マルチバンド回路１６０が有する第１動作周波数Ｆ０における電気長より９０度長い電気長を有し、第２動作周波数Ｆ０／２において、マルチバンド回路１６０が有する第２動作周波数Ｆ０／２における電気長より９０度長い電気長を有する出力回路１７０と、第１増幅器１４０が増幅する第１信号を出力する第１信号発生器１２１と、第２増幅器１５０が増幅する第２信号を出力する第２信号発生器１２２と、を備え、第１信号発生器１２１が、第２信号発生器１２２が出力する第２信号と比較して、９０度位相遅延させた第１信号を出力するように構成した。
　このように構成することで、ドハティ増幅回路１００ａは、回路の大型化を抑制しつつ、複数の動作周波数の入力信号を増幅できる。
実施の形態３．
　図１０を参照して実施の形態３に係るドハティ増幅回路１００ｂの要部の構成の一例について説明する。
　実施の形態３に係るドハティ増幅回路１００ｂは、実施の形態１に係るドハティ増幅回路１００における信号入力端子１０１、分配器１１０、第１入力回路１１１、第２入力回路１１２、及び制御部１８０に換えて、制御端子１０２、デジタルシグナルプロセッサ１３０、第１Ｄ／Ａコンバータ１３１、第２Ｄ／Ａコンバータ１３２、アップコンバータ１３３、及び制御部１８０ｂを備えたものである。
　図１０は、実施の形態３に係るドハティ増幅回路１００ｂの要部の構成の一例を示すブロック図である。
　実施の形態３に係るドハティ増幅回路１００ｂの構成において、実施の形態１に係るドハティ増幅回路１００と同様の構成については、同じ符号を付して重複した説明を省略する。すなわち、図１に記載した符号と同じ符号を付した図１０の構成については、説明を省略する。
　実施の形態３に係るドハティ増幅回路１００ｂは、制御端子１０２、デジタルシグナルプロセッサ１３０、第１Ｄ／Ａコンバータ１３１、第２Ｄ／Ａコンバータ１３２、アップコンバータ１３３、第１増幅器１４０、第２増幅器１５０、マルチバンド回路１６０、出力回路１７０、信号出力端子１９９、及び、制御部１８０ｂを備える。
　制御端子１０２は、デジタルシグナルプロセッサ１３０を制御するための制御信号を外部から受けるものである。制御端子１０２は、デジタルシグナルプロセッサ１３０に接続されている。
　制御端子１０２が受けた制御信号は、デジタルシグナルプロセッサ１３０に入力される。
　デジタルシグナルプロセッサ１３０は、制御端子１０２を介して制御信号が入力され、入力された制御信号に基づいて、第１デジタル信号と第２デジタル信号とを出力するものである。
　デジタルシグナルプロセッサ１３０が出力する第１デジタル信号と第２デジタル信号とは、同じ周波数のデジタル信号である。
　また、デジタルシグナルプロセッサ１３０は、デジタルシグナルプロセッサ１３０が出力する第２デジタル信号の位相と比較して、９０度位相遅延させた第１デジタル信号を出力する。
　また、デジタルシグナルプロセッサ１３０は、デジタルシグナルプロセッサ１３０が出力する第１デジタル信号又は第２デジタル信号の周波数を示す周波数情報を出力する。
　デジタルシグナルプロセッサ１３０は、第１Ｄ／Ａコンバータ１３１及び第２Ｄ／Ａコンバータ１３２に接続されている。
　デジタルシグナルプロセッサ１３０が出力する第１デジタル信号は、第１Ｄ／Ａコンバータ１３１に入力される。
　デジタルシグナルプロセッサ１３０が出力する第２デジタル信号は、第２Ｄ／Ａコンバータ１３２に入力される。
　第１Ｄ／Ａコンバータ１３１は、デジタルシグナルプロセッサ１３０が出力した第１デジタル信号をＤ／Ａ変換して、Ｄ／Ａ変換後の第１デジタル信号を第１アナログ信号として出力するものである。
　第２Ｄ／Ａコンバータ１３２は、デジタルシグナルプロセッサ１３０が出力した第２デジタル信号をＤ／Ａ変換して、Ｄ／Ａ変換後の第２デジタル信号を第２アナログ信号として出力するものである。
　第１Ｄ／Ａコンバータ１３１がＤ／Ａ変換する第１デジタル信号の位相は、第２Ｄ／Ａコンバータ１３２がＤ／Ａ変換する第２デジタル信号の位相と比較して、９０度位相遅延されたものであるため、第１Ｄ／Ａコンバータ１３１は、第２Ｄ／Ａコンバータ１３２が出力する第２アナログ信号の位相と比較して、９０度位相遅延された第１アナログ信号を出力する。
　第１Ｄ／Ａコンバータ１３１及び第２Ｄ／Ａコンバータ１３２は、アップコンバータ１３３に接続されている。
　第１Ｄ／Ａコンバータ１３１が出力した第１アナログ信号と、第２Ｄ／Ａコンバータ１３２が出力した第２アナログ信号とは、アップコンバータ１３３に入力される。
　アップコンバータ１３３は、第１Ｄ／Ａコンバータ１３１が出力した第１アナログ信号を周波数変換して、周波数変換後の第１アナログ信号を第１信号として出力する。
　アップコンバータ１３３は、第２Ｄ／Ａコンバータ１３２が出力した第２アナログ信号を周波数変換して、周波数変換後の第２アナログ信号を第２信号として出力する。
　アップコンバータ１３３が周波数変換する第１アナログ信号の位相は、アップコンバータ１３３が周波数変換する第２アナログ信号の位相と比較して、９０度位相遅延されたものであるため、アップコンバータ１３３は、アップコンバータ１３３が出力する第２信号の位相と比較して、９０度位相遅延された第１信号を出力する。
　アップコンバータ１３３は、第１増幅器１４０の入力端子に接続されている。アップコンバータ１３３が出力する第１信号は、第１増幅器１４０に入力される。
　アップコンバータ１３３は、第２増幅器１５０の入力端子に接続されている。アップコンバータ１３３が出力する第２信号は、第２増幅器１５０に入力される。
　実施の形態３では、デジタルシグナルプロセッサ１３０は、デジタルシグナルプロセッサ１３０が出力する第２デジタル信号の位相より９０度遅延させた信号を第１デジタル信号として出力するものとして説明するが、デジタルシグナルプロセッサ１３０が出力する第１デジタル信号の位相は、これに限定されるものではない。具体的には、ドハティ増幅回路１００ｂは、第１増幅器１４０及び第２増幅器１５０がバックオフ動作するときの位相と、第１増幅器１４０及び第２増幅器１５０が飽和動作するときの位相とが、いずれもドハティ増幅器の位相条件を満たすものであれば良い。
　より具体的には、例えば、ドハティ増幅回路１００ｂは、アップコンバータ１３３と第１増幅器１４０との間に実施の形態１に係る第１入力回路１１１と、アップコンバータ１３３と第２増幅器１５０との間に実施の形態１に係る第２入力回路１１２とを備え、デジタルシグナルプロセッサ１３０が、デジタルシグナルプロセッサ１３０が出力する第２デジタル信号と同位相の信号を第１デジタル信号として出力するように構成しても良い。
　また、例えば、ドハティ増幅回路１００ｂが、アップコンバータ１３３と第１増幅器１４０との間、又は、アップコンバータ１３３と第２増幅器１５０との間に、入力された信号の位相を所定量だけ変化させる回路等を有する場合、デジタルシグナルプロセッサ１３０は、ドハティ増幅回路１００ｂが、第１増幅器１４０及び第２増幅器１５０がバックオフ動作するときの位相と、第１増幅器１４０及び第２増幅器１５０が飽和動作するときの位相とが、いずれもドハティ増幅器の位相条件を満たすような位相の信号を第１デジタル信号として出力するものであっても良い。
　制御部１８０ｂは、デジタルシグナルプロセッサ１３０に接続されている。制御部１８０ｂは、デジタルシグナルプロセッサ１３０から、デジタルシグナルプロセッサ１３０が出力する第１デジタル信号又は第２デジタル信号の周波数を示す周波数情報を取得する。
　制御部１８０ｂは、デジタルシグナルプロセッサ１３０から取得した周波数情報に基づいて、第１信号及び第２信号の周波数が、第１動作周波数Ｆ０であるか、第２動作周波数Ｆ０／２であるかを判定する。
　実施の形態３では、制御部１８０ｂは、デジタルシグナルプロセッサ１３０に接続されているものとして説明するが、制御部１８０ｂは、デジタルシグナルプロセッサ１３０に接続されているものに限定されるものではない。例えば、制御部１８０ｂは、アップコンバータ１３３に接続され、アップコンバータ１３３から周波数情報を取得し、アップコンバータ１３３から取得した周波数情報に基づいて、第１信号及び第２信号の周波数が、第１動作周波数Ｆ０であるか、第２動作周波数Ｆ０／２であるかを判定するものであっても良い。
　制御部１８０ｂは、第１信号及び第２信号の周波数が第１動作周波数Ｆ０である場合、第１増幅器１４０が第１動作級として動作し、且つ、第２増幅器１５０が第２動作級として動作するように制御する。また、制御部１８０ｂは、第１信号及び第２信号の周波数が第２動作周波数Ｆ０／２である場合、第１増幅器１４０が第２動作級として動作し、且つ、第２増幅器１５０が第１動作級として動作するように制御する。
　実施の形態３に係るドハティ増幅回路１００ｂにおけるその他の構成及び動作は、実施の形態１に係るドハティ増幅回路１００における構成及び動作と同様であるため、説明を省略する。
　以上のように、ドハティ増幅回路１００ｂは、第１信号を増幅し、動作周波数が、第１動作周波数Ｆ０、又は、第１動作周波数Ｆ０の２分の１の周波数である第２動作周波数Ｆ０／２である第１増幅器１４０と、第２信号を増幅し、動作周波数が、第１動作周波数Ｆ０、又は、第２動作周波数Ｆ０／２である第２増幅器１５０と、一端が第１増幅器１４０の出力端子と接続され、第２動作周波数Ｆ０／２において、第１動作周波数Ｆ０における電気長より９０度短い電気長を有するマルチバンド回路１６０と、一端が第２増幅器１５０の出力端子と接続され、他端がマルチバンド回路１６０の他端と接続され、第１動作周波数Ｆ０において、マルチバンド回路１６０が有する第１動作周波数Ｆ０における電気長より９０度長い電気長を有し、第２動作周波数Ｆ０／２において、マルチバンド回路１６０が有する第２動作周波数Ｆ０／２における電気長より９０度長い電気長を有する出力回路１７０と、第１デジタル信号と第２デジタル信号とを出力するデジタルシグナルプロセッサ１３０と、デジタルシグナルプロセッサ１３０が出力した第１デジタル信号をＤ／Ａ変換して、Ｄ／Ａ変換後の第１デジタル信号を第１アナログ信号として出力する第１Ｄ／Ａコンバータ１３１と、デジタルシグナルプロセッサ１３０が出力した第２デジタル信号をＤ／Ａ変換して、Ｄ／Ａ変換後の第２デジタル信号を第２アナログ信号として出力する第２Ｄ／Ａコンバータ１３２と、第１Ｄ／Ａコンバータ１３１が出力した第１アナログ信号と、第２Ｄ／Ａコンバータ１３２が出力した第２アナログ信号とをそれぞれ周波数変換して、周波数変換後の第１アナログ信号を第１信号として、周波数変換後の第２アナログ信号を第２信号としてそれぞれ出力するアップコンバータ１３３と、を備え、デジタルシグナルプロセッサ１３０が、デジタルシグナルプロセッサ１３０が出力する第２デジタル信号と比較して、９０度位相遅延させた第１デジタル信号を出力するように構成した。
　このように構成することで、ドハティ増幅回路１００ｂは、回路の大型化を抑制しつつ、複数の動作周波数の入力信号を増幅できる。
　なお、この発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。
　この発明に係るドハティ増幅回路は、ドハティ増幅器に適用することができる。
　１００，１００ａ，１００ｂ　ドハティ増幅回路、１０１　信号入力端子、１０２　制御端子、１１０　分配器、１１１　第１入力回路、１１２　第２入力回路、１２１　第１信号発生器、１２２　第２信号発生器、１３０　デジタルシグナルプロセッサ、１３１　第１Ｄ／Ａコンバータ、１３２　第２Ｄ／Ａコンバータ、１３３　アップコンバータ、１４０　第１増幅器、１５０　第２増幅器、１６０　マルチバンド回路、１６０－ｉｎ　入力端子、１６０－ｏｕｔ　出力端子、１６１　第１キャパシタ、１６２　第１インダクタ、１６３　第２インダクタ、１６４　第２キャパシタ、１６５　第３インダクタ、１６６　第３キャパシタ、１６７　第４キャパシタ、１６８　第５キャパシタ、１６９　第４インダクタ、１７０　出力回路、１８０，１８０ａ，１８０ｂ　制御部、１９９　信号出力端子。

Claims (7)

  1. 　第１信号を増幅し、動作周波数が、第１動作周波数、又は、前記第１動作周波数の２分の１の周波数である第２動作周波数である第１増幅器と、
    　第２信号を増幅し、動作周波数が、前記第１動作周波数、又は、前記第２動作周波数である第２増幅器と、
    　一端が前記第１増幅器の出力端子と接続され、前記第２動作周波数において、前記第１動作周波数における電気長より９０度短い電気長を有するマルチバンド回路と、
    　一端が前記第２増幅器の出力端子と接続され、他端が前記マルチバンド回路の他端と接続され、前記第１動作周波数において、前記マルチバンド回路が有する前記第１動作周波数における電気長より９０度長い電気長を有し、前記第２動作周波数において、前記マルチバンド回路が有する前記第２動作周波数における電気長より９０度長い電気長を有する出力回路と、
    　を備えたこと
    　を特徴とするドハティ増幅回路。
  2. 　前記マルチバンド回路は、前記第１動作周波数において９０度の電気長を有し、前記第２動作周波数において０度の電気長を有し、
    　前記出力回路は、前記第１動作周波数において１８０度の電気長を有し、前記第２動作周波数において９０度の電気長を有すること
    　を特徴とする請求項１記載のドハティ増幅回路。
  3. 　前記第１信号及び前記第２信号の周波数が前記第１動作周波数である場合、前記第１増幅器が第１動作級として動作し、且つ、前記第２増幅器が第２動作級として動作するように制御し、前記第１信号及び前記第２信号の周波数が前記第２動作周波数である場合、前記第１増幅器が前記第２動作級として動作し、且つ、前記第２増幅器が前記第１動作級として動作するように制御する制御部
    　を備えたこと
    　を特徴とする請求項１記載のドハティ増幅回路。
  4. 　前記第１増幅器の入力端子に入力される前記第１信号は、前記第２増幅器の入力端子に入力される前記第２信号と比較して、前記第１動作周波数において９０度位相遅延させた信号であること
    　を特徴とする請求項１記載のドハティ増幅回路。
  5. 　入力された入力信号を２つの信号に分配し、分配後の前記入力信号を前記第１信号と前記第２信号として出力する分配器と、
    　一端が前記分配器と接続され、他端が前記第１増幅器の入力端子に接続された第１入力回路と、
    　一端が前記分配器と接続され、他端が前記第２増幅器の入力端子に接続された第２入力回路と、
    　を備え、
    　前記第１入力回路は、前記第１動作周波数において、前記第２入力回路が有する電気長より９０度長い電気長を有すること
    　を特徴とする請求項１記載のドハティ増幅回路。
  6. 　前記第１増幅器が増幅する前記第１信号を出力する第１信号発生器と、
    　前記第２増幅器が増幅する前記第２信号を出力する第２信号発生器と、
    　を備え、
    　前記第１信号発生器は、前記第２信号発生器が出力する前記第２信号と比較して、９０度位相遅延させた前記第１信号を出力すること
    　を特徴とする請求項１記載のドハティ増幅回路。
  7. 　第１デジタル信号と第２デジタル信号とを出力するデジタルシグナルプロセッサと、
    　前記デジタルシグナルプロセッサが出力した前記第１デジタル信号をＤ／Ａ変換して、Ｄ／Ａ変換後の前記第１デジタル信号を第１アナログ信号として出力する第１Ｄ／Ａコンバータと、
    　前記デジタルシグナルプロセッサが出力した前記第２デジタル信号をＤ／Ａ変換して、Ｄ／Ａ変換後の前記第２デジタル信号を第２アナログ信号として出力する第２Ｄ／Ａコンバータと、
    　前記第１Ｄ／Ａコンバータが出力した前記第１アナログ信号と、前記第２Ｄ／Ａコンバータが出力した前記第２アナログ信号とをそれぞれ周波数変換して、周波数変換後の前記第１アナログ信号を前記第１信号として、周波数変換後の前記第２アナログ信号を前記第２信号としてそれぞれ出力するアップコンバータと、
    　を備え、
    　前記デジタルシグナルプロセッサは、前記デジタルシグナルプロセッサが出力する前記第２デジタル信号と比較して、９０度位相遅延させた前記第１デジタル信号を出力すること
    　を特徴とする請求項１記載のドハティ増幅回路。
PCT/JP2019/015988 2019-04-12 2019-04-12 ドハティ増幅回路 WO2020208813A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019544935A JPWO2020208813A1 (ja) 2019-04-12 2019-04-12 ドハティ増幅回路
PCT/JP2019/015988 WO2020208813A1 (ja) 2019-04-12 2019-04-12 ドハティ増幅回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/015988 WO2020208813A1 (ja) 2019-04-12 2019-04-12 ドハティ増幅回路

Publications (1)

Publication Number Publication Date
WO2020208813A1 true WO2020208813A1 (ja) 2020-10-15

Family

ID=72750996

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/015988 WO2020208813A1 (ja) 2019-04-12 2019-04-12 ドハティ増幅回路

Country Status (2)

Country Link
JP (1) JPWO2020208813A1 (ja)
WO (1) WO2020208813A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023078062A1 (zh) * 2021-11-05 2023-05-11 深圳飞骧科技股份有限公司 Doherty射频功率放大器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017002661A1 (ja) * 2015-06-29 2017-01-05 株式会社村田製作所 移相器、インピーダンス整合回路および通信端末装置
WO2019021426A1 (ja) * 2017-07-27 2019-01-31 三菱電機株式会社 ドハティ増幅器及び増幅回路

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3883707B2 (ja) * 1998-08-28 2007-02-21 三菱電機株式会社 ２周波整合回路
JP4216124B2 (ja) * 2002-12-12 2009-01-28 三菱電機株式会社 ２周波整合回路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017002661A1 (ja) * 2015-06-29 2017-01-05 株式会社村田製作所 移相器、インピーダンス整合回路および通信端末装置
WO2019021426A1 (ja) * 2017-07-27 2019-01-31 三菱電機株式会社 ドハティ増幅器及び増幅回路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
KOMATSUZAKI, YUJI ET AL.: "Fundamental Harmonics by Bias Switching; 1/2-Frequency Mode Selection-type Multiband Doherty Amplifier", PROCEEDINGS OF THE 2018 IEICE GENERAL CONFERENCE (ELECTRONICS 1, 6 March 2018 (2018-03-06), pages 35 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023078062A1 (zh) * 2021-11-05 2023-05-11 深圳飞骧科技股份有限公司 Doherty射频功率放大器

Also Published As

Publication number Publication date
JPWO2020208813A1 (ja) 2021-04-30

Similar Documents

Publication Publication Date Title
US10523158B2 (en) Load modulation amplifier
KR102533919B1 (ko) 무선 주파수 신호를 증폭하기 위한 전력 증폭기
US9899962B2 (en) Power amplifier
US8581665B2 (en) Doherty amplifier
US11133781B2 (en) Doherty amplifier and Doherty amplifier circuit
EP3461000B1 (en) Doherty amplifier
JP6345916B2 (ja) 増幅装置、送信装置
US20180254748A1 (en) Inverted three-stage doherty amplifier
JP2010530148A5 (ja)
WO2017008512A1 (zh) Doherty功放电路
JP2006332829A (ja) 増幅器
US9673761B2 (en) Power amplifier and power amplification method
CN108111129B (zh) 功率放大器
CN103178785B (zh) 一种新型道尔蒂功率放大器
WO2020208813A1 (ja) ドハティ増幅回路
JP6308920B2 (ja) 広帯域増幅器
JPWO2018109930A1 (ja) ドハティ増幅器
CN112020826A (zh) 放大器
JP6949281B2 (ja) アウトフェージング増幅器及び通信装置
JP5913442B2 (ja) ドハティ増幅器
JP2016116023A (ja) マルチバンド電力増幅器
JP6645333B2 (ja) ドハティ増幅器
JP2000244253A (ja) フィードフォワード増幅器
CN117121372A (zh) 多赫蒂放大器

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2019544935

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19924011

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19924011

Country of ref document: EP

Kind code of ref document: A1