JP6308920B2 - 広帯域増幅器 - Google Patents

Description

この発明は、主として、１オクターブを超える広帯域にわたって良好な整合を実現する広帯域増幅器に関するものである。

近年、通信量の増大を受けた通信帯域の広帯域化に対応するため、広帯域な整合を実現する増幅器が求められている。しかしながら、信号の位相が同相で合成分配される一般的な回路（例えばウィルキンソン回路）で増幅器を構成した場合、広帯域に良好な整合を得ることは困難となる。これは、出力合成回路において、動作周波数が、ある周波数Ｆから１オクターブ高い周波数２Ｆに変化した場合、Ｆ動作時の２倍波インピーダンスと、２Ｆ動作時の基本波インピーダンスが一致するためである。この場合、一般的に基本波と高調波の最適インピーダンス点は異なり、広帯域に良好な特性を得る整合を実現することが困難となる。

これに対し、２つの出力端子間の位相が逆相となるバランを入出力の分配合成に用いた増幅器も知られている（例えば特許文献１参照）。バランを用いた場合、基本波は出力端で同相合成されるが、２倍波は逆相で合成される。つまり２倍波の出力インピーダンスは動作周波数によらずインピーダンス的にショートになる。この状態は、理想的なバランの場合、１オクターブ以上動作周波数が変化しても維持される。この結果、上記とは異なり、動作周波数が、ある周波数Ｆから１オクターブ高い周波数２Ｆに変化した場合でも、Ｆ動作時の２倍波インピーダンスと、２Ｆ動作時の基本波インピーダンスは一致しない状態となる。このため、基本波インピーダンスと高調波インピーダンスの競合が回避され、１オクターブ以上の広帯域にわたって良好な特性を得る整合が実現できる。

米国特許第５０１７８８６号明細書

しかしながら、この特許文献１に開示された従来技術において、バランを構成するフェライトコア変成器は高周波域で動作しないため、高周波域において良好な特性を持つバランを製作するのは困難であるという課題がある。一方、高周波域においては伝送線路で形成されたバランを用いることができる。しかしながら、現在の技術では、製造上、低損失でバランスの良好な伝送線路バランを作成することは困難であるという課題がある。
以上の理由から、従来技術の構成では、近年の通信のキャリア周波数の高周波化に対応できない。

この発明は、上記のような課題を解決するためになされたもので、バランを用いずに、高周波域において１オクターブを超える広帯域にわたって良好な整合を実現する広帯域増幅器を提供することを目的としている。

この発明に係る広帯域増幅器は、利用する周波数帯域にわたって位相差を有し、且つ当該周波数帯域の中心周波数より低い周波数において位相差が打ち消された２つの信号各々に対応して設けられ、対応する当該信号に対して入力整合を施して増幅するアンプと、２つの信号各々に対応して設けられ、対応するアンプの出力容量と共振し、当該アンプにより増幅された信号に対して出力整合を施す出力整合回路と、２つの出力整合回路により出力整合が施された信号に対し、アンプの入力側で付けられた位相差を補償する位相調整回路と、位相調整回路により位相差が補償された信号を合成するアイソレーションのない電力合成部とを備えたものである。

この発明によれば、上記のように構成したので、バランを用いずに、高周波域において１オクターブを超える広帯域にわたって良好な整合を実現することができる。

この発明の実施の形態１に係る広帯域増幅器の構成を示す図である。 この発明の実施の形態１における出力整合回路の構成を示す図である。 この発明の実施の形態１におけるインダクタの構成を示す図である。 この発明の実施の形態１における２つのアンプの入力側での信号の位相差の周波数依存性を示す図である。 この発明の実施の形態１における２つのアンプの出力側の合成点での信号の位相差の周波数依存性を示す図である。 この発明の実施の形態１における基本波と２倍波の整合の周波数依存性を示す図である。 この発明の実施の形態２における出力整合回路の構成を示す図である。 この発明の実施の形態３における出力整合回路の構成を示す図である。 この発明の実施の形態４における出力整合回路の構成を示す図である。 この発明の実施の形態５に係る広帯域増幅器の構成を示す図である。 この発明の実施の形態６に係る広帯域増幅器の構成を示す図である。 この発明の実施の形態７に係る広帯域増幅器の構成を示す図である。 この発明の実施の形態８に係る広帯域増幅器の構成を示す図である。 この発明の実施の形態９に係る広帯域増幅器の構成を示す図である。

以下、この発明の実施の形態について図面を参照しながら詳細に説明する。
実施の形態１．
図１はこの発明の実施の形態１に係る広帯域増幅器の構成を示す図である。
広帯域増幅器は、図１に示すように、入力側回路１、アンプ２，３及び出力側回路４から構成されている。また、入力側回路１は、入力端子１１、アイソレーションされた方向性結合器１２、及び伝送線路１３から構成されている。また、出力側回路４は、出力整合回路４１，４２、伝送線路４３、アイソレーションのない電力合成器４４、及び出力端子４５から構成されている。

方向性結合器１２は、アイソレーションが施され、入力端子１１から入力された信号（進行波）から一部の信号を取り出して、２つの信号を出力するものである。この方向性結合器１２では、利用する周波数帯域にわたって（すなわち周波数に依存せず）、ダイレクトポート（第１のポート）出力に対しカップルポート（第２のポート）出力に常に一定の位相差（θｃｏｕｐｌｅｒ）があるように設定されている。この方向性結合器１２のダイレクトポートからの信号は伝送線路１３に出力され、カップルポートからの信号はアンプ３に出力される。

伝送線路１３は、方向性結合器１２のダイレクトポートからの信号を伝送するものである。この伝送線路１３は、利用する周波数帯域の中心周波数より低い周波数において、方向性結合器１２のカップルポート出力とダイレクトポート出力の位相差を打ち消すような電気長（θｏｆｆｓｅｔ）に構成されている。つまり、上記中心周波数より低い周波数において、θｃｏｕｐｌｅｒとθｏｆｆｓｅｔが等しくなるように設定されている。この伝送線路１３を伝送した信号はアンプ２に出力される。
なお、伝送線路１３は、本発明の「前記方向性結合器の第１のポートから出力された信号の位相を遅らせて、前記周波数帯域の中心周波数より低い周波数における位相差を打ち消す第２の位相調整回路」を構成する。

アンプ２は、Ｂ級又はＡＢ級にバイアスされ、伝送線路１３からの信号に対して入力整合を施して増幅するものである。このアンプ２により増幅された信号は出力整合回路４１に出力される。
アンプ３は、Ｂ級又はＡＢ級にバイアスされ、方向性結合器１２のカップルポートからの信号に対して入力整合を施して増幅するものである。このアンプ３により増幅された信号は出力整合回路４２に出力される。

出力整合回路４１は、インダクタンス成分がアンプ２を構成するトランジスタの出力容量と共振するように設定され、アンプ２からの信号に対して出力整合を施すものである。この出力整合回路４１により出力整合が施された信号は電力合成器４４に出力される。
出力整合回路４２は、インダクタンス成分がアンプ３を構成するトランジスタの出力容量と共振するように設定され、アンプ３からの信号に対して出力整合を施すものである。この出力整合回路４２により出力整合が施された信号は伝送線路４３に出力される。

この出力整合回路４１（４２）は、図２に示すように、アンプ２（３）の出力容量と共振するシャント型のインダクタ４１１（４２１）を有している。図３はインダクタ４１１（４２１）の具体的な構成図であり、インダクタンス４１１１（４２１１）又は伝送線路スタブ４１１３（４２１３）と、直流カットコンデンサ４１１２（４２１２）から構成される。

伝送線路４３は、出力整合回路４２からの信号を伝送するものである。この伝送線路４３は、その電気長（θｏｕｔ）が伝送線路１３の電気長（θｏｆｆｓｅｔ）より小さく、利用する周波数帯域の中心周波数付近において、θｃｏｕｐｌｅｒとθｏｕｔを加えた値がθｏｆｆｓｅｔと等しくなるように設定されている。つまり、伝送線路４３により、アンプ２，３の入力側で付けられた位相差を補償する。この伝送線路４３を伝送した信号は電力合成器４４に出力される。
なお、伝送線路４３は、本発明の「２つの前記出力整合回路により出力整合が施された信号に対し、前記アンプの入力側で付けられた位相差を補償する位相調整回路」を構成する。

電力合成器４４は、アイソレーションが施されず、出力整合回路４１からの信号と伝送線路４３からの信号とを合成するものである。この電力合成器４４により合成された信号は出力端子４５に出力される。

次に、上記のように構成された広帯域増幅器の動作について説明する。
まず、信号が入力端子１１からアイソレーションされた方向性結合器１２に入力される。そして、方向性結合器１２は、この信号をダイレクトポートから出力するとともに、当該信号から一部の信号を取り出し、位相差（θｃｏｕｐｌｅｒ）を持たせてカップルポートから出力する。

方向性結合器１２のダイレクトポートから出力された信号は伝送線路１３を伝送し、その電気長（θｏｆｆｓｅｔ）に応じた遅れを持ってアンプ２に入力される。一方、方向性結合器１２のカップルポートから出力された信号はそのままアンプ３に入力される。ここで、図４に示すように、ある周波数（利用する周波数帯域の中心周波数より低い周波数）において、アンプ２，３の入力端での信号が同相であった場合（図４の領域Ａ）、周波数がその周波数から離れるに従って当該信号の位相にはずれが生じる（図４の領域Ｂ）。なお図４において、実線がアンプ２の入力端での信号を示し、破線がアンプ３の入力端での信号を示している。

アンプ２，３に入力された信号は、入力端の位相差を保ったまま増幅される。そして、出力が大きくなると、アンプ２，３の出力容量が出力整合回路４１，４２のインダクタンスと最大に整合した状態となる。その後、伝送線路４３によって、アンプ２，３の出力信号の位相差はある程度補償されるが、図５に示すように、周波数に依存して位相のずれが生じる。なお図５において、実線がアンプ２の出力端の合成点（出力整合回路４１出力）での信号を示し、破線がアンプ３の出力端の合成点（伝送線路４３出力）での信号を示している。その後、アイソレーションのない電力合成器４４により両信号が合成されて出力端子４５に出力される。

次に、出力側回路４側の動作について数式を用いて説明する。
アンプ２，３からの信号の位相ずれ（位相差）が、基本波ではθ_１ｆ、２倍波ではθ_２ｆ、さらに高次の高調波ではθ_Ｎｆであるとする。この場合、動作周波数Ｆに対する各位相差は下式（１）で記述される。

さらに、基本波の電圧Ｖ_１ｆ、２倍波の電圧Ｖ_２ｆは下式（２），（３）で記述される。

なお、Ｚ_ｏｕｔ（Ｆ）は出力側回路４の２ポートＺ行列の周波数依存性である。

この式（２），（３）をそれぞれの電流成分で割ると、アンプ２，３のトランジスタの動的なインピーダンスＺ_１Ｆ，Ｚ_２Ｆが得られる。一般的に、アンプ２，３の入力端における位相差に関して、ある動作周波数Ｆに対する２倍波の電流の位相差と、ある周波数Ｆの２倍の動作周波数２Ｆに対する基本波の電流の位相差は一致しない（下式（４））。

そのため、基本波のインピーダンスＺ_１Ｆに対して１オクターブ以上良好な整合をしたとしても、高調波のインピーダンスＺ_ＮＦは基本波のインピーダンスＺ_１Ｆに依存しない。この結果、基本波のインピーダンスと高調波のインピーダンスとの競合は回避され、広帯域化が実現する。

図６はアンプ２，３の整合特性を示す図であり、（ａ）は基本波の場合を示し、（ｂ）は２倍波の場合を示している。なお図６において、実線はアンプ２の整合特性を示し、破線はアンプ３の整合特性を示している。
この図６から、広帯域にわたって、基本波に対しては−２０ｄＢでの整合が、２倍波に対しては、基本波より１０ｄＢ高い−１０ｄＢでの整合が実現していることがわかる。

以上のように、この実施の形態１によれば、利用する周波数帯域にわたって位相差を有する２つの信号を出力するアイソレーションされた方向性結合器１２と、ダイレクトポートからの信号の位相を遅らせて、上記周波数帯域の中心周波数より低い周波数における位相差を打ち消す第２の位相調整回路（伝送線路１３）と、カップルポートからの信号と伝送線路１３からの信号に対して入力整合を施して増幅するアンプ２，３と、アンプ２，３の出力容量と共振し、アンプ２，３からの信号に対して出力整合を施す出力整合回路４１，４２と、出力整合回路４１，４２からの信号に対し、アンプ２，３の入力側で付けられた位相差を補償する位相調整回路（伝送線路４３）と、位相差が補償された信号を合成するアイソレーションのない電力合成部４４とを備えたので、バランを用いずに、基本波インピーダンスと高調波インピーダンスとの競合を回避でき、高周波域において１オクターブを超える広帯域にわたって良好な整合を実現し、高効率化、高線形化を図ることができる。

実施の形態２．
実施の形態２では、出力整合回路４１，４２の別の構成例について示す。図７は実施の形態２における出力整合回路４１（４２）の構成を示す図である。この図７に示す実施の形態２における出力整合回路４１（４２）は、図２に示す実施の形態１における出力整合回路４１（４２）にシャント型のコンデンサ４１２（４２２）を追加したものである。その他の構成は同様であり、同一の符号を付してその説明を省略する。

ここで、アンプ２，３のトランジスタの最大効率は、トランジスタのＱ_０が１〜２の範囲で実現される（下式（５））。

そして、トランジスタのＱ_０が動作周波数に対して非常に高い場合、出力整合回路４１，４２にコンデンサ４１２，４２２を装荷することで、適切なＱ_０を実現することができる。

実施の形態３．
実施の形態３では、出力整合回路４１，４２の別の構成例について示す。図８は実施の形態３における出力整合回路４１（４２）の構成を示す図である。この図８に示す実施の形態３における出力整合回路４１（４２）は、図２に示す実施の形態１における出力整合回路４１（４２）にシリーズ型のインダクタ４１３（４２３）を追加したものである。その他の構成は同様であり、同一の符号を付してその説明を省略する。

ここで、一般的に、高調波にとって高いインピーダンスを実現することは、効率の改善に寄与する。そこで、出力整合回路４１，４２にインダクタ４１３，４２３を装荷することで、高調波にとって高いインピーダンスを実現し、効率の改善を実現する。また、これにより、高次の高調波の出力端子４５へのフィルタも実現される。

実施の形態４．
実施の形態４では、出力整合回路４１，４２の別の構成例について示す。図９は実施の形態４における出力整合回路４１（４２）の構成を示す図である。この図９に示す実施の形態４における出力整合回路４１（４２）は、図２に示す実施の形態１における出力整合回路４１（４２）にシャント型のコンデンサ４１２（４２２）及びシリーズ型のインダクタ４１３（４２３）を追加したものである。その他の構成は同様であり、同一の符号を付してその説明を省略する。

図９（ａ）に示す構成では、アンプ２，３のトランジスタの出力端にシャント型のコンデンサ４１２，４２２を装荷し、その後段にシリーズ型のインダクタ４１３，４２３を装荷している。この構成は、低周波動作のトランジスタでコンデンサ４１２，４２２がトランジスタのチップに埋め込まれている場合に相当する。

図９（ｂ）に示す構成では、アンプ２，３のトランジスタの出力端にシリーズ型のインダクタ４１３，４２３を装荷し、その後段にシャント型のコンデンサ４１２，４２２を装荷している。この構成は、フィルタ機能やトランジスタの動作周波数域の調整に用いられる。

実施の形態５．
図１０はこの発明の実施の形態５に係る広帯域増幅器の構成を示す図である。この図１０に示す実施の形態５に係る広帯域増幅器は、図１に示す実施の形態１に係る広帯域増幅器の伝送線路１３を伝送線路１３ｂ（第２の伝送線路）に変更し、伝送線路１４（第１の伝送線路）を追加したものである。その他の構成は同様であり、同一の符号を付してその説明を省略する。

伝送線路１４は、方向性結合器１２のカップルポートからの信号を伝送するものである。この伝送線路１４を伝送した信号はアンプ３に出力される。
伝送線路１３ｂは、方向性結合器１２のダイレクトポートからの信号を伝送するものである。この伝送線路１３ｂは、利用する周波数帯域の中心周波数より低い周波数において、方向性結合器１２のカップルポート出力と伝送線路１４出力の位相差を打ち消すような電気長に構成されている。つまり、伝送線路１３ｂの電気長と伝送線路１４の電気長との差分が、図１に示す伝送線路１３の電気長に相当する。よって、電気的には、図１と図１０に示す広帯域増幅器のアンプ２，３の入力端における２つの信号の位相差は等しくなる。この伝送線路１３ｂを伝送した信号はアンプ２に出力される。

伝送線路１３ｂ，１４を用いることで、図１と図１０に示す広帯域増幅器において、電気的な特性に変化は生じないが、物理的に方向性結合器１２とアンプ２，３とを離すことが可能となる。

実施の形態６．
図１１はこの発明の実施の形態６に係る広帯域増幅器の構成を示す図である。この図１１に示す実施の形態６に係る広帯域増幅器は、図１０に示す実施の形態５に係る広帯域増幅器に可変移相器１５（第１可変移相器）及び制御器１６を追加したものである。その他の構成は同様であり、同一の符号を付してその説明を省略する。

可変移相器１５は、伝送線路１３ｂからの信号に対して位相を可変するものである。この可変移相器１５により位相が可変された信号はアンプ２に出力される。
制御器１６は、可変移相器１５による移相量を制御するものである。

これにより、動作周波数に応じて方向性結合器１２とアンプ２の間の電気長を制御することが可能になる。その結果、アンプ２，３の入力端における信号の位相差を周波数に応じてより急峻にすること等が可能になる。加えて、製造時のばらつきによる位相差の誤差修正や、負荷不整合の調整が可能になる。
また、図１１に示す構成では、伝送線路１３ｂによって電気長にオフセットを付けることができるため、可変移相器１５の位相変化範囲を低減することができる。

なお上記では、図１０に示す構成に可変移相器１５及び制御器１６を設けた場合について示したが、これに限るものではなく、図１に示す構成に可変移相器１５及び制御器１６を設けてもよい。

実施の形態７．
図１２はこの発明の実施の形態７に係る広帯域増幅器の構成を示す図である。この図１２に示す実施の形態７に係る広帯域増幅器は、図１０に示す実施の形態５に係る広帯域増幅器に可変移相器１７（第２可変移相器）及び制御器１６ｂを装荷したものである。その他の構成は同様であり、同一の符号を付してその説明を省略する。

可変移相器１７は、伝送線路１４からの信号に対して位相を可変するものである。この可変移相器１７により位相が可変された信号はアンプ３に出力される。
制御器１６ｂは、可変移相器１７による移相量を制御するものである。

これにより、動作周波数に応じて方向性結合器１２とアンプ３の間の電気長を制御することが可能になる。その結果、アンプ２，３の入力端における信号の位相差を周波数に応じてより急峻にすること等が可能になる。加えて、製造時のばらつきによる位相差の誤差修正や、負荷不整合の調整が可能になる。
また、図１２に示す構成では、伝送線路１４によって電気長にオフセットを付けることができるため、可変移相器１７の位相変化範囲を低減することができる。

なお上記では、図１０に示す構成に可変移相器１７及び制御器１６ｂを設けた場合について示したが、これに限るものではなく、図１に示す構成に可変移相器１７及び制御器１６ｂを設けてもよい。

実施の形態８．
図１３はこの発明の実施の形態８に係る広帯域増幅器の構成を示す図である。この図１３に示す実施の形態８に係る広帯域増幅器は、図１０に示す実施の形態５に係る広帯域増幅器に可変移相器１５，１７及び制御器１６ｃを装荷したものである。その他の構成は同様であり、同一の符号を付してその説明を省略する。

可変移相器１５は、伝送線路１３ｂからの信号に対して位相を可変するものである。この可変移相器１５により位相が可変された信号はアンプ２に出力される。
可変移相器１７は、伝送線路１４からの信号に対して位相を可変するものである。この可変移相器１７により位相が可変された信号はアンプ３に出力される。
制御器１６ｃは、可変移相器１５，１７による移相量をそれぞれ制御するものである。

これにより、動作周波数に応じて方向性結合器１２とアンプ２及びアンプ３の間の電気長を制御することが可能になる。その結果、アンプ２，３の入力端における信号の位相差を周波数に応じてより急峻にすることなどが可能になる。加えて、製造時のばらつきによる位相差の誤差修正や、負荷不整合の調整が可能になる。
また、図１３に示す構成では、伝送線路１３ｂ，１４によって電気長にオフセットを付けることができるため、可変移相器１５，１７の位相変化範囲を低減することができる。

なお上記では、図１０に示す構成に可変移相器１５，１７及び制御器１６ｃを設けた場合について示したが、これに限るものではなく、図１に示す構成に可変移相器１５，１７及び制御器１６ｃを設けてもよい。

実施の形態９．
図１４はこの発明の実施の形態９に係る広帯域増幅器の構成を示す図である。この図１４に示す実施の形態９に係る広帯域増幅器は、図１に示す実施の形態１に係る広帯域に増幅器の入力側回路１をアンプ２，３の入力端面１８のみで構成したものである。その他の構成は同様であり、同一の符号を付してその説明を省略する。

この図１４の構成は、広帯域増幅器の前段のアンプチェーンにおいて、既にアンプ２，３に対して入力される信号が適切な位相差を持つ場合（利用する周波数帯域にわたって位相差を有し、且つ当該周波数帯域の中心周波数より低い周波数において位相差が打ち消された２つの信号が入力される場合）に適用できる。この構成により、入力側の方向性結合器１２及び伝送線路１３が不要になるため、さらなる小型化が可能になる。

また、アンプ２，３それぞれに対して前段が利得可変の状態である場合、さらなる出力と効率の調整が可能になる。この効果は負荷不整合の際の特性改善に特に有効である。

実施の形態１０．
実施の形態１−９に係る広帯域増幅器において、各機能部は集中定数部品で構成してもよいし、等価な分布定数線路で構成してもよい。

なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。

１ 入力側回路、２，３ アンプ、４ 出力側回路、１１ 入力端子、１２ 方向性結合器、１３ 伝送線路（第２の位相調整回路）、１３ｂ 伝送線路（第１の伝送線路）、１４ 伝送線路（第２の伝送線路）、１５ 可変移相器（第１可変移相器）、１６，１６ｂ，１６ｃ 制御器、１７ 可変移相器（第２可変移相器）、１８ 入力端面、４１，４２ 出力整合回路、４３ 伝送線路（位相調整回路）、４４ 電力合成器、４５ 出力端子、４１１，４１３，４２１，４２３ インダクタ、４１２，４２２ コンデンサ、４１１１，４２１１ インダクタンス、４１１２，４２１２ 直流カットコンデンサ、４１１３，４２１３ 伝送線路スタブ。

Claims (11)

1. 利用する周波数帯域にわたって位相差を有し、且つ当該周波数帯域の中心周波数より低い周波数において位相差が打ち消された２つの信号各々に対応して設けられ、対応する当該信号に対して入力整合を施して増幅するアンプと、
   前記２つの信号各々に対応して設けられ、対応する前記アンプの出力容量と共振し、当該アンプにより増幅された信号に対して出力整合を施す出力整合回路と、
   ２つの前記出力整合回路により出力整合が施された信号に対し、前記アンプの入力側で付けられた位相差を補償する位相調整回路と、
   前記位相調整回路により位相差が補償された信号を合成するアイソレーションのない電力合成部と
   を備えた広帯域増幅器。
2. 前記周波数帯域にわたって位相差を有する２つの信号を第１，２のポートから出力するアイソレーションされた方向性結合器と、
   前記方向性結合器の第１のポートから出力された信号の位相を遅らせて、前記周波数帯域の中心周波数より低い周波数における前記位相差を打ち消す第２の位相調整回路とを備え、
   前記２つのアンプは、前記方向性結合器の第２のポートから出力された信号と前記第２の位相調整回路により処理された信号を入力する
   ことを特徴とする請求項１記載の広帯域増幅器。
3. 前記出力整合回路は、シャント型のコンデンサを有する
   ことを特徴とする請求項１記載の広帯域増幅器。
4. 前記出力整合回路は、シリーズ型のインダクタを有する
   ことを特徴とする請求項１記載の広帯域増幅器。
5. 前記出力整合回路は、シャント型のコンデンサ及びシリーズ型のインダクタを有する
   ことを特徴とする請求項１記載の広帯域増幅器。
6. 前記方向性結合器の第２のポートから出力された信号を伝送する第１の伝送線路を備え、
   前記第２の位相調整回路は、前記方向性結合器の第１のポートから出力された信号を伝送する第２の伝送線路を有し、当該第２の伝送線路により、前記第１の伝送線路を伝送した信号との間で前記周波数帯域の中心周波数より低い周波数における前記位相差を打ち消す
   ことを特徴とする請求項２記載の広帯域増幅器。
7. 前記方向性結合器の第１ポートから出力された信号の位相を可変とする第１可変移相器と、
   前記第１可変移相器による移相量を制御する制御器と
   を備えたことを特徴とする請求項２記載の広帯域増幅器。
8. 前記方向性結合器の第２ポートから出力された信号の位相を可変とする第２可変移相器と、
   前記第２可変移相器による移相量を制御する制御器と
   を備えたことを特徴とする請求項２記載の広帯域増幅器。
9. 前記方向性結合器の第１ポートから出力された信号の位相を可変とする第１可変移相器と、
   前記方向性結合器の第２ポートから出力された信号の位相を可変とする第２可変移相器と、
   前記第１，２可変移相器による移相量をそれぞれ制御する制御器と
   を備えたことを特徴とする請求項２記載の広帯域増幅器。
10. 各機能部は集中定数部品で構成される
    ことを特徴とする請求項１から請求項９のうちのいずれか１項記載の広帯域増幅器。
11. 各機能部は分布定数線路で構成される
    ことを特徴とする請求項１から請求項９のうちのいずれか１項記載の広帯域増幅器。

Images