JP4793807B2 - 増幅器 - Google Patents
増幅器 Download PDFInfo
- Publication number
- JP4793807B2 JP4793807B2 JP2005150456A JP2005150456A JP4793807B2 JP 4793807 B2 JP4793807 B2 JP 4793807B2 JP 2005150456 A JP2005150456 A JP 2005150456A JP 2005150456 A JP2005150456 A JP 2005150456A JP 4793807 B2 JP4793807 B2 JP 4793807B2
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- output
- impedance
- transmission line
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Microwave Amplifiers (AREA)
- Amplifiers (AREA)
Description
入力端子1から入った信号は、分配器2で分配される。分配された一方の信号は、キャリア増幅器4に入力される。
キャリア増幅器4は、増幅素子42の入力側と分配器2の出力側との間のインピーダンス整合を取る入力整合回路41と、増幅素子42と、増幅素子42の出力側とキャリア増幅器4の出力側との間のインピーダンス整合を取る出力整合回路43とから構成されている。
キャリア増幅器4の出力は、λ/4変成器61でインピーダンス変換される。分配器2で分配された他方の信号は、位相器3で位相を90度(λ/4)遅らされ、ピーク増幅器5に入力される。
ピーク増幅器5は、キャリア増幅器4と同様に、入力整合回路51と、増幅素子52と、出力整合回路53から構成されている。λ/4変成器61及びピーク増幅器5の出力はノード(合成点)62において増幅信号が合成される。合成された信号は、出力負荷Z0に整合させるため、λ/4変成器7でインピーダンス変換される。λ/4変成器61とノード62とを合わせて、ドハティ合成部60と呼ぶ。λ/4変成器7の出力は出力端子8を介して出力負荷9に接続される。
キャリア増幅器4とピーク増幅器5とでは、増幅素子42がAB級にバイアスされ、増幅素子52がB又はC級にバイアスされている点で異なる。そのため、増幅素子52が動作する入力レベルまでは増幅素子42は単独で動作し、増幅素子42の出力のみが負荷に供給されることになる。
増幅素子52が動作するような大きな入力レベルとなり増幅素子42が飽和領域に入ると、すなわち増幅素子42の線形性が崩れ始めると、増幅素子52も動作し始め、増幅素子52の出力も負荷に供給され始め、増幅素子42とともに負荷を駆動することになる。
このとき増幅出力整合回路43から負荷側をみた抵抗値は、後述するように高い抵抗値から低い抵抗値へ移動するが、増幅素子42は飽和領域に達したので効率は良い状態となる。
入力端子1からの入力信号のレベルが更に増加すると、増幅素子52も飽和し始めるが、増幅素子42、52ともに飽和しているのでこのときも効率は良い状態である。
これは、図8のドハティ増幅器に係る理論上のコレクタ効率ないしドレイン効率を示す図である。
なおここで云うコレクタ効率とは、バイポーラトランジスタ増幅回路におけるコレクタに印加される電源の電圧(直流)とその電源から供給される電流(直流)の積に対する、コレクタから取り出せる無線周波出力電力の割合を意味するものであり、FET増幅回路におけるドレイン効率についても同様である。効率は図9の縦軸で示される。
図9の横軸は入力レベルの基準値を基にして相対レベルをプロットするバックオフであり、増幅素子42、52の両方が飽和する最小の入力端子1への入力レベル、即ちコンプレッションポイントを0dBとし、入力レベルがコンプレッションポイントに対しどれだけ余裕があるかを示すデシベル数値である。
入力レベルがA区間(入力レベル;小)にあるときは、基本的にキャリア増幅器4のみが動作する。バックオフが6dBになる付近でキャリア増幅器4は飽和し始め、効率はB級増幅器の最大効率付近に同等まで達する。
ドハティ増幅器の最大出力をP0とすると、このときキャリア増幅器4の出力は約P0/4となる。
バックオフが6dB以下のB区間(入力レベル;中)では、入力レベルが増加するに従い、キャリア増幅器4の出力は約P0/4からP0/2へ増加していく遷移状態を示し、ピーク増幅器5の出力はほぼ0からP0/2へ増加していく遷移状態を示す。
このときキャリア増幅器4及びピーク増幅器5の出力が合成された出力電力の和(ノード62)は、入力端子1への入力電力に対し、A区間のときと同じ比例定数で比例する。
ピーク増幅器5が動作し始めると効率は一旦低下するが、ピーク増幅器5も飽和し始めるコンプレッションポイントで再びピークの効率を迎える。コンプレッションポイントにおいて、キャリア増幅器4とキャリア増幅器5の出力は等しくP0/2となる。
一般に、CDMA信号やマルチキャリア信号は高いピークファクタ、すなわちピーク電力と平均電力の高い比を有するが、通常の増幅器では7〜12dBのピークファクタに対応できるように、コンプレッションポイントからその分を下げた点を動作点としている。
出力負荷9のインピーダンスは一定値Z0に規定されているので、これを起点として説明を開始する。
ノード62からλ/4変成器7をみたインピーダンスZ7は、λ/4変成器7の特性インピーダンスをZ2とすると、Z7=Z2 2/Z0で表わされる。
出力整合回路43の出力側から特性インピーダンスZ1を有するλ/4変成器61をみたインピーダンスZ4は、A区間において、出力整合回路53の出力インピーダンスZ11が実質的に無限大となるためにZ11を無視することができ、上記(Z7=Z2 2/Z0)と同様に求まり、またC領域においては負荷を等しく分担し、そのためキャリア増幅器4の負荷インピーダンス(ノード62でのキャリア増幅器4の寄与分)と整合回路53の負荷インピーダンスZ5は同じ2Z7になるので次式となる。
なお、B区間におけるZ4及びZ5は、A区間の時の値とC領域の時の値との間をそれぞれ遷移する。
すなわち、出力整合回路43の出力側からみたインピーダンスZ4は、入力信号レベルの小さいとき(A区間)のインピーダンス値に対し、入力信号レベルが大きくなるとき(C領域)には1/2となり、別の言い方をすれば2倍の負荷変動を起こすことになる。
例えば、Z7=25Ω、Z1=50Ωとすると、Z4は100Ω〜50Ωの間で変化する。
従って増幅素子42の負荷インピーダンスも変動することになる。
即ち、図8において、増幅素子52の出力側から見た負荷線(負荷側を見たインピーダンス)は入力電力レベルにより負荷線(負荷側を見たインピーダンス)が変化するためである。
図10は、増幅素子52の負荷インピーダンスの変動の一例を示すスミスチャートである。
ZAは増幅素子52の最大出力が得られる負荷インピーダンス点であり、通常は数Ωから十数Ωあるいはそれ以下の値であり、2Z7に比べかなり小さく、破線で示す軌跡を辿り純抵抗ではない。
このスミスチャートは、ZAと2Z7の間の任意の抵抗で正規化してある。
4本の実線(歪a〜d)は、等歪線であり、歪aから歪dの順で歪がよくなることを示している。
入力レベルの増加に伴い、ピーク増幅器5の負荷インピーダンスZ5は低下し始め、図10に示ように無限大(∞)から2Z7に向かって移行する。
この時の増幅素子52の負荷インピーダンスはZBからZAに変化する。従って、歪は歪d,歪cの状態を経るので、これは歪の良い増幅器の動作とは云えない。
選択された任意の種類の増幅素子のこれら性能を満足するような整合を考えた場合においても、増幅素子52の出力インピーダンスは、入力レベルの増加とともに図10のようにスミスチャートの中心に対し外側から内側に移動するよりも、内側から外側に移動したほうがよい場合がある。又さらに特性の良い任意の点からZAへ動かせた方がよい場合もある。
前記複数の増幅回路のうち、増幅素子をAB級で動作させる第1の増幅回路と、
前記複数の増幅回路のうち、増幅素子をB級またはC級で動作させる第2の増幅回路と、
前記第1の増幅回路の出力に接続されるλ/4以外の電気長を有する第1の伝送線路と、
前記第2の増幅回路の出力に接続される任意の電気長を有する第2の伝送線路と、
前記第1の伝送線路の出力と前記第2の伝送線路の出力とを合成する合成端と、を備える。
更に、前記第1の伝送線路若しくは前記第2の伝送線路の少なくとも一方が、位相器を有する。
更に、前記第1の増幅回路は、AB級で動作する第1のプリアンプを有し、
前記第2の増幅回路は、A級からC級のいずれかを動作点とする第2のプリアンプを有する。
1は、増幅器への入力信号が入力される入力端子である。
2は、入力端子1に入力された信号を分配する分配器である。分配器2は、例えば配線板上に形成されたウィルキンソン分配器、あるいはカプラ等である。
31は、入力に対して出力を遅らせることを基本とし、入力端子1からキャリア増幅器4を経由する時間、位相と入力端子1からピーク増幅器5を経由する時間、位相を出力合成端において等しくさせるような線路を有する位相可変型の位相器である。実装位置はキャリア増幅器4を経由する方に挿入することもある。また位相量をオフセットした方が良い場合もある。
41は、分配器2で分配された信号のインピーダンスを後段の増幅素子42の入力インピーダンスに変換する入力整合回路である。
42は、信号を増幅する増幅素子である。増幅素子42はAB級にバイアスされる。
43は、増幅素子42の出力端に接続される出力整合回路である。
4は、41、42及び43で構成されるキャリア増幅器である。
51は、分配器2で分配され、位相器31経た信号のインピーダンスを、後段の増幅素子52の入力インピーダンスに変換する、入力整合回路である。
52は、信号を増幅する増幅素子である。増幅素子52はB級またはC級にバイアスされる。
増幅素子42及び52は通常、LD−MOS(Lateral Double-diffused MOS)、GaAs−FET、HEMT(High Electron Mobility Transistor)、HBT(Heterojunction Bipolar Transistor)等の半導体デバイスである。
53は、増幅素子52の負荷インピーダンスをZ5(通常2Z7)に整合させる出力整合回路である。
5は、51,52及び53で構成されるピーク増幅器である。
入力整合回路41、51及び出力整合回路43、53は、集中定数回路、分布定数回路、或いはそれらの組み合わせのいずれの回路で構成されても良く、プリント基板などへの実装上、避けられないストレーキャパシタンスやストレーインダクタンス等を含んでもかまわない。
32は、出力整合回路53とともに増幅素子52の負荷インピーダンスを入力レベルのA,B区間においてはZAを中心とした周囲のインピーダンスに変換し、C領域においてはZAに変換するインピーダンス変換器である。このインピーダンス変換器32は、長さL=0〜λ/2以上の可変型の電気長を有する伝送線路であり、その特性インピーダンスZ1は2Z7=2Z2 2/Z0に等しい。(詳細は図2により後述する。)
62は、出力整合回路43及び53からの出力信号をそれぞれ伝送線路64、インピーダンス変換器32を経て結合させるノード(同相合成端)であり、インピーダンス変換器32の伝送線路上の信号が電気長0λ位相の時は、その構造は配線板上で単に接続線とされるものである。
64は合成部の構成部位であるインピーダンス変換の伝送線路である。本発明においては、長さL=0〜λ/2あるいは、それ以上の可変型電気長を有する伝送線路からなるインピーダンス変換器であり、その特性インピーダンスZ1は2Z7=2Z2 2/Z0に等しい。
6は、62及び64で構成される合成部である。
71は、ノード62から負荷側をみたインピーダンスZ7を出力負荷Z0に変換するλ/4変成器である。λ/4変成器71は、その特性インピーダンスZ2に相当する線幅、及びλ/4に相当する電気長の長さを有する導体パターンとして配線基板上に形成させても良い。
以上に用いられた各λ/4変成器を多段構成にすると比較的広い周波数範囲で整合が取れるが、整合さえ取れればλ/4変成器以外の整合手段を用いても良い。
8は、増幅器の出力端子である。9は、特性インピーダンスZ0を有する出力負荷である。
二つの増幅回路(キャリア増幅器4、ピーク増幅器5)の出力を合成して出力とする増幅器であって、二つの増幅回路のうち、増幅素子をAB級で動作させる第1の増幅回路(キャリア増幅器4)と、第1の増幅回路(キャリア増幅器4)の出力に接続されるλ/4以外の電気長を有する第1の伝送線路(インピーダンス変換器64)と、
二つの増幅回路のうち、増幅素子をBまたはC級で動作させる第2の増幅回路(ピーク増幅器5)と、第2の増幅回路(ピーク増幅器5)の出力に接続される任意の電気長を有する第2の伝送線路(インピーダンス変換器32)と、第2の増幅回路(ピーク増幅器5)の入力側に備えられた位相器(位相器31)と、第1の伝送線路(インピーダンス変換器64)の出力と第2の伝送線路(インピーダンス変換器32)の出力とを合成して出力する合成端(ノード62)とを備えている。
上記の備えによって、第2の増幅回路(ピーク増幅器5)が増幅出力を出さない低入力レベル範囲(A区間)のとき、第1の増幅回路(キャリア増幅器4)は増幅を行い増幅信号が出力され、このとき合成部62から第2の伝送線路をみたインピーダンスZ12が概ね大きくなる(無限大より若干ずれた)ような第2の伝送線路(32)の長さとなるものである。
更に、低入力レベル以上の入力レベル範囲(B区間、C領域)のときは、第1及び第2の増幅回路(キャリア増幅器4、ピーク増幅器5)は増幅を行い増幅信号がそれぞれ出力され、このとき第1の増幅回路(キャリア増幅器4)の出力から第1の伝送線路(インピーダンス変換器64)側をみたインピーダンスZ4 及び第2の増幅回路(ピーク増幅器5)の出力から第2の伝送線路(インピーダンス変換器32)側をみたインピーダンスZ5が増幅素子の機能(効率、利得、歪み等)を最良にする値となるように第1及び第2の伝送線路(インピーダンス変換器64、32)の電気長を選択されているものである。
従って、第2の伝送線路長は、A区間においてインピーダンスZ12が概ね大きくなり、かつ、B区間、C領域で増幅器の機能が良くなるような長さとなる増幅器である。
出力整合回路53から負荷側をみたインピーダンスZ5の値が2Z7の値であった時に、所定の電力値P0を出力できるように構成されることを基準としている。
このとき、ピーク増幅器5単体としては最大出力の状態となる。
即ち、C領域において、増幅素子52から負荷側をみたインピーダンスはZAに整合され、このときインピーダンス変換器32は単なる伝送路を成す状態となる。
一方、A区間において、増幅素子52は入力が予め設定された閾値以下の入力レベルであり、電力は供給しないので、インピーダンス変換器32から負荷側をみたインピーダンスZ10が概ね無限大となる。
次に、B区間において、入力信号のレベルが少しづつ予め設定された閾値を超えて供給され始めるとインピーダンス変換器32から負荷側をみたインヒ゜ータ゛ンスZ10(変数)は概ね無限大から次第に低下する変数値を示すこととなる。
出力整合回路53から負荷側をみたインピーダンスZ5は、図2に示されるように、点a1で示される電気長の長さL=0またはλ/2のときにZ10となり、点c1で示される電気長の長さL=λ/4のときに(2Z7)2/Z10となる。
そして電気長の長さLを0〜λ/2の範囲で動かすと、Z5は、2Z7を中心とし、点a1−点c1間の距離を直径とする円上を右回りに変化するインピーダンス軌跡を示す。
この2Z7を中心とする円上のインピーダンス軌跡は、出力整合回路53によりZAを中心とするほぼ円上に写像される。
点a1、b1、c1、d1と点a1’、b1’、c1’、d1’はそれぞれ対応しており、Lを変化されれば、出力整合回路53から負荷側をみたインピーダンスZ5を点a1’、b1’、c1’、d1’に可変できることを示している。
従って、点d1’が性能の最も優れる位置であれば、点d1’になるように、電気長の長さLを設定すればよい。
Z10は無限大から2Z7まで変わるものであるが、図1に示された増幅器全体の特性に影響を及ぼすZ10の範囲は2Z7の10倍以下程度なので、図2ではZ10の値を無限大値に比較して小さな値にして作図した状態を示している。
また増幅素子の種別によっては最適位置がZAを中心とした、ほぼ円周上のどこにあっても電気長の長さLを変えることにより得られる。
次に、B区間において入力が増えるに従い,即ち増幅素子52の出力が増えるに従い増幅素子52の出力インピーダンスは点d1’から図2の矢印のように進みC領域でZAになる。
ここで増幅器全体としての特性を良くするためにインピーダンス変換器32の線路の長さを変えるがこの長さによってキャリア増幅器4も影響を受けるので,例えばA区間でピーク増幅器5が動作していない時ノート゛62からインピーダンス変換器32を見たインピーダンスZ12がある程度大きくなるような電気長の長さが良い。
しかしながらあくまでA区間からC領域までの増幅器全体の特性を見てインピーダンス変換器32の電気長の長さを調整して決める。
さらに位相器31の位相を調整によりオフセットさせて回路定数のばらつきによる位相誤差を補正して増幅器全体の特性を良くする。
又ここの説明はインピーダンス変換器32の伝送線路の電気長の長さLを0〜λ/2としたが、増幅素子の大きさが大きく占めるので、伝送路としての電気長の長さがλ/2以下に出来ない場合も実装上ありえるので、更に長くしてλ/2以上としても問題はない。
又ZAは通常において最大出力時の負荷インピーダンスに合わせることになるが、増幅器全体特性から多少ずらしても良い。
カプラ300に入力端子301から入った信号はカプラ300の出力として303と304に等分配されるが伝送線路305とリアクタンス307及び伝送線路306とリアクタンス308の同一係数を持った無損失線路で反射され出力端子302に出力される。
これは3dBカプラの反射端で90度位相が遅れることを利用して位相器を構成している。
伝送線路305、306の電気長の長さは全体の位相との絡みで零の場合もある。また301の入力側、302の出力側に入れてもよい。
リアクタンス307,308はコンデンサ或いはインダクタンスでもよい。図8で示された従来の位相器3は伝送線路で構成された直列部品であり、これは一旦電気長の長さが決まれば調整は不可能であったが、本発明は反射型の3dBカプラを使用しているので、リアクタンスを変えたとしても等価的に並列となって位相の調整が可能となる。すなわちリアクタンス値を変えても入力端子301と出力端子302の関係は位相のみしか変わらないこととなる。
原理上、305と306の電気長の長さは同じ、また307と308の値も同じにするのが一般的で、これにより本来の伝送線路と同じ対称回路になるが、これに限るものではない。
他方、図3(B)では可変コンデンサ307、308を利用している。可変コンデンサは手動調整用でもよいし、電子的に可変できるコンデンサでもよい。またリアクタンス307、308を実装しないで伝送線路305、306の先端を開放にしても線路長をカットして位相量を調整してもよいし又は先端をショートにするためショートバーを貼り付けて位相量を調整してもよい。
位相器の位相部位300は3dBカプラを利用したがブランチライン型等反射型の同一機能であれば拘わらない。
位相器としてはサーキュレータを使用する場合もある。
図4(A)はABクラスのキャリア増幅器4のAM/PM特性(振幅/位相特性)である。
図4(B)はB又はCクラスのピーク増幅器5のAM/PM特性である。
図4(C)は増幅器全体のAM/PM特性である。
増幅器4,5のAM/PM特性曲線はそれぞれ図4に示すようにa、bである。
キャリア増幅器4は増幅器全体の飽和前よりAM/PM変化は始まり、ピーク増幅器5はある程度の出力レベルでの出力点を境にAM/PM変化方向が逆に変わる。
これらの増幅回路全体の特性は、増幅器4と5のベクトル合成で、結果のAM/PM特性曲線はcとなり、これは良いAM/PM特性といえる。
仮にピーク増幅器5のAM/PM特性がb1のように位相レベル変化することになると合成AM/PM特性はc1のようになり劣化してしまう。
この時、位相器31で位相オフセットを与えれば、すなわち(b−b1)分の特性を予め与えればもともとのcになることが分かる。
以上の説明はピーク増幅器5の特性が変わった場合であるがキャリア増幅器4の特性が変わっても、その分を位相器31でオフセットを与えればよい。
図8に示された合成部60では、従来の伝送線路で構成しているものであり、伝送線路も固定の電気長となり回路がばらついた場合は調整できず特性がが一定とならなかった。
図5に示されたインピーダンス変換器である伝送線路64は、その主要な回路素子として3dBカプラを用いている。
この3dBカプラを利用した位相器は先程説明したように入力と出力は位相のみ変わるだけであるので伝送線路の電気長の長さを変えた時と等価になる。
伝送線路はλ/4に限られているわけでなく増幅素子である各FETの特性に最適な合成長があるので本回路を追加することにより合成効率が悪くなる事はない。
キャリア増幅器4から端子501を介して伝送線路64に入った信号は3dBカプラ500で分配され伝送線路505、リアクタンス素子507と伝送線路506、リアクタンス素子508で反射され、インピーダンス変換された出力が端子502に現れる。
またピーク増幅器5から端子401を介してインピーダンス変換器32に入った信号は3dBカプラ400で分配され伝送線路405、リアクタンス素子407と伝送線路406、リアクタンス素子408で反射されインピーダンス変換された出力が出力端子402に現れる。
上記502と402の信号を合成端62にて合成し合成出力を得る。
本実施例はキャリア増幅器4から62の間に入れる3dBカプラ(位相器)500とピーク増幅器5から62の間に入れる3dBカプラ400の両方を採用しているが片方だけで従来のような伝送線路をしてもよい場合もある。
4−1から4−kは、k個(0<k<n)のキャリア増幅器であり、それぞれの増幅器は図1のキャリア増幅器4と同等である。
5−1から5−mは、m個(m=n−l)のピーク増幅器であり、それぞれの増幅器は図1のピーク増幅器4と同等である。
なお図6において記載を省略したが、4−1〜4−k及び5−1〜5−mに対応して、実施例1のインピーダンス変換器32や位相器31を備えるものである。
ここでの71も、ノード62のインピーダンスを出力負荷のインピーダンスZ0に変換するインピーダンス変換器である。インピーダンス変換器71は例えばλ/4変成器である。
なお増幅器の合計数はn個とする。
これらのプリアンプは、必要に応じて、プリアンプ用としての入力整合回路や出力整合回路を備えるものとする。これらのプリアンプは全て同一構成でもよく、または動作級を異ならせてもよい。またプリアンプを複数縦続(cascade)接続してもよく、複数のプリアンプをまとめて共用して分配しても良い。
44−1から44−kや54−1〜54−mは、必要に応じて実施例1の位相器31を、5−1〜5−mはインピーダンス変換器32を備えることは云うまでもない。
2、21 分配器
3、31 位相器
32 インピーダンス変換器(伝送線路)
4、4−1〜4−k キャリア増幅器
41 入力整合回路
42 増幅素子
43 出力整合回路
44−1〜44−k プリアンプ
5、5−1〜5−m ピーク増幅器
51 入力整合回路
52 増幅素子
53 出力整合回路
54−1〜54−m プリアンプ
6 合成部
60 ドハティ合成部
61 λ/4変成器
62 ノード
64 インピーダンス変換器(伝送線路)
7、71 λ/4変成器
8 出力端子
9 出力負荷
44−1〜44−k、54−1〜54−m プリアンプ
300〜308 位相器31を構成する回路素子
400〜408 伝送線路64を構成する回路素子
500〜508 インピーダンス変換器32を構成する回路素子
Claims (2)
- 複数の増幅回路の出力を合成して出力とするドハティ増幅器において、
前記複数の増幅回路のうち、増幅素子をAB級で動作させる第1の増幅回路と、
前記複数の増幅回路のうち、増幅素子をB級またはC級で動作させる第2の増幅回路と、
前記第1の増幅回路の出力に接続されるλ/4以外の電気長を有する第1の伝送線路と、
前記第2の増幅回路の出力に接続される任意の電気長を有する第2の伝送線路と、
前記第1の伝送線路の出力と前記第2の伝送線路の出力とを合成する合成端と、を備え、
前記第1の伝送線路若しくは前記第2の伝送線路の少なくとも一方は、当該伝送線路の電気長を0〜λ/2あるいはそれ以上の範囲で可変する反射型位相器を備えたドハティ増幅器。 - 前記反射型位相器の反射端にリアクタンス値が可変であるリアクタンスが接続されたことを特徴とする請求項1に記載のドハティ増幅器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005150456A JP4793807B2 (ja) | 2005-05-24 | 2005-05-24 | 増幅器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005150456A JP4793807B2 (ja) | 2005-05-24 | 2005-05-24 | 増幅器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006332829A JP2006332829A (ja) | 2006-12-07 |
JP4793807B2 true JP4793807B2 (ja) | 2011-10-12 |
Family
ID=37554080
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005150456A Active JP4793807B2 (ja) | 2005-05-24 | 2005-05-24 | 増幅器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4793807B2 (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100862056B1 (ko) | 2007-08-06 | 2008-10-14 | (주) 와이팜 | 광대역 전력 증폭 장치 |
US8508295B2 (en) | 2008-04-24 | 2013-08-13 | Nec Corporation | Amplifier |
JP5243192B2 (ja) | 2008-11-12 | 2013-07-24 | 株式会社日立国際電気 | 増幅器 |
EP2426816A1 (en) | 2009-04-28 | 2012-03-07 | Panasonic Corporation | Power amplifier |
US8314654B2 (en) * | 2010-05-17 | 2012-11-20 | Alcatel Lucent | Multi-band high-efficiency Doherty amplifier |
WO2014147732A1 (ja) * | 2013-03-19 | 2014-09-25 | 日本電気株式会社 | 増幅装置 |
JP5921482B2 (ja) * | 2013-03-29 | 2016-05-24 | 株式会社東芝 | ドハティ型増幅器 |
JP6345916B2 (ja) * | 2013-07-11 | 2018-06-20 | 株式会社東芝 | 増幅装置、送信装置 |
JP6187591B2 (ja) * | 2013-09-12 | 2017-08-30 | 日本電気株式会社 | 電力増幅器及び送信装置 |
JP6795284B2 (ja) * | 2014-12-09 | 2020-12-02 | 日本電気株式会社 | インピーダンス調整回路を備えたドハティ増幅回路 |
JP6467956B2 (ja) * | 2015-02-02 | 2019-02-13 | 日本電気株式会社 | 負荷インピーダンス調整回路を備えたドハティ増幅回路 |
JP6834094B2 (ja) * | 2016-10-25 | 2021-02-24 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | ドハティ型増幅器 |
JP6214843B1 (ja) | 2017-01-24 | 2017-10-18 | 三菱電機株式会社 | ドハティ増幅器 |
EP3648343B1 (en) | 2017-07-27 | 2022-09-07 | Mitsubishi Electric Corporation | Doherty amplifier and amplification circuit |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2515963B2 (ja) * | 1993-12-24 | 1996-07-10 | 株式会社日立製作所 | 高効率電力増幅器 |
JPH07193443A (ja) * | 1993-12-27 | 1995-07-28 | Matsushita Electric Ind Co Ltd | 高周波回路 |
US5568086A (en) * | 1995-05-25 | 1996-10-22 | Motorola, Inc. | Linear power amplifier for high efficiency multi-carrier performance |
CN1302615C (zh) * | 2000-08-28 | 2007-02-28 | 三菱电机株式会社 | 多级放大器 |
JP4183941B2 (ja) * | 2001-12-13 | 2008-11-19 | 株式会社エヌ・ティ・ティ・ドコモ | 高効率増幅器 |
JP2003309435A (ja) * | 2002-04-18 | 2003-10-31 | Matsushita Electric Ind Co Ltd | 高周波増幅装置 |
KR100450744B1 (ko) * | 2002-08-29 | 2004-10-01 | 학교법인 포항공과대학교 | 도허티 증폭기 |
KR101123505B1 (ko) * | 2003-03-28 | 2012-03-12 | 앤드류 엘엘씨 | 고 효율 증폭기 및 그의 설계 방법 |
JP4248367B2 (ja) * | 2003-10-21 | 2009-04-02 | 島田理化工業株式会社 | 電力合成形高効率増幅器 |
-
2005
- 2005-05-24 JP JP2005150456A patent/JP4793807B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2006332829A (ja) | 2006-12-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4793807B2 (ja) | 増幅器 | |
US10298177B2 (en) | N-way doherty distributed power amplifier with power tracking | |
Kang et al. | Design of bandwidth-enhanced Doherty power amplifiers for handset applications | |
JP4627457B2 (ja) | 増幅器 | |
US7427895B1 (en) | Doherty amplifier with improved linearity | |
US7646248B2 (en) | Harmonic tuned doherty amplifier | |
US7688135B2 (en) | N-way Doherty distributed power amplifier | |
US7847630B2 (en) | Amplifier | |
US7714648B2 (en) | Amplifying system | |
JP2008541648A (ja) | 高出力効率の集積ドハティ型増幅装置 | |
JP2007535828A (ja) | 高効率増幅器およびその設計方法 | |
EP1287611A2 (en) | Amplifier circuit | |
JP2006157900A (ja) | 増幅器 | |
KR19980701804A (ko) | 증폭기 회로 및 증폭기 회로 동조 방법 | |
CN113938102A (zh) | 一种宽带高效率的功率放大器及实现方法 | |
JP2010021719A (ja) | ドハティ増幅器 | |
JP2007006164A (ja) | 増幅器 | |
JP2008125044A (ja) | 増幅器 | |
JP2009055515A (ja) | 増幅器 | |
US11336233B2 (en) | Amplifier | |
WO2021245891A1 (ja) | ドハティ増幅器 | |
WO2020235093A1 (ja) | ドハティ増幅器 | |
JP7154461B2 (ja) | 増幅回路 | |
JP7039826B2 (ja) | ドハティ型増幅器 | |
JP2024064526A (ja) | 電力増幅器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070928 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071126 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080416 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100928 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101124 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20101124 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20110509 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110705 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110720 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4793807 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140805 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |