WO2021245891A1

WO2021245891A1 - ドハティ増幅器

Info

Publication number: WO2021245891A1
Application number: PCT/JP2020/022180
Authority: WO
Inventors: 優治小松崎; 修一坂田; 真太郎新庄; 浩志大塚
Original assignee: 三菱電機株式会社
Priority date: 2020-06-04
Filing date: 2020-06-04
Publication date: 2021-12-09
Also published as: JPWO2021245891A1; US20230029039A1; CN115699565A; JP7337270B2; EP4142150B1; EP4142150A4; EP4142150A1

Abstract

第１の信号及び第２の信号におけるそれぞれの周波数が第１の周波数であれば、補助増幅器として第１の信号を増幅し、それぞれの周波数が第２の周波数であれば、主増幅器として第１の信号を増幅する第１の増幅器（９）と、それぞれの周波数が第１の周波数であれば、主増幅器として第２の信号を増幅し、それぞれの周波数が第２の周波数であれば、補助増幅器として第２の信号を増幅する第２の増幅器（１０）と、第１の増幅器（９）による増幅後の第１の信号と第２の増幅器（１０）による増幅後の第２の信号とを合成する合成回路（１１）とを備えように、ドハティ増幅器を構成した。また、第２の増幅器（１０）は、第１の増幅器（９）よりも飽和出力電力が大きい増幅器であり、合成回路（１１）は、第１の増幅器（９）が主増幅器として第１の信号を増幅し、第２の増幅器（１０）が補助増幅器として第２の信号を増幅するとき、第１の増幅器（９）の出力インピーダンスにおける虚数成分が低減するように、第１の増幅器（９）の出力インピーダンスを変成させる。

Description

ドハティ増幅器

　本開示は、ドハティ増幅器に関するものである。

　以下の特許文献１に開示されているドハティ増幅器は、分配回路、キャリアアンプ、ピークアンプ、９０度線路及び合成回路を備えている。ピークアンプの飽和出力電力は、キャリアアンプの飽和出力電力よりも大きい。
　当該ドハティ増幅器では、ピークアンプの飽和出力電力が、キャリアアンプの飽和出力電力よりも大きいため、ピークアンプとキャリアアンプとの飽和出力電力が等しいものよりも、バックオフ動作時におけるキャリアアンプの出力反射係数が拡大されている。当該ドハティ増幅器では、キャリアアンプの出力反射係数が拡大されている分だけ、ピークアンプとキャリアアンプとの飽和出力電力が等しいものよりも、バックオフ動作時の効率が向上している。

特開２０１３－１１５７６０号公報

　特許文献１に開示されているドハティ増幅器では、分配回路に与えられる増幅対象の信号の周波数が、９０度線路によって、キャリアアンプの出力側線路の電気長が９０度になる周波数（以下、「第１の周波数」という）であれば、バックオフ動作時の効率が向上する。しかし、第１の周波数と異なる第２の周波数を有する信号が分配回路に与えられた場合、キャリアアンプの出力側線路の電気長が９０度と異なる電気長になる。キャリアアンプの出力側線路の電気長が９０度と異なる電気長になることによって、キャリアアンプの出力インピーダンスにおける虚数成分が増加する。このため、分配回路に与えられる増幅対象の信号の周波数が、第２の周波数であるときは、バックオフ動作時の効率が低下してしまうという課題があった。

　本開示は、上記のような課題を解決するためになされたもので、信号の周波数が第２の周波数であるときの、バックオフ動作時の効率の低下を抑えることができるドハティ増幅器を得ることを目的とする。

　本開示に係るドハティ増幅器は、第１の信号及び第２の信号におけるそれぞれの周波数が第１の周波数であれば、補助増幅器として第１の信号を増幅し、それぞれの周波数が第２の周波数であれば、主増幅器として第１の信号を増幅する第１の増幅器と、それぞれの周波数が第１の周波数であれば、主増幅器として第２の信号を増幅し、それぞれの周波数が第２の周波数であれば、補助増幅器として第２の信号を増幅する第２の増幅器と、第１の増幅器による増幅後の第１の信号と第２の増幅器による増幅後の第２の信号とを合成する合成回路とを備え、第２の増幅器は、第１の増幅器よりも飽和出力電力が大きい増幅器であり、合成回路は、第１の増幅器が主増幅器として第１の信号を増幅し、第２の増幅器が補助増幅器として第２の信号を増幅するとき、第１の増幅器の出力インピーダンスにおける虚数成分が低減するように、第１の増幅器の出力インピーダンスを変成させるものである。

　本開示によれば、信号の周波数が第２の周波数であるときの、バックオフ動作時の効率の低下を抑えることができる。

実施の形態１に係るドハティ増幅器を示す構成図である。周波数ｆが第１の周波数ｆ_１であり、第１の増幅器９及び第２の増幅器１０におけるそれぞれの出力電力が飽和出力電力であるときのインピーダンスを示す説明図である。周波数ｆが第１の周波数ｆ_１であり、第１の増幅器９が停止しているバックオフ時のインピーダンスを示す説明図である。第２の増幅器１０のバックオフ量ＢＦを示す説明図である。周波数ｆが第２の周波数ｆ_２であり、第１の増幅器９及び第２の増幅器１０におけるそれぞれの出力電力が飽和出力電力であるときのインピーダンスを示す説明図である。周波数ｆが第２の周波数ｆ_２であり、第２の増幅器１０が停止しているバックオフ時のインピーダンスを示す説明図である。第１の増幅器９のバックオフ量ＢＦを示す説明図である。周波数ｆが第３の周波数ｆ_３であり、第１の増幅器９が停止しているバックオフ時のインピーダンスを示す説明図である。第２の増幅器１０のバックオフ量ＢＦを示す説明図である。ドハティ増幅器の出力電力に対応する電力効率のシミュレーション結果を示す説明図である。第１の信号及び第２の信号におけるそれぞれの周波数ｆに対応するバックオフ効率のシミュレーション結果を示す説明図である。実施の形態３に係るドハティ増幅器を示す構成図である。実施の形態４に係るドハティ増幅器を示す構成図である。実施の形態４に係る他のドハティ増幅器を示す構成図である。集中定数素子を備える合成回路１１の一例を示す構成図である。

　以下、本開示をより詳細に説明するために、本開示を実施するための形態について、添付の図面に従って説明する。

実施の形態１．
　図１は、実施の形態１に係るドハティ増幅器を示す構成図である。
　図１において、入力端子１には、増幅対象の信号が与えられる。
　入力整合回路２は、例えば、集中定数素子を有する回路、分布定数線路を有する回路、集中定数素子と分布定数線路とが組み合わされている回路、インダクタとコンデンサとが組み合わされている整合回路、又は、４分１波長線路によって実現される。
　入力整合回路２の一端は、入力端子１と接続され、入力整合回路２の他端は、分配器３の入力側と接続されている。
　入力整合回路２は、入力端子１と分配器３との間のインピーダンス整合を行う。

　分配器３は、例えば、ウィルキンソン分配器、又は、ハイブリッド回路によって実現される。
　分配器３は、入力整合回路２を伝搬してきた増幅対象の信号を２つに分配する。
　分配器３は、分配後の一方の信号を第１の信号として位相補正回路４に出力する。
　分配器３は、分配後の他方の信号を第２の信号として入力整合回路６に出力する。

　位相補正回路４は、例えば、集中定数素子を有する回路、分布定数線路を有する回路、集中定数素子と分布定数線路とが組み合わされている回路、インダクタとコンデンサとが組み合わされている整合回路、又は、４分１波長線路によって実現される。
　位相補正回路４の一端は、分配器３の一方の出力側と接続され、位相補正回路４の他端は、入力整合回路５の一端と接続されている。
　位相補正回路４は、分配器３から出力合成点１４に至る２つの経路のうち、第１の増幅器９を通る経路の電気長と、第２の増幅器１０を通る経路の電気長とを同じ電気長にするために、第１の増幅器９を通る経路の電気長を補正する。

　入力整合回路５は、例えば、集中定数素子を有する回路、分布定数線路を有する回路、集中定数素子と分布定数線路とが組み合わされている回路、インダクタとコンデンサとが組み合わされている整合回路、又は、４分１波長線路によって実現される。
　入力整合回路５の一端は、位相補正回路４の他端と接続され、入力整合回路５の他端は、第１の増幅器９の入力側と接続されている。
　入力整合回路５は、第１の増幅器９の入力インピーダンスの整合を行う。

　入力整合回路６は、例えば、集中定数素子を有する回路、分布定数線路を有する回路、集中定数素子と分布定数線路とが組み合わされている回路、インダクタとコンデンサとが組み合わされている整合回路、又は、４分１波長線路によって実現される。
　入力整合回路６の一端は、分配器３の他方の出力側と接続され、入力整合回路６の他端は、第２の増幅器１０の入力側と接続されている。
　入力整合回路６は、第２の増幅器１０の入力インピーダンスの整合を行う。

　バイアス端子７には、第１の増幅器９のバイアス電圧が与えられる。
　第１の信号の周波数ｆが、第１の周波数ｆ_１であるとき、第１の増幅器９の入力側であるゲート端子９ａをＣ級にバイアスするバイアス電圧がバイアス端子７に与えられる。第１の周波数ｆ_１は、例えば、基本周波数である。Ｃ級にバイアスするバイアス電圧は、第１の増幅器９のスレッシュホルド電圧よりも低い電圧である。
　第１の信号の周波数ｆが、第２の周波数ｆ_２であるとき、第１の増幅器９のゲート端子９ａをＡＢ級にバイアスするバイアス電圧がバイアス端子７に与えられる。第２の周波数ｆ_２は、例えば、基本周波数の２倍周波数である。ＡＢ級にバイアスするバイアス電圧は、第１の増幅器９のスレッシュホルド電圧以上の電圧である。

　バイアス端子８には、第２の増幅器１０のバイアス電圧が与えられる。
　第２の信号の周波数ｆが、第１の周波数ｆ_１であるとき、第２の増幅器１０の入力側であるゲート端子１０ａをＡＢ級にバイアスするバイアス電圧がバイアス端子８に与えられる。ＡＢ級にバイアスするバイアス電圧は、第２の増幅器１０のスレッシュホルド電圧以上の電圧である。
　第２の信号の周波数ｆが、第２の周波数ｆ_２であるとき、第２の増幅器１０のゲート端子１０ａをＣ級にバイアスするバイアス電圧がバイアス端子８に与えられる。Ｃ級にバイアスするバイアス電圧は、第２の増幅器１０のスレッシュホルド電圧よりも低い電圧である。

　第１の増幅器９は、例えば、ＦＥＴ（Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）、ＨＢＴ（Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒ）、又は、ＨＥＭＴ（Ｈｉｇｈ　Ｅｌｅｃｔｒｏｎ　Ｍｏｂｉｌｉｔｙ　Ｔｒａｎｓｉｓｔｏｒ）によって実現される。
　第１の増幅器９のゲート端子９ａには、第１の信号の周波数ｆが、第１の周波数ｆ_１であるとき、Ｃ級にバイアスするバイアス電圧が印加される。
　第１の増幅器９のゲート端子９ａには、第１の信号の周波数ｆが、第２の周波数ｆ_２であるとき、ＡＢ級にバイアスするバイアス電圧が印加される。
　第１の増幅器９は、第１の信号の周波数ｆが、第１の周波数ｆ_１であるとき、入力整合回路５を伝搬してきた第１の信号が第１のレベル以上であるときに、補助増幅器として第１の信号を増幅する。
　第１の増幅器９は、第１の信号の周波数ｆが、第２の周波数ｆ_２であるとき、入力整合回路５を伝搬してきた第１の信号の信号レベルにかかわらず、主増幅器として第１の信号を増幅する。
　２１は、第１の増幅器９の出力等価回路の一例である。第１の増幅器９の出力等価回路２１は、電流源２２とコンデンサ２３とによって表されている。

　第２の増幅器１０は、例えば、ＦＥＴ、ＨＢＴ、又は、ＨＥＭＴによって実現される。
　第２の増幅器１０のゲート端子１０ａには、第２の信号の周波数ｆが、第１の周波数ｆ_１であるとき、ＡＢ級にバイアスするバイアス電圧が印加される。
　第２の増幅器１０のゲート端子１０ａには、第２の信号の周波数ｆが、第２の周波数ｆ_２であるとき、Ｃ級にバイアスするバイアス電圧が印加される。
　第２の増幅器１０の飽和出力電力Ｐ_Ｓ２は、第１の増幅器９の飽和出力電力Ｐ_Ｓ１よりも大きい。
　第２の増幅器１０は、第２の信号の周波数ｆが、第１の周波数ｆ_１であるとき、入力整合回路６を伝搬してきた第２の信号の信号レベルにかかわらず、主増幅器として第２の信号を増幅する。
　第２の増幅器１０は、第２の信号の周波数ｆが、第２の周波数ｆ_２であるとき、入力整合回路６を伝搬してきた第２の信号が第２のレベル以上であるときに、補助増幅器として第２の信号を増幅する。
　２４は、第２の増幅器１０の出力等価回路の一例である。第２の増幅器１０の出力等価回路２４は、電流源２５とコンデンサ２６とによって表されている。

　合成回路１１は、第１の出力回路１２及び第２の出力回路１３を備えている。
　合成回路１１は、第１の増幅器９による増幅後の第１の信号と第２の増幅器１０による増幅後の第２の信号とを合成する。
　合成回路１１は、増幅後の第１の信号と増幅後の第２の信号との合成信号を出力整合回路１５に出力する。

　合成回路１１は、第１の増幅器９が補助増幅器として第１の信号を増幅し、第２の増幅器１０が主増幅器として第２の信号を増幅するとき、第２の増幅器１０の出力インピーダンスにおける虚数成分が低減するように、第２の増幅器１０の出力インピーダンスを変成させる。
　即ち、合成回路１１は、第１の増幅器９が補助増幅器として第１の信号を増幅し、第２の増幅器１０が主増幅器として第２の信号を増幅するとき、第２の増幅器１０の出力インピーダンスを変成させることによって、第２の増幅器１０の出力反射係数を拡大させる。出力反射係数の拡大量は、第１の増幅器９の飽和出力電力Ｐ_Ｓ１と第２の増幅器１０の飽和出力電力Ｐ_Ｓ２との差分ΔＰ_Ｓに伴う第２の増幅器１０の出力反射係数の縮小量よりも大きい。

　合成回路１１は、第１の増幅器９が主増幅器として第１の信号を増幅し、第２の増幅器１０が補助増幅器として第２の信号を増幅するとき、第１の増幅器９の出力インピーダンスにおける虚数成分が低減するように、第１の増幅器９の出力インピーダンスを変成させる。
　即ち、合成回路１１は、第１の増幅器９が主増幅器として第１の信号を増幅し、第２の増幅器１０が補助増幅器として第２の信号を増幅するとき、第１の増幅器９の出力インピーダンスを変成させることによって、第１の増幅器９の出力反射係数を縮小させる。出力反射係数の縮小量は、差分ΔＰ_Ｓに伴う、第１の増幅器９の出力反射係数の拡大量よりも小さい。

　図１に示すドハティ増幅器では、合成回路１１が、第１の出力回路１２及び第２の出力回路１３を備えている。しかし、これは一例に過ぎず、合成回路１１が、図１５に示すように、第１の出力回路１２及び第２の出力回路１３のほかに、集中定数素子を備えていてもよい。集中定数素子としては、第１の出力回路１２に対する、直列インダクタ、並列インダクタ、直列コンデンサ、並列コンデンサ、又は、これらの組み合わせ等が想定される。また、第２の出力回路１３に対する、直列インダクタ、並列インダクタ、直列コンデンサ、並列コンデンサ、又は、これらの組み合わせ等が想定される。
　図１５は、集中定数素子を備える合成回路１１の一例を示す構成図である。
　図１５に示す合成回路１１では、第１の出力回路１２に対して、直列インダクタ５１、並列インダクタ５２及び直列コンデンサ５３が設けられ、第２の出力回路１３に対して、直列インダクタ５４、並列コンデンサ５５及び直列コンデンサ５６が設けられている。

　第１の出力回路１２の一端は、第１の増幅器９の出力側と接続され、第１の出力回路１２の他端は、出力合成点１４と接続されている。
　第１の出力回路１２は、第１の増幅器９に対する出力負荷を変成する回路である。
　第１の出力回路１２は、第１の信号の周波数ｆが第１の周波数ｆ_１であるとき、９０度よりも短い電気長を有し、第１の信号の周波数ｆが第２の周波数ｆ_２であるとき、９０度の電気長を有する。第１の信号の周波数ｆが第２の周波数ｆ_２であるときに、第１の出力回路１２が有する電気長は、厳密に９０度であるものに限るものではなく、実用上問題のない範囲で、９０度からずれていてもよい。

　第２の出力回路１３の一端は、第２の増幅器１０の出力側と接続され、第２の出力回路１３の他端は、出力合成点１４と接続されている。
　第２の出力回路１３は、第２の増幅器１０に対する出力負荷を変成する回路である。
　第２の出力回路１３は、第２の信号の周波数ｆが第１の周波数ｆ_１であるとき、９０度よりも長い電気長を有し、第２の信号の周波数ｆが第２の周波数ｆ_２であるとき、１８０度の電気長を有する。第２の信号の周波数ｆが第２の周波数ｆ_２であるときに、第２の出力回路１３が有する電気長は、厳密に１８０度であるものに限るものではなく、実用上問題のない範囲で、１８０度からずれていてもよい。

　第１の出力回路１２及び第２の出力回路１３におけるそれぞれの電気長としては、以下のような具体例が想定される。
　第１の信号及び第２の信号におけるそれぞれの周波数ｆが第１の周波数ｆ_１であるときは、第１の出力回路１２が、５２．２度の電気長を有し、第２の出力回路１３が、１０４．４度の電気長を有する。
　また、第１の信号及び第２の信号におけるそれぞれの周波数ｆが第２の周波数ｆ_２であるときは、第１の出力回路１２が、９０度の電気長を有し、第２の出力回路１３が、１８０度の電気長を有する。

　出力合成点１４は、第１の出力回路１２の他端と第２の出力回路１３の他端との接続点である。
　出力整合回路１５は、例えば、集中定数素子を有する回路、分布定数線路を有する回路、集中定数素子と分布定数線路とが組み合わされている回路、インダクタとコンデンサとが組み合わされている整合回路、又は、４分１波長線路によって実現される。
　出力整合回路１５の一端は、出力合成点１４と接続され、出力整合回路１５の他端は、負荷１６の一端と接続されている。
　出力整合回路１５は、出力合成点１４のインピーダンスを負荷１６のインピーダンスと整合する回路である。
　負荷１６は、ドハティ増幅器の外部負荷である。
　負荷１６の一端は、出力整合回路１５の他端と接続され、負荷１６の他端は、接地されている。

　次に、図１に示すドハティ増幅器の動作について説明する。
　最初に、第１の信号及び第２の信号におけるそれぞれの周波数ｆが、第１の周波数ｆ_１であるときの動作について説明する。ここでは、第１の周波数ｆ_１が、基本周波数であるものとする。
　第１の信号の周波数ｆが第１の周波数ｆ_１であるときは、第１の増幅器９のゲート端子９ａをＣ級にバイアスするバイアス電圧がバイアス端子７に与えられることによって、第１の増幅器９が補助増幅器として動作する。
　第２の信号の周波数ｆが第１の周波数ｆ_１であるときは、第２の増幅器１０のゲート端子１０ａをＡＢ級にバイアスするバイアス電圧がバイアス端子８に与えられることによって、第２の増幅器１０が主増幅器として動作する。

　第２の増幅器１０の飽和出力電力Ｐ_Ｓ２は、第１の増幅器９の飽和出力電力Ｐ_Ｓ１よりも大きい。即ち、第２の増幅器１０のサイズが、第１の増幅器９のサイズよりも大きい。
　第１の増幅器９と第２の増幅器１０とのサイズが異なるため、第１の増幅器９が補助増幅器として第１の信号を増幅し、第２の増幅器１０が主増幅器として第２の信号を増幅するとき、第１の増幅器９と第２の増幅器１０とのサイズ比に応じて、第２の増幅器１０の出力反射係数が縮小される。また、第２の増幅器１０の出力反射係数が縮小されることによって、第２の増幅器１０のバックオフ量ＢＦが縮小される。
　合成回路１１は、第１の増幅器９が補助増幅器として第１の信号を増幅し、第２の増幅器１０が主増幅器として第２の信号を増幅するとき、第２の増幅器１０の出力インピーダンスを変成させることによって、第２の増幅器１０の出力反射係数を拡大させる。
　図１に示すドハティ増幅器では、合成回路１１による出力反射係数の拡大量が、第１の増幅器９と第２の増幅器１０とのサイズ比による出力反射係数の縮小量よりも大きくなるように、第１の出力回路１２及び第２の出力回路１３におけるそれぞれの電気長が設計されている。合成回路１１が、第１の出力回路１２及び第２の出力回路１３のほかに、集中定数素子を備えていれば、合成回路１１による出力反射係数の拡大量が、サイズ比による出力反射係数の縮小量よりも大きくなるように、それぞれの電気長と集中定数素子とが設計されている。
　したがって、図１に示すドハティ増幅器では、第１の増幅器９が補助増幅器として第１の信号を増幅し、第２の増幅器１０が主増幅器として第２の信号を増幅するとき、第２の増幅器１０のバックオフ量ＢＦが拡大されているため、バックオフ動作時の効率が向上している。

　図２は、周波数ｆが第１の周波数ｆ_１であり、第１の増幅器９及び第２の増幅器１０におけるそれぞれの出力電力が飽和出力電力であるときのインピーダンスを示す説明図である。
　図２では、第１の増幅器９の出力電力が飽和出力電力Ｐ_Ｓ１であるときの第１の増幅器９の最適負荷インピーダンスが、Ｒｏｐｔ＿１であり、第２の増幅器１０の出力電力が飽和出力電力Ｐ_Ｓ２であるときの第２の増幅器１０の最適負荷インピーダンスが、Ｒｏｐｔ＿２であるとしている。
　第２の増幅器１０の飽和出力電力Ｐ_Ｓ２が、第１の増幅器９の飽和出力電力Ｐ_Ｓ１よりも大きいため、Ｒｏｐｔ＿１がβ×Ｒｏｐｔ＿２であるとすれば、βは１よりも大きな値である。

　このとき、出力合成点１４から負荷１６側を見たインピーダンスＲＬは、以下の式（１）に示すように、第１の増幅器９の最適負荷インピーダンスＲｏｐｔ＿１と、第２の増幅器１０の最適負荷インピーダンスＲｏｐｔ＿２とが並列にされた値になる。

　βは１よりも大きな値であるため、出力合成点１４から負荷１６側を見たインピーダンスＲＬは、以下の式（２）に示すように、最適負荷インピーダンスＲｏｐｔ＿２の０．５倍よりも大きくなる。

　図３は、周波数ｆが第１の周波数ｆ_１であり、第１の増幅器９が停止しているバックオフ時のインピーダンスを示す説明図である。
　図４は、第２の増幅器１０のバックオフ量ＢＦを示す説明図である。
　バックオフ時では、第１の増幅器９が停止しているため、出力合成点１４の出力負荷は、第２の増幅器１０が占有することになる。このため、出力合成点１４から負荷１６側を見たインピーダンスΓ_１（＝ＲＬ）は、Ｒｏｐｔ＿２の０．５倍よりも大きくなる。
　仮に、第１の増幅器９のサイズと第２の増幅器１０のサイズとが等しいとすれば、インピーダンスΓ_１は、Ｒｏｐｔ＿２の０．５倍となる。図１に示すドハティ増幅器では、第２の増幅器１０のサイズが、第１の増幅器９のサイズよりも大きいため、第１の増幅器９のサイズと第２の増幅器１０のサイズとが等しい一般的なドハティ増幅器よりも、インピーダンスΓ_１が縮小される。即ち、バックオフ量ＢＦが縮小される。

　バックオフ時では、第１の増幅器９が停止しているため、第１の増幅器９の出力インピーダンスは、オープンとなる。第１の増幅器９の出力インピーダンスがオープンとなるため、出力合成点１４から第１の増幅器９を見ると、第１の出力回路１２は、仮想的なオープンスタブとして機能する。
　第１の出力回路１２がオープンスタブとして機能するため、出力合成点１４から負荷１６側を見たインピーダンスΓ_１が、インピーダンスΓ_２に変成される。インピーダンスΓ_１が、インピーダンスΓ_２に変成されることによって、図４に示すように、バックオフ量ＢＦが拡大される。インピーダンスΓ_２は、図４に示すように、リアクタンス成分である虚数成分を有している。

　図１に示すドハティ増幅器では、第２の増幅器１０のサイズが、第１の増幅器９のサイズよりも大きい。このため、バックオフ時では、図４に示すように、第１の増幅器９と第２の増幅器１０とのサイズ比に応じて、第２の増幅器１０のバックオフ量ＢＦが縮小される。
　また、図１に示すドハティ増幅器では、第２の出力回路１３によって、インピーダンスΓ_２が、図４に示すように、実軸上のΓ_３に変成される。即ち、第２の出力回路１３によって、インピーダンスΓ_２における虚数成分が低減される。
　図１に示すドハティ増幅器では、合成回路１１によるバックオフ量ＢＦの拡大量が、図４に示すように、第１の増幅器９と第２の増幅器１０とのサイズ比に応じたバックオフ量ＢＦの縮小量よりも大きい。
　インピーダンスΓ_３は、バックオフ量ＢＦが６ｄＢである一般的なドハティ増幅器のインピーダンス２×Ｒｏｕｔ＿２よりも大きい。したがって、図１に示すドハティ増幅器は、一般的なドハティ増幅器よりも大きなバックオフ量ＢＦが得られる。
　また、インピーダンスΓ_３が実軸上に変成されているため、図１に示すドハティ増幅器は、第２の増幅器１０の出力インピーダンスが虚数成分を有することに伴う効率の低下を生じない。

　次に、第１の信号及び第２の信号におけるそれぞれの周波数ｆが、第２の周波数ｆ_２であるときの動作について説明する。ここでは、第２の周波数ｆ_２が、基本周波数の２倍周波数であるものとする。
　第１の信号の周波数ｆが第２の周波数ｆ_２であるときは、第１の増幅器９のゲート端子９ａをＡＢ級にバイアスするバイアス電圧がバイアス端子７に与えられることによって、第１の増幅器９が主増幅器として動作する。
　第２の信号の周波数ｆが第２の周波数ｆ_２であるときは、第２の増幅器１０のゲート端子１０ａをＣ級にバイアスするバイアス電圧がバイアス端子８に与えられることによって、第２の増幅器１０が補助増幅器として動作する。

　第１の増幅器９と第２の増幅器１０とのサイズが異なるため、第１の増幅器９が主増幅器として第１の信号を増幅し、第２の増幅器１０が補助増幅器として第２の信号を増幅するとき、第１の増幅器９と第２の増幅器１０とのサイズ比に応じて、第１の増幅器９の出力反射係数が拡大される。また、第１の増幅器９の出力反射係数が拡大されることによって、第１の増幅器９のバックオフ量ＢＦが拡大される。
　合成回路１１は、第１の増幅器９が主増幅器として第１の信号を増幅し、第２の増幅器１０が補助増幅器として第２の信号を増幅するとき、第１の増幅器９の出力インピーダンスを変成させることによって、第１の増幅器９の出力反射係数を縮小させる。
　図１に示すドハティ増幅器では、合成回路１１による出力反射係数の縮小量が、第１の増幅器９と第２の増幅器１０とのサイズ比による出力反射係数の拡大量よりも小さくなるように、第１の出力回路１２及び第２の出力回路１３におけるそれぞれの電気長が設計されている。合成回路１１が、第１の出力回路１２及び第２の出力回路１３のほかに、集中定数素子を備えていれば、合成回路１１による出力反射係数の縮小量が、サイズ比による出力反射係数の拡大量よりも大きくなるように、それぞれの電気長と集中定数素子とが設計されている。
　したがって、図１に示すドハティ増幅器では、第１の増幅器９が主増幅器として第１の信号を増幅し、第２の増幅器１０が補助増幅器として第２の信号を増幅するとき、第１の増幅器９のバックオフ量ＢＦが拡大されているため、バックオフ動作時の効率が向上している。

　図５は、周波数ｆが第２の周波数ｆ_２であり、第１の増幅器９及び第２の増幅器１０におけるそれぞれの出力電力が飽和出力電力であるときのインピーダンスを示す説明図である。
　図５では、第１の増幅器９の出力電力が飽和出力電力Ｐ_Ｓ１であるときの第１の増幅器９の最適負荷インピーダンスが、Ｒｏｐｔ＿１であり、第２の増幅器１０の出力電力が飽和出力電力Ｐ_Ｓ２であるときの第２の増幅器１０の最適負荷インピーダンスが、Ｒｏｐｔ＿２であるとしている。
　第２の増幅器１０の飽和出力電力Ｐ_Ｓ２が、第１の増幅器９の飽和出力電力Ｐ_Ｓ１よりも大きいため、Ｒｏｐｔ＿２がα×Ｒｏｐｔ＿１であるとすれば、αは１よりも小さな値である。

　このとき、出力合成点１４から負荷１６側を見たインピーダンスＲＬは、以下の式（３）に示すように、第１の増幅器９の最適負荷インピーダンスＲｏｐｔ＿１と、第２の増幅器１０の最適負荷インピーダンスＲｏｐｔ＿２とが並列にされた値になる。

　αは１よりも小さな値であるため、出力合成点１４から負荷１６側を見たインピーダンスＲＬは、以下の式（４）に示すように、最適負荷インピーダンスＲｏｐｔ＿１の０．５倍よりも小さくなる。

　図６は、周波数ｆが第２の周波数ｆ_２であり、第２の増幅器１０が停止しているバックオフ時のインピーダンスを示す説明図である。
　図７は、第１の増幅器９のバックオフ量ＢＦを示す説明図である。
　バックオフ時では、第２の増幅器１０が停止しているため、出力合成点１４の出力負荷は、第１の増幅器９が占有することになる。このため、出力合成点１４から負荷１６側を見たインピーダンスΓ_４（＝ＲＬ）は、Ｒｏｐｔ＿１の０．５倍よりも小さくなる。
　仮に、第１の増幅器９のサイズと第２の増幅器１０のサイズとが等しいとすれば、インピーダンスΓ_４は、Ｒｏｐｔ＿１の０．５倍となる。図１に示すドハティ増幅器では、第２の増幅器１０のサイズが、第１の増幅器９のサイズよりも大きいため、第１の増幅器９のサイズと第２の増幅器１０のサイズとが等しい一般的なドハティ増幅器よりも、インピーダンスΓ_４が拡大される。即ち、バックオフ量ＢＦが拡大される。

　バックオフ時では、第２の増幅器１０が停止しているため、第２の増幅器１０の出力インピーダンスは、オープンとなる。また、第２の出力回路１３の電気長は、１８０度である。このため、インピーダンスΓ_４は、第２の出力回路１３によって変成されない。
　第２の出力回路１３によって、インピーダンスΓ_４が変成されないため、第１の出力回路１２から出力合成点１４側を見たインピーダンスΓ_５は、インピーダンスΓ_４と同じであり、バックオフ量ＢＦが変化していない。
　ここでは、第２の出力回路１３の電気長が１８０度であるため、インピーダンスΓ_４が、第２の出力回路１３によって変成されずに、バックオフ量ＢＦが変化していない。しかし、これは一例に過ぎず、第２の出力回路１３が、例えば、集中定数素子を備えることによって、バックオフ量ＢＦが縮小されるように、インピーダンスΓ_４を変成させてもよい。

　図１に示すドハティ増幅器では、第２の増幅器１０のサイズが、第１の増幅器９のサイズよりも大きい。このため、バックオフ時では、図７に示すように、第１の増幅器９と第２の増幅器１０とのサイズ比に応じて、第１の増幅器９のバックオフ量ＢＦが拡大される。
　また、図１に示すドハティ増幅器では、第１の出力回路１２によって、インピーダンスΓ_５が、図７に示すように、実軸上のΓ_６に変成される。
　図１に示すドハティ増幅器では、合成回路１１によるバックオフ量ＢＦの縮小量が、図７に示すように、第１の増幅器９と第２の増幅器１０とのサイズ比に応じたバックオフ量ＢＦの拡大量よりも小さい。
　インピーダンスΓ_６は、バックオフ量ＢＦが６ｄＢである一般的なドハティ増幅器のインピーダンス２×Ｒｏｕｔ＿２よりも大きい。したがって、図１に示すドハティ増幅器は、一般的なドハティ増幅器よりも大きなバックオフ量ＢＦが得られる。
　また、インピーダンスΓ_６が実軸上に変成されているため、図１に示すドハティ増幅器は、第１の増幅器９の出力インピーダンスが虚数成分を有することに伴う効率の低下を生じない。

　以上の実施の形態１では、第１の信号及び第２の信号におけるそれぞれの周波数が第１の周波数であれば、補助増幅器として第１の信号を増幅し、それぞれの周波数が第２の周波数であれば、主増幅器として第１の信号を増幅する第１の増幅器９と、それぞれの周波数が第１の周波数であれば、主増幅器として第２の信号を増幅し、それぞれの周波数が第２の周波数であれば、補助増幅器として第２の信号を増幅する第２の増幅器１０と、第１の増幅器９による増幅後の第１の信号と第２の増幅器１０による増幅後の第２の信号とを合成する合成回路１１とを備えように、ドハティ増幅器を構成した。また、第２の増幅器１０は、第１の増幅器９よりも飽和出力電力が大きい増幅器であり、合成回路１１は、第１の増幅器９が主増幅器として第１の信号を増幅し、第２の増幅器１０が補助増幅器として第２の信号を増幅するとき、第１の増幅器９の出力インピーダンスにおける虚数成分が低減するように、第１の増幅器９の出力インピーダンスを変成させるものである。したがって、ドハティ増幅器は、信号の周波数が第２の周波数であるときの、バックオフ動作時の効率の低下を抑えることができる。

実施の形態２．
　実施の形態２では、第１の信号及び第２の信号におけるそれぞれの周波数ｆが、第３の周波数ｆ_３であれば、第１の増幅器９が、補助増幅器として第１の信号を増幅し、第２の増幅器１０が、主増幅器として第２の信号を増幅するドハティ増幅器について説明する。

　実施の形態２に係るドハティ増幅器の構成は、実施の形態１に係るドハティ増幅器の構成と同様であり、実施の形態２に係るドハティ増幅器を示す構成図は、図１である。
　ただし、実施の形態２に係るドハティ増幅器では、第１の出力回路１２は、第１の信号の周波数ｆが第１の周波数ｆ_１であるとき、９０度よりも短い電気長を有し、第１の信号の周波数ｆが第２の周波数ｆ_２であるとき、９０度の電気長を有する。また、第１の出力回路１２は、第１の信号の周波数ｆが第３の周波数ｆ_３であるとき、９０度以上の電気長を有する。
　第２の出力回路１３は、第２の信号の周波数ｆが第１の周波数ｆ_１であるとき、９０度よりも長い電気長を有し、第２の信号の周波数ｆが第２の周波数ｆ_２であるとき、１８０度の電気長を有する。また、第２の出力回路１３は、第２の信号の周波数ｆが第３の周波数ｆ_３であるとき、２７０度よりも短い電気長を有する。

　第１の信号及び第２の信号におけるそれぞれの周波数ｆが、第３の周波数ｆ_３であるときの動作について説明する。ここでは、第３の周波数ｆ_３が、基本周波数の３倍周波数であるものとする。
　第１の信号の周波数ｆが第３の周波数ｆ_３であるときは、第１の増幅器９のゲート端子９ａをＣ級にバイアスするバイアス電圧がバイアス端子７に与えられることによって、第１の増幅器９が補助増幅器として動作する。
　第２の信号の周波数ｆが第３の周波数ｆ_３であるときは、第２の増幅器１０のゲート端子１０ａをＡＢ級にバイアスするバイアス電圧がバイアス端子８に与えられることによって、第２の増幅器１０が主増幅器として動作する。

　第２の増幅器１０の飽和出力電力Ｐ_Ｓ２は、第１の増幅器９の飽和出力電力Ｐ_Ｓ１よりも大きい。即ち、第２の増幅器１０のサイズが、第１の増幅器９のサイズよりも大きい。
　第１の増幅器９と第２の増幅器１０とのサイズが異なるため、第１の増幅器９が補助増幅器として第１の信号を増幅し、第２の増幅器１０が主増幅器として第２の信号を増幅するとき、第１の増幅器９と第２の増幅器１０とのサイズ比に応じて、第２の増幅器１０の出力反射係数が縮小される。また、第２の増幅器１０の出力反射係数が縮小されることによって、第２の増幅器１０のバックオフ量ＢＦが縮小される。
　合成回路１１は、第１の増幅器９が補助増幅器として第１の信号を増幅し、第２の増幅器１０が主増幅器として第２の信号を増幅するとき、第２の増幅器１０の出力インピーダンスを変成させることによって、第２の増幅器１０の出力反射係数を拡大させる。
　実施の形態２に係るドハティ増幅器では、合成回路１１による出力反射係数の拡大量が、第１の増幅器９と第２の増幅器１０とのサイズ比による出力反射係数の縮小量よりも大きくなるように、第１の出力回路１２及び第２の出力回路１３におけるそれぞれの電気長が設計されている。合成回路１１が、第１の出力回路１２及び第２の出力回路１３のほかに、集中定数素子を備えていれば、合成回路１１による出力反射係数の拡大量が、サイズ比による出力反射係数の縮小量よりも大きくなるように、それぞれの電気長と集中定数素子とが設計されている。
　したがって、実施の形態２に係るドハティ増幅器では、第１の増幅器９が補助増幅器として第１の信号を増幅し、第２の増幅器１０が主増幅器として第２の信号を増幅するとき、第２の増幅器１０のバックオフ量ＢＦが拡大されているため、バックオフ動作時の効率が向上している。

　周波数ｆが第３の周波数ｆ_３であり、第１の増幅器９及び第２の増幅器１０におけるそれぞれの出力電力が飽和出力電力であるときのインピーダンスは、周波数ｆが第１の周波数ｆ_１であるときのインピーダンスと同様に、図２である。
　図８は、周波数ｆが第３の周波数ｆ_３であり、第１の増幅器９が停止しているバックオフ時のインピーダンスを示す説明図である。
　図９は、第２の増幅器１０のバックオフ量ＢＦを示す説明図である。
　バックオフ時では、第１の増幅器９が停止しているため、出力合成点１４の出力負荷は、第２の増幅器１０が占有することになる。このため、出力合成点１４から負荷１６側を見たインピーダンスΓ_７（＝ＲＬ）は、Ｒｏｐｔ＿２の０．５倍よりも大きくなる。
　仮に、第１の増幅器９のサイズと第２の増幅器１０のサイズとが等しいとすれば、インピーダンスΓ_７は、Ｒｏｐｔ＿２の０．５倍となる。実施の形態２に係るドハティ増幅器では、第２の増幅器１０のサイズが、第１の増幅器９のサイズよりも大きいため、第１の増幅器９のサイズと第２の増幅器１０のサイズとが等しい一般的なドハティ増幅器よりも、インピーダンスΓ_７が縮小される。即ち、バックオフ量ＢＦが縮小される。

　バックオフ時では、第１の増幅器９が停止しているため、第１の増幅器９の出力インピーダンスは、オープンとなる。第１の増幅器９の出力インピーダンスがオープンとなるため、出力合成点１４から第１の増幅器９を見ると、第１の出力回路１２は、仮想的なオープンスタブとして機能する。
　第１の出力回路１２がオープンスタブとして機能するため、出力合成点１４から負荷１６側を見たインピーダンスΓ_７が、インピーダンスΓ_８に変成される。インピーダンスΓ_７が、インピーダンスΓ_８に変成されることによって、図９に示すように、バックオフ量ＢＦが拡大される。インピーダンスΓ_８は、図９に示すように、リアクタンス成分である虚数成分を有している。

　実施の形態２に係るドハティ増幅器では、第２の増幅器１０のサイズが、第１の増幅器９のサイズよりも大きい。このため、バックオフ時では、第１の増幅器９と第２の増幅器１０とのサイズ比に応じて、第２の増幅器１０のバックオフ量ＢＦが縮小される。
　また、実施の形態２に係るドハティ増幅器では、第２の出力回路１３によって、インピーダンスΓ_８が、図９に示すように、実軸上のΓ_９に変成される。即ち、第２の出力回路１３によって、インピーダンスΓ_８における虚数成分が低減される。
　実施の形態２に係るドハティ増幅器では、合成回路１１によるバックオフ量ＢＦの拡大量が、図９に示すように、第１の増幅器９と第２の増幅器１０とのサイズ比に応じたバックオフ量ＢＦの縮小量よりも大きい。
　インピーダンスΓ_９は、バックオフ量ＢＦが６ｄＢである一般的なドハティ増幅器のインピーダンス２×Ｒｏｕｔ＿２よりも大きい。したがって、実施の形態２に係るドハティ増幅器は、一般的なドハティ増幅器よりも大きなバックオフ量ＢＦが得られる。
　また、インピーダンスΓ_９が実軸上に変成されているため、実施の形態２に係るドハティ増幅器は、第２の増幅器１０の出力インピーダンスが虚数成分を有することに伴う効率の低下を生じない。

　図１０は、ドハティ増幅器の出力電力に対応する電力効率のシミュレーション結果を示す説明図である。
　図１０において、横軸は、実施の形態２に係るドハティ増幅器の出力電力（ｄＢｍ）、縦軸は、実施の形態２に係るドハティ増幅器の電力効率（％）を示している。
　図１１は、第１の信号及び第２の信号におけるそれぞれの周波数ｆに対応するバックオフ効率のシミュレーション結果を示す説明図である。
　図１１において、横軸は、第１の信号及び第２の信号におけるそれぞれの周波数ｆ、縦軸は、実施の形態２に係るドハティ増幅器のバックオフ効率（％）を示している。
　実施の形態２に係るドハティ増幅器は、図１０に示すように、６ｄＢよりも大きなバックオフ量が得られる。
　実施の形態２に係るドハティ増幅器は、図１１に示すように、周波数ｆが、基本周波数である第１の周波数ｆ_１のときだけでなく、周波数ｆが、２倍周波数である第２の周波数ｆ_２及び３倍周波数である第３の周波数ｆ_３のときも、高いバックオフ効率が得られる。

　以上の実施の形態２では、第１の信号及び第２の信号におけるそれぞれの周波数が第３の周波数であれば、第１の増幅器９が、補助増幅器として第１の信号を増幅し、第２の増幅器１０が、主増幅器として第２の信号を増幅するように、ドハティ増幅器を構成した。また、合成回路１１は、それぞれの周波数が第３の周波数であり、第１の増幅器９が補助増幅器として第１の信号を増幅し、第２の増幅器１０が主増幅器として第２の信号を増幅するとき、第２の増幅器１０の出力インピーダンスにおける虚数成分が低減するように、第２の増幅器１０の出力インピーダンスを変成させる。したがって、ドハティ増幅器は、信号の周波数が第３の周波数であるときの、バックオフ動作時の効率の低下を抑えることができる。

実施の形態３．
　実施の形態３では、第１の増幅器３３に与えられる第１の信号の信号源と、第２の増幅器３４に与えられる第２の信号の信号源とが、別々の信号源であるドハティ増幅器について説明する。

　図１２は、実施の形態３に係るドハティ増幅器を示す構成図である。図１２において、図１と同一符号は同一又は相当部分を示すので説明を省略する。
　入力端子３１には、ドハティ増幅器の外部に設けられている第１の信号源（図示せず）から第１の信号が与えられる。
　入力端子３２には、ドハティ増幅器の外部に設けられている第２の信号源（図示せず）から第２の信号が与えられる。第１の信号源と第２の信号源とは、別々の信号源である。

　第１の増幅器３３は、例えば、ＦＥＴ、ＨＢＴ、又は、ＨＥＭＴによって実現される。
　第１の増幅器３３のゲート端子３３ａには、Ｂ級にバイアスするバイアス電圧が印加される。即ち、第１の増幅器９のゲート端子３３ａには、第１の増幅器３３のスレッシュホルド電圧とほぼ同じ大きさのバイアス電圧が印加される。
　第１の増幅器３３は、第１の信号の周波数ｆが、第１の周波数ｆ_１であって、第１の信号の電力が、第２の信号の電力よりも小さいときに、補助増幅器として第１の信号を増幅する。
　第１の増幅器３３は、第１の信号の周波数ｆが、第２の周波数ｆ_２であって、第１の信号の電力が、第２の信号の電力よりも大きいときに、主増幅器として第１の信号を増幅する。
　第１の増幅器３３の出力等価回路は、図１に示す第１の増幅器９と同様に、出力等価回路２１である。

　第２の増幅器３４は、例えば、ＦＥＴ、ＨＢＴ、又は、ＨＥＭＴによって実現される。
　第２の増幅器３４のゲート端子３４ａには、Ｂ級にバイアスするバイアス電圧が印加される。即ち、第２の増幅器３４のゲート端子３４ａには、第２の増幅器３４のスレッシュホルド電圧とほぼ同じ大きさのバイアス電圧が印加される。
　第２の増幅器３４は、第２の信号の周波数ｆが、第１の周波数ｆ_１であって、第２の信号の電力が、第１の信号の電力よりも大きいときに、主増幅器として第２の信号を増幅する。
　第２の増幅器３４は、第２の信号の周波数ｆが、第２の周波数ｆ_２であって、第２の信号の電力が、第１の信号の電力よりも小さいときに、補助増幅器として第２の信号を増幅する。
　第２の増幅器３４の出力等価回路は、図１に示す第２の増幅器１０と同様に、出力等価回路２４である。

　次に、図１２に示すドハティ増幅器の動作について説明する。
　図１２に示すドハティ増幅器では、第１の信号源から、第１の周波数ｆ_１の第１の信号が入力端子３１に与えられるときは、第２の信号源から、第１の周波数ｆ_１の第２の信号が入力端子３２に与えられる。このとき、第１の信号の電力は、第２の信号の電力よりも小さい。
　また、第１の信号源から、第２の周波数ｆ_２の第１の信号が入力端子３１に与えられるときは、第２の信号源から、第２の周波数ｆ_２の第２の信号が入力端子３２に与えられる。このとき、第１の信号の電力は、第２の信号の電力よりも大きい。

　したがって、第１の周波数ｆ_１の第１の信号が入力端子３１に与えられるときは、第１の増幅器３３は、補助増幅器として第１の信号を増幅する。第２の周波数ｆ_２の第１の信号が入力端子３１に与えられるときは、第１の増幅器３３は、主増幅器として第１の信号を増幅する。
　第１の周波数ｆ_１の第２の信号が入力端子３２に与えられるときは、第２の増幅器３４は、主増幅器として第２の信号を増幅する。第２の周波数ｆ_２の第２の信号が入力端子３２に与えられるときは、第２の増幅器３４は、補助増幅器として第２の信号を増幅する。

　以上より、第１の増幅器３３に与えられる第１の信号の信号源と、第２の増幅器３４に与えられる第２の信号の信号源とが、別々の信号源であっても、第１の増幅器３３は、図１に示す第１の増幅器９と同様に動作し、第２の増幅器３４は、図１に示す第２の増幅器１０と同様に動作する。
　図１２に示す合成回路１１は、図１に示す合成回路１１と同様に動作する。

　したがって、図１２に示すドハティ増幅器は、図１に示すドハティ増幅器と同様に、信号の周波数が第２の周波数であるときの、バックオフ動作時の効率の低下を抑えることができる。
　また、信号の周波数が第３の周波数であるときの、バックオフ動作時の効率の低下を抑えることができる。

実施の形態４．
　実施の形態４では、第１の信号及び第２の信号におけるそれぞれの周波数ｆで、電気長が１８０度の整数倍である伝送線路４１が接続されているドハティ増幅器について説明する。

　図１３は、実施の形態４に係るドハティ増幅器を示す構成図である。図１３において、図１と同一符号は同一又は相当部分を示すので説明を省略する。
　伝送線路４１の一端は、第１の増幅器の出力側と接続されている。
　伝送線路４１の他端は、合成回路１１における第１の出力回路１２の一端と接続されている。
　伝送線路４１の電気長は、第１の信号及び第２の信号におけるそれぞれの周波数ｆで、１８０度の整数倍である。
　図１３に示すドハティ増幅器では、伝送線路４１が、図１に示すドハティ増幅器に適用されている。しかし、これは一例に過ぎず、伝送線路４１が、図１２に示すドハティ増幅器に適用されていてもよい。

　電気長が１８０度の整数倍である伝送線路４１の一端のインピーダンスと、伝送線路４１の他端のインピーダンスとは、同じインピーダンスである。
　したがって、第１の増幅器９の出力側と合成回路１１との間に、伝送線路４１が接続されていても、図１に示すドハティ増幅器と同様に動作する。

　図１３に示すドハティ増幅器では、伝送線路４１が、第１の増幅器９の出力側と合成回路１１との間に接続されている。しかし、これは一例に過ぎず、図１４に示すように、第１の信号及び第２の信号におけるそれぞれの周波数ｆで、電気長が１８０度の整数倍である伝送線路４２が、第２の増幅器１０の出力側と合成回路１１との間に接続されていてもよい。
　図１４は、実施の形態４に係る他のドハティ増幅器を示す構成図である。
　図１４に示すドハティ増幅器では、伝送線路４２が、図１に示すドハティ増幅器に適用されている。しかし、これは一例に過ぎず、伝送線路４２が、図１２に示すドハティ増幅器に適用されていてもよい。

　なお、本開示は、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。

　本開示は、ドハティ増幅器に適している。

　１　入力端子、２　入力整合回路、３　分配器、４　位相補正回路、５　入力整合回路、６　入力整合回路、７　バイアス端子、８　バイアス端子、９　第１の増幅器、９ａ　ゲート端子、１０　第２の増幅器、１０ａ　ゲート端子、１１　合成回路、１２　第１の出力回路、１３　第２の出力回路、１４　出力合成点、１５　出力整合回路、１６　負荷、２１　出力等価回路、２２　電流源、２３　コンデンサ、２４　出力等価回路、２５　電流源、２６　コンデンサ、３１，３２　入力端子、３３　第１の増幅器、３３ａ　ゲート端子、３４　第２の増幅器、３４ａ　ゲート端子、４１，４２　伝送線路、５１　直列インダクタ、５２　並列インダクタ、５３　直列コンデンサ、５４　直列インダクタ、５５　並列インダクタ、５６　直列コンデンサ。

Claims

　第１の信号及び第２の信号におけるそれぞれの周波数が第１の周波数であれば、補助増幅器として前記第１の信号を増幅し、それぞれの周波数が第２の周波数であれば、主増幅器として前記第１の信号を増幅する第１の増幅器と、
　それぞれの周波数が前記第１の周波数であれば、主増幅器として前記第２の信号を増幅し、それぞれの周波数が前記第２の周波数であれば、補助増幅器として前記第２の信号を増幅する第２の増幅器と、
　前記第１の増幅器による増幅後の第１の信号と前記第２の増幅器による増幅後の第２の信号とを合成する合成回路とを備え、
　前記第２の増幅器は、前記第１の増幅器よりも飽和出力電力が大きい増幅器であり、
　前記合成回路は、前記第１の増幅器が主増幅器として第１の信号を増幅し、前記第２の増幅器が補助増幅器として第２の信号を増幅するとき、前記第１の増幅器の出力インピーダンスにおける虚数成分が低減するように、前記第１の増幅器の出力インピーダンスを変成させることを特徴とするドハティ増幅器。
　前記合成回路は、
　前記第１の増幅器が主増幅器として第１の信号を増幅し、前記第２の増幅器が補助増幅器として第２の信号を増幅するとき、前記第１の増幅器の出力インピーダンスを変成させることによって、前記第１の増幅器の出力反射係数を縮小させ、
　前記出力反射係数の縮小量が、前記第１の増幅器の飽和出力電力と前記第２の増幅器の飽和出力電力との差分に伴う、前記第１の増幅器の出力反射係数の拡大量よりも小さいことを特徴とする請求項１記載のドハティ増幅器。
　前記合成回路は、
　前記第１の増幅器が補助増幅器として第１の信号を増幅し、前記第２の増幅器が主増幅器として第２の信号を増幅するとき、前記第２の増幅器の出力インピーダンスにおける虚数成分が低減するように、前記第２の増幅器の出力インピーダンスを変成させることを特徴とする請求項１記載のドハティ増幅器。
　前記合成回路は、
　前記第１の増幅器が補助増幅器として第１の信号を増幅し、前記第２の増幅器が主増幅器として第２の信号を増幅するとき、前記第２の増幅器の出力インピーダンスを変成させることによって、前記第２の増幅器の出力反射係数を拡大させ、
　前記出力反射係数の拡大量が、前記第１の増幅器の飽和出力電力と前記第２の増幅器の飽和出力電力との差分に伴う、前記第２の増幅器の出力反射係数の縮小量よりも大きいことを特徴とする請求項３記載のドハティ増幅器。
　前記合成回路は、
　前記第１の増幅器の出力側と一端が接続されている第１の出力回路と、
　前記第２の増幅器の出力側と一端が接続され、前記第１の出力回路の他端と他端が接続されている第２の出力回路とを備え、
　前記第１の出力回路は、それぞれの周波数が前記第１の周波数であるとき、９０度よりも短い電気長を有し、それぞれの周波数が前記第２の周波数であるとき、９０度の電気長を有し、
　前記第２の出力回路は、それぞれの周波数が前記第１の周波数であるとき、９０度よりも長い電気長を有し、それぞれの周波数が前記第２の周波数であるとき、１８０度の電気長を有することを特徴とする請求項３記載のドハティ増幅器。
　それぞれの周波数が第３の周波数であれば、前記第１の増幅器が補助増幅器として第１の信号を増幅し、前記第２の増幅器が主増幅器として第２の信号を増幅し、
　前記合成回路は、それぞれの周波数が前記第３の周波数であり、前記第１の増幅器が補助増幅器として第１の信号を増幅し、前記第２の増幅器が主増幅器として第２の信号を増幅するとき、前記第２の増幅器の出力インピーダンスにおける虚数成分が低減するように、前記第２の増幅器の出力インピーダンスを変成させることを特徴とする請求項３記載のドハティ増幅器。
　前記合成回路は、それぞれの周波数が前記第３の周波数であり、前記第１の増幅器が補助増幅器として第１の信号を増幅し、前記第２の増幅器が主増幅器として第２の信号を増幅するとき、前記第２の増幅器の出力インピーダンスを変成させることによって、前記第２の増幅器の出力反射係数を拡大させ、
　前記出力反射係数の拡大量が、前記第１の増幅器の飽和出力電力と前記第２の増幅器の飽和出力電力との差分に伴う、前記第１の増幅器の出力反射係数の縮小量よりも大きいことを特徴とする請求項６記載のドハティ増幅器。
　前記合成回路は、
　前記第１の増幅器の出力側と一端が接続されている第１の出力回路と、
　前記第２の増幅器の出力側と一端が接続され、前記第１の出力回路の他端と他端が接続されている第２の出力回路とを備え、
　前記第１の出力回路は、それぞれの周波数が前記第１の周波数であるとき、９０度よりも短い電気長を有し、それぞれの周波数が前記第２の周波数であるとき、９０度の電気長を有し、それぞれの周波数が前記第３の周波数であるとき、９０度以上の電気長を有し、
　前記第２の出力回路は、それぞれの周波数が前記第１の周波数であるとき、９０度よりも長い電気長を有し、それぞれの周波数が前記第２の周波数であるとき、１８０度の電気長を有し、それぞれの周波数が前記第３の周波数であるとき、２７０度よりも短い電気長を有することを特徴とする請求項６記載のドハティ増幅器。
　前記第１の増幅器は、それぞれの周波数が前記第１の周波数であるとき、スレッシュホルド電圧よりも低いバイアス電圧が印加されると、補助増幅器として第１の信号を増幅し、それぞれの周波数が前記第２の周波数であるとき、スレッシュホルド電圧以上のバイアス電圧が印加されると、主増幅器として第１の信号を増幅し、
　前記第２の増幅器は、それぞれの周波数が前記第１の周波数であるとき、スレッシュホルド電圧以上のバイアス電圧が印加されると、主増幅器として第２の信号を増幅し、それぞれの周波数が前記第２の周波数であるとき、スレッシュホルド電圧よりも低いバイアス電圧が印加されると、補助増幅器として第２の信号を増幅することを特徴とする請求項１記載のドハティ増幅器。
　前記第１の増幅器は、それぞれの周波数が前記第１の周波数であって、第１の信号の電力が、第２の信号の電力よりも小さいときに、補助増幅器として第１の信号を増幅し、それぞれの周波数が前記第２の周波数であって、第１の信号の電力が、第２の信号の電力よりも大きいときに、主増幅器として第１の信号を増幅し、
　前記第２の増幅器は、それぞれの周波数が前記第１の周波数であって、第２の信号の電力が、第１の信号の電力よりも大きいときに、主増幅器として第２の信号を増幅し、それぞれの周波数が前記第２の周波数であって、第２の信号の電力が、第１の信号の電力よりも小さいときに、補助増幅器として第２の信号を増幅することを特徴とする請求項１記載のドハティ増幅器。
　前記第１の増幅器の出力側と前記合成回路との間、又は、前記第２の増幅器の出力側と前記合成回路との間に接続され、第１の信号及び第２の信号におけるそれぞれの周波数で、電気長が１８０度の整数倍である伝送線路を備えたことを特徴とする請求項１記載のドハティ増幅器。