JP7003329B2 - ドハティ増幅器 - Google Patents

Description

本発明は、ドハティ増幅器に関する。

近年、通信量の増加により、通信用の変調信号におけるＰＡＰＲ（Ｐｅａｋ ｔｏ Ａｖｅｒａｇｅ Ｐｏｗｅｒ Ｒａｔｉｏ）が拡大している。ＰＡＰＲの拡大に対応する観点から、通信装置用の増幅器において、飽和出力電力よりも低い出力電力による動作状態（以下「バックオフ動作状態」という。）における効率の向上が求められている。

通常の増幅器において、バックオフ動作状態における効率は、飽和出力電力による動作状態（以下「飽和動作状態」という。）における効率よりも低い。より具体的には、出力電力が低下するにつれて次第に効率が低下する。これに対して、ドハティ増幅器を用いることにより、バックオフ動作状態における効率の向上を図ることができる。

すなわち、ドハティ増幅器は、主増幅器、いわゆる「キャリア増幅器」を有している。また、ドハティ増幅器は、補助増幅器、いわゆる「ピーク増幅器」を有している。ドハティ増幅器に要求される出力電力（以下「要求出力電力」という。）が所定値以上であるときは、キャリア増幅器がオン状態に設定されるとともに、ピーク増幅器がオン状態に設定される。他方、要求出力電力が所定値未満であるときは、キャリア増幅器がオン状態に設定されるとともに、ピーク増幅器がオフ状態に設定される。

これにより、かかる所定値に対応する出力電力によるバックオフ動作状態にて、飽和動作状態における効率と同等の効率が実現される。より具体的には、飽和出力電力よりも６デシベル（以下「ｄＢ」と記載する。）程度低い出力電力によるバックオフ動作状態にて、飽和動作状態における効率と同等の効率が実現される。この結果、６ｄＢ程度のＰＡＰＲに対応することができる。

以下、飽和出力電力とバックオフ動作状態にて飽和動作状態における効率と同等の効率が実現される出力電力との差分値を「バックオフ量」という。すなわち、ドハティ増幅器は、バックオフ量に応じたＰＡＰＲに対応可能なものである。そこで、特許文献１には、ドハティ増幅器のバックオフ量を６ｄＢよりも大きくする技術が開示されている。

すなわち、キャリア増幅器（３）と出力合成点（１３）間に位相線路（２１）が設けられている（特許文献１の図１等参照。）。また、ピーク増幅器（７）と出力合成点（１３）間に位相線路（２３）が設けられている（特許文献１の図１等参照。）。ここで、位相線路（２１）の電気長（θ_１）は、所定の数式に基づく値に設定されている（特許文献１の式（１）参照。）。また、位相線路（２３）の電気長（θ_２）は、他の所定の数式に基づく値に設定されている（特許文献１の式（２）参照。）。これにより、６ｄＢよりも大きいバックオフ量が実現される（特許文献１の図４等参照。）。

国際公開第２００７／０１５４６２号

図１～図７を参照して後述するように、従来のドハティ増幅器においては、特に補助増幅器がオフ状態に設定されているとき、主増幅器に対する出力側のインピーダンスが周波数に応じて大きく変動する。かかるインピーダンスの変動により、動作可能な周波数帯域（以下「動作周波数帯域」という。）が狭いという問題があった。

本発明は、上記のような課題を解決するためになされたものであり、ドハティ増幅器において、バックオフ量の拡大と動作周波数帯域の拡大（以下「広帯域化」という。）との両立を図ることを目的とする。

本発明のドハティ増幅器は、主増幅器と、補助増幅器と、を含む増幅器と、前記主増幅器と前記増幅器による出力合成部との間に設けられており、かつ、第１伝送線路及び第２伝送線路により構成されている第１出力回路と、前記補助増幅器と前記出力合成部との間に設けられており、かつ、第３伝送線路により構成されている第２出力回路と、を含むバックオフ量拡大用の出力回路と、前記第１出力回路に対して電気的に並列に設けられており、かつ、前記出力回路におけるインピーダンスの周波数特性を補償する広帯域化用の周波数特性補償回路と、を備え、前記第２伝送線路及び前記第３伝送線路により合成回路が構成されており、前記第１伝送線路の電気長が９０度に設定されており、かつ、前記合成回路の電気長が９０度に設定されていることにより、前記出力回路の電気長が１８０度に設定されている。

本発明によれば、上記のように構成したので、バックオフ量の拡大と広帯域化との両立を図ることができる。

実施の形態１に係るドハティ増幅器の要部を示す回路図である。 比較用のドハティ増幅器の要部を示す回路図である。 実施の形態１に係るドハティ増幅器における補助増幅器がオフ状態に設定されているときのインピーダンスを示す説明図である。 比較用のドハティ増幅器における補助増幅器がオフ状態に設定されているときのインピーダンスを示す説明図である。 実施の形態１に係るドハティ増幅器における補助増幅器がオフ状態に設定されているときのインピーダンス変換を示す説明図である。 比較用のドハティ増幅器における補助増幅器がオフ状態に設定されているときのインピーダンス変換を示す説明図である。 周波数に対する反射量を示す特性図である。 実施の形態１に係るドハティ増幅器における補助増幅器がオン状態に設定されているときのインピーダンスを示す説明図である。 実施の形態２に係るドハティ増幅器の要部を示す回路図である。 実施の形態３に係るドハティ増幅器の要部を示す回路図である。 実施の形態４に係るドハティ増幅器の要部を示す回路図である。 実施の形態５に係るドハティ増幅器の要部を示す回路図である。

以下、この発明をより詳細に説明するために、この発明を実施するための形態について、添付の図面に従って説明する。

実施の形態１．
図１は、実施の形態１に係るドハティ増幅器の要部を示す回路図である。図１を参照して、実施の形態１に係るドハティ増幅器について説明する。

以下、特に断りのない限り、電気長の値は、所定の周波数（以下「基準周波数」という。）ｆ＿ｒｅｆにおける値であるものとする。基準周波数ｆ＿ｒｅｆは、例えば、使用される周波数帯域（以下「使用周波数帯域」という。）における中心周波数ｆ＿ｃｅｎｔｅｒと同等の値に設定されている。

図中、１は入力端子である。入力端子１は、信号源（不図示）と電気的に接続されている。入力端子１は、ドハティ増幅器１００に対する信号の入力を受け付けるものである。入力端子１と分配器３間に入力整合回路２が設けられている（図中「ＩＭＮ」）。入力整合回路２は、入力端子１と分配器３間のインピーダンス整合をとる回路である。入力整合回路２は、例えば、集中定数回路、分布定数回路、集中定数及び分布定数による複合回路、ＬＣ型整合回路、又は１個以上のλ／４線路を用いた回路により構成されている。

分配器３は、入力整合回路２による出力信号を２本の経路Ｐ１，Ｐ２に分配するものである。分配器３は、当該分配された信号を出力するものである。２本の経路Ｐ１，Ｐ２のうちの一方の経路（以下「第１経路」ということがある。）Ｐ１は、主増幅器８を含む経路である。２本の経路Ｐ１，Ｐ２のうちの他方の経路（以下「第２経路」ということがある。）Ｐ２は、補助増幅器９を含む経路である。

分配器３は、例えば、ウィルキンソン分配器又はハイブリッド回路により構成されている。ハイブリッド回路における個々の回路は、例えば、集中定数回路、分布定数回路、集中定数及び分布定数による複合回路、ＬＣ型整合回路、又は１個以上のλ／４線路を用いた回路により構成されている。

分配器３と主増幅器８間に入力整合回路（以下「第１入力整合回路」という。）４が設けられている。第１入力整合回路４は、主増幅器８に対する入力整合をとる回路である。第１入力整合回路４は、例えば、集中定数回路、分布定数回路、集中定数及び分布定数による複合回路、ＬＣ型整合回路、又は１個以上のλ／４線路を用いた回路により構成されている。

分配器３と補助増幅器９間に位相補正回路５が設けられている。位相補正回路５は、第２経路Ｐ２の電気長を第１経路Ｐ１の電気長と同等にする回路である。位相補正回路５は、例えば、伝送線路６により構成されている。伝送線路６は、経路Ｐ１，Ｐ２間の電気長の差分値と同等の電気長を有している。

分配器３と補助増幅器９間に入力整合回路（以下「第２入力整合回路」という。）７が設けられている。より具体的には、位相補正回路５と補助増幅器９間に第２入力整合回路７が設けられている。第２入力整合回路７は、補助増幅器９に対する入力整合をとる回路である。第２入力整合回路７は、例えは、集中定数回路、分布定数回路、集中定数及び分布定数による複合回路、ＬＣ型整合回路、又は１個以上のλ／４線路を用いた回路により構成されている。

主増幅器８は、第１入力整合回路４による出力信号を増幅するものである。主増幅器８は、当該増幅された信号を出力するものである。主増幅器８は、トランジスタにより構成されている。具体的には、例えば、主増幅器８は、ＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）、ＨＢＴ（Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）又はＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）により構成されている。主増幅器８のゲートバイアスは、いわゆる「Ａ級」に対応する値、いわゆる「Ｂ級」に対応する値、又はＡ級とＢ級間の値に設定されている。

補助増幅器９は、第２入力整合回路７による出力信号を増幅するものである。補助増幅器９は、当該増幅された信号を出力するものである。補助増幅器９は、トランジスタにより構成されている。具体的には、例えば、補助増幅器９は、ＦＥＴ、ＨＢＴ又はＨＥＭＴにより構成されている。補助増幅器９のゲートバイアスは、いわゆる「Ｃ級」に対応する値に設定されている。

以下、主増幅器８及び補助増幅器９を総称して単に「増幅器」ということがある。増幅器８，９は、バイアス量に対する出力の電気的特性（例えば出力抵抗及び出力振幅）が互いに同等なものである。したがって、仮に増幅器８，９のバイアス量が互いに同等の値に設定されている場合、主増幅器８による出力の電気的特性が補助増幅器９による出力の電気的特性と同等となる。また、この場合、主増幅器８の飽和出力電力が補助増幅器９の飽和出力電力と同等となる。

図中、１８は、増幅器８，９による出力が合成される部位（以下「出力合成部」という。）を示している。主増幅器８と出力合成部１８間に第１出力回路１０が設けられている。第１出力回路１０は、例えば、２本の伝送線路１１，１２により構成されている。２本の伝送線路１１，１２のうちの一方の伝送線路（以下「第１伝送線路」という。）１１は、９０度又は略９０度の電気長を有している。２本の伝送線路１１，１２のうちの他方の伝送線路（以下「第２伝送線路」という。）１２は、９０度未満の電気長を有している。

また、補助増幅器９と出力合成部１８間に第２出力回路１３が設けられている。第２出力回路１３は、例えば、伝送線路（以下「第３伝送線線路」という。）１４により構成されている。第３伝送線路１４は、９０度未満の電気長を有している。以下、第１出力回路１０及び第２出力回路１３を総称して単に「出力回路」ということがある。

ここで、第１出力回路１０の電気長（以下「第１電気長」という。）θ１、すなわち第１伝送線路１１及び第２伝送線路１２の合計電気長は、以下の式（１）に基づく値に設定されている。また、第１出力回路１０の特性インピーダンスは、主増幅器８の飽和動作状態における最適負荷インピーダンスＲｏｐｔ１と同等の値に設定されている。

また、第２出力回路１３の電気長（以下「第２電気長」という。）θ２、すなわち第３伝送線路１４の電気長は、以下の式（２）に基づく値に設定されている。また、第２出力回路１３の特性インピーダンスは、補助増幅器９の飽和動作状態における最適負荷インピーダンスＲｏｐｔ２と同等の値に設定されている。ここで、Ｒｏｐｔ２は、Ｒｏｐｔ１と同等の値に設定されている。例えば、Ｒｏｐｔ１＝Ｒｏｐｔであり、かつ、Ｒｏｐｔ２＝Ｒｏｐｔである。

上記式（１）及び上記式（２）におけるγは、ドハティ増幅器１００に要求されるバックオフ量（以下「要求バックオフ量」という。）ＯＢＯに対応する値である。より具体的には、γは、以下の式（３）に基づく値である。

すなわち、第２伝送線路１２及び第３伝送線路１４の合計電気長は、９０度又は略９０度に設定されている。したがって、第１伝送線路１１、第２伝送線路１２及び第３伝送線路１４の合計電気長は、１８０度又は略１８０度に設定されている。換言すれば、第１出力回路１０及び第２出力回路１３の合計電気長は、１８０度又は略１８０度に設定されている。

なお、主増幅器８の寄生成分は、インダクタ（不図示）により補償される。または、主増幅器８の寄生成分は、回路上、第１出力回路１０に取り込まれる。このため、電気長の観点においては、第１出力回路１０が主増幅器８の出力部と直結されている。また、補助増幅器９の寄生成分は、他のインダクタ（不図示）により補償される。または、補助増幅器９の寄生成分は、回路上、第２出力回路１３に取り込まれる。このため、電気長の観点においては、第２出力回路１３が補助増幅器９の出力部と直結されている。

以下、周波数に対するインピーダンスを示す特性を「周波数特性」という。ドハティ増幅器１００は、周波数特性補償回路１５を有している。周波数特性補償回路１５は、特に補助増幅器９がオフ状態に設定されているとき、出力回路１０，１３における周波数特性を補償する回路である。周波数特性補償回路１５による周波数特性の補償については、図１～図７を参照して後述する。

周波数特性補償回路１５は、第１出力回路１０に対して電気的に並列に設けられている。周波数特性補償回路１５は、例えば、１８０度又は略１８０度の電気長を有するオープンスタブ１６により構成されている。図中、１７は、第１伝送線路１１、第２伝送線路１２及びオープンスタブ１６が接続されている部位（以下「接続部」という。）を示している。

経路Ｐ１，Ｐ２のうちの増幅器８，９に対する出力側の部位（以下「部分経路」という。）Ｐ３においては、いわゆる「アイソレーション」がなされていない。図１に示す如く、部分経路Ｐ３は、経路Ｐ１，Ｐ２のうちの第１出力回路１０、第２出力回路１３及び出力合成部１８を含む部位である。

出力合成部１８と出力端子２０間に出力整合回路１９が設けられている（図中「ＯＭＮ」）。出力整合回路１９は、出力合成部１８と出力端子２０間のインピーダンス整合をとる回路である。出力整合回路１９は、例えば、集中定数回路、分布定数回路、集中定数及び分布定数による複合回路、ＬＣ型整合回路、又は１個以上のλ／４線路を用いた回路により構成されている。出力端子２０は、負荷２１と電気的に接続されている。

入力端子１、入力整合回路２、分配器３、第１入力整合回路４、位相補正回路５、第２入力整合回路７、主増幅器８、補助増幅器９、第１出力回路１０、第２出力回路１３、周波数特性補償回路１５、出力整合回路１９及び出力端子２０により、ドハティ増幅器１００の要部が構成されている。

次に、図１～図７を参照して、ドハティ増幅器１００の動作について、補助増幅器９がオフ状態に設定されているときのインピーダンス変換を中心に説明する。併せて、ドハティ増幅器１００の効果について説明する。なお、Ｒｏｐｔ１＝Ｒｏｐｔであり、かつ、Ｒｏｐｔ２＝Ｒｏｐｔであるものとする。

図２は、ドハティ増幅器１００に対する比較用のドハティ増幅器１００’を示している。図２に示す如く、ドハティ増幅器１００’は、周波数特性補償回路１５を有しないものである。すなわち、ドハティ増幅器１００’は、特許文献１等に記載されている従来のドハティ増幅器に対応するものである。

図３は、補助増幅器９がオフ状態に設定されているときのドハティ増幅器１００におけるインピーダンスを示している。図中、Γ１は、出力合成部１８から出力端子２０側を見たインピーダンスを示している。また、Γ２は、第２伝送線路１２の出力部から出力端子２０側を見たインピーダンスを示している。また、Γ３は、接続部１７から出力端子２０側を見たインピーダンスを示している。また、Γ４は、第１伝送線路１１の出力部から出力端子２０側を見たインピーダンスを示している。また、Γ５は、主増幅器８の出力部から出力端子２０側を見たインピーダンスを示している。

図４は、補助増幅器９がオフ状態に設定されているときのドハティ増幅器１００’におけるインピーダンスを示している。図中、Γ１’は、出力合成部１８から出力端子２０側を見たインピーダンスを示している。また、Γ２’は、第２伝送線路１２の出力部から出力端子２０側を見たインピーダンスを示している。また、Γ４’は、第１伝送線路１１の出力部から出力端子２０側を見たインピーダンスを示している。また、Γ５’は、主増幅器８の出力部から出力端子２０側を見たインピーダンスを示している。

図５は、Γ２、Γ４及びΓ５がプロットされたスミスチャートである。図中、矢印Ａ１は、Γ２からΓ４へのインピーダンス変換を示している。また、矢印Ａ２は、Γ４からΓ５へのインピーダンス変換を示している。図５に示す如く、Γ２、Γ４及びΓ５の各々は、周波数に応じて変動するものである。

図６は、Γ２’、Γ４’及びΓ５’がプロットされたスミスチャートである。図中、矢印Ａ１’は、Γ２’からΓ４’へのインピーダンス変換を示している。また、矢印Ａ２’は、Γ４’からΓ５’へのインピーダンス変換を示している。図６に示す如く、Γ２’、Γ４’及びΓ５’の各々は、周波数に応じて変動するものである。

以下、使用周波数帯域における中心周波数ｆ＿ｃｅｎｔｅｒよりも高い周波数領域ｆ＿ｈｉｇｈ、すなわち基準周波数ｆ＿ｒｅｆよりも高い周波数領域ｆ＿ｈｉｇｈを「高周波領域」という。また、使用周波数帯域における中心周波数ｆ＿ｃｅｎｔｅｒよりも低い周波数領域ｆ＿ｌｏｗ、すなわち基準周波数ｆ＿ｒｅｆよりも低い周波数領域ｆ＿ｌｏｗを「低周波領域」という。

ドハティ増幅器１００に対する要求出力電力が所定値以上であるときは、主増幅器８がオン状態に設定されるとともに、補助増幅器９がオン状態に設定される。他方、ドハティ増幅器１００に対する要求出力電力が所定値未満であるときは、主増幅器８がオン状態に設定されるとともに、補助増幅器９がオフ状態に設定される。これは、ドハティ増幅器１００’においても同様である。

補助増幅器９がオフ状態に設定されているときは、補助増幅器９の出力部から補助増幅器９側を見たインピーダンスが無限大となる（図中「Ｏｐｅｎ」）。したがって、第２出力回路１３は、補助増幅器９がオフ状態に設定されているとき、オープンスタブの機能を果たすものである。ここで、第２出力回路１３の電気長が９０度未満であるため、第２出力回路１３は、補助増幅器９がオフ状態に設定されているとき、容量性の負荷の機能を果たすものである。

ドハティ増幅器１００におけるΓ１は、０．５×Ｒｏｐｔと同等のインピーダンスとなる。また、ドハティ増幅器１００’におけるΓ１’も、０．５×Ｒｏｐｔと同等のインピーダンスとなる。これは、出力整合回路１９が設けられていることによるものである。

これに対して、ドハティ増幅器１００におけるΓ２は、容量性のインピーダンスとなる（図５参照）。また、ドハティ増幅器１００’におけるΓ２’も、容量性のインピーダンスとなる（図６参照）。これは、第２出力回路１３が容量性の負荷の機能を果たすことによるものである。

ドハティ増幅器１００においては、第２伝送線路１２が設けらていることにより、Γ２がΓ３に変換される。また、周波数特性補償回路１５が設けられていることにより、Γ３がΓ４に変換される。すなわち、第２伝送線路１２及び周波数特性補償回路１５が設けられていることにより、Γ２がΓ４に変換される（図５参照）。

Γ３は、中心周波数ｆ＿ｃｅｎｔｅｒにて０．５×Ｒｏｐｔよりも小さいインピーダンスとなり、かつ、高周波領域ｆ＿ｈｉｇｈにて誘導性のインピーダンスとなり、かつ、低周波領域ｆ＿ｌｏｗにて容量性のインピーダンスとなる。これに対して、Γ４は、高周波領域ｆ＿ｈｉｇｈにて容量性のインピーダンスとなり、かつ、低周波領域ｆ＿ｌｏｗにて誘導性のインピーダンスとなる（図５参照）。これは、周波数特性補償回路１５における周波数特性によるものである。周波数特性補償回路１５における周波数特性については後述する。

他方、ドハティ増幅器１００’においては、第２伝送線路１２が設けられていることにより、Γ２’がΓ４’に変換される（図６参照）。Γ４’は、高周波領域ｆ＿ｈｉｇｈにて誘導性のインピーダンスとなり、かつ、低周波領域ｆ＿ｌｏｗにて容量性のインピーダンスとなる（図６参照）。

すなわち、ドハティ増幅器１００における第２伝送線路１２は、Γ３をΓ２よりも実軸Ｒｅに近づけることにより、Γ４をΓ２よりも実軸Ｒｅに近づける機能を果たすものである。換言すれば、ドハティ増幅器１００における第２伝送線路１２は、第２出力回路１３により実軸Ｒｅから離れたインピーダンスを（Γ１→Γ２）、実軸Ｒｅの近くに戻す機能を果たすものである（Γ２→Γ３）。

また、ドハティ増幅器１００’における第２伝送線路１２は、Γ４’をΓ２’よりも実軸Ｒｅに近づける機能を果たすものである。換言すれば、ドハティ増幅器１００’における第２伝送線路１２は、第２出力回路１３により実軸Ｒｅから離れたインピーダンスを（Γ１’→Γ２’）、実軸Ｒｅの近くに戻す機能を果たすものである（Γ２’→Γ４’）。

ドハティ増幅器１００においては、第１伝送線路１１が設けられていることにより、Γ４がΓ５に変換される（図５参照）。また、ドハティ増幅器１００’においては、第１伝送線路１１が設けられていることにより、Γ４’がΓ５’に変換される（図６参照）。

Γ５は、２×Ｒｏｐｔよりも大きいインピーダンスとなる（図５参照）。したがって、ドハティ増幅器１００を用いることにより、６ｄＢよりも大きいバックオフ量を実現することができる。また、Γ５’は、２×Ｒｏｐｔよりも大きいインピーダンスとなる（図６参照）。したがって、ドハティ増幅器１００’を用いることにより、６ｄＢよりも大きいバックオフ量を実現することができる。

ここで、図５及び図６に示す如く、周波数に対するΓ５’の変動量は、周波数に対するΓ５の変動量よりも大きい。このため、ドハティ増幅器１００’の動作周波数帯域は、ドハティ増幅器１００の動作周波数帯域よりも狭い。

換言すれば、周波数に対するΓ５の変動量は、周波数に対するΓ５’の変動量よりも小さい。このため、ドハティ増幅器１００の動作周波数帯域は、ドハティ増幅器１００’の動作周波数帯域よりも広い。これは、周波数特性補償回路１５が設けられていることにより、出力回路１０，１３における周波数特性が補償されるためである。

すなわち、第１伝送線路１１における周波数特性は、高周波領域ｆ＿ｈｉｇｈにてインピーダンスが誘導性となり、かつ、低周波領域ｆ＿ｌｏｗにてインピーダンスが容量性となるものである。また、第２伝送線路１２及び第３伝送線路１４により構成されている回路（以下「合成回路」という。）における周波数特性も、高周波領域ｆ＿ｈｉｇｈにてインピーダンスが誘導性となり、かつ、低周波領域ｆ＿ｌｏｗにてインピーダンスが容量性となるものである。

したがって、高周波領域ｆ＿ｈｉｇｈにおいては、主増幅器８の出力部から出力端子２０側を見たとき、第１伝送線路１１による誘導性インピーダンスと合成回路による誘導性インピーダンスとが互いに強め合う関係にある。他方、低周波領域ｆ＿ｌｏｗにおいては、主増幅器８の出力部から出力端子２０側を見たとき、第１伝送線路１１による容量性インピーダンスと合成回路による容量性インピーダンスとが互いに強め合う関係にある。このため、ドハティ増幅器１００’におけるΓ５’は、周波数に応じて大きく変動する。

これに対して、周波数特性補償回路１５における周波数特性は、高周波領域ｆ＿ｈｉｇｈにてインピーダンスが容量性となり、かつ、中心周波数ｆ＿ｃｅｎｔｅｒにてインピーダンスが無限大となり、かつ、低周波領域ｆ＿ｌｏｗにてインピーダンスが誘導性となるものである。

したがって、高周波領域ｆ＿ｈｉｇｈにおいては、主増幅器８の出力部から出力端子２０側を見たとき、周波数特性補償回路１５による容量性インピーダンスが出力回路１０，１３による誘導性インピーダンスを打ち消す機能を果たす。他方、低周波領域ｆ＿ｌｏｗにおいては、主増幅器８の出力部から出力端子２０側を見たとき、周波数特性補償回路１５による誘導性インピーダンスが出力回路１０，１３による容量性インピーダンスを打ち消す機能を果たす。このため、周波数に対するΓ５の変動は、周波数に対するΓ５’の変動よりも小さくなる。

このように、ドハティ増幅器１００は、出力回路１０，１３が設けられていることにより、ドハティ増幅器１００’と同様にバックオフ量を拡大することができる。これに加えて、ドハティ増幅器１００は、周波数特性補償回路１５が設けられていることにより、ドハティ増幅器１００’に比して動作周波数帯域を拡大することができる。

図７は、周波数に対する主増幅器８による出力電力の反射量を示す特性図である。図中、特性線Ｉは、ドハティ増幅器１００における補助増幅器９がオフ状態に設定されているときの反射量を示している。他方、特性線ＩＩは、ドハティ増幅器１００’における補助増幅器９がオフ状態に設定されているときの反射量を示している。

図７に示す如く、ドハティ増幅器１００を用いることにより、ドハティ増幅器１００’を用いた場合に比して、広い周波数範囲に亘り反射量が低減される。したがって、ドハティ増幅器１００を用いることにより、ドハティ増幅器１００’を用いた場合に比して、動作周波数帯域を拡大することができる。

次に、図８を参照して、補助増幅器９がオン状態に設定されているときのドハティ増幅器１００におけるインピーダンスについて説明する。より具体的には、飽和動作状態におけるインピーダンスについて説明する。

図中、Γ５は、主増幅器８の出力部から出力端子２０側を見たインピーダンスを示している。また、Γ６は、補助増幅器９の出力部から出力端子２０側を見たインピーダンスを示している。

補助増幅器９がオン状態に設定されているとき、Γ５は、Ｒｏｐｔと同等のインピーダンスとなる。ここで、上記のとおり、Ｒｏｐｔ１＝Ｒｏｐｔである。したがって、Γ５は、主増幅器８の最適負荷インピーダンスＲｏｐｔ１と整合された状態となる。

また、このとき、Γ６は、Ｒｏｐｔと同等のインピーダンスとなる。ここで、上記のとおり、Ｒｏｐｔ２＝Ｒｏｐｔである。したがって、Γ６は、補助増幅器９の最適負荷インピーダンスＲｏｐｔ２と整合された状態となる。

次に、ドハティ増幅器１００の変形例について説明する。

位相補正回路５は、伝送線路６に限定されるものではない。例えば、位相補正回路５は、集中定数回路、分布定数回路、集中定数及び分布定数による複合回路、ＬＣ型整合回路、又は１個以上のλ／４線路を用いた回路により構成されているものであっても良い。

第１出力回路１０は、第１伝送線路１１及び第２伝送線路１２に限定されるものではない。例えば、第１出力回路１０は、９０度以上の電気長を有する１本の伝送線路（不図示）により構成されているものであっても良い。

第２出力回路１３は、第３伝送線路１４に限定されるものではない。例えば、第２出力回路１３は、集中定数回路、分布定数回路、集中定数及び分布定数による複合回路、ＬＣ型整合回路、又は１個以上のλ／４線路を用いた回路により構成されているものであっても良い。

周波数特性補償回路１５は、オープンスタブ１６に限定されるものではない。例えば、周波数特性補償回路１５は、集中定数回路、分布定数回路、集中定数及び分布定数による複合回路、ＬＣ型整合回路、又は９０度若しくは略９０度の電気長を有する伝送線路により構成されているものであっても良い。すなわち、周波数特性補償回路１５は、ショートスタブにより構成されているものであっても良い。

以上のように、ドハティ増幅器１００は、主増幅器８と、補助増幅器９と、を含む増幅器８，９と、主増幅器８と増幅器８，９による出力合成部１８との間に設けられており、かつ、第１電気長θ１を有する第１出力回路１０と、補助増幅器９と出力合成部１８との間に設けられており、かつ、第２電気長θ２を有する第２出力回路１３と、を含むバックオフ量拡大用の出力回路１０，１３と、第１出力回路１０に対して電気的に並列に設けられており、かつ、出力回路１０，１３におけるインピーダンスの周波数特性を補償する広帯域化用の周波数特性補償回路１５と、を備える。これにより、バックオフ量の拡大と広帯域化との両立を図ることができる。

また、補助増幅器９がオフ状態に設定されているとき、第２出力回路１３がオープンスタブの機能を果たすことにより、第２出力回路１３が容量性の負荷の機能を果たすものである。これにより、バックオフ量の拡大を実現することができる。

また、基準周波数ｆ＿ｒｅｆに対する高周波領域ｆ＿ｈｉｇｈにて、周波数特性補償回路１５による容量性インピーダンスが出力回路１０，１３による誘導性インピーダンスを打ち消すものであり、かつ、基準周波数ｆ＿ｒｅｆに対する低周波領域ｆ＿ｌｏｗにて、周波数特性補償回路１５による誘導性インピーダンスが出力回路１０，１３による容量性インピーダンスを打ち消すものである。これにより、広帯域化を実現することができる。

また、第１電気長θ１は、要求バックオフ量ＯＢＯに対応する値γを用いて、数式θ１＝ａｒｃｔａｎ（－√（（γ（γ－１））／（γ－４）））に基づく値に設定されており、第２電気長θ２は、要求バックオフ量ＯＢＯに対応する値γを用いて、数式θ２＝ａｒｃｔａｎ（√（（（γ－４）（γ－１））／γ））に基づく値に設定されている。すなわち、第１電気長θ１が上記式（１）に基づく値に設定されており、かつ、第２電気長θ２が上記式（２）に基づく値に設定されている。これにより、バックオフ量の拡大を実現することができる。

また、第１出力回路１０は、第１伝送線路１１及び第２伝送線路１２により構成されており、第２出力回路１３は、第３伝送線路１４により構成されており、第２伝送線路１２及び第３伝送線路１４により合成回路が構成されており、第１伝送線路１１の電気長が９０度に設定されており、かつ、合成回路の電気長が９０度に設定されていることにより、出力回路１０，１３の電気長が１８０度に設定されている。これにより、バックオフ量の拡大を実現することができる。また、周波数特性補償回路１５を第１出力回路１０に対して電気的に並列に設けることができる。

また、周波数特性補償回路１５は、１８０度の電気長を有するオープンスタブにより構成されている。これにより、周波数特性補償回路１５を実現することができる。

なお、本願の請求の範囲に記載された「９０度」の用語の意義は、完全な９０度はもちろんのこと、略９０度も包含するものである。また、本願の請求の範囲に記載された「１８０度」の用語の意義は、完全な１８０度はもちろんのこと、略１８０度も包含するものである。

実施の形態２．
図９は、実施の形態２に係るドハティ増幅器の要部を示す回路図である。図９を参照して、実施の形態２に係るドハティ増幅器について説明する。なお、図９において、図１に示す構成部材等と同様の構成部材等には同一符号を付して説明を省略する。

図９に示す如く、ドハティ増幅器１００ａは、主増幅器８ａ及び補助増幅器９ａを有している。入力端子１、入力整合回路２、分配器３、第１入力整合回路４、位相補正回路５、第２入力整合回路７、主増幅器８ａ、補助増幅器９ａ、第１出力回路１０、第２出力回路１３、周波数特性補償回路１５、出力整合回路１９及び出力端子２０により、ドハティ増幅器１００ａの要部が構成されている。

ドハティ増幅器１００における増幅器８，９は、バイアス量に対する出力の電気的特性（例えば出力抵抗及び出力振幅）が互いに同等なものであった。したがって、仮に増幅器８，９のバイアス量が互いに同等の値に設定されている場合、主増幅器８による出力の電気的特性が補助増幅器９による出力の電気的特性と同等となるものであった。また、この場合、主増幅器８の飽和出力電力が補助増幅器９の飽和出力電力と同等となるものであった。

これに対して、ドハティ増幅器１００ａにおける増幅器８ａ，９ａは、バイアス量に対する出力の電気的特性が互いに異なるものである。したがって、仮に増幅器８ａ，９ａのバイアス量が互いに同等の値に設定されている場合、主増幅器８ａによる出力の電気的特性が補助増幅器９ａによる出力の電気的特性と異なるものである。また、この場合、主増幅器８ａの飽和出力電力が補助増幅器９ａの飽和出力電力と異なるものである。

また、ドハティ増幅器１００において、主増幅器８の飽和動作状態における最適負荷インピーダンスＲｏｐｔ１は、補助増幅器９の飽和動作状態における最適負荷インピーダンスＲｏｐｔ２と同等なものであった。例えば、Ｒｏｐｔ１＝Ｒｏｐｔであり、かつ、Ｒｏｐｔ２＝Ｒｏｐｔであった。これに対して、ドハティ増幅器１００ａにおいて、主増幅器８ａの飽和動作状態における最適負荷インピーダンスＲｏｐｔ１は、補助増幅器９ａの飽和動作状態における最適負荷インピーダンスＲｏｐｔ２と異なるものである。例えば、Ｒｏｐｔ１＝Ｒｏｐｔであるのに対して、Ｒｏｐｔ２＝Ｒｏｐｔ’である。

ドハティ増幅器１００ａにおいて、第１出力回路１０の特性インピーダンスは、主増幅器８ａの飽和動作状態における最適負荷インピーダンスＲｏｐｔ１と同等の値に設定されている。すなわち、かかる特性インピーダンスは、Ｒｏｐｔと同等の値に設定されている。また、ドハティ増幅器１００ａにおいて、第２出力回路１３の特性インピーダンスは、補助増幅器９ａの飽和動作状態における最適負荷インピーダンスＲｏｐｔ２と同等の値に設定されている。すなわち、かかる特性インピーダンスは、Ｒｏｐｔ’と同等の値に設定されている。

ドハティ増幅器１００ａにおいて、出力整合回路１９は、出力端子２０側のインピーダンスＲが以下の式（４）に示す値となるように、出力合成部１８と出力端子２０間のインピーダンス整合をとるものである。

Ｒ＝（Ｒｏｐｔ×Ｒｏｐｔ’）／（Ｒｏｐｔ＋Ｒｏｐｔ’） （４）

以上のように、ドハティ増幅器１００ａにおいては、主増幅器８ａの飽和出力電力が補助増幅器９ａの飽和出力電力と異なるものである。このような場合であっても、ドハティ増幅器１００の動作と同様の動作により、バックオフ量の拡大と広帯域化との両立を図ることができる。

実施の形態３．
図１０は、実施の形態３に係るドハティ増幅器の要部を示す回路図である。図１０を参照して、実施の形態３に係るドハティ増幅器について説明する。なお、図１０において、図１に示す構成部材等と同様の構成部材等には同一符号を付して説明を省略する。

図１０に示す如く、主増幅器８と第１出力回路１０間に出力整合回路（以下「第１出力整合回路」という。）３１が設けられている。第１出力整合回路３１は、例えば、集中定数回路、分布定数回路、集中定数及び分布定数による複合回路、ＬＣ型整合回路、又は１個以上のλ／４線路を用いた回路により構成されている。第１出力整合回路３１の電気長は、主増幅器８の出力部から見たとき、１８０度に対する整数倍の値、又は略１８０度に対する整数倍の値に設定されている。

また、補助増幅器９と第２出力回路１３間に出力整合回路（以下「第２出力整合回路」という。）３２が設けられている。第２出力整合回路３２は、例えば、集中定数回路、分布定数回路、集中定数及び分布定数による複合回路、ＬＣ型整合回路、又は１個以上のλ／４線路を用いた回路により構成されている。第２出力整合回路３２の電気長は、補助増幅器９の出力部から見たとき、１８０度に対する整数倍の値、又は略１８０度に対する整数倍の値に設定されている。

入力端子１、入力整合回路２、分配器３、第１入力整合回路４、位相補正回路５、第２入力整合回路７、主増幅器８、補助増幅器９、第１出力回路１０、第２出力回路１３、周波数特性補償回路１５、出力整合回路１９、出力端子２０、第１出力整合回路３１及び第２出力整合回路３２により、ドハティ増幅器１００ｂの要部が構成されている。

第１出力整合回路３１が設けられていることにより、主増幅器８の飽和動作状態における最適負荷インピーダンスＲｏｐｔ１は、主増幅器８及び第１出力整合回路３１により構成されている増幅器（以下「第１増幅器」という。）３３の最適負荷インピーダンスＲｏｐｔ１’に変換される。すなわち、最適負荷インピーダンスＲｏｐｔ１’は、最適負荷インピーダンスＲｏｐｔ１と異なる値である。例えば、Ｒｏｐｔ１＝Ｒｏｐｔであるのに対して、Ｒｏｐｔ１’＝Ｒｏｐｔ”である。

第２出力整合回路３２が設けられていることにより、補助増幅器９の飽和動作状態における最適負荷インピーダンスＲｏｐｔ２は、補助増幅器９及び第２出力整合回路３２により構成されている増幅器（以下「第２増幅器」という。）３４の最適負荷インピーダンスＲｏｐｔ２’に変換される。すなわち、最適負荷インピーダンスＲｏｐｔ２’は、最適負荷インピーダンスＲｏｐｔ２と異なる値である。例えば、Ｒｏｐｔ２＝Ｒｏｐｔであるのに対して、Ｒｏｐｔ２’＝Ｒｏｐｔ”である。

したがって、ドハティ増幅器１００ｂは、ドハティ増幅器１００に対して、最適負荷インピーダンスＲｏｐｔ１を有する主増幅器８に代えて最適負荷インピーダンスＲｏｐｔ１’を有する第１増幅器３３が設けられたものであるとみなすことができる。また、ドハティ増幅器１００ｂは、ドハティ増幅器１００に対して、最適負荷インピーダンスＲｏｐｔ２を有する補助増幅器９に代えて最適負荷インピーダンスＲｏｐｔ２’を有する第２増幅器３４が設けられたものであるとみなすことができる。

これにより、ドハティ増幅器１００ｂの動作は、ドハティ増幅器１００の動作と同様であるとみなすことができる。ドハティ増幅器１００ｂを用いることにより、ドハティ増幅器１００を用いた場合と同様に、バックオフ量の拡大と広帯域化との両立を図ることができる。

なお、ドハティ増幅器１００ｂは、増幅器８，９に代えて増幅器８ａ，９ａを有するものであっても良い。

また、ドハティ増幅器１００ｂは、第１出力整合回路３１又は第２出力整合回路３２のうちのいずれか一方のみを有するものであっても良い。

以上のように、ドハティ増幅器１００ｂは、主増幅器８と第１出力回路１０との間に設けられており、かつ、１８０度に対する整数倍の電気長を有する第１出力整合回路３１と、補助増幅器９と第２出力回路１３との間に設けられており、かつ、１８０度に対する整数倍の電気長を有する第２出力整合回路３２と、を備える。このような場合であっても、ドハティ増幅器１００の動作と同様の動作により、バックオフ量の拡大と広帯域化との両立を図ることができる。

なお、上記のとおり、本願の請求の範囲に記載された「１８０度」の用語の意義は、完全な１８０度はもちろんのこと、略１８０度も包含するものである。

実施の形態４．
図１１は、実施の形態４に係るドハティ増幅器の要部を示す回路図である。図１１を参照して、実施の形態４に係るドハティ増幅器について説明する。なお、図１１において、図１に示す構成部材等と同様の構成部材等には同一符号を付して説明を省略する。

図１１に示す如く、第１出力回路１０と出力合成部１８間に回路（以下「第１回路」という。）４１が設けられている。第１回路４１の電気長は、１８０度に対する整数倍の値、又は略１８０度に対する整数倍の値に設定されている。第１回路４１は、例えば、伝送線路４２により構成されている。

また、第２出力回路１３と出力合成部１８間に回路（以下「第２回路」という。）４３が設けられている。第２回路４３の電気長は、１８０度に対する整数倍の値、又は略１８０度に対する整数倍の値に設定されている。第２回路４３は、例えば、伝送線路４４により構成されている。

入力端子１、入力整合回路２、分配器３、第１入力整合回路４、位相補正回路５、第２入力整合回路７、主増幅器８、補助増幅器９、第１出力回路１０、第２出力回路１３、周波数特性補償回路１５、出力整合回路１９、出力端子２０、第１回路４１及び第２回路４３により、ドハティ増幅器１００ｃの要部が構成されている。

ドハティ増幅器１００ｃの動作は、ドハティ増幅器１００の動作と同様である。ドハティ増幅器１００ｃを用いることにより、ドハティ増幅器１００を用いた場合と同様に、バックオフ量の拡大と広帯域化との両立を図ることができる。

なお、ドハティ増幅器１００ｃは、増幅器８，９に代えて増幅器８ａ，９ａを有するものであっても良い。

また、ドハティ増幅器１００ｃは、第１出力整合回路３１又は第２出力整合回路３２のうちの少なくとも一方を有するものであっても良い。

また、ドハティ増幅器１００ｃは、第１回路４１又は第２回路４３のうちのいずれか一方のみを有するものであっても良い。

以上のように、ドハティ増幅器１００ｃは、第１出力回路１０と出力合成部１８との間に設けられており、かつ、１８０度に対する整数倍の電気長を有する第１回路４１と、第２出力回路１３と出力合成部１８との間に設けられており、かつ、１８０度に対する整数倍の電気長を有する第２回路４３と、を備える。このような場合であっても、ドハティ増幅器１００の動作と同様の動作により、バックオフ量の拡大と広帯域化との両立を図ることができる。

なお、上記のとおり、本願の請求の範囲に記載された「１８０度」の用語の意義は、完全な１８０度はもちろんのこと、略１８０度も包含するものである。

実施の形態５．
図１２は、実施の形態５に係るドハティ増幅器の要部を示す回路図である。図１２を参照して、実施の形態５に係るドハティ増幅器について説明する。なお、図１２において、図１に示す構成部材等と同様の構成部材等には同一符号を付して説明を省略する。

図１に示す如く、ドハティ増幅器１００ｄは、主増幅器８用の入力端子（以下「第１入力端子」ということがある。）５１を有している。すなわち、第１入力整合回路４は、第１入力端子５１と主増幅器８間に設けられている。第１入力端子５１は、第１経路Ｐ１に対する信号の入力を受け付けるものである。

また、ドハティ増幅器１００ｄは、補助増幅器９用の入力端子（以下「第２入力端子」ということがある。）５２を有している。すなわち、第２入力整合回路７は、第２入力端子５２と補助増幅器９間に設けられている。第２入力端子５２は、第２経路Ｐ２に対する信号の入力を受け付けるものである。

第１入力端子５１及び第２入力端子５２の各々は、信号源５３と電気的に接続されている。信号源５３は、例えば、インバータ、ＤＡＣ（Ｄｉｇｉｔａｌ－ｔｏ－Ａｎａｌｏｇ Ｃｏｎｖｅｒｔｅｒ）又はＤＤＳ（Ｄｉｒｅｃｔ Ｄｉｇｉｔａｌ Ｓｙｎｔｈｅｓｉｚｅｒ）により構成されている。

第１入力整合回路４、第２入力整合回路７、主増幅器８、補助増幅器９、第１出力回路１０、第２出力回路１３、周波数特性補償回路１５、出力整合回路１９、出力端子２０、第１入力端子５１及び第２入力端子５２により、ドハティ増幅器１００ｄの要部が構成されている。

ドハティ増幅器１００ｄにおいて、主増幅器８及び補助増幅器９の各々のゲートバイアスは、ゲートバイアス用の閾値に対する近傍の値に設定される。これにより、第１入力端子５１に対する信号入力の有無に応じて、主増幅器８のオンオフが切り替わる状態となる。また、第２入力端子５２に対する信号入力の有無に応じて、補助増幅器９のオンオフが切り替わる状態となる。

そこで、要求出力電力が所定値以上であるときは、信号源５３により第１入力端子５１及び第２入力端子５２の各々に信号が入力される。これにより、主増幅器８がオン状態に設定されるとともに、補助増幅器９がオン状態に設定される。他方、要求出力電力が所定値未満であるときは、信号源５３により第１入力端子５１のみに信号が入力される。これにより、主増幅器８がオン状態に設定されるとともに、補助増幅器９がオフ状態に設定される。

すなわち、ドハティ増幅器１００ｄは、ドハティ増幅器１００の動作と同様の動作により、バックオフ量の拡大と広帯域化との両立を図ることができる。これに加えて、個々の増幅器８，９が専用の入力端子５１，５２を用いることにより、個々の増幅器８，９のオンオフを適切に制御することができる。この結果、ドハティ増幅器１００ｄの効率の更なる向上を図ることができる。また、ドハティ増幅器１００ｄの利得の更なる向上を図ることができる。

なお、ドハティ増幅器１００ｄは、位相補正回路５を有するものであっても良い。この場合、位相補正回路５は、第２入力端子５２と第２入力整合回路７間に設けられているものであっても良い。

また、ドハティ増幅器１００ｄは、増幅器８，９に代えて増幅器８ａ，９ａを有するものであっても良い。

また、ドハティ増幅器１００ｄは、第１出力整合回路３１又は第２出力整合回路３２のうちの少なくとも一方を有するものであっても良い。

また、ドハティ増幅器１００ｄは、第１回路４１又は第２回路４３のうちの少なくとも一方を有するものであっても良い。

以上のように、ドハティ増幅器１００ｄは、主増幅器８用の第１入力端子５１と、補助増幅器９用の第２入力端子５２と、を備え、第１入力端子５１及び第２入力端子５２の各々が信号源５３と電気的に接続されている。これにより、個々の増幅器８，９のオンオフを適切に制御することができる。この結果、ドハティ増幅器１００ｄの効率の更なる向上を図ることができる。また、ドハティ増幅器１００ｄの利得の更なる向上を図ることができる。

なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。

本発明のドハティ増幅器は、例えば、通信装置に用いることができる。

１ 入力端子、２ 入力整合回路、３ 分配器、４ 第１入力整合回路、５ 位相補正回路、６ 伝送線路、７ 第２入力整合回路、８，８ａ 主増幅器、９，９ａ 補助増幅器、１０ 第１出力回路、１１ 第１伝送線路、１２ 第２伝送線路、１３ 第２出力回路、１４ 第３伝送線路、１５ 周波数特性補償回路、１６ オープンスタブ、１７ 接続部、１８ 出力合成部、１９ 出力整合回路、２０ 出力端子、２１ 負荷、３１ 第１出力整合回路、３２ 第２出力整合回路、３３ 第１増幅器、３４ 第２増幅器、４１ 第１回路、４２ 伝送線路、４３ 第２回路、４４ 伝送線路、５１ 第１入力端子、５２ 第２入力端子、５３ 信号源、１００，１００ａ，１００ｂ，１００ｃ，１００ｄ ドハティ増幅器。

Claims (9)

1. 主増幅器と、補助増幅器と、を含む増幅器と、
   前記主増幅器と前記増幅器による出力合成部との間に設けられており、かつ、第１伝送線路及び第２伝送線路により構成されている第１出力回路と、前記補助増幅器と前記出力合成部との間に設けられており、かつ、第３伝送線路により構成されている第２出力回路と、を含むバックオフ量拡大用の出力回路と、
   前記第１出力回路に対して電気的に並列に設けられており、かつ、前記出力回路におけるインピーダンスの周波数特性を補償する広帯域化用の周波数特性補償回路と、
   を備え、
   前記第２伝送線路及び前記第３伝送線路により合成回路が構成されており、
   前記第１伝送線路の電気長が９０度に設定されており、かつ、前記合成回路の電気長が９０度に設定されていることにより、前記出力回路の電気長が１８０度に設定されている
   ことを特徴とするドハティ増幅器。
2. 前記補助増幅器がオフ状態に設定されているとき、前記第２出力回路がオープンスタブの機能を果たすことにより、前記第２出力回路が容量性の負荷の機能を果たすものであることを特徴とする請求項１記載のドハティ増幅器。
3. 基準周波数に対する高周波領域にて、前記周波数特性補償回路による容量性インピーダンスが前記出力回路による誘導性インピーダンスを打ち消すものであり、かつ、前記基準周波数に対する低周波領域にて、前記周波数特性補償回路による誘導性インピーダンスが前記出力回路による容量性インピーダンスを打ち消すものであることを特徴とする請求項１記載のドハティ増幅器。
4. 前記第１出力回路が有する第１電気長θ１は、要求バックオフ量に対応する値γを用いて、数式θ１＝ａｒｃｔａｎ（－√（（γ（γ－１））／（γ－４）））に基づく値に設定されており、
   前記第２出力回路が有する第２電気長θ２は、前記要求バックオフ量に対応する値γを用いて、数式θ２＝ａｒｃｔａｎ（√（（（γ－４）（γ－１））／γ））に基づく値に設定されている
   ことを特徴とする請求項１記載のドハティ増幅器。
5. 前記周波数特性補償回路は、１８０度の電気長を有するオープンスタブにより構成されていることを特徴とする請求項１記載のドハティ増幅器。
6. 前記主増幅器の飽和出力電力が前記補助増幅器の飽和出力電力と異なるものであることを特徴とする請求項１記載のドハティ増幅器。
7. 前記主増幅器と前記第１出力回路との間に設けられており、かつ、１８０度に対する整数倍の電気長を有する第１出力整合回路と、
   前記補助増幅器と前記第２出力回路との間に設けられており、かつ、１８０度に対する整数倍の電気長を有する第２出力整合回路と、
   を備えることを特徴とする請求項１記載のドハティ増幅器。
8. 前記第１出力回路と前記出力合成部との間に設けられており、かつ、１８０度に対する整数倍の電気長を有する第１回路と、
   前記第２出力回路と前記出力合成部との間に設けられており、かつ、１８０度に対する整数倍の電気長を有する第２回路と、
   を備えることを特徴とする請求項１記載のドハティ増幅器。
9. 前記主増幅器用の第１入力端子と、前記補助増幅器用の第２入力端子と、を備え、
   前記第１入力端子及び前記第２入力端子の各々が信号源と電気的に接続されている
   ことを特徴とする請求項１記載のドハティ増幅器。

Images