JP2023069368A

JP2023069368A - 電力増幅回路

Info

Publication number: JP2023069368A
Application number: JP2021181162A
Authority: JP
Inventors: 健一嶋本; Kenichi Shimamoto
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2021-11-05
Filing date: 2021-11-05
Publication date: 2023-05-18
Also published as: CN116094470A; US20230141220A1

Abstract

【課題】線形性の低下を抑制する。【解決手段】第１モード及び第２モードの場合に、第１増幅器にバイアスを与える第１バイアス回路と、第２モードの場合に、第２増幅器にバイアスを与える第２バイアス回路と、を含む。第１バイアス回路は、コレクタが電源電位に接続され、エミッタが第１増幅器に接続され、ベースが電流源に接続されている第１トランジスタと、ダイオード接続され、第１トランジスタのベースと基準電位との間に接続されている第２トランジスタ及び第３トランジスタと、を含む。第２バイアス回路は、コレクタが電源電位に接続され、エミッタが第２増幅器に接続され、ベースが電流源に接続されている第４トランジスタと、ベースが第４トランジスタのエミッタに接続され、コレクタが第４トランジスタのベースに接続され、エミッタが基準電位に接続されている第５トランジスタと、を含む。【選択図】図１

Description

本発明は、電力増幅回路に関する。

下記の特許文献１には、フィードバックループを有するバイアス回路を備えた高周波増幅器が記載されている。

特開２００９－１６５１００号公報

無線通信端末装置に搭載される電力増幅回路では、基地局と端末の距離に応じて、出力レベルを変化させるため、出力電力を切り替えることが要求される場合がある。例えば、電力増幅回路は、相対的に低い第１出力電力での増幅動作（以下、「ローパワーモード」と称する場合がある）と、相対的に高い第２出力電力での増幅動作（以下、「ハイパワーモード」と称する場合がある）と、を切り替えることが要求される場合がある。

特許文献１記載のバイアス回路によって、ローパワーモード及びハイパワーモードの両方のモードで増幅用トランジスタにバイアスを与えることとすると、ゲインコンプレッションが生じ、隣接チャネル漏洩電力比（ＡＣＬＲ：Adjacent Channel Leakage Power Ratio）が悪化し、線形性が低下する可能性がある。

本発明は、上記に鑑みてなされたものであって、線形性の低下を抑制することを目的とする。

本発明の一側面の電力増幅回路は、第１モード及び第１モードよりも出力電力が相対的に高い第２モードの両方の場合に、高周波信号を増幅する第１増幅器と、第２モードの場合に、高周波信号を増幅する第２増幅器と、第１モード及び第２モードの両方の場合に、第１増幅器にバイアスを与える第１バイアス回路と、第２モードの場合に、第２増幅器にバイアスを与える第２バイアス回路と、を含む。第１バイアス回路は、コレクタが電源電位に電気的に接続され、エミッタが第１増幅器に電気的に接続され、ベースが電流源に電気的に接続されている第１トランジスタと、各々がダイオード接続されており、第１トランジスタのベースと基準電位との間に直列接続されている第２トランジスタ及び第３トランジスタと、を含む。第２バイアス回路は、コレクタが電源電位に電気的に接続され、エミッタが第２増幅器に電気的に接続され、ベースが電流源に電気的に接続されている第４トランジスタと、ベースが第４トランジスタのエミッタに電気的に接続され、コレクタが第４トランジスタのベースに電気的に接続され、エミッタが基準電位に電気的に接続されている第５トランジスタと、を含む。

本発明によれば、線形性の低下を抑制することが可能となる。

図１は、実施の形態の電力増幅回路の構成を示す図である。図２は、実施の形態の電力増幅回路のドライバ段増幅器の構成を示す図である。図３は、実施の形態の電力増幅回路の第１パワー段増幅器の構成を示す図である。図４は、実施の形態の電力増幅回路のエミッタフォロワ型バイアス回路の構成を示す図である。図５は、実施の形態の電力増幅回路のフィードバック型バイアス回路の構成を示す図である。図６は、実施の形態の電力増幅回路のエミッタフォロワ型バイアス回路の構成を示す図である。図７は、比較例の電力増幅回路の構成を示す図である。図８は、実施の形態の電力増幅回路及び比較例の電力増幅回路の特性を示す図である。図９は、実施の形態の電力増幅回路及び比較例の電力増幅回路の特性を示す図である。図１０は、実施の形態の電力増幅回路及び比較例の電力増幅回路の特性を示す図である。図１１は、実施の形態の電力増幅回路及び比較例の電力増幅回路の特性を示す図である。図１２は、実施の形態の電力増幅回路及び比較例の電力増幅回路の特性を示す図である。図１３は、実施の形態の電力増幅回路及び比較例の電力増幅回路の特性を示す図である。図１４は、実施の形態の電力増幅回路及び比較例の電力増幅回路の回路シミュレーション結果を示す図である。図１５は、実施の形態の電力増幅回路及び比較例の電力増幅回路の回路シミュレーション結果を示す図である。図１６は、実施の形態の電力増幅回路及び比較例の電力増幅回路の回路シミュレーション結果を示す図である。図１７は、実施の形態の電力増幅回路及び比較例の電力増幅回路の回路シミュレーション結果を示す図である。

以下に、本発明の電力増幅回路の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態により本発明が限定されるものではない。各実施の形態は例示であり、異なる実施の形態で示した構成の部分的な置換又は組み合わせが可能であることは言うまでもない。

＜実施の形態＞
（回路構成）
図１は、実施の形態の電力増幅回路の構成を示す図である。電力増幅回路１は、高周波信号ＲＦｉｎを増幅して、差動信号を構成する高周波信号ＰＡｏｕｔＬ及びＰＡｏｕｔＲを、バラン２の１次巻線の両端に出力する、差動増幅回路である。

実施の形態では、電力増幅回路１を差動増幅回路としたが、本開示はこれに限定されない。電力増幅回路１は、シングルエンドの増幅回路であっても良い。

バラン２の１次巻線の一端は、後述の第１パワー段増幅器１３の出力に接続され、バラン２の１次巻線の他端は、後述の第２パワー段増幅器１４の出力に接続される。バラン２の２次巻線の一端は、基準電位に電気的に接続されている。基準電位は接地電位が例示されるが、本開示はこれに限定されない。バラン２の２次巻線の他端から、高周波信号ＲＦｏｕｔが出力される。

電力増幅回路１は、相対的に低い第１出力電力での増幅動作（以下、「ローパワーモード」と称する場合がある）と、相対的に高い第２出力電力での増幅動作（以下、「ハイパワーモード」と称する場合がある）と、を有する。

ローパワーモードが、本開示の「第１モード」の一例に相当する。ハイパワーモードが、本開示の「第２モード」の一例に相当する。

電力増幅回路１は、ドライバ段増幅器１１と、バラン１２と、第１パワー段増幅器１３と、第２パワー段増幅器１４と、エミッタフォロワ型バイアス回路１５及び１７と、フィードバック型バイアス回路１６と、を含む。

ドライバ段増幅器１１は、ローパワーモード及びハイパワーモードの両方の場合に動作する。ドライバ段増幅器１１は、高周波信号ＲＦｉｎを増幅して、高周波信号ＲＦ１を、バラン１２の１次巻線の一端に出力する。

ドライバ段増幅器１１が、本開示の「第３増幅器」の一例に相当する。

図２は、実施の形態の電力増幅回路のドライバ段増幅器の構成を示す図である。

ドライバ段増幅器１１は、コンデンサ４１及び４４と、抵抗４２及び４５と、トランジスタ４３と、チョークコイル４６と、を含む。

本開示では、各トランジスタは、バイポーラトランジスタとするが、本開示はこれに限定されない。バイポーラトランジスタは、ヘテロ接合バイポーラトランジスタ（Heterojunction Bipolar Transistor：ＨＢＴ）が例示されるが、本開示はこれに限定されない。トランジスタは、例えば、電界効果トランジスタ（Field Effect Transistor：ＦＥＴ）であっても良い。トランジスタは、複数の単位トランジスタを電気的に並列接続した、マルチフィンガートランジスタであっても良い。単位トランジスタとは、トランジスタが構成される最小限の構成を言う。

トランジスタ４３のフィンガー数は、電力増幅回路１に要求される仕様に応じて、変更可能である。

トランジスタ４３のエミッタは、基準電位に電気的に接続されている。トランジスタ４３のベースには、コンデンサ４１を介して、高周波信号ＲＦｉｎが入力される。コンデンサ４１は、高周波信号ＲＦｉｎの直流成分をカットするＤＣカットコンデンサである。

トランジスタ４３のベースには、抵抗４２を介して、バイアス電流ＢＩＡＳ_１１が、エミッタフォロワ型バイアス回路１５（図１参照）から入力される。

トランジスタ４３のコレクタは、チョークコイル４６を介して、電源電位Ｖｃｃ１に電気的に接続されている。

トランジスタ４３のコレクタとドライバ段増幅器１１の入力端子との間には、コンデンサ４４及び抵抗４５が直列に接続され、負帰還が掛けられている。

トランジスタ４３は、高周波信号ＲＦｉｎを増幅して、高周波信号ＲＦ１を、コレクタからバラン１２（図１参照）の１次巻線の一端に出力する。すなわち、トランジスタ４３の出力（コレクタ）と、バラン１２の１次巻線の一端とは互いに接続されている。

再び図１を参照すると、バラン１２の１次巻線の他端は、基準電位に電気的に接続されている。バラン１２の２次巻線の両端からは、差動信号を構成する高周波信号ＲＦ２及びＲＦ３が夫々出力される。差動信号は位相が互いに略逆相となる信号のことである。なお、「略逆相」には位相が互いに１８０°異なる場合だけではなく、位相が互いに１３５°～２２５°異なる場合も含まれる。

第１パワー段増幅器１３は、第１増幅器２１と、第２増幅器２２と、を含む。第１増幅器２１は、ローパワーモード及びハイパワーモードの両方の場合に動作する。第２増幅器２２は、ハイパワーモードの場合に動作する。

第１増幅器２１が、本開示の「第１増幅器」の一例に相当する。第２増幅器２２が、本開示の「第２増幅器」の一例に相当する。

第２パワー段増幅器１４は、第１増幅器３１と、第２増幅器３２と、を含む。第１増幅器３１は、ローパワーモード及びハイパワーモードの両方の場合に動作する。第２増幅器３２は、ハイパワーモードの場合に動作する。

第１増幅器３１が、本開示の「第１増幅器」の一例に相当する。第２増幅器３２が、本開示の「第２増幅器」の一例に相当する。

図３は、実施の形態の電力増幅回路の第１パワー段増幅器の構成を示す図である。

なお、第２パワー段増幅器１４（図１参照）の回路構成は、第１パワー段増幅器１３の回路構成と同様であるので、説明を省略する。

第１増幅器２１は、コンデンサ５１及び５３と、抵抗５２と、トランジスタ５４と、を含む。コンデンサ５１は、トランジスタ５４のベースと高周波信号ＲＦ２が入力されるノードとの間に設けられているが、高周波信号ＲＦ２が入力されるノードのトランジスタ５４とは反対側に設けられていてもよい。また、コンデンサ５３は、省略されてもよい。

トランジスタ５４のエミッタは、基準電位に電気的に接続されている。トランジスタ５４のベースには、コンデンサ５１を介して、高周波信号ＲＦ２が入力される。コンデンサ５１は、高周波信号ＲＦ２の直流成分をカットするＤＣカットコンデンサである。

トランジスタ５４のベースには、抵抗５２を介して、バイアス電流ＢＩＡＳ_２１が、エミッタフォロワ型バイアス回路１７（図１参照）から入力される。

トランジスタ５４のコレクタは、チョークコイル５９を介して、電源電位Ｖｃｃ２に電気的に接続されている。

トランジスタ５４のベースと基準電位との間には、コンデンサ５３が接続されている。コンデンサ５３は、高周波信号ＲＦ２の高周波成分を基準電位にシャントする。

第２増幅器２２は、コンデンサ５５及び５７と、抵抗５６と、トランジスタ５８と、を含む。コンデンサ５５は、トランジスタ５８のベースと高周波信号ＲＦ２が入力されるノードとの間に設けられているが、高周波信号ＲＦ２が入力されるノードのトランジスタ５８とは反対側に設けられていてもよい。また、コンデンサ５７は、省略されてもよい。

トランジスタ５８のエミッタは、基準電位に電気的に接続されている。トランジスタ５８のベースには、コンデンサ５５を介して、高周波信号ＲＦ２が入力される。コンデンサ５５は、高周波信号ＲＦ２の直流成分をカットするＤＣカットコンデンサである。

トランジスタ５８のベースには、抵抗５６を介して、バイアス電流ＢＩＡＳ_２２が、フィードバック型バイアス回路１６（図１参照）から入力される。

トランジスタ５８のコレクタは、チョークコイル５９を介して、電源電位Ｖｃｃ２に電気的に接続されている。

トランジスタ５８のベースと基準電位との間には、コンデンサ５７が接続されている。コンデンサ５７は、高周波信号ＲＦ２の高周波成分を基準電位にシャントする。

トランジスタ５４及び５８は、高周波信号ＲＦ２を増幅して、高周波信号ＰＡｏｕｔＬを、バラン２（図１参照）の１次巻線の一端に出力する。

トランジスタ５４及び５８のフィンガー数は、電力増幅回路１に要求される仕様に応じて、変更可能である。

例えば、トランジスタ５４のフィンガー数は、トランジスタ５８のフィンガー数よりも大きくても良い。

これにより、電力増幅回路１は、ローパワーモードで比較的大きな出力電力を要求された場合にその出力電力を大きくできる。

例えば、トランジスタ５４のフィンガー数は、トランジスタ５８のフィンガー数よりも小さくても良い。

これにより、電力増幅回路１は、ローパワーモードで出力電力を低減することに加え、消費電流を抑制できる。すなわち、パワーモード切替と消費電流の削減とを両立できる電力増幅回路を得やすくなる。

例えば、トランジスタ５４のフィンガー数は、トランジスタ５８のフィンガー数と同じでも良い。

対称性の観点から、第２パワー段増幅器１４の第１増幅器３１内のトランジスタ５４のフィンガー数は、第１パワー段増幅器１３の第１増幅器２１内のトランジスタ５４のフィンガー数と同じであることが、好ましい。第２パワー段増幅器１４の第２増幅器３２内のトランジスタ５８のフィンガー数は、第１パワー段増幅器１３の第２増幅器２２内のトランジスタ５８のフィンガー数と同じであることが、好ましい。

ドライバ段増幅器１１内のトランジスタ４３（図２参照）のフィンガー数は、第１パワー段増幅器１３の第１増幅器２１内のトランジスタ５４のフィンガー数と同じであっても良いし、異なっていても良い。ドライバ段増幅器１１内のトランジスタ４３のフィンガー数は、第１パワー段増幅器１３の第２増幅器２２内のトランジスタ５８のフィンガー数と同じであっても良いし、異なっていても良い。なお、ドライバ段増幅器内のトランジスタのフィンガー数とパワー段増幅器内のトランジスタのフィンガー数とが異なる場合には、ドライバ段増幅器とパワー段増幅器とで個別にインピーダンス調整が可能となる。従って、電力増幅回路のインピーダンス整合をより適切に行いやすくなる。

再び図１を参照すると、エミッタフォロワ型バイアス回路１５には、外部の電流源からバイアス電流ＩＢ１が入力される。エミッタフォロワ型バイアス回路１５は、バイアス電流ＩＢ１に基づいて、バイアス電流ＢＩＡＳ_１１を、ドライバ段増幅器１１に出力する。エミッタフォロワ型バイアス回路１５は、ローパワーモード及びハイパワーモードの両方の場合に、バイアス電流ＢＩＡＳ_１１を出力する。

エミッタフォロワ型バイアス回路１５が、本開示の「第３バイアス回路」の一例に相当する。

図４は、実施の形態の電力増幅回路のエミッタフォロワ型バイアス回路の構成を示す図である。

エミッタフォロワ型バイアス回路１５は、抵抗６１と、トランジスタ６２、６３及び６５と、コンデンサ６４と、を含む。

トランジスタ６５が、本開示の「第６トランジスタ」の一例に相当する。トランジスタ６２及び６３が、本開示の「第７トランジスタ及び第８トランジスタ」の一例に相当する。

抵抗６１の一端には、バイアス電流ＩＢ１が入力される。抵抗６１の他端は、ノードＮ１に電気的に接続されている。

トランジスタ６２のコレクタ及びベースは、ノードＮ１に電気的に接続されている。つまり、トランジスタ６２は、ダイオード接続されている。トランジスタ６２のエミッタは、トランジスタ６３のコレクタ及びベースに、電気的に接続されている。つまり、トランジスタ６３は、ダイオード接続されている。トランジスタ６３のエミッタは、基準電位に電気的に接続されている。

トランジスタ６２及び６３は、一定の電圧を発生させる。トランジスタ６２及び６３が発生させる電圧が、ノードＮ１の電圧である。

コンデンサ６４の一端は、ノードＮ１に電気的に接続されている。コンデンサ６４の他端は、基準電位に電気的に接続されている。コンデンサ６４は、ノードＮ１の電圧を安定化させる。

トランジスタ６５のコレクタは、電源電位Ｖｂａｔに、電気的に接続されている。トランジスタ６５のベースは、ノードＮ１に電気的に接続されている。トランジスタ６５のエミッタは、抵抗４２（図２参照）の一端に電気的に接続されている。トランジスタ６５は、バイアス電流ＢＩＡＳ_１１を、エミッタから抵抗４２の一端に出力する。

再び図１を参照すると、フィードバック型バイアス回路１６には、外部の電流源からバイアス電流ＩＢ２が入力される。フィードバック型バイアス回路１６は、バイアス電流ＩＢ２に基づいて、バイアス電流ＢＩＡＳ_２２を第１パワー段増幅器１３内の第２増幅器２２に出力し、バイアス電流ＢＩＡＳ_３２を第２パワー段増幅器１４内の第２増幅器３２に出力する。フィードバック型バイアス回路１６は、ハイパワーモードの場合に、バイアス電流ＢＩＡＳ_２２及びＢＩＡＳ_３２を出力する。

フィードバック型バイアス回路１６が、本開示の「第２バイアス回路」の一例に相当する。

図５は、実施の形態の電力増幅回路のフィードバック型バイアス回路の構成を示す図である。

フィードバック型バイアス回路１６は、抵抗７１、７５及び７７と、トランジスタ７２、７６及び７８と、コンデンサ７３及び７４と、を含む。なお、抵抗７１、コンデンサ７４は設けられていなくてもよい。

トランジスタ７６及び７８の各々が、本開示の「第４トランジスタ」の一例に相当する。トランジスタ７２が、本開示の「第５トランジスタ」の一例に相当する。

抵抗７１の一端には、バイアス電流ＩＢ２が入力される。抵抗７１の他端は、ノードＮ２に電気的に接続されている。

トランジスタ７２のコレクタは、ノードＮ２に電気的に接続されている。トランジスタ７２のエミッタは、基準電位に電気的に接続されている。コンデンサ７３は、トランジスタ７２のコレクタとベースとの間に、電気的に接続されている。コンデンサ７３は、高周波信号をバイパスする。

コンデンサ７４の一端は、ノードＮ２に電気的に接続されている。コンデンサ７４の他端は、基準電位に電気的に接続されている。コンデンサ７４は、ノードＮ２の電圧を安定化させる。

トランジスタ７６のコレクタは、電源電位Ｖｂａｔに、電気的に接続されている。トランジスタ７６のベースは、ノードＮ２に電気的に接続されている。トランジスタ７６のエミッタは、第２増幅器２２内の抵抗５６（図３参照）の一端に電気的に接続されている。抵抗７５は、トランジスタ７６のエミッタとトランジスタ７２のベースとの間に、電気的に接続されている。

トランジスタ７６のエミッタとベースとの間には、トランジスタ７６のエミッタ→抵抗７５→トランジスタ７２のベース→トランジスタ７２のコレクタ→ノードＮ２→トランジスタ７６のベースの経路で、負帰還が掛けられている。トランジスタ７６は、バイアス電流ＢＩＡＳ_２２を、エミッタから第２増幅器２２内の抵抗５６の一端に出力する。

トランジスタ７８のコレクタは、電源電位Ｖｂａｔに、電気的に接続されている。トランジスタ７８のベースは、ノードＮ２に電気的に接続されている。トランジスタ７８のエミッタは、第２増幅器３２内の抵抗５６（図３参照）の一端に電気的に接続されている。抵抗７７は、トランジスタ７８のエミッタとトランジスタ７２のベースとの間に、電気的に接続されている。

トランジスタ７８のエミッタとベースとの間には、トランジスタ７８のエミッタ→抵抗７７→トランジスタ７２のベース→トランジスタ７２のコレクタ→ノードＮ２→トランジスタ７８のベースの経路で、負帰還が掛けられている。トランジスタ７８は、バイアス電流ＢＩＡＳ_３２を、エミッタから第２増幅器３２内の抵抗５６の一端に出力する。

再び図１を参照すると、エミッタフォロワ型バイアス回路１７には、外部の電流源からバイアス電流ＩＢ３が入力される。エミッタフォロワ型バイアス回路１７は、バイアス電流ＩＢ３に基づいて、バイアス電流ＢＩＡＳ_２１を第１パワー段増幅器１３内の第１増幅器２１に出力し、バイアス電流ＢＩＡＳ_３１を第２パワー段増幅器１４内の第１増幅器３１に出力する。エミッタフォロワ型バイアス回路１７は、ローパワーモード及びハイパワーモードの両方の場合に、バイアス電流ＢＩＡＳ_２１及びＢＩＡＳ_３１を出力する。

エミッタフォロワ型バイアス回路１７が、本開示の「第１バイアス回路」の一例に相当する。

図６は、実施の形態の電力増幅回路のエミッタフォロワ型バイアス回路の構成を示す図である。

エミッタフォロワ型バイアス回路１７は、抵抗８１と、トランジスタ８２、８３、８５及び８６と、コンデンサ８４と、を含む。

トランジスタ８５及び８６の各々が、本開示の「第１トランジスタ」の一例に相当する。トランジスタ８２及び８３が、本開示の「第２トランジスタ及び第３トランジスタ」の一例に相当する。

抵抗８１の一端には、バイアス電流ＩＢ３が入力される。抵抗８１の他端は、ノードＮ３に電気的に接続されている。

トランジスタ８２のコレクタ及びベースは、ノードＮ３に電気的に接続されている。つまり、トランジスタ８２は、ダイオード接続されている。トランジスタ８２のエミッタは、トランジスタ８３のコレクタ及びベースに、電気的に接続されている。つまり、トランジスタ８３は、ダイオード接続されている。トランジスタ８３のエミッタは、基準電位に電気的に接続されている。

トランジスタ８２及び８３は、一定の電圧を発生させる。トランジスタ８２及び８３が発生させる電圧が、ノードＮ３の電圧である。

コンデンサ８４の一端は、ノードＮ３に電気的に接続されている。コンデンサ８４の他端は、基準電位に電気的に接続されている。コンデンサ８４は、ノードＮ３の電圧を安定化させる。

トランジスタ８５のコレクタは、電源電位Ｖｂａｔに、電気的に接続されている。トランジスタ８５のベースは、ノードＮ３に電気的に接続されている。トランジスタ８５のエミッタは、第１増幅器２１内の抵抗５２（図３参照）の一端に電気的に接続されている。つまり、トランジスタ８５及び第１増幅器２１内の抵抗５２は、エミッタフォロワ接続されている。トランジスタ８５は、バイアス電流ＢＩＡＳ_２１を、エミッタから第１増幅器２１内の抵抗５２の一端に出力する。

トランジスタ８６のコレクタは、電源電位Ｖｂａｔに、電気的に接続されている。トランジスタ８６のベースは、ノードＮ３に電気的に接続されている。トランジスタ８６のエミッタは、第１増幅器３１内の抵抗５２（図２参照）の一端に電気的に接続されている。つまり、トランジスタ８６及び第１増幅器３１内の抵抗５２は、エミッタフォロワ接続されている。トランジスタ８６は、バイアス電流ＢＩＡＳ_３１を、エミッタから第１増幅器３１内の抵抗５２の一端に出力する。

実施の形態の電力増幅回路１では、エミッタフォロワ型バイアス回路１５とエミッタフォロワ型バイアス回路１７とを別のバイアス回路とした。

これにより、電力増幅回路１は、ドライバ段増幅器１１と、第１パワー段増幅器１３及び第２パワー段増幅器１４と、を個別に制御することが可能である。ドライバ段増幅器とパワー段増幅器とではその増幅率なども異なることが多いので、このように個別に制御することでそれぞれ適切な状態で動作させ、特性を向上させやすくなる。

（比較例）
図７は、比較例の電力増幅回路の構成を示す図である。

比較例の電力増幅回路１０１は、実施の形態の電力増幅回路１（図１参照）と比較して、エミッタフォロワ型バイアス回路１７に代えて、フィードバック型バイアス回路１８を含む。

フィードバック型バイアス回路１８は、ローパワーモード及びハイパワーモードの両方の場合に、バイアス電流ＢＩＡＳ_２１及びＢＩＡＳ_３１を出力する。

フィードバック型バイアス回路１８の構成は、フィードバック型バイアス回路１６の構成と同様であるので、図示及び説明を省略する。

（実施の形態と比較例との対比）
図８から図１３までは、実施の形態の電力増幅回路及び比較例の電力増幅回路の特性を示す図である。

図８は、ハイパワーモードの場合の、電力増幅回路１及び電力増幅回路１０１のドライバ段増幅器１１の利得と出力電力との関係を示す図である。図８において、縦軸は、ドライバ段増幅器１１の利得を表し、横軸は、ドライバ段増幅器１１の出力電力を表す。

波形１１１は、電力増幅回路１のドライバ段増幅器１１の利得と出力電力との関係を示す。波形１１２は、電力増幅回路１０１のドライバ段増幅器１１の利得と出力電力との関係を示す。

電力増幅回路１及び電力増幅回路１０１の何れも、エミッタフォロワ型バイアス回路１５を備えているので、高出力電力までパワーを伸ばすことが出来ている。

図９は、ハイパワーモードの場合の、電力増幅回路１及び電力増幅回路１０１の第１パワー段増幅器１３及び第２パワー段増幅器１４の利得と出力電力との関係を示す図である。図９において、縦軸は、第１パワー段増幅器１３及び第２パワー段増幅器１４の利得を表し、横軸は、第１パワー段増幅器１３及び第２パワー段増幅器１４の出力電力を表す。

波形１１３は、電力増幅回路１の第１パワー段増幅器１３及び第２パワー段増幅器１４の利得と出力電力との関係を示す。波形１１４は、電力増幅回路１０１の第１パワー段増幅器１３及び第２パワー段増幅器１４の利得と出力電力との関係を示す。

電力増幅回路１０１では、フィードバック型バイアス回路１８が、第１増幅器２１及び第１増幅器３１にバイアス電流ＢＩＡＳ_２１及びバイアス電流ＢＩＡＳ_３１を出力する。フィードバック型バイアス回路１８の特性上、線形性を維持するために、波形１１４で示すように、第１増幅器２１及び第１増幅器３１にゲインコンプレッションが掛かり、高出力電力時の利得が緩やかに低下する傾向がある。これは、線形パワー領域付近の歪特性悪化に繋がる。

一方、電力増幅回路１では、線形パワー領域付近の線形性を向上させるために、図８で示すとおり高出力電力までパワーを伸ばすことが出来るエミッタフォロワ型バイアス回路１７が、第１増幅器２１及び第１増幅器３１にバイアス電流ＢＩＡＳ_２１及びバイアス電流ＢＩＡＳ_３１を出力する。そのため、電力増幅回路１では、波形１１３で示すように、波形１１４と比較して、高出力電力の場合に、ゲインコンプレッションが弱められ、利得が高くなっている。

図１０は、ハイパワーモードの場合の、電力増幅回路１及び電力増幅回路１０１の全体の利得と出力電力との関係を示す図である。図１０において、縦軸は、電力増幅回路１及び電力増幅回路１０１の全体の利得を表し、横軸は、電力増幅回路１及び電力増幅回路１０１の全体の出力電力を表す。

波形１１５は、電力増幅回路１の全体の利得と出力電力との関係を示す。波形１１６は、電力増幅回路１０１の全体の利得と出力電力との関係を示す。

上記したように、電力増幅回路１では、電力増幅回路１０１と比較して、第１パワー段増幅器１３及び第２パワー段増幅器１４の利得が高くなっている。そのため、電力増幅回路１の全体でも、波形１１５で示すように、波形１１６と比較して、高出力電力の場合に、利得が高くなっている。

図１１は、ローパワーモードの場合の、電力増幅回路１及び電力増幅回路１０１のドライバ段増幅器１１の利得と出力電力との関係を示す図である。図１１において、縦軸は、ドライバ段増幅器１１の利得を表し、横軸は、ドライバ段増幅器１１の出力電力を表す。

波形１１７は、電力増幅回路１のドライバ段増幅器１１の利得と出力電力との関係を示す。波形１１８は、電力増幅回路１０１のドライバ段増幅器１１の利得と出力電力との関係を示す。

図１２は、ローパワーモードの場合の、電力増幅回路１及び電力増幅回路１０１の第１パワー段増幅器１３及び第２パワー段増幅器１４の利得と出力電力との関係を示す図である。図１２において、縦軸は、第１パワー段増幅器１３及び第２パワー段増幅器１４の利得を表し、横軸は、第１パワー段増幅器１３及び第２パワー段増幅器１４の出力電力を表す。

波形１１９は、電力増幅回路１の第１パワー段増幅器１３及び第２パワー段増幅器１４の利得と出力電力との関係を示す。波形１２０は、電力増幅回路１０１の第１パワー段増幅器１３及び第２パワー段増幅器１４の利得と出力電力との関係を示す。

電力増幅回路１０１では、フィードバック型バイアス回路１８が、第１増幅器２１及び第１増幅器３１にバイアス電流ＢＩＡＳ_２１及びバイアス電流ＢＩＡＳ_３１を出力する。フィードバック型バイアス回路１８の特性上、線形性を維持するために、第１増幅器２１及び第１増幅器３１にゲインコンプレッションが掛かり、高出力電力時の利得が緩やかに低下する傾向がある。これは、線形パワー領域付近の歪特性悪化に繋がる。

一方、電力増幅回路１では、線形パワー領域付近の線形性を向上させるために、エミッタフォロワ型バイアス回路１７が、第１増幅器２１及び第１増幅器３１にバイアス電流ＢＩＡＳ_２１及びバイアス電流ＢＩＡＳ_３１を出力する。そのため、電力増幅回路１では、波形１１９で示すように、波形１２０と比較して、高出力電力の場合に、ゲインコンプレッションが弱められ、利得が高くなっている。

図１３は、ローパワーモードの場合の、電力増幅回路１及び電力増幅回路１０１の全体の利得と出力電力との関係を示す図である。図１３において、縦軸は、電力増幅回路１及び電力増幅回路１０１の全体の利得を表し、横軸は、電力増幅回路１及び電力増幅回路１０１の全体の出力電力を表す。

波形１２１は、電力増幅回路１の全体の利得と出力電力との関係を示す。波形１２２は、電力増幅回路１０１の全体の利得と出力電力との関係を示す。

上記したように、電力増幅回路１では、電力増幅回路１０１と比較して、第１パワー段増幅器１３及び第２パワー段増幅器１４の利得が高くなっている。そのため、電力増幅回路１の全体でも、波形１２１で示すように、波形１２２と比較して、高出力電力の場合に、利得が高くなっている。

図１４から図１７までは、実施の形態の電力増幅回路及び比較例の電力増幅回路の回路シミュレーション結果を示す図である。

図１４は、電力増幅回路１及び電力増幅回路１０１の全体の利得と出力電力との関係の回路シミュレーション結果を示す図である。図１４において、縦軸は、電力増幅回路１及び電力増幅回路１０１の全体の利得を表し、横軸は、電力増幅回路１及び電力増幅回路１０１の全体の出力電力を表す。

波形１３１は、電力増幅回路１の全体の利得と出力電力との関係を示す。波形１３２は、電力増幅回路１０１の全体の利得と出力電力との関係を示す。

電力増幅回路１は、波形１３１で示すように、波形１３２と比較して、高出力電力の場合に、利得が高くなっている。

図１５は、電力増幅回路１及び電力増幅回路１０１の全体のＡＭ－ＡＭと出力電力との関係の回路シミュレーション結果を示す図である。図１５において、縦軸は、電力増幅回路１及び電力増幅回路１０１の全体のＡＭ－ＡＭを表し、横軸は、電力増幅回路１及び電力増幅回路１０１の全体の出力電力を表す。

波形１３３は、電力増幅回路１の全体のＡＭ－ＡＭと出力電力との関係を示す。波形１３４は、電力増幅回路１０１の全体のＡＭ－ＡＭと出力電力との関係を示す。

電力増幅回路１は、波形１３３で示すように、波形１３４と比較して、高出力電力の場合に、ＡＭ－ＡＭが高くなっている。すなわち、電力増幅回路１は、電力増幅回路１０１に比べて歪特性が改善されている。

図１６は、電力増幅回路１及び電力増幅回路１０１の全体のＰ３ｄＢと高周波信号の周波数との関係の回路シミュレーション結果を示す図である。図１６において、縦軸は、電力増幅回路１及び電力増幅回路１０１の全体のＰ３ｄＢ（ゲインの最大値から３ｄＢゲインが低下した際の出力電力の大きさ）を表し、横軸は、高周波信号の周波数を表す。

波形１３５は、電力増幅回路１の全体のＰ３ｄＢと高周波信号の周波数との関係を示す。波形１３６は、電力増幅回路１０１の全体のＰ３ｄＢと高周波信号の周波数との関係を示す。

電力増幅回路１は、ＡＭ－ＡＭが上記した通り改善された結果、波形１３５で示すように、波形１３６と比較して、Ｐ３ｄＢが高くなっている。このため、電力増幅回路１の線形性が向上する。

図１７は、電力増幅回路１及び電力増幅回路１０１の全体のＡＣＬＲと出力電力との関係の回路シミュレーション結果を示す図である。図１７において、縦軸は、電力増幅回路１及び電力増幅回路１０１の全体のＡＣＬＲを表し、横軸は、出力電力を表す。

波形１３７は、電力増幅回路１の全体のＡＣＬＲと出力電力との関係を示す。波形１３８は、電力増幅回路１０１の全体のＡＣＬＲと出力電力との関係を示す。

電力増幅回路１は、波形１３７で示すように、波形１３８と比較して、例えば領域１３９において、ＡＣＬＲが改善されている。

（まとめ）
（１）比較例の電力増幅回路１０１では、フィードバック型バイアス回路１６及び１８だけが、第１増幅器２１及び３１、並びに、第２増幅器２２及び３２にバイアスを与える。この場合、ハイパワーモードにおいて、線形性を維持するためにゲインコンプレッションが生じ、高パワー時の利得が低下し、ＡＣＬＲが悪化する。また、ローパワーモードにおいても、ゲインコンプレッションが生じ、ＡＣＬＲが悪化する。

また、電力増幅回路１（図１参照）において、フィードバック型バイアス回路１６をエミッタフォロワ型バイアス回路に置換した場合を検討する。つまり、エミッタフォロワ型バイアス回路だけが、第１増幅器２１及び３１、並びに、第２増幅器２２及び３２にバイアスを与える場合を検討する。この場合、ローパワーモードにおいては、良好な線形性が得られる。しかし、ハイパワーモードにおいて、ゲインエクスパンションが生じ、ＡＣＬＲが悪化する。

そこで、電力増幅回路１では、ローパワーモードにおいて、エミッタフォロワ型バイアス回路１７が、第１増幅器２１及び３１、並びに、第２増幅器２２及び３２にバイアスを与える。また、ハイパワーモードにおいて、フィードバック型バイアス回路１６及びエミッタフォロワ型バイアス回路１７が、第１増幅器２１及び３１、並びに、第２増幅器２２及び３２にバイアスを与える。

つまり、電力増幅回路１は、ローパワーモードにおいて、ゲインコンプレッションが生じにくいエミッタフォロワ型バイアス回路１７を使用する。また、電力増幅回路１は、ハイパワーモードにおいて、ゲインエクスパンションが生じやすいエミッタフォロワ型バイアス回路１７に加えて、ゲインコンプレッションが生じやすいフィードバック型バイアス回路１６をも使用する。これにより、電力増幅回路１は、フィードバック型バイアス回路１６及びエミッタフォロワ型バイアス回路１７の両方のメリットを融合し、低パワー領域から高パワー領域までの高線形性を実現できる。

（２）第１増幅器２１及び３１内のトランジスタ５４のフィンガー数は、第２増幅器２２及び３２内のトランジスタ５８のフィンガー数よりも大きくても良い。

これにより、電力増幅回路１は、ローパワーモードでの出力電力を大きくできる。

（３）第１増幅器２１及び３１内のトランジスタ５４のフィンガー数は、第２増幅器２２及び３２内のトランジスタ５８のフィンガー数よりも小さくても良い。

これにより、電力増幅回路１は、ローパワーモードでの消費電流を抑制できる。

（４）フィードバック型バイアス回路１６は、ゲインコンプレッションが生じやすく、エミッタフォロワ型バイアス回路１７は、ゲインエクスパンションが生じやすい、という特徴がある。この特徴を利用して、トランジスタ５４とトランジスタ５８のフィンガー数の配分を決定すると良い。

（５）電力増幅回路１は、ドライバ段増幅器１１と、第１パワー段増幅器１３及び第２パワー段増幅器１４と、の多段構成とすると良い。

これにより、電力増幅回路１は、線形性が低下しにくくなる。

（６）エミッタフォロワ型バイアス回路１５とエミッタフォロワ型バイアス回路１７とを別のバイアス回路とすると良い。

これにより、電力増幅回路１は、ドライバ段増幅器１１と、第１パワー段増幅器１３及び第２パワー段増幅器１４と、を個別に制御することが可能である。

なお、上記した実施の形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更／改良され得るとともに、本発明にはその等価物も含まれる。

１、１０１電力増幅回路
２、１２バラン
１１ドライバ段増幅器
１３第１パワー段増幅器
１４第２パワー段増幅器
１５、１７エミッタフォロワ型バイアス回路
１６、１８フィードバック型バイアス回路
２１、３１第１増幅器
２２、３２第２増幅器

Claims

第１モード及び前記第１モードよりも出力電力が相対的に高い第２モードの両方の場合に、高周波信号を増幅する第１増幅器と、
前記第２モードの場合に、高周波信号を増幅する第２増幅器と、
前記第１モード及び前記第２モードの両方の場合に、前記第１増幅器にバイアスを与える第１バイアス回路と、
前記第２モードの場合に、前記第２増幅器にバイアスを与える第２バイアス回路と、
を含み、
前記第１バイアス回路は、
コレクタが電源電位に電気的に接続され、エミッタが前記第１増幅器に電気的に接続され、ベースが電流源に電気的に接続されている第１トランジスタと、
各々がダイオード接続されており、前記第１トランジスタのベースと基準電位との間に直列接続されている第２トランジスタ及び第３トランジスタと、
を含み、
前記第２バイアス回路は、
コレクタが電源電位に電気的に接続され、エミッタが前記第２増幅器に電気的に接続され、ベースが電流源に電気的に接続されている第４トランジスタと、
ベースが前記第４トランジスタのエミッタに電気的に接続され、コレクタが前記第４トランジスタのベースに電気的に接続され、エミッタが基準電位に電気的に接続されている第５トランジスタと、
を含む、
電力増幅回路。
請求項１に記載の電力増幅回路であって、
前記第１増幅器及び前記第２増幅器の各々は、高周波信号を増幅するマルチフィンガートランジスタを含み、
前記第１増幅器内のマルチフィンガートランジスタのフィンガー数は、前記第２増幅器内のマルチフィンガートランジスタのフィンガー数よりも大きい、
電力増幅回路。
請求項１に記載の電力増幅回路であって、
前記第１増幅器及び前記第２増幅器の各々は、高周波信号を増幅するマルチフィンガートランジスタを含み、
前記第１増幅器内のマルチフィンガートランジスタのフィンガー数は、前記第２増幅器内のマルチフィンガートランジスタのフィンガー数よりも小さい、
電力増幅回路。
請求項１から３のいずれか１項に記載の電力増幅回路であって、
前記第１増幅器及び前記第２増幅器の前段に設けられ、前記第１モード及び前記第２モードの両方の場合に、高周波信号を増幅する第３増幅器と、
前記第１モード及び前記第２モードの両方の場合に、前記第３増幅器にバイアスを与える第３バイアス回路と、
を更に含み、
前記第３バイアス回路は、
コレクタが電源電位に電気的に接続され、エミッタが前記第３増幅器に電気的に接続され、ベースが電流源に電気的に接続されている第６トランジスタと、
各々がダイオード接続されており、前記第６トランジスタのベースと基準電位との間に直列接続されている第７トランジスタ及び第８トランジスタと、
を含む、
電力増幅回路。
請求項４に記載の電力増幅回路であって、
前記第１バイアス回路と前記第３バイアス回路とは、別のバイアス回路である、
電力増幅回路。
請求項４又は５に記載の電力増幅回路であって、
前記第３増幅器は、高周波信号を増幅するマルチフィンガートランジスタを含み、
前記第３増幅器内のマルチフィンガートランジスタのフィンガー数は、前記第１増幅器内のマルチフィンガートランジスタ及び前記第２増幅器内のマルチフィンガートランジスタのフィンガー数と異なる、
電力増幅回路。