KR20120125811A - 전력 증폭기 - Google Patents

전력 증폭기 Download PDF

Info

Publication number
KR20120125811A
KR20120125811A KR1020110043489A KR20110043489A KR20120125811A KR 20120125811 A KR20120125811 A KR 20120125811A KR 1020110043489 A KR1020110043489 A KR 1020110043489A KR 20110043489 A KR20110043489 A KR 20110043489A KR 20120125811 A KR20120125811 A KR 20120125811A
Authority
KR
South Korea
Prior art keywords
common gate
gate node
resistor
power
signal
Prior art date
Application number
KR1020110043489A
Other languages
English (en)
Other versions
KR101751071B1 (ko
Inventor
구본훈
조병학
손기용
나유삼
홍성철
Original Assignee
삼성전기주식회사
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사, 한국과학기술원 filed Critical 삼성전기주식회사
Priority to KR1020110043489A priority Critical patent/KR101751071B1/ko
Priority to US13/272,882 priority patent/US8633771B2/en
Publication of KR20120125811A publication Critical patent/KR20120125811A/ko
Application granted granted Critical
Publication of KR101751071B1 publication Critical patent/KR101751071B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H03F3/45188—Non-folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45621—Indexing scheme relating to differential amplifiers the IC comprising a transformer for phase splitting the input signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45658—Indexing scheme relating to differential amplifiers the LC comprising two diodes of current mirrors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 전력 증폭기에 관한 것으로, 병렬 연결된 적어도 둘의 캐스코드 증폭기를 구비하여 입력 신호를 증폭하는 증폭부; 및 상기 둘의 캐스코드 증폭기의 커먼 게이트 노드에 바이어스 전원을 공급하고, 상기 커먼 게이트 노드의 임피던스를 조절하여 상기 커먼 게이트 노드에서의 사전에 설정된 베이스밴드 주파수 대역의 신호를 제거하는 바이어스 공급부를 포함하는 전력 증폭기를 제공하기 위한 것이다.

Description

전력 증폭기{POWER AMPLIFIER}
본 발명은 전력 증폭기에 관한 것이다.
최근 들어, 무선 송수신기를 구성하는 블록들이 CMOS(Complementary Metal Oxide Semiconductor) 공정 기술을 이용하여 구현이 되고 있으며, 하나의 칩으로 집적화가 진행되고 있는 추세이다. 그러나, 이러한 무선 송수신기의 블록들 중 전력 증폭기만은 InGaP(Indium Gallium Phosphide)/GaAs(Gallium Arsenide) HBT(Heterojunction Bipolar Transistor) 공정을 이용하여 구현되어 있다. 하지만, 상술한 InGAP/GaAs HBT 공정은 CMOS 공정에 비해 제조비용이 높고 멀티 칩 구조로 형성되어야 하며, 선형성 개선을 위해 CMOS 공정으로 구현되는 조정 회로 블록과의 결합도 어렵다는 단점이 있다. 이러한 이유로 CMOS 공정 기반의 전력 증폭기에 관한 연구가 활발히 진행되고 있다.
최근 들어, 주로 사용되는 무선 통신 단말기에 CMOS 공정의 전력 증폭기가 채용되는 경우, 상술한 HBT 공정에 비해 CMOS 소자의 낮은 항복전압의 특성으로 인하여 두 개의 트랜지스터를 쌓는 캐스코드 구조를 갖는 전력 증폭기가 채용되며, 이러한 전력 증폭기에는 증폭 동작을 위해 바이어스 전원이 공급된다.
상술한 바이어스 전원은 캐스코드 구조 중 커먼 소스(Common Source) 증폭기에 공급되는데, 이 경우 차동 구조로 인해 얻어지는 커먼 게이트(Common Gate)의 양단을 연결해 줌으로써 형성되는 가상 접지(Virtual Ground)를 이용하여 커먼 게이트에 전압 인가가 가능하다. 일반적으로 커먼 게이트 단의 바이어스 라인에는 큰 저항을 삽입하여 등가적으로 RF 오픈(open) 상태를 형성하는데, 이때, 커먼 게이트 노드에서 검출되는 신호는 커먼 소스 증폭기의 비선형 특성으로 인해 생성된 베이스 밴드 주파수 대역의 신호를 포함하고 있으며, 이는 증폭기의 선형성을 감소시키는 문제가 있다.
본 발명의 목적은 캐스코드 구조의 커먼 게이트 노드에 공급되는 바이어스 전원에서 베이스 밴드 주파수 대역의 신호를 제거할 수 있는 바이어스 회로를 갖는 전력 증폭기를 제공하는 것이다.
상술한 목적을 달성하기 위해, 본 발명의 하나의 기술적인 측면은 병렬 연결된 적어도 둘의 캐스코드 증폭기를 구비하여 입력 신호를 증폭하는 증폭부; 및
상기 둘의 캐스코드 증폭기의 커먼 게이트 노드에 바이어스 전원을 공급하고, 상기 커먼 게이트 노드의 임피던스를 조절하여 상기 커먼 게이트 노드에서의 사전에 설정된 베이스밴드 주파수 대역의 신호를 제거하는 바이어스 공급부를 포함하는 전력 증폭기를 제공하는 것이다.
본 발명의 하나의 기술적인 측면에 따르면, 상기 바이어스 공급부는 접지에 연결되는 본딩 와이어의 인덕턴스 성분에 따라 상기 커먼 게이트 노드의 고조파 성분들의 임피던스를 조절할 수 있다.
본 발명의 하나의 기술적인 측면에 따르면, 사전에 설정된 저항비에 따라, 상기 바이어스 전원의 전압 레벨을 분압하는 제1 저항 및 제2 저항과, 상기 제1 저항에 병렬 연결된 제1 캐패시터를 포함하고,
상기 제1 저항의 일단은 접지에 연결되고, 타단은 상기 커먼 게이트 노드에 연결되며,
상기 제2 저항의 일단은 바이어스 전원 터미널에 연결되어 바이어스 전원을 입력받고, 타단은 상기 제1 저항의 타단과 함께 상기 커먼 게이트 노드에 연결되어 상기 커먼 게이트 노드에 분압된 바이어스 전원을 전달할 수 있다.
본 발명의 하나의 기술적인 측면에 따르면, 상기 제1 저항의 일단은 상기 접지에 제1 본딩 와이어를 통해 연결되고,
상기 제2 저항의 일단은 상기 바이어스 전원 터미널에 제2 본딩 와이어를 통해 연결될 수 있다.
본 발명의 하나의 기술적인 측면에 따르면, 상기 제1 저항의 타단과 상기 제2 저항의 타단 사이에 직렬 연결되어 사전에 설정된 전력 범위를 갖는 고전력 모드에서 턴 온하고, 상기 고전력 모드의 전력 범위보다 낮은 전력 범위를 갖는 저전력 모드에서 턴 오프하는 스위치를 더 포함할 수 있다.
본 발명의 하나의 기술적인 측면에 따르면, 상기 커먼 게이트 노드에 연결된 캐소드를 갖는 제1 다이오드; 및
접지에 연결되는 애노드 및 상기 제1 다이오드의 캐소드와 함께 상기 커먼 게이트 노드에 연결된 캐소드를 갖고, 상기 캐소드는 바이어스 전원 터미널에 연결되어 바이어스 전원을 입력받아 상기 커먼 게이트 노드에 바이어스 전원을 전달하는 제2 다이오드를 포함할 수 있다.
본 발명의 하나의 기술적인 측면에 따르면, 상기 제2 다이오드의 애노드는 제1 본딩 와이어를 통해 접지에 연결되고, 상기 제2 다이오드의 캐소드는 제2 본딩 와이어를 통해 상기 바이어스 전원 터미널에 연결될 수 있다.
본 발명의 하나의 기술적인 측면에 따르면, 상기 증폭부에 의해 증폭된 신호와 출력단 간의 임피던스를 정합하는 임피던스 정합부를 더 포함할 수 있다.
본 발명의 하나의 기술적인 측면에 따르면, 입력된 싱글 신호를 밸런스 신호로 변환하여 상기 증폭부에 상기 입력 신호로 전달하는 발룬을 더 포함할 수 있다.
본 발명에 따르면, 캐스코드 증폭기의 커먼 게이트 노드의 임피던스를 조절해서 커먼 게이트 노드에서 생성되는 베이스밴드 주파수 대역의 신호를 제거하여, 전력 증폭기의 사이드 밴드(side band) 신호의 비대칭성과 선형성을 향상시키는 효과가 있다.
도 1은 본 발명의 일 실시형태에 따른 전력 증폭기의 개략적인 구성도.
도 2는 본 발명의 다른 일 실시형태에 따른 전력 증폭기의 개략적인 구성도.
도 3은 본 발명의 또 다른 일 실시형태에 따른 전력 증폭기의 개략적인 구성도.
도 4a는 일반적인 전력 증폭기의 전기적 특성을 나타내는 그래프이고, 도 4b는 본 발명의 전력 증폭기의 전기적 특성을 나타내는 그래프.
도 5는 일반적인 전력 증폭기와 본 발명의 전력 증폭기의 IMD3 및 PAE의 비교 그래프.
이하, 도면을 참조하여 본 발명을 상세히 설명하도록 한다.
도 1은 본 발명의 일 실시형태에 따른 전력 증폭기의 개략적인 구성도이다.
도 1을 참조하면, 본 발명의 일 실시형태에 따른 전력 증폭기(100)는 증폭부(110)와 바이어스 공급부(120)를 포함할 수 있다. 더하여, 임피던스 정합부(130) 및 발룬(140)을 더 포함할 수 있다. 상술한 전력 증폭기(100)는 CMOS 공정으로 구현될 수 있다.
증폭부(110)는 설정되는 이득에 따라 입력 신호를 증폭할 수 있다. 이를 위해 증폭부(110)는 적어도 둘의 캐스코드(cascode) 증폭기(111,112)를 포함할 수 있다.
제1 및 제2 캐스코드 증폭기(111,112) 각각은 직렬 연결된 둘의 N MOS FET(metal-oxide-semiconductor field-effect transistor)(N1,N2,N3,N4)를 포함할 수 있다. 제1 및 제2 캐스코드 증폭기(111,112)는 서로 병렬 연결될 수 있다.
즉, 제1 및 제2 N MOS FET(N1,N2)는 서로 직렬 연결되어 제1 캐스코드 증폭기(111)를 구성하고, 제3 및 제4 N MOS FET(N3,N4)는 서로 직렬 연결되어 제2 캐스코드 증폭기(112)를 구성할 수 있다.
제1 N MOS FET(N1)의 게이트(gate)와 제3 N MOS FET(N3)의 게이트는 서로 공통 연결되는 커먼 게이트를 구성할 수 있고, 제2 N MOS FET(N2)와 제4 N MOS FET(N4)의 소스(source)는 서로 연결되는 커먼 소스를 구성할 수 있다.
제2 N MOS FET(N2)와 제4 N MOS FET(N4)의 게이트로는 증폭하고자 하는 입력 신호가 전달될 수 있고, 제1 N MOS FET(N1)의 소스와 제2 N MOS FET(N2)의 드레인(drain)이 서로 연결되고 제3 N MOS FET(N3)의 소스와 제4 N MOS FET(N4)의 드레인이 서로 연결될 수 있으며, 제1 및 제3 N MOS FET(N1,N3)의 드레인은 증폭된 신호를 출력할 수 있다.
제1 및 제2 캐스코드 증폭기(111,112)의 신호 증폭 동작은 당업자에게 널리 알려진 기술 내용이므로 생략하도록 한다.
바이어스 공급부(120)는 전달받은 바이어스 전원(Vcg)을 증폭부(110)에 공급할 수 있으며, 보다 상세하게는 제1 및 제2 캐스코드 증폭기(111,112)의 제1 N MOS FET(N1)의 게이트(gate)와 제3 N MOS FET(N3)의 게이트가 서로 공통 연결된 노드(node)인 커먼 게이트 노드(CGn)에 바이어스 전원(Vcg)을 공급할 수 있다.
본 발명의 전력 증폭기(100)에 채용된 바이어스 공급부(120)의 일 실시형태는 바이어스 전원(Vcg)을 분압하는 제1 및 제2 저항(R1,R2)을 포함할 수 있다. 제1 및 제2 저항은 바이어스 전원(Vcg)을 공급하는 바이어스 전원 터미널과 접지 사이에 서로 직렬 연결될 수 있다. 제1 캐패시터(C1)은 제1 저항(R1)에 병렬 연결될 수 있다. 제1 저항(R1)의 일단은 접지에 연결되고, 타단은 제2 저항(R2)의 타단과 함께 커먼 게이트 노드(CGn)에 연결되며, 제2 저항(R2)의 일단은 상기 바이어스 전원 터미널과 연결될 수 있다.
이때, 제1 저항(R1)의 일단은 제1 본딩 와이어(B1)을 통해 접지에 연결될 수 있고, 제2 저항(R2)의 일단은 제2 본딩 와이어(B2)를 통해 상기 바이어스 전원 터미널에 연결될 수 있다.
제1 본딩 와이어(B1) 및 제2 본딩 와이어(B2)는 도전체로 이루어질 수 있으며, 상기 도전체의 길이에 따라 인덕턴스 성분을 가질 수 있다. 이에 따라, 제1 본딩 와이어(B1)의 인덕턴스 성분과 제1 캐패시터(C1)의 캐패시터 성분에 의해 커먼 게이트 노드(CGn)에서 임피던스 조절이 가능할 수 있다. 임피던스 조절에 의해 원하는 커먼 게이트 노드(CGn)에서 생성되는 신호의 고조파 성분이 제거가 가능해지고, 이에 따라 입력신호가 신호 처리되는 베이스밴드 신호와 유사한 주파수 대역의 주파수 신호를 제거할 수 있다.
베이스밴드 신호의 주파수 대역은 무선 통신 시스템마다 상이하지만 대략 4MHz,5MHz 또는 6MHz 정도일 수 있으며, RF 신호가 입력되어 캐스코드 증폭기에 의해 증폭되면서 커먼 게이트 노드(CGn)에서 대략 입력 신호의 주파수 대역에서 베이스밴드 신호의 주파수 대역에 해당하는 ±5MHz 대역의 고조파 성분이 발생할 수 있으며, 이에 따라 해당 대역의 주파수 신호를 제거할 필요가 있으므로, 커먼 게이트 노드(CGn)에서의 임피던스 조절을 통해 해당 주파수 대역의 신호를 제거할 수 있다. 상술한 바이어스 공급부는 다양한 구성으로 실시될 수 있으며, 이에 한정되지 않지만 도 2 및 도 3을 참조하여 바이어스 공급부의 실시가능한 형태 중 일부를 상세히 설명하도록 한다.
다시 도 1을 참조하면, 임피던스 정합부(130)는 증폭부(110)의 출력단과 전력 증폭기(100)의 출력단(RFout)간의 신호 경로의 임피던스를 사전에 설정된 값으로 정합할 수 있다.
발룬(140)은 1차 권선(P)와 2차 권선(S)를 구비하여 싱글 신호(RFin)를 밸런스 신호로 변환하여 증폭부(110)에 상기 입력 신호로 제공할 수 있다.
도 2는 본 발명의 다른 일 실시형태에 따른 전력 증폭기의 개략적인 구성도이다.
도 2를 참조하면, 본 발명의 다른 일 실시형태에 따른 전력 증폭기(200)는 도 1의 전력 증폭기의 일 실시형태(100)의 증폭부(110), 임피던스 정합부(130) 및 발룬(140)과 동일한 구성 요소를 갖는 증폭부(210), 임피던스 정합부(230) 및 발룬(240)을 포함할 수 있다. 이에 관한 상세한 설명은 생략하도록 한다.
한편, 바이어스 공급부(220)의 구성은 도 1의 전력 증폭기의 일 실시형태(100)의 바이어스 공급부(120)와 상이할 수 있다.
즉, 바이어스 공급부(220)는 바이어스 전원(Vcg)을 분압하는 제1 및 제2 저항(R1,R2), 제1 저항(R1)에 병렬 연결된 제1 캐패시터(C1)를 포함할 수 있고, 제1 저항(R1)의 일단은 제1 본딩 와이어(B1)을 통해 접지에 연결될 수 있고, 제2 저항(R2)의 일단은 제2 본딩 와이어(B2)를 통해 상기 바이어스 전원 터미널에 연결될 수 있다. 더하여, 제1 저항(R1)의 타단과 제2 저항(R2)의 타단 사이에 연결된 스위치(S)를 더 포함할 수 있다.
스위치(S)는 외부로부터의 제어 신호에 따라 입력 신호를 높은 전력 레벨로 증폭시키는 고전력 모드시에는 선형성을 증가시키기 위해 턴 온될 수 있다. 이에 따라, 제1 본딩 와이어(B1)의 인덕턴스 성분과 제1 캐패시터(C1)의 캐패시터 성분에 의해 커먼 게이트 노드(CGn)에서 임피던스 조절이 가능할 수 있다. 임피던스 조절에 의해 원하는 커먼 게이트 노드(CGn)에서 생성되는 신호의 고조파 성분의 제거가 가능해지고, 이에 따라 입력신호가 신호 처리되는 베이스밴드 신호와 유사한 주파수 대역의 주파수 신호를 제거할 수 있다. 반대로, 입력 신호를 낮은 전력 레벨로 증폭시키는 저전력 모드시에는 턴 오프되어 정지 전류의 소모를 방지할 수 있다.
도 3은 본 발명의 또 다른 일 실시형태에 따른 전력 증폭기의 개략적인 구성도이다.
도 3을 참조하면, 본 발명의 또 다른 일 실시형태에 따른 전력 증폭기(300)는 도 1의 전력 증폭기의 일 실시형태(100)의 증폭부(110), 임피던스 정합부(130) 및 발룬(140)과, 도 2의 전력 증폭기의 다른 일 실시형태(200)의 증폭부(210), 임피던스 정합부(230) 및 발룬(240)과 동일한 구성 요소를 갖는 증폭부(310), 임피던스 정합부(330) 및 발룬(340)을 포함할 수 있다. 이에 관한 상세한 설명은 생략하도록 한다.
한편, 바이어스 공급부(320)의 구성은 도 1의 전력 증폭기의 일 실시형태(100)의 바이어스 공급부(120) 및 도 2의 전력 증폭기의 다른 일 실시형태(200)의 바이어스 공급부(220)와 상이할 수 있다.
즉, 바이어스 공급부(320)는 제1 및 제2 다이오드(D1,D2)를 포함할 수 있다.
제1 다이오드(D1)의 캐소드는 제2 다이오드(D2)의 캐소드와 커먼 게이트 노드(CGn)에 연결되고, 바이어스 전원(Vcg)은 커먼 게이트 노드(CGn)에 공급될 수 있다. 제2 다이오드(D2)의 애노드는 제1 본딩 와이어(B1)을 통해 접지에 연결될 수 있고, 바이어스 전원(Vcg)을 전달하는 바이어스 전원 터미널은 제2 본딩 와이어(B2)를 통해 커먼 게이트 노드(CGn)에 바이어스 전원(Vcg)을 공급할 수 있다. 제1 본딩 와이어(B1)의 인덕턴스 성분에 의해 커먼 게이트 노드(CGn)에서 임피던스 조절이 가능할 수 있다. 임피던스 조절에 의해 원하는 커먼 게이트 노드(CGn)에서 생성되는 신호의 제거가 가능해지고, 입력신호가 처리되는 베이스밴드 대역의 주파수 신호를 제거할 수 있다.
도 4a는 일반적인 전력 증폭기의 전기적 특성을 나타내는 그래프이고, 도 4b는 본 발명의 전력 증폭기의 전기적 특성을 나타내는 그래프이다.
도 4a를 참조하면, 일반적인 전력 증폭기의 경우 좌측과 같이 입력 신호(RFin)가 입력되면 우측과 같이 커먼 게이트 노드에서 베이스 밴드 주파수 대역의 저주파 신호가 발생되는 것을 볼 수 있다.
한편, 도 4b를 참조하면, 본 발명의 전력 증폭기의 경우 좌측과 같이 입력 신호(RFin)이 입력되면, 본딩 와이어 또는 본딩 와이어 및 캐패시터에 의해 커먼 게이트 노드의 임피던스가 조절될 수 있다. 베이스밴드 주파수 대역의 저주파 신호에서는 커먼 게이트 노드에서 바라보는 임피던스가 작은 값을 가지게 되어 베이스밴드 주파수 대역의 저주파 신호가 접지로 빠지게 될 수 있다. 이에 따라, 우측과 같이 커먼 게이트 노드에서의 베이스밴드 주파수 대역의 저주파 신호가 제거되는 것을 볼 수 있다.
도 5는 일반적인 전력 증폭기와 본 발명의 전력 증폭기의 IMD3 및 PAE의 비교 그래프이다.
도 5를 참조하면, 커먼 게이트 노드에서의 베이스밴드 주파수 대역의 고조파 성분에 관한 제거기능이 없는 일반적인 전력 증폭기의 IMD3(3차 혼변조 왜곡, third-order intermodulation distortion)(B) 및 PAE(전력부가효율, Power Added Efficiency)(D)에 대비하여 본 발명의 전력 증폭기는 커먼 게이트 노드에서의 베이스밴드 주파수 대역의 고조파 성분이 제거되어 IMD3(A) 및 PAE(C)이 향상되는 것을 볼 수 있다.
상술한 바와 같이, 본 발명에 따르면, 캐스코드 증폭기의 커먼 게이트 노드의 임피던스를 조절해서 커먼 게이트 노드에서 생성되는 베이스밴드 주파수 대역의 신호를 제거하여, 전력 증폭기의 IMD3의 어퍼 사이드와 로어 사이드 사이의 비대칭성과 줄여서 선형성을 향상시킬 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고 후술하는 특허청구범위에 의해 한정되며, 본 발명의 구성은 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 그 구성을 다양하게 변경 및 개조할 수 있다는 것을 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 쉽게 알 수 있다.
100,200,300...전력 증폭기
110,210,310...증폭부
111,211,311...제1 캐스코드 증폭기
112,212,312...제2 캐스코드 증폭기
120,220,320...바이어스 공급부
130,230,330...임피던스 정합부
140,240,340...발룬

Claims (9)

  1. 병렬 연결된 적어도 둘의 캐스코드 증폭기를 구비하여 입력 신호를 증폭하는 증폭부; 및
    상기 둘의 캐스코드 증폭기의 커먼 게이트 노드에 바이어스 전원을 공급하고, 상기 커먼 게이트 노드의 임피던스를 조절하여 상기 커먼 게이트 노드에서의 사전에 설정된 베이스 밴드 주파수 대역의 신호를 제거하는 바이어스 공급부
    를 포함하는 전력 증폭기.
  2. 제1항에 있어서,
    상기 바이어스 공급부는 접지에 연결되는 본딩 와이어의 인덕턴스 성분에 따라 상기 커먼 게이트 노드의 고조파 성분들의 임피던스를 조절하는 전력 증폭기.
  3. 제2항에 있어서,
    사전에 설정된 저항비에 따라, 상기 바이어스 전원의 전압 레벨을 분압하는 제1 저항 및 제2 저항과, 상기 제1 저항에 병렬 연결된 제1 캐패시터를 포함하고,
    상기 제1 저항의 일단은 접지에 연결되고, 타단은 상기 커먼 게이트 노드에 연결되며,
    상기 제2 저항의 일단은 바이어스 전원 터미널에 연결되어 바이어스 전원을 입력받고, 타단은 상기 제1 저항의 타단과 함께 상기 커먼 게이트 노드에 연결되어 상기 커먼 게이트 노드에 분압된 바이어스 전원을 전달하는 전력 증폭기.
  4. 제3항에 있어서,
    상기 제1 저항의 일단은 상기 접지에 제1 본딩 와이어를 통해 연결되고,
    상기 제2 저항의 일단은 상기 바이어스 전원 터미널에 제2 본딩 와이어를 통해 연결되는 전력 증폭기.
  5. 제3항에 있어서,
    상기 제1 저항의 타단과 상기 제2 저항의 타단 사이에 직렬 연결되어 사전에 설정된 전력 범위를 갖는 고전력 모드에서 턴 온하고, 상기 고전력 모드의 전력 범위보다 낮은 전력 범위를 갖는 저전력 모드에서 턴 오프하는 스위치를 더 포함하는 전력 증폭기.
  6. 제2항에 있어서,
    상기 커먼 게이트 노드에 연결된 캐소드를 갖는 제1 다이오드; 및
    접지에 연결되는 애노드 및 상기 제1 다이오드의 캐소드와 함께 상기 커먼 게이트 노드에 연결된 캐소드를 갖고, 상기 캐소드는 바이어스 전원 터미널에 연결되어 바이어스 전원을 입력받아 상기 커먼 게이트 노드에 바이어스 전원을 전달하는 제2 다이오드
    를 포함하는 전력 증폭기.
  7. 제5항에 있어서,
    상기 제2 다이오드의 애노드는 제1 본딩 와이어를 통해 접지에 연결되고, 상기 제2 다이오드의 캐소드는 제2 본딩 와이어를 통해 상기 바이어스 전원 터미널에 연결되는 전력 증폭기.
  8. 제1항에 있어서,
    상기 증폭부에 의해 증폭된 신호와 출력단 간의 임피던스를 정합하는 임피던스 정합부를 더 포함하는 전력 증폭기.
  9. 제1항에 있어서,
    입력된 싱글 신호를 밸런스 신호로 변환하여 상기 증폭부에 상기 입력 신호로 전달하는 발룬을 더 포함하는 전력 증폭기.
KR1020110043489A 2011-05-09 2011-05-09 전력 증폭기 KR101751071B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110043489A KR101751071B1 (ko) 2011-05-09 2011-05-09 전력 증폭기
US13/272,882 US8633771B2 (en) 2011-05-09 2011-10-13 Power amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110043489A KR101751071B1 (ko) 2011-05-09 2011-05-09 전력 증폭기

Publications (2)

Publication Number Publication Date
KR20120125811A true KR20120125811A (ko) 2012-11-19
KR101751071B1 KR101751071B1 (ko) 2017-06-26

Family

ID=47141500

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110043489A KR101751071B1 (ko) 2011-05-09 2011-05-09 전력 증폭기

Country Status (2)

Country Link
US (1) US8633771B2 (ko)
KR (1) KR101751071B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101498787B1 (ko) * 2013-05-31 2015-03-06 포항공과대학교 산학협력단 전력 증폭기
KR20150051161A (ko) * 2013-11-01 2015-05-11 인피니언 테크놀로지스 아게 변압기 입력 정합된 트랜지스터
KR20150076571A (ko) * 2013-12-27 2015-07-07 전자부품연구원 무선 송수신기용 선형 전력증폭기
US9589916B2 (en) 2015-02-10 2017-03-07 Infineon Technologies Ag Inductively coupled transformer with tunable impedance match network

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9979188B2 (en) 2016-03-22 2018-05-22 Telefonaktiebolaget Lm Ericsson (Publ) Low power high speed interface
US9954523B1 (en) * 2016-10-18 2018-04-24 Semiconductor Components Industries, Llc Receiver for resonance-coupled signaling

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6636119B2 (en) * 2000-12-21 2003-10-21 Koninklijke Philips Electronics N.V. Compact cascode radio frequency CMOS power amplifier
KR100864898B1 (ko) 2006-12-28 2008-10-22 한국과학기술원 Ｃｍｏｓ 가변 이득 증폭기
JP2010068261A (ja) * 2008-09-11 2010-03-25 Mitsubishi Electric Corp カスコード回路

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101498787B1 (ko) * 2013-05-31 2015-03-06 포항공과대학교 산학협력단 전력 증폭기
KR20150051161A (ko) * 2013-11-01 2015-05-11 인피니언 테크놀로지스 아게 변압기 입력 정합된 트랜지스터
US9337183B2 (en) 2013-11-01 2016-05-10 Infineon Technologies Ag Transformer input matched transistor
KR20150076571A (ko) * 2013-12-27 2015-07-07 전자부품연구원 무선 송수신기용 선형 전력증폭기
US9589916B2 (en) 2015-02-10 2017-03-07 Infineon Technologies Ag Inductively coupled transformer with tunable impedance match network

Also Published As

Publication number Publication date
US8633771B2 (en) 2014-01-21
US20120286877A1 (en) 2012-11-15
KR101751071B1 (ko) 2017-06-26

Similar Documents

Publication Publication Date Title
WO2016155614A1 (zh) 一种效率提高的共源共栅射频功率放大器
Kaymaksut et al. Dual-mode CMOS Doherty LTE power amplifier with symmetric hybrid transformer
US7928804B2 (en) Power amplifier
US7439805B1 (en) Enhancement-depletion Darlington device
Chowdhury et al. A single-chip highly linear 2.4 GHz 30dBm power amplifier in 90nm CMOS
KR101751071B1 (ko) 전력 증폭기
US10523161B2 (en) Power amplification module
Kim et al. A dual-mode power amplifier with on-chip switch bias control circuits for LTE handsets
KR101498787B1 (ko) 전력 증폭기
Kang et al. 1.6–2.1 GHz broadband Doherty power amplifiers for LTE handset applications
WO2016195859A1 (en) Linear power amplifier
US8378744B2 (en) Multi-mode power amplifier
US20140354363A1 (en) Power amplifier
US8519795B2 (en) High frequency power amplifier
Jeon et al. A 40% PAE linear CMOS power amplifier with feedback bias technique for WCDMA applications
US8736376B2 (en) Power amplifier module having bias circuit
US9641130B2 (en) Low noise amplifier with noise and linearity improvement
Inoue et al. A high efficiency, high voltage, balanced cascode FET
Kang et al. A dual-mode RF CMOS power amplifier with nonlinear capacitance compensation
Srirattana et al. Linear RF CMOS power amplifier with improved efficiency and linearity in wide power levels
JP2004235797A (ja) カスコード電力増幅器
US20230141220A1 (en) Power amplifier circuit
KR101891619B1 (ko) 질화갈륨 집적회로 증폭기의 선형화 바이어스 회로 기술
US11936350B2 (en) Power amplifier circuit
Sung et al. A two-stage cascode class F CMOS power amplifier for Bluetooth

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant