JP4627457B2 - 増幅器 - Google Patents
増幅器Info
- Publication number
- JP4627457B2 JP4627457B2 JP2005170535A JP2005170535A JP4627457B2 JP 4627457 B2 JP4627457 B2 JP 4627457B2 JP 2005170535 A JP2005170535 A JP 2005170535A JP 2005170535 A JP2005170535 A JP 2005170535A JP 4627457 B2 JP4627457 B2 JP 4627457B2
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- output
- circuit
- frequency
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Amplifiers (AREA)
Description
ところで、例えば、CDMA用の帯域は2GHz帯で60MHzの帯域があるが、実際使用時は20MHz程度となっている。周波数の使用帯域は各国毎に異なり、個々の通信事業者へは20Mz以下程度が割り当てられている。そのため、国毎、通信事業者毎に合わせた増幅器を製造すると、生産性が上がらないため、使用可能な周波数帯域の共通化を図る必要がある。
図13に示すように、従来のドハティ増幅器は、入力端子1と、分配器2と、移相器3と、キャリア増幅回路4と、ピーク増幅回路5と、ドハティ合成部6と、λ/4変成器7と、出力端子8とから構成されている。
更に、キャリア増幅回路4は、入力整合回路41と、増幅素子42と、出力整合回路43とから構成され、ピーク増幅回路5は、入力整合回路51と、増幅素子52と、出力整合回路53とから構成され、ドハティ合成部6は、λ/4変成器61と、ノード(合成点)62とから構成されている。
分配器2は、入力端子1から入力された信号を、2つに分配するものである。
移相器3は、分配器2で分配された一方の信号の位相を90°遅らせるものである。
キャリア増幅回路4の入力整合回路41は、分配器2で分配された一方の信号と増幅素子42の入力側との整合をとるものである。
増幅素子42は、AB級にバイアスされた増幅素子であり、入力電力レベルが低いときから動作するものである。
出力整合回路43は、増幅素子42からの出力側とλ/4変成器61との整合をとるものである。
増幅素子52は、B級又はC級にバイアスされた増幅素子であり、入力レベルが十分高いときに動作するものである。
出力整合回路53は、増幅素子52からの出力側とノード62との整合をとるものである。
ノード62は、λ/4変成器61からの出力とピーク増幅回路5からの出力とを合成するものである。
λ/4変成器7は、ノード62での合成信号をインピーダンス変換して、出力負荷9に整合させるものである。
入力端子1から入った信号は、分配器2で分配される。分配された一方の信号は、キャリア増幅器4に入力され、増幅素子42で増幅される。キャリア増幅器4の出力は、λ/4変成器61でインピーダンス変換される。
λ/4変成器61の出力及びピーク増幅器5の出力はノード62において合成される。合成された信号は、λ/4変成器7でインピーダンス変換され、出力端子8を介して出力負荷9に接続される。このようにして従来のドハティ増幅器における動作が行われるものである。
キャリア増幅器4とピーク増幅器5は、増幅素子42がAB級にバイアスされ、増幅素子52がB又はC級にバイアスされている点で異なる。そのため、増幅素子52が動作する入力までは増幅素子42は単独で動作し、増幅素子42が飽和領域に入る(増幅素子42の線形性が崩れ始める)と、増幅素子52が動作し始め、増幅素子52の出力が負荷に供給され、増幅素子42とともに負荷を駆動する。このとき増幅出力整合回路43の負荷線は、高い抵抗から低い抵抗へ移動するが、増幅素子42は飽和領域にあるので効率は良い。入力端子1からの入力が更に増加すると、増幅素子52も飽和し始めるが、増幅素子42、52ともに飽和しているのでこのときも効率は良い。
図14に示すように、入力レベルがA区間にあるときは、基本的にキャリア増幅器4のみが動作する。低入力レベルにおいては、ドハティ増幅器の効率は、通常のB級増幅器の2倍の値を示す。後述するように、このときのキャリア増幅回路4は、その負荷インピーダンスが本来の値の2倍となっているので、出力は本来の半分となるものである。バックオフ(増幅器の平均出力電力に対する飽和出力電力)が6dBになる付近で、キャリア増幅器4は飽和し始め、効率はB級増幅器の最大効率付近まで達する。ドハティ増幅器の最大出力をP0とすると、このときキャリア増幅器4の出力は約P0/4である。
図13に示すように、出力負荷Z0は一定に規定されているので、これを起点とする。
ノード62からλ/4変成器7をみたインピーダンスZ7は、λ/4変成器7の特性インピーダンスをZ2とすると、
Z7=Z2 2/Z0
となる。
出力整合回路43からλ/4変成器61をみたインピーダンスZ4は、A区間においては出力整合回路53の出力インピーダンスが実質的に無限大となるために上記と同様に求まり、C区間においては負荷を等しく分担するため、インピーダンスZ4とZ5は、それぞれ2Z7となるので、
この従来技術は、阿級動作で使用される増幅素子で信号を増幅する際に、ドレイン電流レベルを検出し、ゲート印加電圧レベル制御手段が、ドレイン電流レベルが所定の値となるように、ゲート電圧を調整するものであり、これにより、増幅素子の特性の劣化を補償することができるものである。
図15に示すように、ZA,ZB,ZCは図13の増幅素子42の負荷インピーダンスで、通常は数Ωから十数Ωあるいはそれ以下の値であり、Z4に比べかなり小さく、純抵抗ではない。このスミスチャートは、ZAとZ4の間の任意の抵抗で正規化してある。ZAを中心に3重に描かれた閉曲線は、内側からそれぞれ0.9P0、0.5P0、0.25P0に対応する等出力電力線であり、ZAの時に最大出力P0が得られ、マッチングがずれると得られる出力が減少していくことを示している。また、等出力電力線を横切るように描かれた4本の点線は、等効率線であり、効率aから効率dの順で効率が高いことを示す。
しかし、外側から内側に移動する図13のZ4を、内側から外側に移動するインピーダンスに変換すること、つまり図15の破線がクロスするような整合を行うことは、通常の整合回路では困難な場合がある。
そのため、従来のドハティ増幅器では、図13の出力整合回路43は図15のZBとZAの間を移動するような整合を行うことしかできず、第1の問題点として、増幅器の効率が向上しないという問題点があった。
しかしながら、従来のドハティ増幅器では、第2の問題点として、周波数に依存して特性の変動が発生することがあり、広い帯域での使用が困難であるという問題点があった。特に、プレディストーション等の歪補償と組み合わせた場合は、増幅器側(主信号系)で周波数特性を持つ歪が発生すると、十分な歪補償が行われない恐れがある。
図16に示すように、従来のドハティ増幅器では、周波数が変わると飽和電力が変わってしまうため、種々の周波数帯に適用した場合に、常に安定した増幅特性を示すことは困難であった。
従来のドハティ増幅器における周波数帯域とドハティ増幅器の出力レベルの関係について図17を用いて説明する。図17は、従来のドハティ増幅器における入力信号の周波数帯域と出力レベルとの関係の一例を示す説明図である。
ドハティ増幅器の出力レベルは入力信号の周波数帯域の変化に対して一定にはならず、例えば図17に示すように変化する。図17に示すように、増幅器をa点で最適化した場合、a1点からa2点のAA帯域では、どの周波数が入力されても、出力レベルにさほど大きい変動は生じないが、BB帯域では、b1点とb2点のゲイン差(ΔG)が大きく、合成ポイントがb1かb2かによって増幅器の特性が大きく変化してしまい、安定した動作が得られない。
ここで、従来のドハティ増幅器における温度による特性の変化について図18を用いて説明する。図18は、一般的なFETを用いた増幅器におけるゲート電圧−ドレイン電流の特性を示す説明図である。
図18に示すように、周辺温度が変化すると、ゲート電圧−ドレイン電流の特性が変化することがわかる。
本発明の増幅器は、従来のドハティ合成部に設けられていたλ/4変換器の代わりにλ/4以外の電気長で、周波数に応じて最適な電気長となるよう長さを調節可能な伝送線路を有するインピーダンス変換器を備えたものであり、適切な整合を行ってドハティ増幅器の効率を向上させることができるものである。
ここで、電気長とは、伝送路の長さを、伝送線路中での波長を基準に規定するものであり、線路定数(誘電体の比誘電率等)を考慮した長さである。
図1に示すように、本発明の第1の実施の形態に係る増幅器(第1の増幅器)は、図13に示した従来のドハティ増幅器と基本的な構成はほぼ同様であり、従来と同じ部分として、入力端子1と、分配器2と、キャリア増幅回路4と、ピーク増幅回路5と、λ/4変成器7と、出力端子8と、出力負荷9とを備え、更に、キャリア増幅回路4は、入力整合回路41と、増幅素子42と、出力整合回路43とから構成され、ピーク増幅回路5は、入力整合回路51と、増幅素子52と、出力整合回路53とから構成されている。
上記構成部分は、定数等の違いはあるものの、図13に示した従来のドハティ増幅器における構成部分と基本的に同様の構成及び動作である。
ここで、第1の増幅器の各構成部分について説明する。
入力端子1は、増幅器への入力信号が入力される端子である。
分配器2は、入力端子1〜入力された信号を分配するものであり、例えば配線板上に形成されたT字分岐ライン、或いは3dBカプラ等で構成される。
キャリア増幅回路4の増幅素子42は、信号を増幅する増幅素子であり、AB級にバイアスされている。
キャリア増幅回路4の出力整合回路43は、インピーダンス変換器64と共に増幅素子42の負荷インピーダンスを変換するものである。変換の仕方については、図2を用いて後で説明するが、入力レベルが十分低い時(図14のA区間)においては、増幅素子42の負荷インピーダンスをZAを中心としてほぼ円上のインピーダンスに変換し、図14のC区間においてはZAに変換するものである。
ピーク増幅回路5の増幅素子52は、信号を増幅する増幅素子であり、B級またはC級にバイアスされる。
キャリア増幅回路4の増幅素子42及びピーク増幅回路5の増幅素子52は通常、LD−MOS(Lateral Double-diffused MOS)、GaAs−FET、HEMT、HBT等の1つの半導体デバイスで構成される。
出力整合回路53は、増幅素子52の負荷インピーダンスを図14のA区間においては実質的に無限大に変換し、C区間においてはZ5に整合する回路である。
キャリア増幅回路4の入力整合回路41、出力整合回路43、ピーク増幅回路5の入力整合回路51、出力整合回路53は、集中定数回路、分布定数回路、或いはそれらの組み合わせのいずれで構成されてもよい。
λ/4変成器7は、ノード62から見たインピーダンスZ7を出力負荷Z0に変換するものである。λ/4変成器7は、その特性インピーダンスZ2に相当する線幅及びλ/4に相当する長さを有する導体パターンとして配線板上に形成させることが可能である。通常は、λ/4変成器7で十分な帯域幅で整合が取れるが、カスケード接続された複数のλ/4変成器や、不均一分布定数線路を用いたλ/4変成器、あるいは整合さえ取れればλ/4変成器以外の整合手段を用いてもよい。
図2に示すように、まず出力整合回路43を、出力整合回路43の負荷Z9がZ1の時にP0を出力できる(キャリア増幅器4単体としても最大出力となる)ように構成する。つまり、図14のC区間において、増幅素子42の負荷インピーダンスはZAに整合され、このときインピーダンス変換器64は単なる伝送路となる。
インピーダンス変換器64の長さlを0とした場合について図3を用いて説明する。図3は、インピーダンス変換器64の長さlを0とした増幅器の構成ブロック図である。
図3に示すように、この増幅器は、図1に示した第1の増幅器においてキャリア増幅回路4の後段に設けられていたインピーダンス変換器64を単なる伝送線路としたものであり、インピーダンス変換器64の長さlを0としている。そのため、第1の増幅器においてインピーダンス変換器64に相当する遅延を発生させてピーク増幅回路5側の位相を合わせるために設けられていた移相器31は、図3に示した増幅器には設けられていない。
反対に、増幅素子が大きく、実装上、出力整合回路43と出力整合回路53との間の長さをλ/2以下にできない場合も考えられるので、その場合にはインピーダンス変換回路64の長さlをλ/2以上としても問題はない。
図4に示すように、第2の増幅器の基本的な構成は、図1に示した第1の増幅器とほぼ同様であるが、キャリア増幅回路4側のインピーダンス変換器64に加えて、ピーク増幅回路5側にもインピーダンス変換器65を設けた点が特徴となっている。
従来の増幅器では、入力レベルが小さい時に、出力整合回路53の出力インピーダンスが十分大きくならず、キャリア増幅回路4の損失の一因となってしまうことがあったが、第2の増幅器ではこれを防ぐためにインピーダンス変換器65を設けている。
図5(a)に示すように、第3の増幅器の基本的な構成は図4に示した第2の増幅器とほぼ同様であるが、移相器34、インピーダンス変換器66、インピーダンス変換器67の構成及び動作が図4の第2の増幅器とは異なっている。
各伝送線路は、予め使用が予想される複数の周波数に合わせて増幅器の性能が最も良くなるよう最適化された長さとなっており、また、配線板上に導体パターンをして形成されるものに限らず、装置毎に長さの微調整が容易なセミリジッドケーブルを用いてもよい。
図6に示すように、第3の増幅器を用いた場合、図16に示した従来の増幅器における入出力特性と比較して、異なる周波数1,2,3での入出力特性が一致しており、周波数による特性のばらつきが無いことがわかる。
尚、スイッチとしては、電気的に切り替えるものに限らず、手動により機械的に切り替えてもよい。あるいは、配線板に予め設けられた複数の配線パターンの内、任意のものを製造時の半田付けにより接続して電気長を選択可能にした切り替え手段をも含む。
図7に示すように、第4の増幅器の基本的な構成は、図4に示した第2の増幅器とほぼ同様であるが、キャリア増幅回路4の入力整合回路41の前段と、ピーク増幅回路5の入力整合回路51の前段に、それぞれ等化器44、等化器54を設けた点が特徴となっている。
図8に示すように、第5の増幅器の基本的な構成は、図7に示した第4の増幅器とほぼ同様であるが、第4の増幅器の等化器44,54の代わりにベクトル調整器45及びベクトル調整器55を設けた点が異なっている。また、第5の増幅器には、ベクトル調整器45及びベクトル調整器55に対してベクトル調整量を指示する制御部12が設けられている。
制御部12内部のROM等には、周波数とそれに応じた最適ベクトル調整量とが記憶されたベクトル調整量テーブル12aが設けられている。そして、第5の増幅器においては、例えば図17に示したBB帯域(b1〜b2)が使用周波数となった場合、使用周波数帯域の中心周波数b3において最適な特性が得られるよう、ベクトル調整量テーブル12aを参照して、b3に対応する最適ベクトル調整量を端子46及び端子56に出力する。ベクトル調整量は、キャリア増幅回路4及びピーク増幅回路5の特性に応じて決められ、予めベクトル調整量テーブル12aに記憶されているものであり、ベクトル調整器45に出力する調整量とベクトル調整器55に出力する調整量とが異なる調整量としてぞれぞれ独立に記憶されていてもよい。尚、ベクトル調整量とは、位相調整量と減衰量である。
また、ここではキャリア増幅回路4及びピーク増幅回路5の両増幅回路の経路にベクトル調整器を設けたが、増幅器の特性によってはいずれか一方だけでも構わない。
尚、温度のみを検出してベクトル調整することも考えられ、この場合にはアナログ回路で構成しても構わない。
第6の増幅器は、増幅素子に印可するゲート電圧を変えることにより、入出力特性を調節するものである。
増幅素子におけるゲート電圧の違いによる入出力特性について図9を用いて説明する。図9は、ゲート電圧を変えた場合の増幅素子の入出力特性を示す説明図である。
図9に示すように、ゲート電圧が変化すると、入力レベル−出力レベルの特性が変化することがわかる。第6の増幅器では、このことを利用して、使用周波数に応じて最適なゲート電圧を印可し、広範囲の周波数帯域で安定して動作可能とするものである。
図10に示すように、第5の増幅器の基本的な構成は、図4に示した第2の増幅器とほぼ同様であるが、キャリア増幅回路4の増幅素子42と、ピーク増幅回路5の増幅素子52のゲート電圧を制御する制御部13が設けられている。
制御部13内部のROM等には、周波数とそれに応じた最適ゲート電圧とが記憶されたゲート電圧テーブル13aが設けられている。そして、第6の増幅器においては、例えば図17に示したBB帯域(b1〜b2)が使用周波数となった場合、使用周波数帯域の中心周波数b3において最適な特性が得られるよう、ゲート電圧テーブル13aを参照して、b3に対応する最適ベクトル調整量を端子47及び端子57に出力する。ゲート電圧は、キャリア増幅回路4及びピーク増幅回路5の特性に応じて決められ、予めゲート電圧テーブル13aに記憶されているものであり、増幅素子42のゲート電圧と増幅素子52のゲート電圧とが異なってもよい。
また、ここではキャリア増幅回路4とピーク増幅回路5の両方の増幅素子のゲート電圧を制御するようにしたが、増幅器の特性によってはいずれか一方だけでも構わない。
図11に示すように、第7の増幅器は、上述した第4,第5,第6の増幅器を組み合わせた構成となっており、具体的には、キャリア増幅回路4の入力整合回路41の前段に等化器44及びベクトル調整器45を設け、ピーク増幅回路5の入力整合回路51の前段に等化器54及びベクトル調整器55を設け、更にベクトル調整器45、55と増幅素子42、52のゲート電圧を調節する制御部14を設けている。等化器44,54は、予め使用周波数に応じて調整されており、周波数毎に適切な増幅を行う。
そして、制御部14が、各テーブルから入力信号の周波数帯域の中心周波数に対応する最適なベクトル調整量及び最適なゲート電圧を読みとってベクトル調整器45、55と増幅素子42、52に出力し、入力信号のベクトル調整を行うと共にゲート電圧を調節する。
ところで、上述した第4の増幅器(図7参照)や第5の増幅器(図8参照)のように、等化器やベクトル調整器を使用すると損失が発生する。増幅器のゲインが有ったとしても高効率にするには無駄な損失である。
また、分配器2によって、ピーク増幅回路5の経路に分配された電力は、ピーク増幅回路5が動作しないC区間では有効に使われず反射される。つまり、入力端子1から入力された電力は、最悪で3dB損失され総合効率の劣化となるおそれがある。
更にまた、増幅素子42及び52のゲート電圧を可変としても構わない。また、プリアンプを複数直接に接続してもよい。
Claims (1)
- AB級で動作する増幅素子を備えた第1の増幅回路と、
B級又はC級で動作する増幅素子を備えた第2の増幅回路と、
前記第1の増幅回路の出力と前記第2の増幅回路の出力をλ/4以外の電気長の伝送線路から成るインピーダンス変換器を介して合成する合成点とを備え、
前記インピーダンス変換器が、予め使用が想定される周波数に対応して設けられ、それぞれ電気長の異なる複数の伝送線路を備え、入力信号の周波数に応じて、前記複数の伝送線路のいずれかに接続を切り替えて、当該周波数に対応したインピーダンスに調整可能なインピーダンス変換器であり、
更に、前記第2の増幅回路の前段に入力信号の位相を調整する移相器を備え、前記移相器が、それぞれ電気長の異なる複数の伝送線路を有し、前記インピーダンス変換器の切り替えに応じて、前記第1の増幅回路によって増幅された出力信号と前記第2の増幅回路によって増幅された出力信号の前記合成点での合成を同相で行うよう前記複数の伝送線路のいずれかに接続を切り替え可能な移相器であることを特徴とする増幅器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005170535A JP4627457B2 (ja) | 2005-06-10 | 2005-06-10 | 増幅器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005170535A JP4627457B2 (ja) | 2005-06-10 | 2005-06-10 | 増幅器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006345341A JP2006345341A (ja) | 2006-12-21 |
JP4627457B2 true JP4627457B2 (ja) | 2011-02-09 |
Family
ID=37641939
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005170535A Active JP4627457B2 (ja) | 2005-06-10 | 2005-06-10 | 増幅器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4627457B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10608594B2 (en) | 2016-05-18 | 2020-03-31 | Mitsubishi Electric Corporation | Doherty amplifier |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008107990A1 (ja) * | 2007-03-08 | 2008-09-12 | Panasonic Corporation | 電力増幅器 |
JP5246257B2 (ja) | 2008-04-24 | 2013-07-24 | 日本電気株式会社 | 増幅器 |
KR101097605B1 (ko) * | 2009-11-04 | 2011-12-22 | 알.에프 에이치아이씨 주식회사 | 도허티 증폭기 |
JP2011182313A (ja) * | 2010-03-03 | 2011-09-15 | Panasonic Corp | ドハティ増幅器及び高周波伝送線路 |
JP2012034134A (ja) * | 2010-07-29 | 2012-02-16 | Sumitomo Electric Device Innovations Inc | 増幅器 |
DE102010034067A1 (de) * | 2010-08-12 | 2012-02-16 | Rohde & Schwarz Gmbh & Co. Kg | Hochfrequenzleistungsverstärker mit Doherty-Erweiterung |
JP5606371B2 (ja) * | 2011-03-24 | 2014-10-15 | 株式会社東芝 | ドハティ増幅器 |
JP6025820B2 (ja) * | 2011-04-20 | 2016-11-16 | フリースケール セミコンダクター インコーポレイテッド | 増幅器及び関連する集積回路 |
JP5754362B2 (ja) | 2011-12-07 | 2015-07-29 | 富士通株式会社 | 増幅器 |
JP5958309B2 (ja) * | 2012-12-03 | 2016-07-27 | 富士通株式会社 | 無線通信装置、ドハティ増幅器及び無線通信装置の制御方法 |
WO2014147732A1 (ja) * | 2013-03-19 | 2014-09-25 | 日本電気株式会社 | 増幅装置 |
JPWO2015037034A1 (ja) * | 2013-09-12 | 2017-03-02 | 日本電気株式会社 | ドハティアンプ及び送信装置 |
JP6795284B2 (ja) * | 2014-12-09 | 2020-12-02 | 日本電気株式会社 | インピーダンス調整回路を備えたドハティ増幅回路 |
JP6645333B2 (ja) * | 2016-04-19 | 2020-02-14 | 日本電気株式会社 | ドハティ増幅器 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002124840A (ja) * | 2000-10-13 | 2002-04-26 | Mitsubishi Electric Corp | ドハティ型増幅器 |
JP2002151905A (ja) * | 2000-11-14 | 2002-05-24 | Matsushita Electric Ind Co Ltd | 可変遅延回路、該可変遅延回路を用いた増幅器および通信装置 |
JP2003051725A (ja) * | 2001-06-08 | 2003-02-21 | Trw Inc | Hemt−hbtドハーティ・マイクロ波増幅器 |
JP2004173231A (ja) * | 2002-11-18 | 2004-06-17 | Pohang Eng College | ドハティ増幅器を用いた信号増幅装置 |
-
2005
- 2005-06-10 JP JP2005170535A patent/JP4627457B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002124840A (ja) * | 2000-10-13 | 2002-04-26 | Mitsubishi Electric Corp | ドハティ型増幅器 |
JP2002151905A (ja) * | 2000-11-14 | 2002-05-24 | Matsushita Electric Ind Co Ltd | 可変遅延回路、該可変遅延回路を用いた増幅器および通信装置 |
JP2003051725A (ja) * | 2001-06-08 | 2003-02-21 | Trw Inc | Hemt−hbtドハーティ・マイクロ波増幅器 |
JP2004173231A (ja) * | 2002-11-18 | 2004-06-17 | Pohang Eng College | ドハティ増幅器を用いた信号増幅装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10608594B2 (en) | 2016-05-18 | 2020-03-31 | Mitsubishi Electric Corporation | Doherty amplifier |
Also Published As
Publication number | Publication date |
---|---|
JP2006345341A (ja) | 2006-12-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4627457B2 (ja) | 増幅器 | |
KR100749899B1 (ko) | 전력 증폭기 | |
JP4793807B2 (ja) | 増幅器 | |
US7064606B2 (en) | High efficiency amplifier and method of designing same | |
EP1609239B1 (en) | High efficiency amplifier and method of designing same | |
JP6316506B2 (ja) | 電力増幅器及び無線送信器 | |
JP2004221646A (ja) | ドハ−ティ増幅器 | |
JP4282655B2 (ja) | 無線送信機および増幅器 | |
JP2007006164A (ja) | 増幅器 | |
EP3942691A1 (en) | Asymmetric doherty amplifier circuit with shunt reactances | |
JP2020184665A (ja) | 送受信回路 | |
JP2010021719A (ja) | ドハティ増幅器 | |
JP2009182635A (ja) | ドハティ増幅器 | |
JP2008125044A (ja) | 増幅器 | |
JP2009055515A (ja) | 増幅器 | |
KR101125332B1 (ko) | 고 효율 증폭기 | |
JP2006339981A (ja) | ドハティ増幅器 | |
JP2008017072A (ja) | 増幅器 | |
JP4825495B2 (ja) | 歪制御機能付き増幅装置 | |
JP2006515723A (ja) | マルチバンド信号処理装置、処理方法及び製造物 | |
JP2005045440A (ja) | 電力増幅器及びこれを用いた無線通信装置 | |
JP5747008B2 (ja) | ドハティ増幅装置 | |
JP2007124460A (ja) | 増幅器 | |
JP2008167300A (ja) | ドハティ増幅器 | |
JP2018074255A (ja) | ドハティ型増幅器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080523 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100617 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100624 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100817 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101026 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101105 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131119 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4627457 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |