JP6645333B2 - ドハティ増幅器 - Google Patents

ドハティ増幅器 Download PDF

Info

Publication number
JP6645333B2
JP6645333B2 JP2016083338A JP2016083338A JP6645333B2 JP 6645333 B2 JP6645333 B2 JP 6645333B2 JP 2016083338 A JP2016083338 A JP 2016083338A JP 2016083338 A JP2016083338 A JP 2016083338A JP 6645333 B2 JP6645333 B2 JP 6645333B2
Authority
JP
Japan
Prior art keywords
amplifier
line
peak
main
doherty
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016083338A
Other languages
English (en)
Other versions
JP2017195451A (ja
Inventor
卓弥 谷本
卓弥 谷本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2016083338A priority Critical patent/JP6645333B2/ja
Publication of JP2017195451A publication Critical patent/JP2017195451A/ja
Application granted granted Critical
Publication of JP6645333B2 publication Critical patent/JP6645333B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Microwave Amplifiers (AREA)
  • Amplifiers (AREA)

Description

本発明は、ドハティ増幅器に関し、特にメインアンプ単独動作時のメインアンプから見た負荷インピーダンス調整回路を備えたドハティ増幅器に関する。
ドハティ増幅器は、メインアンプとピークアンプを有し、低出力時にはメインアンプだけを動作させ、高出力時にはメインアンプとピークアンプの両方を同時に動作させるものである。
例えば特許文献1及び2に、ドハティ増幅器が開示されている。一般にドハティ増幅器は、入力信号を電力分配器でメインアンプとピークアンプに分配し、この2個のアンプの出力を合成(以下ドハティ合成または電力合成と呼ぶことがある)し、インピーダンス変換器に入力して出力インピーダンスを調整し、アンテナ等の負荷に出力するものである。
特許文献1には、キャリア増幅器とピーク増幅器とを備え、キャリア増幅器の出力とピーク増幅器の出力とが合成される出力合成部と、出力合成部とピーク増幅器の出力端とを繋ぐ第1線路と、入力信号の周波数に応じて第1線路の線路長を調整する第1調整部8を備えたドハティ増幅器が開示されている。
また特許文献2に記載のドハティ増幅器は、第1及び第2のピーク増幅器及び第1のピーク増幅器と第2のピーク増幅器との各出力信号を合成する第1の合成回路を具備している。またドハティ増幅器は、キャリア増幅器と第1の合成回路との各出力側のそれぞれから合成点に向かって整合を取ってキャリア増幅器と第1の合成回路との各出力信号を合成して出力する第2の合成回路を具備している。そして第1の合成回路は、キャリア増幅器の出力の飽和時から所定の値だけバックオフしたバックオフ時に、合成点から第1及び第2のピーク増幅器側を見たインピーダンスを無限大に調整可能としている。
特開2016−010139号公報 特開2012−205013号公報
メインアンプの負荷インピーダンスの最適な高効率動作ポイントは、使用するアンプや使用したい出力電力の大きさに依存し、ピークアンプがOFFでメインアンプだけが動作している状態においても負荷インピーダンスの値を広範囲に調整できることが望ましい。しかしながら上述の特許文献1には、入力信号の周波数に応じて第1線路の線路長を調整する構成は開示されているが、ピークアンプがOFFでメインアンプだけが動作している状態の負荷インピーダンスの値を広範囲に調整できる構成までは開示していない。また特許文献2は、キャリア増幅器の出力の飽和時から所定の値だけバックオフしたバックオフ時に、合成点から第1及び第2のピーク増幅器側を見たインピーダンスを無限大に調整可能な発明であり、そのときのキャリア増幅器のインピーダンスの調整については開示していない。
本発明の目的は、ピークアンプがOFFでメインアンプだけが動作している状態でメインアンプから見た負荷インピーダンスを調整できるドハティ増幅器を提供することにある。
本発明のドハティ増幅器は、メインアンプ部と、複数のピークアンプと、前記複数のピークアンプをドハティ合成する第1の合成器と、を有するピークアンプ部と、前記メインアンプ部と前記ピークアンプ部をドハティ合成する第2の合成器と、前記第1の合成器のアイソレーションポートと前記第2の合成器のアイソレーションポートとを接続する第1の線路と、前記メインアンプ部の出力と前記第2の合成器の入力ポートとを接続する50Ωの特性インピーダンスからなる第2の線路を有する。
本発明によれば、ピークアンプがOFFでメインアンプだけが動作している状態におけるメインアンプから見た負荷インピーダンスを調整することが可能となる。
図1は、本発明の第1の実施形態のドハティ増幅器の構成の概要を示すブロック図である。 図2は、本発明の第1の実施形態のドハティ増幅器を示すブロック図である。 図3は、ピークアンプがOFFの場合にメインアンプ部から負荷インピーダンスを見た場合の等価回路図である。 図4は、周波数、線路L2の電気長、線路L3の電気長及び線路L1の特性インピーダンスを固定した状態で、線路L1の電気長を10°刻みで変化させた場合の図3の負荷インピーダンスをスミスチャート上にプロットした図である。 図5は、負荷インピーダンス調整の手順を示す説明図である。 図6は、図2の第1の変形例の構成を示すブロック図である。 図7は、図2の第2の変形例の構成を示すブロック図である。 図8は、図2の第3の変形例の構成を示すブロック図である。
図1を用いて本発明の第1の実施形態を説明する。
(構成の概要)
図1は、本発明の第1の実施形態のドハティ増幅器の構成の概要を示すブロック図である。ドハティ増幅器1は、メインアンプ部6と、複数のピークアンプ70、71と、複数のピークアンプ70、71をドハティ合成する合成器40と、を有するピークアンプ部7を備える。またドハティ増幅器1は、メインアンプ部6とピークアンプ部7をドハティ合成する合成器50を備えている。さらにドハティ増幅器1は、合成器40のアイソレーションポート404と合成器50のアイソレーションポート504とを接続する第1の線路L1と、メインアンプ部6の出力と合成器50の入力ポート502とを接続する50Ωの特性インピーダンスからなる第2の線路L2を備えている。
ドハティ増幅器において、ピークアンプがOFFの状態で、メインアンプのみ動作時のメインアンプから見た負荷インピーダンスは、高効率動作するように負荷インピーダンスが調整されている。例えば、スミスチャート上の中心の50Ωを中心に、25Ωと100Ωを通る円周上のインピーダンスが調整可能な範囲に調整されている。一般的には使用周波数帯域において高効率動作するように、負荷インピーダンスは、例えば100Ωに調整されている。
しかし、実際に動作するメインアンプ(FET: Field Effect transistor)の負荷インピーダンスの最適な高効率動作ポイントが、100Ωであるとは限らない。最適動作ポイントは、使用するアンプ(FET)や使用したい出力電力の大きさにも依存し、50Ω〜200Ωの範囲内のどこかに最適な動作点がある。そのためドハティ増幅器において負荷インピーダンスの値を広範囲に調整できることが望ましい。
本実施形態によれば、線路L1の特性インピーダンスと電気長及び特性インピーダンスが50Ωである線路L2の電気長を調整することで、ピークアンプが動作OFFの場合のメインアンプの出力から見た負荷インピーダンスを希望の値に調整できる。
(第1の実施形態の構成)
図2は本発明の第1の実施形態のドハティ増幅器の構成を示すブロック図である。分配器10は、入力ポート101に入力された信号を、1:2のレベル比で分配し、ポート102及びポート103に出力する。分配器10は、例えばウィルキンソン型の分配器で同位相に分配されるものであっても構わないし、ハイブリッドカプラのような90度位相差で分配される分配器であっても構わない。
ポート102から出力された信号は、移相器20に入力される。移相器20の出力はメインアンプ60に入力される。
メインアンプ60の出力は、線路L2の一端に接続される。線路L2の他端は、合成器50の入力ポート502に接続される。
ポート103から出力された信号は、移相器21に入力される。移相器21の出力は、分配器30へ入力される。
移相器20及び21は、合成器50の合成点にて、メインアンプ側とピークアンプ側の各ルートの位相が同相となって合成されるように、入力された信号の位相を調整して出力する。
分配器30は、例えば3dBハイブリッドカプラである。分配器30は、入力された信号を2分配する。2分配された信号は、ピークアンプ70及び71へ入力される。ピークアンプ70及び71の出力は、合成器40の入力ポート402及び入力ポート403にそれぞれ接続される。
合成器40は、例えば3dBハイブリッドカプラである。合成器40の合成ポート401は、合成器50の入力ポート503に接続されている。
合成器50は、例えば1:2の比で合成可能な90°4.8dBハイブリッドカプラである。
合成器40のアイソレーションポート404と、合成器50のアイソレーションポート504間は、線路L1を介して接続されている。
メインアンプ60の単独動作時に、メインアンプ60が高効率動作できる負荷となるように、線路L1は、長さ(電気長)と特性インピーダンスが調整され、線路L2は、特性インピーダンスが50Ωで長さ(電気長)の調整がされている。
(実施形態の動作の説明)
以下、本実施形態のドハティ増幅器の動作を説明する。ピークアンプ70及び71が動作OFFの状態とONの状態で分けて説明する。
[小電力信号入力増幅でピークアンプは動作OFFの状態]
入力信号が小電力でありピークアンプが動作していない時は、ピークアンプ70及び71は、その出力側から見てオープン回路となっており、ピークアンプ70及び71は、出力側からの信号を全反射する。
また、動作しているメインアンプ60の出力電力は、合成器50の入力ポート502から入力される。一方、ピークアンプは動作OFFの状態であるため合成器50の入力ポート503からは入力がない。すなわち4.8dBカプラである合成器50からみて入力がアンバランス入力となっている。このため合成器50は、入力ポート502から入力された信号を分配し、分配された信号をアイソレーションポート504から出力する。この信号は、線路L1を介して、3dBカプラである合成器40のアイソレーションポート404へ入力される。
合成器40は、アイソレーションポート404へ入力された信号を2分配し、入力ポート402及び403から出力する。入力ポート402及び403から出力された信号は、OFF状態のピークアンプ70及び71の出力端に入力される。
ピークアンプ70及び71は、出力端に入力された信号を全反射する。全反射された信号は、合成器40のポート402及び403へ入力される。
合成器40は、ポート402及び403へ入力された信号を合成し、ポート401から出力する。
また線路L1の特性インピーダンスが50Ωではない場合、そこでのミスマッチ分は反射となり再び合成器50のアイソレーションポート504に反ってくる。
このときの線路L1の長さと特性インピーダンスの値により、メインアンプ60から見た負荷インピーダンスを変化させることができる。具体的には、スミスチャートの中心(50Ω:実部1.0、虚部0)から離れる距離を変えることができる。
次に特性インピーダンス50Ωの線路L2の長さを変えることで、スミスチャートの50Ωのポイントを中心とし、線路L1の調整後の点からスミスチャートの中心までを半径とした円周上にあるインピーダンスに調整することができる。
図3は、図2においてピークアンプが動作OFFの場合に、メインアンプから見た負荷インピーダンスを見た場合の等価回路である。図3の線路L3の長さは、図1においてポート404から入力された信号が合成器40で分配された後に、ピークアンプ70及び71の出力端で全反射して再度、合成器40へ入力されて合成され合成ポート401から出力されるまでの線路の電気長である。
図4は、ピークアンプが動作OFFの場合のメインアンプの出力から見た図2の回路の負荷インピーダンスを、周波数、線路L2の電気長、線路L3の電気長、線路L1の特性インピーダンスを固定した状態で、線路L1の電気長を10度刻みで変化した場合のインピーダンスをプロットした図である。図4に示す点P0は、50Ωのポイントを示す点である。また点P1は、線路L1のインピーダンスを示す点である。線路L1のインピーダンスは、線路L2とは異なり、図4に示す例は、例えば30Ωの例である。
本実施形態の構成において、線路L2のインピーダンスは50Ω、線路L1の電気長が0度の場合、ピークアンプが動作OFFの場合のメインアンプの出力から見た図3の回路の負荷インピーダンスは、スミスチャート上で点P0の位置となる。周波数、線路L2の電気長、線路L3の電気長を固定した状態で、線路L1の電気長を調整すると、図4に示すように、図2の回路の負荷インピーダンスは、スミスチャート上で、点P1を中心とし点P1からP0までの距離を半径とする円を描くように移動する。
図5は、負荷インピーダンス調整の手順の例を示した図である。まずStep1にて周波数、線路L2の電気長、線路L3の電気長を固定した状態で、線路L1の特性インピーダンス及び電気長を調整することで、スミスチャート上の中心から離れるようにインピーダンスが変化する。線路L1の特性インピーダンスが線路L2の特性インピーダンスと差が少ないと目標とするインピーダンスに調整できない場合があるため、線路L1及び線路L2の電気長の調整により目標とするインピーダンスに調整できる値に、線路L1の特性インピーダンスが調整される。そして、まず線路L1の電気長が調整されることにより、インピーダンスがスミスチャート上で点P1を中心とし点P1からP0までの距離を半径とする円上を移動する。
線路L1の電気長が調整され図5に示す点P2にインピーダンスが移動した後に、Step2にて、周波数、線路L1の電気長、L3の電気長を固定した状態で、線路L2の電気長が調整される。負荷インピーダンスは、スミスチャート上で、点P0を中心とし、点P0からP2までの距離を半径とする、図5に点線でしめした円を描くように移動する。例えば、100Ωを目標インピーダンスとして負荷インピーダンスを調整したい場合は、スミスチャート上で実部2.0、虚部0のポイントPtに到達するまで線路L2の電気長を調整する。
この手順により、図3の回路の負荷インピーダンスが目標とするインピーダンスに調整できる。
[大電力信号入力増幅でピークアンプとメインアンプが両方動作の状態]
ピークアンプ70及び71とメインアンプ60が両方動作している状態のとき、ドハティ増幅器は、メインアンプ60の出力電力とピークアンプ70及び71の出力電力を通常に合成する回路となる。ここで、各アンプ出力後の信号は、合成器50の合成点でのメインアンプ60側のルートとピークアンプ70及び71側のルートの位相は同相となるように移相器20及び21で調整されており、合成器50で電力合成される。このとき、合成器40及び50のアイソレーションポート404及び504には電力は生じない。
(効果の説明)
本実施形態によれば、線路L1の特性インピーダンスと電気長及び特性インピーダンスが50Ωである線路L2の電気長を調整することで、ピークアンプが動作OFFの場合のメインアンプの出力から見た負荷インピーダンスを希望の値に調整できる。
このときのメリットについて下記に述べる。
・メインアンプ60単体動作時の負荷インピーダンスを最高効率点に調整できる。
・ドハティ増幅器としては、その周波数帯域内でしか使用できないが、アンプのバイアス電圧を変更して、動作モードをAB級に変更した場合には、広帯域で使用することができる。これは、アイソレーションポート間にある線路L1を幾らのインピーダンスに調整したとしても、メインアンプとピークアンプ両方動作の合成モードの特性に影響を与えないためである。緊急時には、電力効率はあまり良くないが、動作モードをAB級に切り替えて違う周波数で予備アンプとして使用することが可能である。
・OFDM放送信号の電力増幅時の高効率化に効果が出る1:2非対称ドハティ増幅器へ適用が可能である。
以上、実施形態を参照して本願発明を説明したが、本願発明は上記実施形態に限定されるものではない。本願発明の構成や詳細には、本願発明のスコープ内で当業者が理解し得る様々な変更をすることができる。
例えば、入力段の分配器の後に、移相器ではなく線路を備え、線路を用いて合成器の合成点での各ルートの位相が同相となるように調整される構成としてもよい。図6は、分配器の後に備えた線路を用いて合成器の合成点での各ルートの位相が同相となるように調整される、第1の変形例の構成を示すブロック図である。
例えば、図6に示すように、ドハティ増幅器2の分配器11は、4.8dBカプラとし、入力ポート111に入力された信号を、2:1のレベル比で分配し、ポート112及びポート113に出力する。ポート112から出力された信号は、分配器31に入力される。ドハティ増幅器2の分配器31は、例えば3dBハイブリッドカプラであり、分配器31は、入力された信号を2分配する。
分配器11及び31によって分配された信号の1つは、メインアンプ60へ入力される。他の1つは、線路L4の一端に接続され、線路L4の他端は、ピークアンプ70に接続される。分配された信号の更に他の1つは、線路L5の一端に接続され、線路L5の他端は、ピークアンプ71に接続される。入力段の分配器11、31によって分配された信号が、線路L4、L5によって合成器の合成点での各ルートの位相が同相となるように調整される。このような構成のドハティ増幅器2においても、第1の実施形態と同様、線路L1の特性インピーダンスと電気長及び特性インピーダンスが50Ωである線路L2の電気長を調整することで、ピークアンプが動作OFFの場合のメインアンプの出力から見た負荷インピーダンスを希望の値に調整できる。
また例えば、増幅能力がメインアンプの1/2である2つのピークアンプを使用し、メインアンプとピークアンプの増幅能力の比率を1:1としてもよい。図7は、2つのピークアンプの増幅能力がメインアンプの1/2である、第2の変形例の構成を示すブロック図である。
図7の構成によれば、第1の実施形態と同様、ドハティ増幅器3の線路L1の特性インピーダンスと電気長及び特性インピーダンスが50Ωである線路L2の電気長を調整することで、ピークアンプが動作OFFの場合のメインアンプの出力から見た負荷インピーダンスを希望の値に調整できる。それとともにドハティ増幅器3の分配器12及び合成器51は、90°3dBハイブリッドカプラとすることができる。
また、ピークアンプと増幅能力が同じメインアンプを使用してメインアンプ部とピークアンプ部の増幅能力の比率を1:1としてもよい。図8は、ピークアンプと増幅能力が同じメインアンプをピークアンプ部と同数備えた、第3の変形例の構成を示すブロック図である。この場合、図8に示すようにドハティ増幅器4の移相器20の出力は分配器32により分配され、メインアンプ61、62に入力される。ドハティ増幅器4のメインアンプ61、62の出力は、それぞれインピーダンスが50Ωである線路L6、線路L7の一端に接続され、線路L6、線路L7の他端が1つの変換線路L8の一端に接続され、変換線路L8の他端は合成器51の入力ポートに接続される。ドハティ増幅器4の変換線路L8によりインピーダンスが50Ωに変換されて合成器51に入力される。
本変形例でも、ドハティ増幅器4の線路L1の電気長を調整して図3に示す点P3に移動した後に、Step2にて、周波数、線路L1の電気長、L3の電気長を固定した状態で、ドハティ増幅器4の線路L6及びL7の電気長が調整される。この調整によって、ドハティ増幅器4の負荷インピーダンスは、スミスチャート上で、点P0を中心とし、点P0からP3までの距離を半径とする、図5に点線で示した円を描くように移動する。例えば、100Ωを目標インピーダンスとして負荷インピーダンスを調整したい場合は、スミスチャート上で実部2.0、虚部0のポイントPtになるよう線路L6及びL7の電気長が調整される。
図8の構成によれば、メインアンプ部とピークアンプ部の増幅能力の比率が1:1のドハティ増幅器においても、第1の実施形態と同様、線路L1の特性インピーダンスと電気長及び特性インピーダンスが50Ωである線路L6、L7の電気長を調整することで、ピークアンプが動作OFFの場合のメインアンプの出力から見た負荷インピーダンスが希望の値に調整できる。それとともに分配器12及び合成器51は、90°3dBハイブリッドカプラとすることができる。
1、2、3,4 ドハティ増幅器
6 メインアンプ部
7 ピークアンプ部
10、11、12 分配器
101 入力ポート
102、103 ポート
20、21 移相器
30、31、32 分配器
40、50、51 合成器
401 合成ポート
402、403、502、503 入力ポート
404、504 アイソレーションポート
60、61 メインアンプ
70、71 ピークアンプ
L1 第1の線路
L2 第2の線路
L3、L4、L5、L6、L7 線路
L8 変換線路

Claims (6)

  1. メインアンプ部と、
    複数のピークアンプと、前記複数のピークアンプをドハティ合成する第1の合成器と、を有するピークアンプ部と、
    前記メインアンプ部と前記ピークアンプ部をドハティ合成する第2の合成器と、
    前記第1の合成器のアイソレーションポートと前記第2の合成器のアイソレーションポートとを接続する第1の線路と、
    前記メインアンプ部の出力と前記第2の合成器の入力ポートとを接続する50Ωの特性インピーダンスからなる第2の線路と、
    を有するドハティ増幅器。
  2. 前記第1の線路は、前記メインアンプ部の出力から見た負荷インピーダンスを所定の値に設定するよう特性インピーダンス及び電気長を調整する第1の調整部を有し、
    前記第2の線路は、前記メインアンプ部の出力から見た負荷インピーダンスを前記所定の値に設定するよう電気長を調整する第2の調整部を有する、
    請求項1に記載のドハティ増幅器。
  3. 入力信号を2分配する第1の分配器と、
    前記第1の分配器の出力を2分配する第2の分配器と、
    前記第1の分配器の出力の一方と前記メインアンプ部の入力とを接続する第1の移相器と、
    前記第1の分配器の出力の他方と前記第2の分配部の入力とを接続する第2の移相器と、
    を有する請求項1又は2に記載のドハティ増幅器。
  4. 入力信号を2分配する第3の分配器と、
    前記第3の分配器の出力を2分配する第4の分配器と、
    前記第3の分配器の出力の一方と前記複数のピークアンプの1つの入力とを接続する第3の線路と、
    前記第4の分配器の出力の一方と前記複数のピークアンプの他の1つの入力とを接続する第4の線路と、
    を有する請求項1又は2に記載のドハティ増幅器。
  5. 前記メインアンプ部は1つ以上のメインアンプで構成され、
    前記ピークアンプ部は前記メインアンプ部の2倍の数のピークアンプで構成され、
    前記ピークアンプの増幅能力は、前記メインアンプの1/2である、
    請求項1から3のいずれかに記載のドハティ増幅器。
  6. 前記メインアンプ部は、前記ピークアンプ部と同数のメインアンプを有し、
    前記第2の線路は、
    前記複数のメインアンプの出力にそれぞれ1端が接続される複数の第5の線路と、
    前記複数の第5の線路の他端に接続される1つの変換線路と、を有する、
    請求項1から4のいずれかに記載のドハティ増幅器。
JP2016083338A 2016-04-19 2016-04-19 ドハティ増幅器 Active JP6645333B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016083338A JP6645333B2 (ja) 2016-04-19 2016-04-19 ドハティ増幅器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016083338A JP6645333B2 (ja) 2016-04-19 2016-04-19 ドハティ増幅器

Publications (2)

Publication Number Publication Date
JP2017195451A JP2017195451A (ja) 2017-10-26
JP6645333B2 true JP6645333B2 (ja) 2020-02-14

Family

ID=60156146

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016083338A Active JP6645333B2 (ja) 2016-04-19 2016-04-19 ドハティ増幅器

Country Status (1)

Country Link
JP (1) JP6645333B2 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4627457B2 (ja) * 2005-06-10 2011-02-09 株式会社日立国際電気 増幅器
JP4893654B2 (ja) * 2008-02-19 2012-03-07 日本電気株式会社 電力合成方法、電力分配方法、電力合成分配器及び無線通信装置
JP5678768B2 (ja) * 2011-03-30 2015-03-04 日本電気株式会社 増幅装置
US9431969B2 (en) * 2012-12-11 2016-08-30 Rf Micro Devices, Inc. Doherty power amplifier with tunable impedance load
US20150070094A1 (en) * 2013-09-10 2015-03-12 Telefonaktiebolaget Lm Ericsson (Publ) Doherty power amplifier with coupling mechanism independent of device ratios

Also Published As

Publication number Publication date
JP2017195451A (ja) 2017-10-26

Similar Documents

Publication Publication Date Title
JP4715994B2 (ja) ドハティ増幅器並列運転回路
US8305141B2 (en) Distributed Doherty power amplifier
JP4870556B2 (ja) 高効率増幅器およびその設計方法
EP2521257B1 (en) Doherty amplifier circuit
CN106411267B (zh) 一种宽带三路Doherty功率放大器及其实现方法
JP5905459B2 (ja) ドハティ拡張を有する高周波電力増幅器
JP6176333B2 (ja) 電力増幅器及び電力増幅方法
JP6160689B2 (ja) 電力増幅器
WO2017028563A1 (zh) 对称多赫蒂Doherty功放电路装置及功率放大器
WO2019097609A1 (ja) ドハティ増幅器及びドハティ増幅回路
JP2013172174A (ja) 電力増幅器及び送信システム
JP2008236105A (ja) 電力分配合成システム
JP5678768B2 (ja) 増幅装置
US10601375B2 (en) Modified three-stage doherty amplifier
JP6467956B2 (ja) 負荷インピーダンス調整回路を備えたドハティ増幅回路
JP6645333B2 (ja) ドハティ増幅器
JP2009153193A (ja) 電力合成形増幅器
US20190356270A1 (en) POWER OSCILLATOR USING GaN POWER AMPLIFIER
EP1829154B1 (en) Low-loss, asymmetrical combiner for phase differential systems and adaptive rf amplifier comprising an asymmetrical combiner
JP4774949B2 (ja) 分配器及び合成器並びにそれらを用いた電力増幅装置
JP2006279507A (ja) マイクロ波増幅装置
JP2018074255A (ja) ドハティ型増幅器
RU125001U1 (ru) Усилитель мощности
US6977554B2 (en) Variable gain amplifier for high frequency band using microstrip hybrid
JP5235771B2 (ja) 電力増幅器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190315

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191210

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191223

R150 Certificate of patent or registration of utility model

Ref document number: 6645333

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150