CN115699565A - 多赫蒂放大器 - Google Patents
多赫蒂放大器 Download PDFInfo
- Publication number
- CN115699565A CN115699565A CN202080101382.0A CN202080101382A CN115699565A CN 115699565 A CN115699565 A CN 115699565A CN 202080101382 A CN202080101382 A CN 202080101382A CN 115699565 A CN115699565 A CN 115699565A
- Authority
- CN
- China
- Prior art keywords
- amplifier
- signal
- output
- frequency
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0288—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers using a main and one or several auxiliary peaking amplifiers whereby the load is connected to the main amplifier using an impedance inverter, e.g. Doherty amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0261—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/56—Modifications of input or output impedances, not otherwise provided for
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
- H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/111—Indexing scheme relating to amplifiers the amplifier being a dual or triple band amplifier, e.g. 900 and 1800 MHz, e.g. switched or not switched, simultaneously or not
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
多赫蒂放大器构成为具有:第1放大器(9),如果第1信号和第2信号各自的频率为第1频率,则第1放大器(9)作为辅助放大器对第1信号进行放大,如果各自的频率为第2频率,则第1放大器(9)作为主放大器对第1信号进行放大;第2放大器(10),如果各自的频率为第1频率,则第2放大器(10)作为主放大器对第2信号进行放大,如果各自的频率为第2频率,则第2放大器(10)作为辅助放大器对第2信号进行放大;以及合成电路(11),其对第1放大器(9)放大后的第1信号和第2放大器(10)放大后的第2信号进行合成。此外,第2放大器(10)是饱和输出功率比第1放大器(9)大的放大器,在第1放大器(9)作为主放大器对第1信号进行放大,第2放大器(10)作为辅助放大器对第2信号进行放大时,合成电路(11)以使第1放大器(9)的输出阻抗中的虚数分量减少的方式,改变第1放大器(9)的输出阻抗。
Description
技术领域
本发明涉及多赫蒂放大器。
背景技术
以下的专利文献1公开的多赫蒂放大器具有分配电路、载波放大器、峰值放大器、90度线路和合成电路。峰值放大器的饱和输出功率大于载波放大器的饱和输出功率。
在该多赫蒂放大器中,峰值放大器的饱和输出功率大于载波放大器的饱和输出功率,因此,与峰值放大器和载波放大器的饱和输出功率相等的情况相比,补偿动作时的载波放大器的输出反射系数被扩大。在该多赫蒂放大器中,与峰值放大器和载波放大器的饱和输出功率相等的情况相比,补偿动作时的效率提高载波放大器的输出反射系数被扩大的量。
现有技术文献
专利文献
专利文献1:日本特开2013-115760号公报
发明内容
发明要解决的课题
在专利文献1公开的多赫蒂放大器中,如果提供给分配电路的放大对象信号的频率为通过90度线路使载波放大器的输出侧线路的电气长度成为90度的频率(以下称作“第1频率”),则补偿动作时的效率提高。但是,在具有与第1频率不同的第2频率的信号被提供给分配电路的情况下,载波放大器的输出侧线路的电气长度成为与90度不同的电气长度。载波放大器的输出侧线路的电气长度成为与90度不同的电气长度,由此,载波放大器的输出阻抗中的虚数分量增加。因此,存在如下课题:在提供给分配电路的放大对象信号的频率为第2频率时,补偿动作时的效率降低。
本发明正是为了解决上述课题而完成的,其目的在于,得到能够抑制信号的频率为第2频率时的补偿动作时的效率降低的多赫蒂放大器。
用于解决课题的手段
本发明的多赫蒂放大器具有:第1放大器,如果第1信号和第2信号各自的频率为第1频率,则第1放大器作为辅助放大器对第1信号进行放大,如果各自的频率为第2频率,则第1放大器作为主放大器对第1信号进行放大;第2放大器,如果各自的频率为第1频率,则第2放大器作为主放大器对第2信号进行放大,如果各自的频率为第2频率,则第2放大器作为辅助放大器对第2信号进行放大;以及合成电路,其对第1放大器放大后的第1信号和第2放大器放大后的第2信号进行合成,第2放大器是饱和输出功率比第1放大器的饱和输出功率大的放大器,在第1放大器作为主放大器对第1信号进行放大,第2放大器作为辅助放大器对第2信号进行放大时,合成电路以使第1放大器的输出阻抗中的虚数分量减少的方式,改变第1放大器的输出阻抗。
发明效果
根据本发明,能够抑制信号的频率为第2频率时的补偿动作时的效率降低。
附图说明
图1是示出实施方式1的多赫蒂放大器的结构图。
图2是示出频率f为第1频率f1且第1放大器9和第2放大器10各自的输出功率为饱和输出功率时的阻抗的说明图。
图3是示出频率f为第1频率f1且第1放大器9停止的补偿时的阻抗的说明图。
图4是示出第2放大器10的补偿量BF的说明图。
图5是示出频率f为第2频率f2且第1放大器9和第2放大器10各自的输出功率为饱和输出功率时的阻抗的说明图。
图6是示出频率f为第2频率f2且第2放大器10停止的补偿时的阻抗的说明图。
图7是示出第1放大器9的补偿量BF的说明图。
图8是示出频率f为第3频率f3且第1放大器9停止的补偿时的阻抗的说明图。
图9是示出第2放大器10的补偿量BF的说明图。
图10是示出与多赫蒂放大器的输出功率对应的功率效率的模拟结果的说明图。
图11是示出与第1信号和第2信号各自的频率f对应的补偿效率的模拟结果的说明图。
图12是示出实施方式3的多赫蒂放大器的结构图。
图13是示出实施方式4的多赫蒂放大器的结构图。
图14是示出实施方式4的另一个多赫蒂放大器的结构图。
图15是示出具有集中常数元件的合成电路11的一例的结构图。
具体实施方式
下面,为了更加详细地说明本发明,按照附图对用于实施本发明的方式进行说明。
实施方式1
图1是示出实施方式1的多赫蒂放大器的结构图。
在图1中,向输入端子1提供放大对象信号。
输入匹配电路2例如通过具有集中常数元件的电路、具有分布常数线路的电路、组合集中常数元件和分布常数线路而成的电路、组合电感器和电容器而成的匹配电路或四分之一波长线路实现。
输入匹配电路2的一端与输入端子1连接,输入匹配电路2的另一端与分配器3的输入侧连接。
输入匹配电路2进行输入端子1与分配器3之间的阻抗匹配。
分配器3例如通过威尔金森分配器或混合电路实现。
分配器3将在输入匹配电路2中传播来的放大对象信号分配成2个。
分配器3将分配后的一个信号作为第1信号输出到相位校正电路4。
分配器3将分配后的另一个信号作为第2信号输出到输入匹配电路6。
相位校正电路4例如通过具有集中常数元件的电路、具有分布常数线路的电路、组合集中常数元件和分布常数线路而成的电路、组合电感器和电容器而成的匹配电路或四分之一波长线路实现。
相位校正电路4的一端与分配器3的一个输出侧连接,相位校正电路4的另一端与输入匹配电路5的一端连接。
相位校正电路4对通过第1放大器9的路径的电气长度进行校正,以使从分配器3到输出合成点14的2个路径中的通过第1放大器9的路径的电气长度和通过第2放大器10的路径的电气长度成为相同的电气长度。
输入匹配电路5例如通过具有集中常数元件的电路、具有分布常数线路的电路、组合集中常数元件和分布常数线路而成的电路、组合电感器和电容器而成的匹配电路或四分之一波长线路实现。
输入匹配电路5的一端与相位校正电路4的另一端连接,输入匹配电路5的另一端与第1放大器9的输入侧连接。
输入匹配电路5进行第1放大器9的输入阻抗的匹配。
输入匹配电路6例如通过具有集中常数元件的电路、具有分布常数线路的电路、组合集中常数元件和分布常数线路而成的电路、组合电感器和电容器而成的匹配电路或四分之一波长线路实现。
输入匹配电路6的一端与分配器3的另一个输出侧连接,输入匹配电路6的另一端与第2放大器10的输入侧连接。
输入匹配电路6进行第2放大器10的输入阻抗的匹配。
向偏置端子7提供第1放大器9的偏置电压。
在第1信号的频率f为第1频率f1时,将第1放大器9的输入侧即栅极端子9a偏置成C级的偏置电压被提供给偏置端子7。第1频率f1例如是基本频率。偏置成C级的偏置电压是比第1放大器9的阈值电压低的电压。
在第1信号的频率f为第2频率f2时,将第1放大器9的栅极端子9a偏置成AB级的偏置电压被提供给偏置端子7。第2频率f2例如是基本频率的2倍频率。偏置成AB级的偏置电压是第1放大器9的阈值电压以上的电压。
向偏置端子8提供第2放大器10的偏置电压。
在第2信号的频率f为第1频率f1时,将第2放大器10的输入侧即栅极端子10a偏置成AB级的偏置电压被提供给偏置端子8。偏置成AB级的偏置电压是第2放大器10的阈值电压以上的电压。
在第2信号的频率f为第2频率f2时,将第2放大器10的栅极端子10a偏置成C级的偏置电压被提供给偏置端子8。偏置成C级的偏置电压是比第2放大器10的阈值电压低的电压。
第1放大器9例如通过FET(Field Effect Transistor:场效应晶体管)、HBT(Heterojunction Bipolar Transistor:异质结双极型晶体管)或HEMT(High ElectronMobility Transistor:高电子迁移率晶体管)实现。
在第1信号的频率f为第1频率f1时,对第1放大器9的栅极端子9a施加偏置成C级的偏置电压。
在第1信号的频率f为第2频率f2时,对第1放大器9的栅极端子9a施加偏置成AB级的偏置电压。
在第1信号的频率f为第1频率f1时,当在输入匹配电路5中传播来的第1信号为第1电平以上时,第1放大器9作为辅助放大器对第1信号进行放大。
在第1信号的频率f为第2频率f2时,与在输入匹配电路5中传播来的第1信号的信号电平无关地,第1放大器9作为主放大器对第1信号进行放大。
21是第1放大器9的输出等效电路的一例。第1放大器9的输出等效电路21由电流源22和电容器23表示。
第2放大器10例如通过FET、HBT或HEMT实现。
在第2信号的频率f为第1频率f1时,对第2放大器10的栅极端子10a施加偏置成AB级的偏置电压。
在第2信号的频率f为第2频率f2时,对第2放大器10的栅极端子10a施加偏置成C级的偏置电压。
第2放大器10的饱和输出功率PS2大于第1放大器9的饱和输出功率PS1。
在第2信号的频率f为第1频率f1时,与在输入匹配电路6中传播来的第2信号的信号电平无关地,第2放大器10作为主放大器对第2信号进行放大。
在第2信号的频率f为第2频率f2时,当在输入匹配电路6中传播来的第2信号为第2电平以上时,第2放大器10作为辅助放大器对第2信号进行放大。
24是第2放大器10的输出等效电路的一例。第2放大器10的输出等效电路24由电流源25和电容器26表示。
合成电路11具有第1输出电路12和第2输出电路13。
合成电路11对第1放大器9放大后的第1信号和第2放大器10放大后的第2信号进行合成。
合成电路11将放大后的第1信号和放大后的第2信号的合成信号输出到输出匹配电路15。
在第1放大器9作为辅助放大器对第1信号进行放大,第2放大器10作为主放大器对第2信号进行放大时,合成电路11以使第2放大器10的输出阻抗中的虚数分量减少的方式,改变第2放大器10的输出阻抗。
即,在第1放大器9作为辅助放大器对第1信号进行放大,第2放大器10作为主放大器对第2信号进行放大时,合成电路11改变第2放大器10的输出阻抗,由此扩大第2放大器10的输出反射系数。输出反射系数的扩大量大于与第1放大器9的饱和输出功率PS1和第2放大器10的饱和输出功率PS2的差分ΔPS相伴的第2放大器10的输出反射系数的缩小量。
在第1放大器9作为主放大器对第1信号进行放大,第2放大器10作为辅助放大器对第2信号进行放大时,合成电路11以使第1放大器9的输出阻抗中的虚数分量减少的方式,改变第1放大器9的输出阻抗。
即,在第1放大器9作为主放大器对第1信号进行放大,第2放大器10作为辅助放大器对第2信号进行放大时,合成电路11改变第1放大器9的输出阻抗,由此缩小第1放大器9的输出反射系数。输出反射系数的缩小量小于与差分ΔPS相伴的第1放大器9的输出反射系数的扩大量。
在图1所示的多赫蒂放大器中,合成电路11具有第1输出电路12和第2输出电路13。但是,这只不过是一例,如图15所示,合成电路11也可以在第1输出电路12和第2输出电路13的基础上还具有集中常数元件。作为集中常数元件,假设是针对第1输出电路12的串联电感器、并联电感器、串联电容器、并联电容器或它们的组合等。此外,假设是针对第2输出电路13的串联电感器、并联电感器、串联电容器、并联电容器或它们的组合等。
图15是示出具有集中常数元件的合成电路11的一例的结构图。
在图15所示的合成电路11中,针对第1输出电路12设置有串联电感器51、并联电感器52和串联电容器53,针对第2输出电路13设置有串联电感器54、并联电容器55和串联电容器56。
第1输出电路12的一端与第1放大器9的输出侧连接,第1输出电路12的另一端与输出合成点14连接。
第1输出电路12是改变针对第1放大器9的输出负载的电路。
在第1信号的频率f为第1频率f1时,第1输出电路12具有比90度短的电气长度,在第1信号的频率f为第2频率f2时,第1输出电路12具有90度的电气长度。在第1信号的频率f为第2频率f2时,第1输出电路12具有的电气长度不是严格地限于90度,也可以在实用方面没有问题的范围内偏离90度。
第2输出电路13的一端与第2放大器10的输出侧连接,第2输出电路13的另一端与输出合成点14连接。
第2输出电路13是改变针对第2放大器10的输出负载的电路。
在第2信号的频率f为第1频率f1时,第2输出电路13具有比90度长的电气长度,在第2信号的频率f为第2频率f2时,第2输出电路13具有180度的电气长度。在第2信号的频率f为第2频率f2时,第2输出电路13具有的电气长度不是严格地限于180度,也可以在实用方面没有问题的范围内偏离180度。
作为第1输出电路12和第2输出电路13各自的电气长度,假设以下的具体例。
在第1信号和第2信号各自的频率f为第1频率f1时,第1输出电路12具有52.2度的电气长度,第2输出电路13具有104.4度的电气长度。
此外,在第1信号和第2信号各自的频率f为第2频率f2时,第1输出电路12具有90度的电气长度,第2输出电路13具有180度的电气长度。
输出合成点14是第1输出电路12的另一端与第2输出电路13的另一端的连接点。
输出匹配电路15例如通过具有集中常数元件的电路、具有分布常数线路的电路、组合集中常数元件和分布常数线路而成的电路、组合电感器和电容器而成的匹配电路或四分之一波长线路实现。
输出匹配电路15的一端与输出合成点14连接,输出匹配电路15的另一端与负载16的一端连接。
输出匹配电路15是使输出合成点14的阻抗与负载16的阻抗相匹配的电路。
负载16是多赫蒂放大器的外部负载。
负载16的一端与输出匹配电路15的另一端连接,负载16的另一端接地。
接着,对图1所示的多赫蒂放大器的动作进行说明。
最初,对第1信号和第2信号各自的频率f为第1频率f1时的动作进行说明。这里,设第1频率f1是基本频率。
在第1信号的频率f为第1频率f1时,将第1放大器9的栅极端子9a偏置成C级的偏置电压被提供给偏置端子7,由此,第1放大器9作为辅助放大器进行动作。
在第2信号的频率f为第1频率f1时,将第2放大器10的栅极端子10a偏置成AB级的偏置电压被提供给偏置端子8,由此,第2放大器10作为主放大器进行动作。
第2放大器10的饱和输出功率PS2大于第1放大器9的饱和输出功率PS1。即,第2放大器10的尺寸大于第1放大器9的尺寸。
第1放大器9和第2放大器10的尺寸不同,因此,在第1放大器9作为辅助放大器对第1信号进行放大,第2放大器10作为主放大器对第2信号进行放大时,根据第1放大器9与第2放大器10的尺寸比,第2放大器10的输出反射系数被缩小。此外,第2放大器10的输出反射系数被缩小,由此,第2放大器10的补偿量BF被缩小。
在第1放大器9作为辅助放大器对第1信号进行放大,第2放大器10作为主放大器对第2信号进行放大时,合成电路11改变第2放大器10的输出阻抗,由此扩大第2放大器10的输出反射系数。
在图1所示的多赫蒂放大器中,以由合成电路11实现的输出反射系数的扩大量大于第1放大器9与第2放大器10的尺寸比引起的输出反射系数的缩小量的方式,设计第1输出电路12和第2输出电路13各自的电气长度。如果合成电路11在第1输出电路12和第2输出电路13的基础上还具有集中常数元件,则以由合成电路11实现的输出反射系数的扩大量大于尺寸比引起的输出反射系数的缩小量的方式,设计各自的电气长度和集中常数元件。
因此,在图1所示的多赫蒂放大器中,在第1放大器9作为辅助放大器对第1信号进行放大,第2放大器10作为主放大器对第2信号进行放大时,第2放大器10的补偿量BF被扩大,因此,补偿动作时的效率提高。
图2是示出频率f为第1频率f1且第1放大器9和第2放大器10各自的输出功率为饱和输出功率时的阻抗的说明图。
在图2中,设第1放大器9的输出功率为饱和输出功率PS1时的第1放大器9的最佳负载阻抗为Ropt_1,第2放大器10的输出功率为饱和输出功率PS2时的第2放大器10的最佳负载阻抗为Ropt_2。
第2放大器10的饱和输出功率PS2大于第1放大器9的饱和输出功率PS1,因此,如果设Ropt_1为β×Ropt_2,则β是比1大的值。
此时,如以下的式(1)所示,从输出合成点14看向负载16侧的阻抗RL成为第1放大器9的最佳负载阻抗Ropt_1和第2放大器10的最佳负载阻抗Ropt_2并联而得到的值。
β是比1大的值,因此,如以下的式(2)所示,从输出合成点14看向负载16侧的阻抗RL大于最佳负载阻抗Ropt_2的0.5倍。
RL>0.5×Ropt_2 (2)
图3是示出频率f为第1频率f1且第1放大器9停止的补偿时的阻抗的说明图。
图4是示出第2放大器10的补偿量BF的说明图。
在补偿时,第1放大器9停止,因此,第2放大器10占有输出合成点14的输出负载。因此,从输出合成点14看向负载16侧的阻抗Γ1(=RL)大于Ropt_2的0.5倍。
如果假设第1放大器9的尺寸和第2放大器10的尺寸相等,则阻抗Γ1成为Ropt_2的0.5倍。在图1所示的多赫蒂放大器中,第2放大器10的尺寸大于第1放大器9的尺寸,因此,与第1放大器9的尺寸和第2放大器10的尺寸相等的一般的多赫蒂放大器相比,阻抗Γ1被缩小。即,补偿量BF被缩小。
在补偿时,第1放大器9停止,因此,第1放大器9的输出阻抗成为开路。第1放大器9的输出阻抗成为开路,因此,在从输出合成点14看向第1放大器9时,第1输出电路12作为虚拟的开路短截线发挥功能。
第1输出电路12作为开路短截线发挥功能,因此,从输出合成点14看向负载16侧的阻抗Γ1变成阻抗Γ2。阻抗Γ1变成阻抗Γ2,由此,如图4所示,补偿量BF被扩大。如图4所示,阻抗Γ2具有电抗分量即虚数分量。
在图1所示的多赫蒂放大器中,第2放大器10的尺寸大于第1放大器9的尺寸。因此,在补偿时,如图4所示,根据第1放大器9与第2放大器10的尺寸比,第2放大器10的补偿量BF被缩小。
此外,在图1所示的多赫蒂放大器中,通过第2输出电路13,如图4所示,阻抗Γ2变成实轴上的Γ3。即,通过第2输出电路13,阻抗Γ2中的虚数分量减少。
在图1所示的多赫蒂放大器中,如图4所示,由合成电路11实现的补偿量BF的扩大量大于和第1放大器9与第2放大器10的尺寸比对应的补偿量BF的缩小量。
阻抗Γ3大于补偿量BF为6dB的一般的多赫蒂放大器的阻抗2×Rout_2。因此,图1所示的多赫蒂放大器得到比一般的多赫蒂放大器大的补偿量BF。
此外,阻抗Γ3在实轴上被改变,因此,图1所示的多赫蒂放大器不会产生与第2放大器10的输出阻抗具有虚数分量相伴的效率降低。
接着,对第1信号和第2信号各自的频率f为第第2频率f2时的动作进行说明。这里,设第2频率f2是基本频率的2倍频率。
在第1信号的频率f为第2频率f2时,将第1放大器9的栅极端子9a偏置成AB级的偏置电压被提供给偏置端子7,由此,第1放大器9作为主放大器进行动作。
在第2信号的频率f为第2频率f2时,将第2放大器10的栅极端子10a偏置成C级的偏置电压被提供给偏置端子8,由此,第2放大器10作为辅助放大器进行动作。
第1放大器9和第2放大器10的尺寸不同,因此,在第1放大器9作为主放大器对第1信号进行放大,第2放大器10作为辅助放大器对第2信号进行放大时,根据第1放大器9与第2放大器10的尺寸比,第1放大器9的输出反射系数被扩大。此外,第1放大器9的输出反射系数被扩大,由此,第1放大器9的补偿量BF被扩大。
在第1放大器9作为主放大器对第1信号进行放大,第2放大器10作为辅助放大器对第2信号进行放大时,合成电路11改变第1放大器9的输出阻抗,由此缩小第1放大器9的输出反射系数。
在图1所示的多赫蒂放大器中,以由合成电路11实现的输出反射系数的缩小量小于第1放大器9与第2放大器10的尺寸比引起的输出反射系数的扩大量的方式,设计第1输出电路12和第2输出电路13各自的电气长度。如果合成电路11在第1输出电路12和第2输出电路13的基础上还具有集中常数元件,则以由合成电路11实现的输出反射系数的缩小量大于尺寸比引起的输出反射系数的扩大量的方式,设计各自的电气长度和集中常数元件。
因此,在图1所示的多赫蒂放大器中,在第1放大器9作为主放大器对第1信号进行放大,第2放大器10作为辅助放大器对第2信号进行放大时,第1放大器9的补偿量BF被扩大,因此,补偿动作时的效率提高。
图5是示出频率f为第2频率f2且第1放大器9和第2放大器10各自的输出功率为饱和输出功率时的阻抗的说明图。
在图5中,设第1放大器9的输出功率为饱和输出功率PS1时的第1放大器9的最佳负载阻抗为Ropt_1,第2放大器10的输出功率为饱和输出功率PS2时的第2放大器10的最佳负载阻抗为Ropt_2。
第2放大器10的饱和输出功率PS2大于第1放大器9的饱和输出功率PS1,因此,如果设Ropt_2为α×Ropt_1,则α是比1小的值。
此时,如以下的式(3)所示,从输出合成点14看向负载16侧的阻抗RL成为第1放大器9的最佳负载阻抗Ropt_1和第2放大器10的最佳负载阻抗Ropt_2并联而得到的值。
α是比1小的值,因此,如以下的式(4)所示,从输出合成点14看向负载16侧的阻抗RL小于最佳负载阻抗Ropt_1的0.5倍。
RL<0.5×Ropt_1 (4)
图3是示出频率f为第2频率f2且第2放大器10停止的补偿时的阻抗的说明图。
图7是示出第1放大器9的补偿量BF的说明图。
在补偿时,第2放大器10停止,因此,第1放大器9占有输出合成点14的输出负载。因此,从输出合成点14看向负载16侧的阻抗Γ4(=RL)小于Ropt_1的0.5倍。
如果假设第1放大器9的尺寸和第2放大器10的尺寸相等,则阻抗Γ4成为Ropt_1的0.5倍。在图1所示的多赫蒂放大器中,第2放大器10的尺寸大于第1放大器9的尺寸,因此,与第1放大器9的尺寸和第2放大器10的尺寸相等的一般的多赫蒂放大器相比,阻抗Γ4被扩大。即,补偿量BF被扩大。
在补偿时,第2放大器10停止,因此,第2放大器10的输出阻抗成为开路。此外,第2输出电路13的电气长度为180度。因此,阻抗Γ4不会被第2输出电路13改变。
阻抗Γ4不会被第2输出电路13改变,因此,从第1输出电路12看向输出合成点14侧的阻抗Γ5与阻抗Γ4相同,补偿量BF没有变化。
这里,第2输出电路13的电气长度为180度,因此,阻抗Γ4不会被第2输出电路13改变,补偿量BF没有变化。但是,这只不过是一例,第2输出电路13例如也可以具有集中常数元件,改变阻抗Γ4以使补偿量BF缩小。
在图1所示的多赫蒂放大器中,第2放大器10的尺寸大于第1放大器9的尺寸。因此,在补偿时,如图7所示,根据第1放大器9与第2放大器10的尺寸比,第1放大器9的补偿量BF被扩大。
此外,在图1所示的多赫蒂放大器中,通过第1输出电路12,如图7所示,阻抗Γ5变成实轴上的Γ6。
在图1所示的多赫蒂放大器中,如图7所示,由合成电路11实现的补偿量BF的缩小量小于和第1放大器9与第2放大器10的尺寸比对应的补偿量BF的扩大量。
阻抗Γ6大于补偿量BF为6dB的一般的多赫蒂放大器的阻抗2×Rout_2。因此,图1所示的多赫蒂放大器得到比一般的多赫蒂放大器大的补偿量BF。
此外,阻抗Γ6在实轴上被改变,因此,图1所示的多赫蒂放大器不会产生与第1放大器9的输出阻抗具有虚数分量相伴的效率降低。
在以上的实施方式1中,多赫蒂放大器构成为具有:第1放大器9,如果第1信号和第2信号各自的频率为第1频率,则第1放大器9作为辅助放大器对第1信号进行放大,如果各自的频率为第2频率,则第1放大器9作为主放大器对第1信号进行放大;第2放大器10,如果各自的频率为第1频率,则第2放大器10作为主放大器对第2信号进行放大,如果各自的频率为第2频率,则第2放大器10作为辅助放大器对第2信号进行放大;以及合成电路11,其对第1放大器9放大后的第1信号和第2放大器10放大后的第2信号进行合成。此外,第2放大器10是饱和输出功率比第1放大器9的饱和输出功率大的放大器,在第1放大器9作为主放大器对第1信号进行放大,第2放大器10作为辅助放大器对第2信号进行放大时,合成电路11以使第1放大器9的输出阻抗中的虚数分量减少的方式,改变第1放大器9的输出阻抗。因此,多赫蒂放大器能够抑制信号的频率为第2频率时的补偿动作时的效率降低。
实施方式2
在实施方式2中,说明如下的多赫蒂放大器:在第1信号和第2信号各自的频率f为第3频率f3时,第1放大器9作为辅助放大器对第1信号进行放大,第2放大器10作为主放大器对第2信号进行放大。
实施方式2的多赫蒂放大器的结构与实施方式1的多赫蒂放大器的结构相同,示出实施方式2的多赫蒂放大器的结构图是图1。
但是,在实施方式2的多赫蒂放大器中,在第1信号的频率f为第1频率f1时,第1输出电路12具有比90度短的电气长度,在第1信号的频率f为第2频率f2时,第1输出电路12具有90度的电气长度。此外,在第1信号的频率f为第3频率f3时,第1输出电路12具有90度以上的电气长度。
在第2信号的频率f为第1频率f1时,第2输出电路13具有比90度长的电气长度,在第2信号的频率f为第2频率f2时,第2输出电路13具有180度的电气长度。此外,在第2信号的频率f为第3频率f3时,第2输出电路13具有比270度短的电气长度。
对第1信号和第2信号各自的频率f为第3频率f3时的动作进行说明。这里,设第3频率f3是基本频率的3倍频率。
在第1信号的频率f为第3频率f3时,将第1放大器9的栅极端子9a偏置成C级的偏置电压被提供给偏置端子7,由此,第1放大器9作为辅助放大器进行动作。
在第2信号的频率f为第3频率f3时,将第2放大器10的栅极端子10a偏置成AB级的偏置电压被提供给偏置端子8,由此,第2放大器10作为主放大器进行动作。
第2放大器10的饱和输出功率PS2大于第1放大器9的饱和输出功率PS1。即,第2放大器10的尺寸大于第1放大器9的尺寸。
第1放大器9和第2放大器10的尺寸不同,因此,在第1放大器9作为辅助放大器对第1信号进行放大,第2放大器10作为主放大器对第2信号进行放大时,根据第1放大器9与第2放大器10的尺寸比,第2放大器10的输出反射系数被缩小。此外,第2放大器10的输出反射系数被缩小,由此,第2放大器10的补偿量BF被缩小。
在第1放大器9作为辅助放大器对第1信号进行放大,第2放大器10作为主放大器对第2信号进行放大时,合成电路11改变第2放大器10的输出阻抗,由此扩大第2放大器10的输出反射系数。
在实施方式2的多赫蒂放大器中,以由合成电路11实现的输出反射系数的扩大量大于第1放大器9与第2放大器10的尺寸比引起的输出反射系数的缩小量的方式,设计第1输出电路12和第2输出电路13各自的电气长度。如果合成电路11在第1输出电路12和第2输出电路13的基础上还具有集中常数元件,则以由合成电路11实现的输出反射系数的扩大量大于尺寸比引起的输出反射系数的缩小量的方式,设计各自的电气长度和集中常数元件。
因此,在实施方式2的多赫蒂放大器中,在第1放大器9作为辅助放大器对第1信号进行放大,第2放大器10作为主放大器对第2信号进行放大时,第2放大器10的补偿量BF被扩大,因此,补偿动作时的效率提高。
频率f为第3频率f3且第1放大器9和第2放大器10各自的输出功率为饱和输出功率时的阻抗与频率f为第1频率f1时的阻抗同样,是图2。
图8是示出频率f为第3频率f3且第1放大器9停止的补偿时的阻抗的说明图。
图9是示出第2放大器10的补偿量BF的说明图。
在补偿时,第1放大器9停止,因此,第2放大器10占有输出合成点14的输出负载。因此,从输出合成点14看向负载16侧的阻抗Γ7(=RL)大于Ropt_2的0.5倍。
如果假设第1放大器9的尺寸和第2放大器10的尺寸相等,则阻抗Γ7成为Ropt_2的0.5倍。在实施方式2的多赫蒂放大器中,第2放大器10的尺寸大于第1放大器9的尺寸,因此,与第1放大器9的尺寸和第2放大器10的尺寸相等的一般的多赫蒂放大器相比,阻抗Γ7被缩小。即,补偿量BF被缩小。
在补偿时,第1放大器9停止,因此,第1放大器9的输出阻抗成为开路。第1放大器9的输出阻抗成为开路,因此,在从输出合成点14看向第1放大器9时,第1输出电路12作为虚拟的开路短截线发挥功能。
第1输出电路12作为开路短截线发挥功能,因此,从输出合成点14看向负载16侧的阻抗Γ7变成阻抗Γ8。阻抗Γ7变成阻抗Γ8,由此,如图9所示,补偿量BF被扩大。如图9所示,阻抗Γ8具有电抗分量即虚数分量。
在实施方式2的多赫蒂放大器中,第2放大器10的尺寸大于第1放大器9的尺寸。因此,在补偿时,根据第1放大器9与第2放大器10的尺寸比,第2放大器10的补偿量BF被缩小。
此外,在实施方式2的多赫蒂放大器中,通过第2输出电路13,如图9所示,阻抗Γ8变成实轴上的Γ9。即,通过第2输出电路13,阻抗Γ8中的虚数分量减少。
在实施方式2的多赫蒂放大器中,如图9所示,由合成电路11实现的补偿量BF的扩大量大于和第1放大器9与第2放大器10的尺寸比对应的补偿量BF的缩小量。
阻抗Γ9大于补偿量BF为6dB的一般的多赫蒂放大器的阻抗2×Rout_2。因此,实施方式2的多赫蒂放大器得到比一般的多赫蒂放大器大的补偿量BF。
此外,阻抗Γ9在实轴上被改变,因此,实施方式2的多赫蒂放大器不会产生与第2放大器10的输出阻抗具有虚数分量相伴的效率降低。
图10是示出与多赫蒂放大器的输出功率对应的功率效率的模拟结果的说明图。
在图10中,横轴表示实施方式2的多赫蒂放大器的输出功率(dBm),纵轴表示实施方式2的多赫蒂放大器的功率效率(%)。
图11是示出与第1信号和第2信号各自的频率f对应的补偿效率的模拟结果的说明图。
在图11中,横轴表示第1信号和第2信号各自的频率f,纵轴表示实施方式2的多赫蒂放大器的补偿效率(%)。
如图10所示,实施方式2的多赫蒂放大器得到比6dB大的补偿量。
如图11所示,不仅在频率f为基本频率即第1频率f1时,在频率f为2倍频率即第2频率f2和3倍频率即第3频率f3时,实施方式2的多赫蒂放大器也得到较高的补偿效率。
在以上的实施方式2中,多赫蒂放大器构成为,如果第1信号和第2信号各自的频率为第3频率,则第1放大器9作为辅助放大器对第1信号进行放大,第2放大器10作为主放大器对第2信号进行放大。此外,在各自的频率为第3频率且第1放大器9作为辅助放大器对第1信号进行放大,第2放大器10作为主放大器对第2信号进行放大时,合成电路11以使第2放大器10的输出阻抗中的虚数分量减少的方式,改变第2放大器10的输出阻抗。因此,多赫蒂放大器能够抑制信号的频率为第3频率时的补偿动作时的效率降低。
实施方式3
在实施方式3中,说明如下的多赫蒂放大器:提供给第1放大器33的第1信号的信号源和提供给第2放大器34的第2信号的信号源是不同的信号源。
图12是示出实施方式3的多赫蒂放大器的结构图。在图12中,与图1相同的标号表示相同或相当部分,因此省略说明。
从设置于多赫蒂放大器的外部的第1信号源(未图示)向输入端子31提供第1信号。
从设置于多赫蒂放大器的外部的第2信号源(未图示)向输入端子32提供第2信号。第1信号源和第2信号源是不同的信号源。
第1放大器33例如通过FET、HBT或HEMT实现。
对第1放大器33的栅极端子33a施加偏置成B级的偏置电压。即,对第1放大器9的栅极端子33a施加与第1放大器33的阈值电压大致相同大小的偏置电压。
在第1信号的频率f为第1频率f1且第1信号的功率小于第2信号的功率时,第1放大器33作为辅助放大器对第1信号进行放大。
在第1信号的频率f为第2频率f2且第1信号的功率大于第2信号的功率时,第1放大器33作为主放大器对第1信号进行放大。
与图1所示的第1放大器9同样,第1放大器33的输出等效电路是输出等效电路21。
第2放大器34例如通过FET、HBT或HEMT实现。
对第2放大器34的栅极端子34a施加偏置成B级的偏置电压。即,对第2放大器34的栅极端子34a施加与第2放大器34的阈值电压大致相同大小的偏置电压。
在第2信号的频率f为第1频率f1且第2信号的功率大于第1信号的功率时,第2放大器34作为主放大器对第2信号进行放大。
在第2信号的频率f为第2频率f2且第2信号的功率小于第1信号的功率时,第2放大器34作为辅助放大器对第2信号进行放大。
与图1所示的第2放大器10同样,第2放大器34的输出等效电路是输出等效电路24。
接着,对图12所示的多赫蒂放大器的动作进行说明。
在图12所示的多赫蒂放大器中,在从第1信号源向输入端子31提供第1频率f1的第1信号时,从第2信号源向输入端子32提供第1频率f1的第2信号。此时,第1信号的功率小于第2信号的功率。
此外,在从第1信号源向输入端子31提供第2频率f2的第1信号时,从第2信号源向输入端子32提供第2频率f2的第2信号。此时,第1信号的功率大于第2信号的功率。
因此,在第1频率f1的第1信号被提供给输入端子31时,第1放大器33作为辅助放大器对第1信号进行放大。在第2频率f2的第1信号被提供给输入端子31时,第1放大器33作为主放大器对第1信号进行放大。
在第1频率f1的第2信号被提供给输入端子32时,第2放大器34作为主放大器对第2信号进行放大。在第2频率f2的第2信号被提供给输入端子32时,第2放大器34作为辅助放大器对第2信号进行放大。
如上所述,即使提供给第1放大器33的第1信号的信号源和提供给第2放大器34的第2信号的信号源是不同的信号源,第1放大器33也与图1所示的第1放大器9同样地进行动作,第2放大器34与图1所示的第2放大器10同样地进行动作。
图12所示的合成电路11与图1所示的合成电路11同样地进行动作。
因此,与图1所示的多赫蒂放大器同样,图12所示的多赫蒂放大器能够抑制信号的频率为第2频率时的补偿动作时的效率降低。
此外,能够抑制信号的频率为第3频率时的补偿动作时的效率降低。
实施方式4
在实施方式4中,说明如下的多赫蒂放大器:连接有传输线路41,在第1信号和第2信号各自的频率f下,传输线路41的电气长度为180度的整数倍。
图13是示出实施方式4的多赫蒂放大器的结构图。在图13中,与图1相同的标号表示相同或相当部分,因此省略说明。
传输线路41的一端与第1放大器的输出侧连接。
传输线路41的另一端与合成电路11中的第1输出电路12的一端连接。
在第1信号和第2信号各自的频率f下,传输线路41的电气长度为180度的整数倍。
在图13所示的多赫蒂放大器中,传输线路41被应用于图1所示的多赫蒂放大器。但是,这只不过是一例,传输线路41也可以被应用于图12所示的多赫蒂放大器。
电气长度为180度的整数倍的传输线路41的一端的阻抗和传输线路41的另一端的阻抗是相同的阻抗。
因此,即使在第1放大器9的输出侧与合成电路11之间连接有传输线路41,也与图1所示的多赫蒂放大器同样地进行动作。
在图13所示的多赫蒂放大器中,传输线路41连接在第1放大器9的输出侧与合成电路11之间。但是,这只不过是一例,如图14所示,在第1信号和第2信号各自的频率f下电气长度为180度的整数倍的传输线路42也可以连接在第2放大器10的输出侧与合成电路11之间。
图14是示出实施方式4的另一个多赫蒂放大器的结构图。
在图14所示的多赫蒂放大器中,传输线路42被应用于图1所示的多赫蒂放大器。但是,这只不过是一例,传输线路42也可以被应用于图12所示的多赫蒂放大器。
另外,本发明能够进行各实施方式的自由组合、或各实施方式的任意结构要素的变形、或各实施方式中的任意结构要素的省略。
产业上的可利用性
本发明适用于多赫蒂放大器。
标号说明
1:输入端子;2:输入匹配电路;3:分配器;4:相位校正电路;5:输入匹配电路;6:输入匹配电路;7:偏置端子;8:偏置端子;9:第1放大器;9a:栅极端子;10:第2放大器;10a:栅极端子;11:合成电路;12:第1输出电路;13:第2输出电路;14:输出合成点;15:输出匹配电路;16:负载;21:输出等效电路;22:电流源;23:电容器;24:输出等效电路;25:电流源;26:电容器;31、32:输入端子;33:第1放大器;33a:栅极端子;34:第2放大器;34a:栅极端子;41、42:传输线路;51:串联电感器;52:并联电感器;53:串联电容器;54:串联电感器;55:并联电感器;56:串联电容器。
Claims (11)
1.一种多赫蒂放大器,其特征在于,该多赫蒂放大器具有:
第1放大器,如果第1信号和第2信号各自的频率为第1频率,则所述第1放大器作为辅助放大器对所述第1信号进行放大,如果各自的频率为第2频率,则所述第1放大器作为主放大器对所述第1信号进行放大;
第2放大器,如果各自的频率为所述第1频率,则所述第2放大器作为主放大器对所述第2信号进行放大,如果各自的频率为所述第2频率,则所述第2放大器作为辅助放大器对所述第2信号进行放大;以及
合成电路,其对所述第1放大器放大后的第1信号和所述第2放大器放大后的第2信号进行合成,
所述第2放大器是饱和输出功率比所述第1放大器的饱和输出功率大的放大器,
在所述第1放大器作为主放大器对第1信号进行放大,所述第2放大器作为辅助放大器对第2信号进行放大时,所述合成电路以使所述第1放大器的输出阻抗中的虚数分量减少的方式,改变所述第1放大器的输出阻抗。
2.根据权利要求1所述的多赫蒂放大器,其特征在于,
在所述第1放大器作为主放大器对第1信号进行放大,所述第2放大器作为辅助放大器对第2信号进行放大时,所述合成电路改变所述第1放大器的输出阻抗,由此缩小所述第1放大器的输出反射系数,
所述输出反射系数的缩小量小于与所述第1放大器的饱和输出功率和所述第2放大器的饱和输出功率的差分相伴的所述第1放大器的输出反射系数的扩大量。
3.根据权利要求1所述的多赫蒂放大器,其特征在于,
在所述第1放大器作为辅助放大器对第1信号进行放大,所述第2放大器作为主放大器对第2信号进行放大时,所述合成电路以使所述第2放大器的输出阻抗中的虚数分量减少的方式,改变所述第2放大器的输出阻抗。
4.根据权利要求3所述的多赫蒂放大器,其特征在于,
在所述第1放大器作为辅助放大器对第1信号进行放大,所述第2放大器作为主放大器对第2信号进行放大时,所述合成电路改变所述第2放大器的输出阻抗,由此扩大所述第2放大器的输出反射系数,
所述输出反射系数的扩大量大于与所述第1放大器的饱和输出功率和所述第2放大器的饱和输出功率的差分相伴的所述第2放大器的输出反射系数的缩小量。
5.根据权利要求3所述的多赫蒂放大器,其特征在于,
所述合成电路具有:
第1输出电路,其一端与所述第1放大器的输出侧连接;以及
第2输出电路,其一端与所述第2放大器的输出侧连接,另一端与所述第1输出电路的另一端连接,
在各自的频率为所述第1频率时,所述第1输出电路具有比90度短的电气长度,在各自的频率为所述第2频率时,所述第1输出电路具有90度的电气长度,
在各自的频率为所述第1频率时,所述第2输出电路具有比90度长的电气长度,在各自的频率为所述第2频率时,所述第2输出电路具有180度的电气长度。
6.根据权利要求3所述的多赫蒂放大器,其特征在于,
如果各自的频率为第3频率,则所述第1放大器作为辅助放大器对第1信号进行放大,所述第2放大器作为主放大器对第2信号进行放大,
在各自的频率为所述第3频率,所述第1放大器作为辅助放大器对第1信号进行放大,所述第2放大器作为主放大器对第2信号进行放大时,所述合成电路以使所述第2放大器的输出阻抗中的虚数分量减少的方式,改变所述第2放大器的输出阻抗。
7.根据权利要求6所述的多赫蒂放大器,其特征在于,
在各自的频率为所述第3频率,所述第1放大器作为辅助放大器对第1信号进行放大,所述第2放大器作为主放大器对第2信号进行放大时,所述合成电路改变所述第2放大器的输出阻抗,由此扩大所述第2放大器的输出反射系数,
所述输出反射系数的扩大量大于与所述第1放大器的饱和输出功率和所述第2放大器的饱和输出功率的差分相伴的所述第1放大器的输出反射系数的缩小量。
8.根据权利要求6所述的多赫蒂放大器,其特征在于,
所述合成电路具有:
第1输出电路,其一端与所述第1放大器的输出侧连接;以及
第2输出电路,其一端与所述第2放大器的输出侧连接,另一端与所述第1输出电路的另一端连接,
在各自的频率为所述第1频率时,所述第1输出电路具有比90度短的电气长度,在各自的频率为所述第2频率时,所述第1输出电路具有90度的电气长度,在各自的频率为所述第3频率时,所述第1输出电路具有90度以上的电气长度,
在各自的频率为所述第1频率时,所述第2输出电路具有比90度长的电气长度,在各自的频率为所述第2频率时,所述第2输出电路具有180度的电气长度,在各自的频率为所述第3频率时,所述第2输出电路具有比270度短的电气长度。
9.根据权利要求1所述的多赫蒂放大器,其特征在于,
在各自的频率为所述第1频率时,在被施加比阈值电压低的偏置电压时,所述第1放大器作为辅助放大器对第1信号进行放大,在各自的频率为所述第2频率时,在被施加阈值电压以上的偏置电压时,所述第1放大器作为主放大器对第1信号进行放大,
在各自的频率为所述第1频率时,在被施加阈值电压以上的偏置电压时,所述第2放大器作为主放大器对第2信号进行放大,在各自的频率为所述第2频率时,在被施加比阈值电压低的偏置电压时,所述第2放大器作为辅助放大器对第2信号进行放大。
10.根据权利要求1所述的多赫蒂放大器,其特征在于,
在各自的频率为所述第1频率且第1信号的功率小于第2信号的功率时,所述第1放大器作为辅助放大器对第1信号进行放大,在各自的频率为所述第2频率且第1信号的功率大于第2信号的功率时,所述第1放大器作为主放大器对第1信号进行放大,
在各自的频率为所述第1频率且第2信号的功率大于第1信号的功率时,所述第2放大器作为主放大器对第2信号进行放大,在各自的频率为所述第2频率且第2信号的功率小于第1信号的功率时,所述第2放大器作为辅助放大器对第2信号进行放大。
11.根据权利要求1所述的多赫蒂放大器,其特征在于,
所述多赫蒂放大器具有传输线路,该传输线路连接在所述第1放大器的输出侧与所述合成电路之间或所述第2放大器的输出侧与所述合成电路之间,在第1信号和第2信号各自的频率下,电气长度为180度的整数倍。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2020/022180 WO2021245891A1 (ja) | 2020-06-04 | 2020-06-04 | ドハティ増幅器 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115699565A true CN115699565A (zh) | 2023-02-03 |
Family
ID=78830710
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202080101382.0A Pending CN115699565A (zh) | 2020-06-04 | 2020-06-04 | 多赫蒂放大器 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20230029039A1 (zh) |
JP (1) | JP7337270B2 (zh) |
CN (1) | CN115699565A (zh) |
WO (1) | WO2021245891A1 (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024111667A1 (ja) * | 2022-11-25 | 2024-05-30 | 株式会社村田製作所 | 電力増幅回路 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008107990A1 (ja) * | 2007-03-08 | 2008-09-12 | Panasonic Corporation | 電力増幅器 |
JP2009010484A (ja) | 2007-06-26 | 2009-01-15 | Mitsubishi Electric Corp | マルチバンド増幅器 |
JP5800360B2 (ja) | 2011-11-30 | 2015-10-28 | 住友電工デバイス・イノベーション株式会社 | ドハティ増幅器 |
JP2014175760A (ja) | 2013-03-07 | 2014-09-22 | Japan Radio Co Ltd | 非対称ドハティ電力増幅器 |
JP6345916B2 (ja) | 2013-07-11 | 2018-06-20 | 株式会社東芝 | 増幅装置、送信装置 |
US9515613B2 (en) | 2014-12-17 | 2016-12-06 | Freescale Semiconductor, Inc. | Dual-band doherty amplifier and method therefor |
JP2017199366A (ja) | 2016-04-20 | 2017-11-02 | 良平 松本 | メンタルヘルスケアを効果的に実施する方法およびその方法を実施するためのictの提供 |
WO2017199366A1 (ja) * | 2016-05-18 | 2017-11-23 | 三菱電機株式会社 | ドハティ増幅器 |
US10911003B2 (en) | 2017-01-24 | 2021-02-02 | Mitsubishi Electric Corporation | Doherty amplifier |
CN111316563B (zh) * | 2017-11-15 | 2023-07-14 | 三菱电机株式会社 | 多赫蒂放大器和多赫蒂放大电路 |
-
2020
- 2020-06-04 WO PCT/JP2020/022180 patent/WO2021245891A1/ja unknown
- 2020-06-04 JP JP2022529261A patent/JP7337270B2/ja active Active
- 2020-06-04 CN CN202080101382.0A patent/CN115699565A/zh active Pending
-
2022
- 2022-10-06 US US17/960,938 patent/US20230029039A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
JPWO2021245891A1 (zh) | 2021-12-09 |
US20230029039A1 (en) | 2023-01-26 |
EP4142150A1 (en) | 2023-03-01 |
JP7337270B2 (ja) | 2023-09-01 |
WO2021245891A1 (ja) | 2021-12-09 |
EP4142150A4 (en) | 2023-06-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10305437B2 (en) | Doherty amplifier | |
US7821337B2 (en) | Power amplifier | |
US20130241656A1 (en) | Power Amplification System Using Doherty Amplifier with Linearization Circuit and Related Techniques | |
JP2007116259A (ja) | 増幅器 | |
US8400216B2 (en) | 3-way Doherty power amplifier using driving amplifier | |
JP2008193720A (ja) | ドハティ増幅回路 | |
JPWO2009066353A1 (ja) | 電力増幅器 | |
WO2019021426A1 (ja) | ドハティ増幅器及び増幅回路 | |
KR100594556B1 (ko) | 다단 증폭기 | |
US20230029039A1 (en) | Doherty amplifier | |
JP4825495B2 (ja) | 歪制御機能付き増幅装置 | |
EP2642660A2 (en) | Linearization circuit and related techniques | |
JP2007019570A (ja) | ドハティ増幅回路 | |
EP4142150B1 (en) | Doherty amplifier | |
WO2021005633A1 (ja) | アウトフェージング増幅器及び通信装置 | |
JP3827130B2 (ja) | フィードフォワード増幅器 | |
JP4628175B2 (ja) | 増幅器 | |
CN113875150A (zh) | 多赫蒂放大器和通信装置 | |
JP2006148780A (ja) | 高周波ドハティ増幅器 | |
JP7003329B2 (ja) | ドハティ増幅器 | |
US8294519B2 (en) | Power amplifying apparatus and power amplifying method | |
JP7258236B2 (ja) | ドハティ増幅器 | |
US20240056037A1 (en) | Doherty amplifier | |
US20230412128A1 (en) | Outphasing amplifier and signal processor for outphasing amplifier | |
JP3776835B2 (ja) | 歪補償増幅回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |