JP7258236B2 - ドハティ増幅器 - Google Patents

Description

本開示は、ドハティ増幅器に関する。

移動体通信用の増幅器には、ピーク対平均電力比（ＰＡＰＲ）が大きい信号を高効率に増幅できる増幅器が望まれている。ＰＡＰＲが大きい信号を高効率に増幅可能な増幅器として、ドハティ増幅器が知られている。ドハティ増幅器は、飽和出力からのバックオフ量が大きい動作点で信号を高効率に増幅できる。

例えば、特許文献１に記載された電力増幅器は、入力分岐回路、出力合成回路および出力整合回路を備える。入力分岐回路は、π型分布定数回路を備え、入力信号をメイン増幅器と補助増幅器へ分配する。出力合成回路は、π型分布定数回路を備え、メイン増幅器の出力信号と補助増幅器の出力信号を合成する。出力整合回路は、π型分布定数回路を備えており、出力合成回路と出力負荷との間で整合をとる。

π型分布定数回路は、ドハティ増幅器が備える４分の１波長伝送路と等価な働きを示すので、特許文献１に記載された電力増幅器は、出力バックオフ対電力付加効率（ＰＡＥ）特性がドハティ増幅器とほぼ一致し、ドハティ増幅器と同等に動作する。

特開２０１５－６５５５９号公報

特許文献１に記載された電力増幅器は、補助増幅器が動作を開始するバックオフ点から飽和出力電力になるまでの負荷変調の過程において、補助増幅器の出力端子に接続された伝送線路が強い誘導性の負荷となることに起因した効率の低下を抑制できないという課題があった。

本開示は上記課題を解決するものであり、バックオフ点から飽和出力にかけて高効率に動作することができるドハティ増幅器を得ることを目的とする。

本開示に係るドハティ増幅器は、入力信号を分配する分配回路と、分配回路によって分配された信号に対して第１の遅延を発生させる第１の位相調整線路と、第１の位相調整線路を通過した信号に対してさらに第２の遅延を発生させて第１の信号として出力する第２の位相調整線路と、第１の信号を増幅する第１の増幅素子と、第１の信号との間で位相差を有した第２の信号を増幅する第２の増幅素子と、第１の増幅素子の出力端子に接続された第１の伝送線路と、第２の増幅素子の出力端子に接続された第２の伝送線路とを備え、第２の位相調整線路の電気長は、第２の伝送線路の電気長から第１の伝送線路の電気長を引いた電気長に等しく、第１の伝送線路と第２の伝送線路との特性インピーダンスは等しく、第１の信号と第２の信号との位相差は、第２の伝送線路と第１の伝送線路との電気長の差と等しくなく、第１の伝送線路を通過した第１の信号と、第２の伝送線路を通過した第２の信号とが異相合成され、第１の伝送線路の電気長は、７０度から９０度までの範囲内の電気長であり、第２の伝送線路の電気長は、９０度から１８０度までの範囲内の電気長であり、第１の伝送線路の特性インピーダンスと第２の伝送線路の特性インピーダンスは、外部負荷を２倍した値よりも小さい。

本開示によれば、第１の伝送線路と第２の伝送線路との特性インピーダンスは等しく、第１の信号と第２の信号の位相差は、第２の伝送線路と第１の伝送線路との電気長の差と等しくなく、第１の伝送線路を通過した第１の信号と、第２の伝送線路を通過した第２の信号とが異相合成される。第１の信号と第２の信号の位相差によって負荷に生じる容量性によって、バックオフ点から飽和出力にかけての負荷変調の過程で負荷に生じる誘導性が緩和される。これにより、本開示に係るドハティ増幅器は、バックオフ点から飽和出力にかけて高効率な動作が可能である。

実施の形態１に係るドハティ増幅器の構成を示すブロック図である。 バックオフ点に至るまでの動作過程におけるドハティ増幅器の等価回路を示す回路図である。 バックオフ点に至るまでの動作過程のドハティ増幅器において、第１の伝送線路の出力端子から出力側をみた負荷と、第１の増幅素子の出力端子から出力側をみた負荷とを示すスミスチャートである。 バックオフ点から飽和出力にかけての動作過程におけるドハティ増幅器の等価回路を示す回路図である。 バックオフ点から飽和出力にかけての動作過程のドハティ増幅器における第１の伝送線路から出力される電流と第２の伝送線路から出力される電流との関係を示すグラフである。 バックオフ点から飽和出力にかけての動作過程のドハティ増幅器における負荷変調軌跡を示すスミスチャートである（φ＞（θ_２-θ_１））。 ドハティ増幅器のバックオフ量に対する効率の関係を示すグラフである。 ドハティ増幅器のバックオフ量に対する電力付加効率のシミュレーション結果を示すグラフである。 実施の形態１に係るドハティ増幅器の変形例の構成を示すブロック図である。 実施の形態２に係るドハティ増幅器の構成を示すブロック図である。 実施の形態２に係るドハティ増幅器の入力信号の振幅比を示すグラフである。 実施の形態２に係るドハティ増幅器の入力信号の位相差を示すグラフである。

実施の形態１．
図１は、実施の形態１に係るドハティ増幅器１の構成を示すブロック図である。図１において、ドハティ増幅器１は、分配回路２、第１の位相調整線路３、第２の位相調整線路４、第１の増幅素子５、第２の増幅素子６、第１の伝送線路７、第２の伝送線路８および出力端子９を備える。

分配回路２は、第１の出力端子および第２の出力端子を有し、第１の出力端子が第１の位相調整線路３の入力側の端部に接続され、第２の出力端子が第２の増幅素子６の入力端子に接続され、入力端子を通じて入力した入力信号を、任意の分配比で分配する。分配回路２によって分配された一方の信号は、第１の出力端子を通じて第１の位相調整線路３に出力され、他方の信号は、第２の出力端子を通じて第２の増幅素子６に出力される。

第１の位相調整線路３は、入力側の端部が分配回路２の第１の出力端子に接続され、出力側の端部が第２の位相調整線路４の入力側の端部に接続された伝送線路である。また、第１の位相調整線路３は、入力信号に対して遅延量θ_ａの第１の遅延を発生させる。第２の位相調整線路４は、入力側の端部が第１の位相調整線路３の出力側の端部に接続され、出力側の端部が第１の増幅素子５の入力端子に接続された伝送線路である。また、第２の位相調整線路４は、入力信号に対して遅延量θ_ｂの第２の遅延を発生させる。

第１の位相調整線路３と第２の位相調整線路４とを通過した第１の信号には、遅延量（θ_ａ＋θ_ｂ）の遅延が生じる。第１の位相調整線路３および第２の位相調整線路４には、集中定数素子を備えた回路、分布定数線路を備えた回路あるいは集中定数と分布定数とを組み合わせた回路が用いられる。

第１の増幅素子５は、入力端子が第２の位相調整線路４の出力側の端部に接続され、出力端子が第１の伝送線路７の入力側の端部に接続され、第２の位相調整線路４から出力された第１の信号を増幅する。第２の増幅素子６は、入力端子が分配回路２の第２の出力端子に接続され、出力端子が第２の伝送線路８の入力側の端部に接続され、分配回路２から出力された第２の信号を増幅する。

ドハティ増幅器１において、第１の増幅素子５は、主増幅器であり、第２の増幅素子６は、補助増幅器である。第１の増幅素子５および第２の増幅素子６は、電界効果トランジスタ（ＦＥＴ）、ヘテロ接合バイポーラトランジスタ（ＨＢＴ）または高電子移動度トランジスタ（ＨＥＭＴ）を用いた増幅器である。

第１の伝送線路７は、入力側の端部が第１の増幅素子５の出力端子に接続され、出力側の端部が出力端子９に接続された伝送線路であり、特性インピーダンスがＺ_０１、電気長がθ_１である。第１の伝送線路７において、第１の増幅素子５からみた負荷が変調される。

第２の伝送線路８は、入力側の端部が第２の増幅素子６の出力端子に接続され、出力側の端部が出力端子９に接続された伝送線路であり、第１の伝送線路７と等しい特性インピーダンスＺ_０１を有しており、電気長はθ_２である。第２の伝送線路８において、第２の増幅素子６からみた負荷が変調される。

出力端子９は、第１の伝送線路７を通過した第１の信号と第２の伝送線路８を通過した第２の信号とが異相合成されて出力される出力合成点である。出力端子９には、接地された抵抗である外部負荷Ｒ_Ｌが外部に接続されている。

ドハティ増幅器１において、第１の増幅素子５の出力端子、出力端子９および第２の増幅素子６の出力端子は、アイソレーションされていない。第１の増幅素子５は、例えば、Ａ級またはＡＢ級で動作するようにバイアスされ、第２の増幅素子６は、例えば、Ｃ級で動作するようにバイアスされる。また、第１の増幅素子５と第２の増幅素子６との電気的な特性は同じである。

ドハティ増幅器１の動作は、以下の通りである。
まず、分配回路２の入力端子に入力された信号は、任意の分配比で分配される。分配回路２によって分配された一方の信号は、第１の位相調整線路３に出力され、他方の信号が第２の増幅素子６に出力される。第１の位相調整線路３を通過した信号には、遅延量θ_ａの遅延が生じる。第１の位相調整線路３を通過した信号は、第２の位相調整線路４に出力される。第２の位相調整線路４を通過した信号には、さらに遅延量θ_ｂの遅延が生じる。

分配回路２によって分配された他方の信号は、遅延なく第２の増幅素子６の入力端子に入力される。第２の位相調整線路４を通過して第１の増幅素子５に入力された第１の信号には、遅延量φ（＝θ_ａ＋θ_ｂ）の遅延が生じているので、第１の増幅素子５に入力された第１の信号と、第２の増幅素子６に入力された第２の信号との間には、位相差φが生じている。この位相差φは、例えば、入力信号の電力レベルによらず、一定である。

バックオフ点に至るまでの動作状態において、第２の増幅素子６に入力される第２の信号の電力は十分に小さく、第２の増幅素子６は、オフ状態になっている。オフ状態である第２の増幅素子６の出力端子は、オープンとみなすことができる。第１の増幅素子５は、第２の位相調整線路４から出力された第１の信号を増幅して出力端子から出力する。

図２は、バックオフ点に至るまでの動作過程におけるドハティ増幅器１の等価回路を示す回路図である。図２において、第１の電流源５ａは、第１の増幅素子５から出力される電流を表している。また、負荷Ｚ_１は、第１の増幅素子５の出力端子から出力側をみたときの負荷であり、負荷Ｚ_２は、第２の増幅素子６の出力端子から出力側をみたときの負荷であり、負荷Ｚ_３は、第１の伝送線路７の出力端から出力側をみたときの負荷であり、負荷Ｚ_４は、第２の伝送線路８の出力端から出力側をみたときの負荷である。

第２の増幅素子６の出力端子がオープンである場合、第１の伝送線路７の電気長θ_１と第２の伝送線路８の電気長θ_２は、下記式（１）に示す関係を満たす。

図３は、バックオフ点に至るまでの動作過程のドハティ増幅器１において、第１の伝送線路７の出力端子から出力側をみた負荷と、第１の増幅素子５の出力端子から出力側をみた負荷とを示すスミスチャートである。例えば、第１の伝送線路７の電気長θ_１は、７０度から９０度までの範囲内の電気長であり、第２の伝送線路８の電気長θ_２は、９０度から１８０度までの範囲内の電気長であり、互いの電気長は異なっている。このため、第２の増幅素子６がオフ状態であると、第２の伝送線路８は、誘導性スタブとして動作する。出力端子９に接続された外部負荷Ｒ_Ｌは、矢印Ａで示すように負荷Ｚ_３へ変成される。第１の伝送線路７は、矢印Ｂで示すように、負荷Ｚ_３を負荷Ｚ_１に変成する。負荷Ｚ_１は、第１の伝送線路７の特性インピーダンスＺ_０１と電気長θ_１によって、実軸上の負荷となるように変成される。

バックオフ点に至るまでの動作過程のドハティ増幅器１において、第１の増幅素子５の出力端子から出力側をみたときの特性インピーダンスである負荷Ｚ_１についての設計上のターゲット負荷を、Ｚ_{ｏｐｔ＿ｂｏ}とした場合、Ｚ_１＝Ｚ_{ｏｐｔ＿ｂｏ}と表すことができる。第１の増幅素子５は、負荷Ｚ_１に応じた電力を出力する。バックオフ点に至るまでの動作では、負荷Ｚ_１は、飽和出力となったときの負荷Ｚ_１に比べて高負荷である。このため、ドハティ増幅器１がバックオフ点に至るまでの動作過程である場合、第１の増幅素子５には、高負荷が接続された状態となり、ドハティ増幅器１は、低出力で高効率な動作が可能である。

バックオフ点から飽和出力にかけての動作過程において、第２の増幅素子６に入力される第２の信号の電力は、第２の増幅素子６をオンできる大きさになる。第１の増幅素子５は、第２の位相調整線路４から出力された第１の信号を増幅して出力端子から出力する。第１の位相調整線路３と第２の位相調整線路４を通過する過程で生じた遅延により、第１の増幅素子５によって増幅された第１の信号と第２の増幅素子６によって増幅された第２の信号との間には、位相差φ（＝θ_ａ＋θ_ｂ）が生じている。

図４は、バックオフ点から飽和出力にかけての動作過程におけるドハティ増幅器１の等価回路を示す回路図である。図４において、第１の電流源５ａは、図２と同様に、第１の増幅素子５から出力される電流を表している。第２の電流源６ａは、第２の増幅素子６から出力される電流を表している。第２の電流源６ａからの電流は、第１の電流源５ａからの電流に比べて進みの位相φを有している。

ドハティ増幅器１において、位相差φは、第１の伝送線路７の電気長θ_１と第２の伝送線路８の電気長θ_２との差（θ_２―θ_１）と等しくならないように選定されている。なお、位相差φ、特性インピーダンスＺ_０１、電気長θ_１、電気長θ_２および外部負荷Ｒ_Ｌとの間には、下記式（２）に示す関係が成り立つ。例えば、第１の伝送線路７の電気長θ_１は、７０度から９０度までの範囲内の電気長であり、第２の伝送線路８の電気長θ_２は、９０度から１８０度までの範囲内の電気長であり、第１の伝送線路７の特性インピーダンスＺ_０１と第２の伝送線路８の特性インピーダンスＺ_０１は、外部負荷Ｒ_Ｌを２倍した値よりも小さい値である。

バックオフ点から飽和出力にかけての動作過程のドハティ増幅器１において、第１の増幅素子５の出力端子から第１の伝送線路７の入力側の端部をみたときの負荷Ｚ_１、第２の増幅素子６の出力端子から第２の伝送線路の入力側の端部をみたときの負荷Ｚ_２、第１の伝送線路７の出力端子から出力端子９側をみたときの負荷Ｚ_３および第２の伝送線路８の出力端子から出力端子９側をみたときの負荷Ｚ_４は、第１の増幅素子５と第２の増幅素子６との出力電力比に応じて変調される。

負荷Ｚ_１は、バックオフ点に至るまでの動作過程におけるＺ_１＝Ｚ_{１ｂｏ＿ｏｐｔ}から、Ｚ_１＝Ｚ_{ｐ＿ｏｐｔ}へ負荷変調される。また、負荷Ｚ_２は、バックオフ点に至るまでの動作過程におけるオープン状態から、飽和出力になることで、Ｚ_２＝Ｚ_２ｐへ負荷変調される。飽和出力であるときに、第１の増幅素子５から出力される電流Ｉ_１と、第２の増幅素子６から出力される電流Ｉ_２との大きさを、例えば、１とした場合、第２の増幅素子６から出力される電流Ｉ_２の大きさが０＜Ｉ_２≦１の範囲であると、前述した負荷変調が生じる。

図５は、バックオフ点から飽和出力にかけての動作過程のドハティ増幅器１における第１の伝送線路７から出力される電流Ｉ_３と第２の伝送線路８から出力される電流Ｉ_４との関係を示すグラフである。φ＞（θ_２―θ_１）、すなわち第１の信号と第２の信号との位相差φが、第２の伝送線路８の電気長θ_２と第１の伝送線路７の電気長θ_１との差よりも大きい場合には、図５に示すように、電流Ｉ_４は電流Ｉ_３よりも相対的に進みの位相となるので、電流Ｉ_４は、容量性成分を有する。また、φ＜（θ_２―θ_１）であれば、電流Ｉ_４は、誘導性成分を有する。従って、ドハティ増幅器１は、位相差φによって出力回路のリアクタンス成分を任意に設定することができる。

図６は、バックオフ点から飽和出力にかけての動作過程のドハティ増幅器１における負荷変調軌跡を示すスミスチャートである。負荷Ｚ_３は、矢印Ａ１で示すように、第１の伝送線路７の特性インピーダンスＺ_０１および電気長θ_１に応じて負荷Ｚ_１へ変成される。第２の伝送線路８の出力側の端部から出力端子９側をみたときの負荷Ｚ_４には、電流Ｉ_３と電流Ｉ_４との位相差φによって容量性が生じる。負荷Ｚ_４に生じた容量性は、位相差φに起因するので、第２の増幅素子６がオンするバックオフ点から、飽和出力にかけての動作過程においてのみ生じる。

負荷Ｚ_４は、矢印Ｂ１で示すように、第２の伝送線路８の特性インピーダンスＺ_０１と電気長θ_２とに応じて負荷Ｚ_２へ変成される。第１の信号と第２の信号の位相差φが、φ≠（θ_２―θ_１）、すなわち第２の伝送線路８と第１の伝送線路７の電気長の差と等しくない場合、例えばφ＞（θ_２―θ_１）であると、破線で示すφ＝（θ_２―θ_１）であるときの負荷は、矢印Ｃで示すように容量性成分が設定されて負荷Ｚ_４に変成する。これにより、φ＝（θ_２―θ_１）である場合に比べて負荷Ｚ_２に生じる誘導性成分が小さくなる。

特性インピーダンスＺ_０１、電気長θ_１、電気長θ_２、位相差φ、および外部負荷Ｒ_Ｌが、上記式（１）および上記式（２）に示した関係を満たすことにより、ドハティ増幅器１が飽和出力になった場合、負荷Ｚ_１は、実軸上の負荷となる。

ドハティ増幅器１が飽和出力状態である場合、第１の増幅素子５と第２の増幅素子６の設計上のターゲット負荷をＺ_{ｏｐｔ＿ｐ}とした場合、負荷Ｚ_１＝Ｚ_{ｏｐｔ＿ｐ}となるので、第１の増幅素子５の飽和出力が得られる。一方、φ≠（θ_２―θ_１）であることにより、負荷Ｚ_２は、Ｚ_２≠Ｚ_{ｏｐｔ＿ｐ}である。この場合、Ｚ_２とＺ_{ｏｐｔ＿ｐ}のミスマッチ量に応じて第２の増幅素子６からの飽和出力は低下する。Ｚ_{ｏｐｔ＿ｐ}＜Ｚ_{１ｏｐｔ＿ｂｏ}であるので、ドハティ増幅器１が飽和出力であるときの第１の増幅素子５の出力電力は、バックオフ点に至るまでの出力電力よりも大きい。このため、ドハティ増幅器１は、バックオフ点に至るまでの動作過程に比べて大きい出力電力で高効率に動作する。

図７は、ドハティ増幅器１のバックオフ量に対する効率の関係を示すグラフであって、ドハティ増幅器１の出力バックオフ量（ＯＢＯ）に対する効率の変化を示している。図７において、破線Ｄ１は、φ＝（θ_２―θ_１）とした以外にドハティ増幅器１と構成が同一な対照用のドハティ増幅器におけるＯＢＯに対する効率の変化を示しており、実線Ｄ２は、ドハティ増幅器１におけるＯＢＯに対する効率の変化を示している。ドハティ増幅器１では、バックオフ点から飽和出力にかけての動作過程で負荷に生じる誘導性が緩和されるので、矢印Ｅで示すように効率が改善する。

図８は、ドハティ増幅器１のバックオフ量（ＯＢＯ）に対する電力付加効率（ＰＡＥ）のシミュレーション結果を示すグラフである。図８において、破線Ｆ１は、φ＝（θ_２―θ_１）とした以外にドハティ増幅器１と構成が同一な対照用のドハティ増幅器におけるＯＢＯに対するＰＡＥの変化を示しており、実線Ｆ２は、ドハティ増幅器１におけるＯＢＯに対するＰＡＥの変化を示している。ドハティ増幅器１では、バックオフ点から飽和出力にかけての動作過程で負荷に生じる誘導性が緩和されるので、ＰＡＥが向上する。

図９は、ドハティ増幅器１の変形例であるドハティ増幅器１Ａの構成を示すブロック図である。図９において、ドハティ増幅器１Ａは、分配回路２、第２の位相調整線路４、第１の増幅素子５、第２の増幅素子６、第１の伝送線路７、第２の伝送線路８、出力端子９および第３の位相調整線路１０を備える。

ドハティ増幅器１Ａにおいて、分配回路２は、第１の出力端子および第２の出力端子を有し、第１の出力端子が第２の位相調整線路４の入力側の端部に接続され、第２の出力端子が第３の位相調整線路１０の入力側の端部に接続されている。分配回路２は、入力端子を通じて入力した入力信号を任意の分配比で分配する。分配回路２によって分配された一方の信号は、第１の出力端子を通じて第２の位相調整線路４に出力され、他方の信号は、第２の出力端子を通じて第３の位相調整線路１０に出力される。

第２の位相調整線路４は、入力側の端部を通じて分配回路２から入力した信号に対して遅延量θ_ｂ（＝θ_２－θ_１）の遅延を発生させる。第３の位相調整線路１０は、入力側の端部が分配回路２の出力端子に接続され、出力側の端部が第２の増幅素子６の入力端子に接続された伝送線路である。第３の位相調整線路１０は、入力側の端部を通じて分配回路２から入力した信号に対して遅延量θ_ａの遅延を発生させる。

第１の増幅素子５の出力端子は、第１の伝送線路７の入力側の端部に接続され、第１の伝送線路７の出力側の端部は、出力端子９に接続される。第２の増幅素子６の出力端子には、第２の伝送線路８の入力側の端部が接続され、第２の伝送線路８の出力側の端部は、出力端子９に接続されている。ドハティ増幅器１Ａは、φ＜（θ_２―θ_１）となるように構成されている。φ＜（θ_２―θ_１）であるので、ドハティ増幅器１Ａは、位相差φによって出力回路のリアクタンス成分を任意に設定することができる。

以上のように、実施の形態１に係るドハティ増幅器１または１Ａにおいて、第１の伝送線路７と第２の伝送線路８との特性インピーダンスＺ_０１が等しく、第１の信号と第２の信号との位相差φが、第２の伝送線路８と第１の伝送線路７との電気長の差（θ_２－θ_１）と等しくなく、第１の伝送線路７を通過した第１の信号と第２の伝送線路８を通過した第２の信号とが異相合成される。第１の信号と第２の信号の位相差φによって負荷に生じる容量性によって、バックオフ点から飽和出力にかけての負荷変調の過程で負荷に生じる誘導性が緩和される。これにより、ドハティ増幅器１は、バックオフ点から飽和出力にかけて高効率な動作が可能である。

実施の形態２．
図１０は、実施の形態２に係るドハティ増幅器１Ｂの構成を示すブロック図である。図１０において、ドハティ増幅器１Ｂは、第１の増幅素子５、第２の増幅素子６、第１の伝送線路７、第２の伝送線路８、出力端子９、第１の入力端子１１および第２の入力端子１２を備える。第１の入力端子１１は、第１の増幅素子５の入力端子に接続され、第２の入力端子１２は、第２の増幅素子６の入力端子に接続されている。

第１の増幅素子５は、出力端子が第１の伝送線路７の入力側の端部に接続され、第１の入力端子１１を通じて入力した第１の信号を増幅する。第２の増幅素子６は、出力端子が第２の伝送線路８の入力側の端部に接続され、第２の入力端子１２を通じて入力した第２の信号を増幅する。

第１の伝送線路７は、入力側の端部が第１の増幅素子５の出力端子に接続され、出力側の端部が出力端子９に接続された伝送線路であり、特性インピーダンスがＺ_０１であり、電気長がθ_１である。第１の伝送線路７は、第１の増幅素子５からみた負荷を変調する。

第２の伝送線路８は、入力側の端部が第２の増幅素子６の出力端子に接続され、出力側の端部が出力端子９に接続された伝送線路であり、第１の伝送線路７と等しい特性インピーダンスＺ_０１を有し、電気長はθ_２である。第２の伝送線路８は、第２の増幅素子６からみた負荷を変調する。

出力端子９は、第１の伝送線路７を通過した第１の信号と第２の伝送線路８を通過した第２の信号とが異相合成されて出力される出力合成点である。出力端子９には、接地された抵抗である外部負荷Ｒ_Ｌが外部に接続されている。

第１の入力端子１１を通じて入力される第１の信号と第２の入力端子１２を通じて入力される第２の信号との間には位相差φが与えられる。バックオフ点から飽和出力にかけての動作過程のドハティ増幅器１Ｂにおいて、第１の信号の電圧振幅Ｖ_ｉｎ１と第２の信号の電圧振幅Ｖ_ｉｎ２との比は一定ではなく、閾値Ｖ_ｔｈを境界にしてその値が変化する。

ドハティ増幅器１Ｂがバックオフ点に至るまでの動作過程であると、第１の信号の電圧振幅Ｖ_ｉｎ１は、０＜Ｖ_ｉｎ１＜Ｖ_ｔｈの範囲の値であり、第２の信号の電圧振幅Ｖ_ｉｎ２は、第２の増幅素子６がオフ状態になるほどに十分に小さい値である。すなわち、閾値Ｖ_ｔｈは、ドハティ増幅器１Ｂがバックオフ点に至るまでの動作過程であるときに、第１の増幅素子５が最大効率に達した場合における、第１の信号の電圧振幅Ｖ_ｉｎ１の値に対応する。

バックオフ点から飽和出力にかけての動作過程のドハティ増幅器１Ｂにおいて、第１の信号の電圧振幅Ｖ_ｉｎ１がＶ_ｉｎ１＞Ｖ_ｔｈになったときに、第２の信号の電圧振幅Ｖ_ｉｎ２は、上昇を開始する。第１の増幅素子５が飽和出力に達すると、第１の信号の電圧振幅Ｖ_ｉｎ１と第２の信号の電圧振幅Ｖ_ｉｎ２との大きさは等しくなる。

バックオフ点に至るまでの動作過程のドハティ増幅器１Ｂにおいて、第１の増幅素子５のみが駆動し、第２の増幅素子６がオフ状態となるように、第１の信号の電圧振幅Ｖ_ｉｎ１と第２の信号の電圧振幅Ｖ_ｉｎ２との比が制御される。これにより、バックオフ点に至るまでの動作過程における第２の増幅素子６の消費電力が低減され、効率が向上する。

例えば、第１の増幅素子５と第２の増幅素子６との間で利得および飽和電流が等しく、第１の増幅素子５が飽和出力に達したときの第１の信号の電圧振幅Ｖ_ｉｎ１の大きさを１とした場合、閾値Ｖ_ｔｈは、下記式（３）で表すことができる。Ｚ_{１ｂｏ＿ｏｐｔ}は、バックオフ点に至るまでの動作過程のドハティ増幅器１Ｂにおいて、第１の増幅素子５の出力端子から第１の伝送線路７の入力側の端部をみたときの負荷である。Ｚ_{ｐ＿ｏｐｔ}は、バックオフ点から飽和出力にかけての動作過程のドハティ増幅器１ＢにおいてＺ_{１ｂｏ＿ｏｐｔ}から負荷変調された負荷である。

図１１は、ドハティ増幅器１Ｂの入力信号の振幅比を示すグラフである。図１１において、電圧振幅Ｖ_ｉｎ１およびＶ_ｉｎ２は、第１の増幅素子５が飽和出力に達したときの第１の信号の電圧振幅Ｖ_ｉｎ１の大きさを１として正規化した値である。バックオフ点から飽和出力にかけての動作過程で、第１の信号の電圧振幅Ｖ_ｉｎ１が閾値Ｖ_ｔｈ以上になると、第２の増幅素子６がオンして第２の信号の電圧振幅Ｖ_ｉｎ２が上昇を開始し、Ｖ_ｉｎ１＝１になるときに、Ｖ_ｉｎ２＝１となる。すなわち、電圧振幅Ｖ_ｉｎ１と電圧振幅Ｖ_ｉｎ２との比は、第１の増幅素子５および第２の増幅素子６の出力電力レベル（駆動レベル）の増加に伴って１に漸近する。

なお、図１１では、説明の簡単のために、第１の信号の電圧振幅Ｖ_ｉｎ１と第２の信号の電圧振幅Ｖ_ｉｎ２が、一次の線形直線に従って変化する場合を示した。しかしながら、実際の増幅素子は、入力電圧に対して直線的な特性ではない。このため、第１の信号の電圧振幅Ｖ_ｉｎ１と第２の信号の電圧振幅Ｖ_ｉｎ２との変化は、例えば、高次曲線あるいはｔａｎｈ関数で表現されてもよいし、Ｖ_ｉｎ１に対してＶ_ｉｎ２のテーブルを用意してもよい。

第２の信号の電圧振幅Ｖ_ｉｎ２が立ち上がる第２の増幅素子６の駆動レベルが閾値Ｖ_ｔｈである場合を示したが、閾値Ｖ_ｔｈには、増幅素子の利得または飽和電流のばらつきに応じた偏差が与えられる。例えば、増幅素子の利得または飽和電流のばらつきに応じて、Ｖ_ｔｈ×±２０％、Ｖ_ｔｈ×±１０％、Ｖ_ｔｈ×±５％またはＶ_ｔｈ×±１％のいずれかの値が、閾値として設定されてもよい。図１１において、電圧振幅Ｖ_ｉｎ２は、入力電力レベルに応じて、Ｖ_ｉｎ２×±２０％、Ｖ_ｉｎ２×±１０％、Ｖ_ｉｎ２×±５％またはＶ_ｉｎ２×±１％のように偏差が与えられた値であってもよいし、高次曲線あるいはｔａｎｈ関数で表現されてもよい。

これまでの説明では、第１の増幅素子５の通過位相と第２の増幅素子６の通過位相とが等しいことが前提であったが、実際には、異なる二つの増幅素子の通過位相が等しい場合は少ない。そこで、ドハティ増幅器１Ｂにおいて、第１の増幅素子５と第２の増幅素子６で通過位相が異なる場合、第１の増幅素子５と第２の増幅素子６に入力される信号には、第１の増幅素子５と第２の増幅素子６との通過位相の差を補償する位相差が与えられる。これにより、ドハティ増幅器１Ｂは、高効率な動作が可能となる。

図１２は、ドハティ増幅器１Ｂの入力信号の位相差を示すグラフであり、信号の電圧振幅Ｖ_ｉｎと信号の位相との関係を示している。図１２に示すように、第１の信号の電力レベル（電圧振幅Ｖ_ｉｎ１）に応じて、第１の信号の位相には、第２の増幅素子６の通過位相Ｇと第１の増幅素子５の通過位相Ｈとの位相差Ｉが加算される。

このようにして、第１の増幅素子５に入力される第１の信号と第２の増幅素子６に入力される第２の信号との間には、第１の増幅素子５と第２の増幅素子６との通過位相の差を補償する位相差が与えられる。例えば、第２の増幅素子６に入力される第２の信号と第１の増幅素子５に入力される第１の信号との位相差は、４５度から９０度までの範囲内の位相差である。

これまでの説明では、第１の伝送線路７を通過した第１の信号と第２の伝送線路８を通過した第２の信号との位相差が、入力電力レベルによらずに、一定であることを示した。ドハティ増幅器１Ｂでは、第１の信号と第２の信号との位相差φが、入力電力レベルに応じて、±２０％、±１０％、±５％または±１％のいずれかの範囲のばらつきを有した値であってもよい。

以上のように、実施の形態２に係るドハティ増幅器１Ｂは、第１の増幅素子５に入力される第１の信号と第２の増幅素子６に入力される第２の信号との電圧振幅の比を制御することで、第２の信号の電圧振幅Ｖ_ｉｎ２は、第１の信号の電圧振幅Ｖ_ｉｎ１が閾値Ｖ_ｔｈ以下である場合に０となり、閾値Ｖ_ｔｈよりも大きくなると上昇する。これにより、バックオフ点に至るまでの動作過程において、第２の増幅素子６の消費電力が低減されて、効率が向上する。

なお、各実施の形態の組み合わせまたは実施の形態のそれぞれの任意の構成要素の変形もしくは実施の形態のそれぞれにおいて任意の構成要素の省略が可能である。

本開示に係るドハティ増幅器は、例えば、移動体通信基地局が備える増幅器に利用可能である。

１，１Ａ，１Ｂ ドハティ増幅器、２ 分配回路、３ 第１の位相調整線路、４ 第２の位相調整線路、５ 第１の増幅素子、５ａ 第１の電流源、６ 第２の増幅素子、６ａ 第２の電流源、７ 第１の伝送線路、８ 第２の伝送線路、９ 出力端子、１０ 第３の位相調整線路、１１ 第１の入力端子、１２ 第２の入力端子。

Claims (8)

1. 入力信号を分配する分配回路と、
   前記分配回路によって分配された信号に対して第１の遅延を発生させる第１の位相調整線路と、
   前記第１の位相調整線路を通過した信号に対してさらに第２の遅延を発生させて第１の信号として出力する第２の位相調整線路と、
   前記第１の信号を増幅する第１の増幅素子と、
   前記第１の信号との間で位相差を有した第２の信号を増幅する第２の増幅素子と、
   前記第１の増幅素子の出力端子に接続された第１の伝送線路と、
   前記第２の増幅素子の出力端子に接続された第２の伝送線路と、
   を備え、
   前記第２の位相調整線路の電気長は、前記第２の伝送線路の電気長から前記第１の伝送線路の電気長を引いた電気長に等しく、
   前記第１の伝送線路と前記第２の伝送線路との特性インピーダンスは等しく、
   前記第１の信号と前記第２の信号との位相差は、前記第２の伝送線路と前記第１の伝送線路との電気長の差と等しくなく、
   前記第１の伝送線路を通過した前記第１の信号と、前記第２の伝送線路を通過した前記第２の信号とが異相合成され、
   前記第１の伝送線路の電気長は、７０度から９０度までの範囲内の電気長であり、
   前記第２の伝送線路の電気長は、９０度から１８０度までの範囲内の電気長であり、
   前記第１の伝送線路の特性インピーダンスと前記第２の伝送線路の特性インピーダンスは、外部負荷を２倍した値よりも小さい
   ことを特徴とするドハティ増幅器。
2. 前記第１の増幅素子に入力される前記第１の信号と前記第２の増幅素子に入力される前記第２の信号との電圧振幅の比を制御することで、前記第２の増幅素子に入力される前記第２の信号の電圧振幅は、前記第１の増幅素子に入力される前記第１の信号の電圧振幅が閾値以下である場合に０となり、前記閾値よりも大きくなると上昇する
   ことを特徴とする請求項１記載のドハティ増幅器。
3. 前記第１の信号と前記第２の信号との電圧振幅の比は、前記第１の増幅素子および前記第２の増幅素子の出力電力レベルの増加に伴って１に漸近する
   ことを特徴とする請求項２記載のドハティ増幅器。
4. 前記第１の信号と前記第２の信号との位相差は、±２０％の範囲のばらつきを有した値である
   ことを特徴とする請求項２記載のドハティ増幅器。
5. 前記第１の増幅素子から出力された信号と前記第２の増幅素子から出力された信号との位相差は、前記第１の増幅素子と前記第２の増幅素子の入力電力レベルによらず、一定である
   ことを特徴とする請求項１記載のドハティ増幅器。
6. 前記第１の位相調整線路と前記第２の位相調整線路との通過位相の和は、前記第１の信号と前記第２の信号との位相差である
   ことを特徴とする請求項１記載のドハティ増幅器。
7. 前記第１の信号と前記第２の信号との位相差は、前記第２の伝送線路と前記第１の伝送線路との電気長の差よりも大きい
   ことを特徴とする請求項１または請求項６記載のドハティ増幅器。
8. 前記第２の増幅素子に入力される前記第２の信号と、前記第１の増幅素子に入力される前記第１の信号との位相差は、４５度から９０度までの範囲内の位相差である
   ことを特徴とする請求項１記載のドハティ増幅器。

Images