JP7281932B2 - 増幅装置 - Google Patents

Description

本発明は、信号を増幅する増幅装置に関する。

無線通信において、多数の事業者の信号を同時に取り扱う場合、より広帯域にて送受信を行う必要がある。そのため、増幅器に対する出力電力および入力電力のダイナミックレンジが広いことが要求される。たとえば、２ＧＨｚ帯で帯域幅が６０ＭＨｚの場合、要求されるダイナミックレンジは１０ｄＢ以上となる場合がある。

また、近年、無線通信において、ピーク対アベレージ電力比（ＰＡＰＲ）の高い信号を取り扱うことが多い。通常の送信機に使用されている高出力増幅器で高ＰＡＰＲ信号を増幅する場合、増幅の線形性を維持しようとすると消費電力が大きくなる。

特に、基地局では高出力増幅器の数が多く、システムの消費電力の大部分を占める場合がある。そこで、ドハティ（Doherty）、エンベロープトラッキング、アウトフェージング（Outphasing）等、増幅器の高効率化に関する様々な手法が研究されている。

アウトフェージングは、入力信号を振幅一定で位相が異なる２つの信号に分離し、それぞれ別個の増幅器にて増幅した後に合成を行う。詳細には、入力信号が分離したときの位相の関係性が保たれるように、２つの信号を合成する。このとき、所望のバックオフ値で負荷変調が起きるように、２つの増幅器間で生じるリアクタンス成分を打ち消すための素子が実装された、シレー（Chireix）合成器で合成するのが一般的である。

アウトフェージングは、設計した所望のバックオフ値で高効率化が可能であるが、設計値より低いバックオフ値では効率低下が著しい。そのため、出力電力や入力電力のダイナミックレンジが大きいシステムでは、全体として効率低下につながるという問題があった。

これに対して、入力電力に応じて、アウトフェージング増幅とドハティ増幅とを切り替える技術が開示されている（特許文献１）。この技術によれば、入力電力のダイナミックレンジが比較的大きいときでも、高効率が維持できるとされている。

特表２０１８－５２１５９２号公報

しかしながら、特許文献１に開示される技術では、少なくとも２組、４個の増幅器が必要であるため、回路規模が大きいという問題がある。

本発明は、上記に鑑みてなされたものであって、ダイナミックレンジが広い場合でも高効率であり、かつ回路規模が小さい増幅装置を提供することにある。

上述した課題を解決し、目的を達成するために、本発明の一態様に係る増幅装置は、入力される信号を増幅して出力する第１増幅器、第２増幅器、および第３増幅器と、前記第１乃至第３増幅器の前段において、入力信号の振幅レベルを検出する検出部と、前記検出部で検出された前記入力信号の振幅レベルに応じて、前記入力信号を前記第１および第２増幅器により構成されるアウトフェーズ増幅部で増幅して出力する、または前記第２および第３増幅器より構成されるドハティ増幅部で増幅して出力するかを選択する選択部と、を備えることを特徴とする。

本発明の一態様に係る増幅装置は、前記アウトフェーズ増幅部により増幅されて出力された第１信号群を合成する第１合成点と、前記ドハティ増幅部により増幅されて出力された第２信号群を合成する第２合成点と、を有し、前記第２合成点は前記第２増幅器と前記第１合成点との間に配置され、かつ増幅器間で生じるリアクタンス成分を補償するリアクタンス補償素子が前記第３増幅器と前記第２合成点との間に配置される合成器をさらに備える、ことを特徴とする。

本発明の一態様に係る増幅装置は、前記信号生成器は、前記入力信号の振幅レベルが閾値より高い場合は、前記第１信号群を生成して前記アウトフェーズ増幅部に出力し、前記入力信号の振幅レベルが前記閾値以下の場合は、前記第２信号群を生成して前記ドハティ増幅部に出力することを特徴とする。

本発明の一態様に係る増幅装置は、記第１増幅器は、入力信号の振幅レベルが前記閾値より高い場合、第１バイアス電圧が供給され、入力信号の振幅レベルが前記閾値より低い場合、前記第１バイアス電圧とは異なる第２バイアス電圧が供給され、前記第２増幅器は、前記第１バイアス電圧が供給され、前記第３増幅器は、前記第２バイアス電圧が供給されることを特徴とする。

本発明の一態様に係る増幅装置は、前記第１増幅器は、入力信号の振幅レベルが前記閾値より高い場合、第１バイアス電圧が供給され、入力信号の振幅レベルが前記閾値より低い場合、前記第１バイアス電圧とは異なる第２バイアス電圧が供給され、前記第２増幅器は、入力信号の振幅レベルが前記閾値より高い場合、前記第１バイアス電圧が供給され、入力信号の振幅レベルが前記閾値より低い場合、前記第２バイアス電圧が供給され、前記第３増幅器は、入力信号の振幅レベルが前記閾値より高い場合、前記第１バイアス電圧とは異なる第２バイアス電圧が供給され、入力信号の振幅レベルが前記閾値より低い場合、前記第１バイアス電圧が供給されることを特徴とする。

本発明によれば、ダイナミックレンジが広い場合でも高効率であり、かつ回路規模が小さい増幅装置を実現できるという効果を奏する。

図１は、実施形態１に係る増幅装置の模式的な構成図である。 図２は、バックオフ値に対する電力効率の例を示す図である。 図３は、実施形態２に係る増幅装置の模式的な構成図である。 図４は、バックオフ値に対する電力効率の例を示す図である。

以下、添付図面を参照しながら、本発明の実施形態を詳細に説明する。なお、以下に説明する実施形態により本発明が限定されるものではない。また、図面の記載において、同一または対応する要素には適宜同一の符号を付している。

（実施形態１）
図１は、実施形態１に係る増幅装置の模式的な構成図である。増幅装置１００は、信号生成器１０と、第１増幅器１と、第２増幅器２と、第３増幅器３と、合成器の一形態であるシレー合成器２０と、を備えている。増幅装置１００の出力側は負荷Ｌに接続されている。なお、増幅装置１００の出力側は負荷Ｌではなく、アンテナが接続される構成でもよい。

信号生成器１０は、信号処理部１１としてのＦＰＧＡ（Field Programmable Gate Array）と、ＤＡコンバータ１２、１３、１４と、を備えている。信号処理部１１は、検出部として機能する入力電力振幅判定部１１ａと、選択部として機能する制御部１１ｂと、アウトフェーズ信号生成部１１ｃと、ドハティ信号生成部１１ｄと、を備えている。

第１増幅器１と、第２増幅器２と、第３増幅器３とは、それぞれＦＥＴ（Field Effect Transistor）を用いて構成されている。第１増幅器１と、第２増幅器２と、第３増幅器３とは、いずれも、入力される信号を増幅して出力する。第１増幅器１および第２増幅器２を組み合わせて利用することにより、アウトフェーズ増幅部３０を実現している。また、第２増幅器２および第３増幅器３を組み合わせて利用することにより、ドハティ増幅部４０を実現している。なお、第１増幅器１と、第２増幅器２と、第３増幅器３とは、駆動電力として、電源回路Ｓから電源電圧（ドレイン電圧）が印加される。

シレー合成器２０は、第１合成点２１と、第２合成点２２と、リアクタンス補償素子２３、２４と、調整部２５、２６と、を備えている。

つぎに、各構成要素の構成や機能について具体的に説明する。信号生成器１０において、信号処理部１１は、入力信号Ｓ０を受け付ける。信号処理部１１において、入力電力振幅判定部１１ａは、第１増幅器１、第２増幅器２、第３増幅器３の前段において、入力信号Ｓ０の振幅レベル（本実施形態では入力信号Ｓ０の電力の振幅レベル）を検出し、判定する。入力電力振幅判定部１１ａは、入力信号Ｓ０の電力の振幅レベルに応じて、制御部１１ｂに指令信号を出力する。

制御部１１ｂは、第１増幅器１、第２増幅器２、第３増幅器３のそれぞれの動作を制御する制御信号として、ゲート電圧（バイアス電圧）信号Ｖｇ１、Ｖｇ２、Ｖｇ３を生成し、第１増幅器１、第２増幅器２、第３増幅器３のそれぞれのゲート端子に出力する。また、入力電力振幅判定部１１ａは、入力信号Ｓ０の電力の振幅レベルに応じて、アウトフェーズ信号生成部１１ｃまたはドハティ信号生成部１１ｄに指令信号を出力する。

本実施形態では、入力電力振幅判定部１１ａは、入力信号Ｓ０の電力の振幅レベルが閾値より高いか、閾値以下かを判定することとする。

以下に詳述するように、選択部として機能する制御部１１ｂは、検出部として機能する入力電力振幅判定部１１ａで検出された入力信号Ｓ０の振幅レベルに応じて、アウトフェーズ増幅部３０で増幅して出力する、またはドハティ増幅部４０で増幅して出力するかを選択する。

（入力信号Ｓ０の電力の振幅レベルが閾値より高い場合）
入力信号Ｓ０の電力の振幅レベルが閾値より高い場合、制御部１１ｂは、ゲート電圧信号Ｖｇ１として、第１増幅器１がＡＢ級またはＣ級の増幅器となるようにバイアスする値の電圧信号を第１増幅器１に出力する。また、制御部１１ｂは、ゲート電圧信号Ｖｇ２として、第２増幅器２が第１増幅器１と同級の増幅器となるようにバイアスする値の電圧信号を第２増幅器２に出力する。また、制御部１１ｂは、ゲート電圧信号Ｖｇ３として、第３増幅器３がＣ級以下の増幅器となるようにバイアスする、または動作をオフする値の電圧信号（０Ｖである場合もある）を第３増幅器３に出力する。すなわち、入力信号Ｓ０の電力の振幅レベルが閾値より高い場合、第１増幅器１は、ＡＢ級に相当する電圧である第１バイアス電圧に対応するゲート電圧信号Ｖｇ１が供給される。第２増幅器２は、第１バイアス電圧に対応するゲート電圧信号Ｖｇ２が供給される。第３増幅器３は、第１バイアス電圧とは異なり、Ｃ級に相当する電圧（ゼロを含む）である第２バイアス電圧に対応するゲート電圧信号Ｖｇ３が供給される。

さらに、入力信号Ｓ０の電力の振幅レベルが閾値より高い場合、制御部１１ｂは、アウトフェーズ信号生成部１１ｃに指令信号を出力する。アウトフェーズ信号生成部１１ｃは、入力信号Ｓ０に基づいて、アウトフェーズ信号Ｓ１１、Ｓ１２を生成する。ここで、アウトフェーズ信号Ｓ１１、Ｓ１２は、周知のように、入力信号Ｓ０を、一定振幅であって位相が異なる２つの信号に分離した信号である。アウトフェーズ信号Ｓ１１、Ｓ１２は、アウトフェーズ増幅部３０で増幅させる２つの信号であり、第１信号群を構成している。アウトフェーズ信号生成部１１ｃは、アウトフェーズ信号Ｓ１１、Ｓ１２のそれぞれを、ＤＡコンバータ１２、１３のそれぞれに出力する。

ＤＡコンバータ１２、１３は、それぞれ、第１信号群であるアウトフェーズ信号Ｓ１１、Ｓ１２のそれぞれをＤＡ変換して、アウトフェーズ増幅部３０の第１増幅器１、第２増幅器２のそれぞれに出力する。

第１増幅器１、第２増幅器２は、それぞれ、ＤＡ変換されたアウトフェーズ信号Ｓ１１、Ｓ１２のそれぞれを増幅してシレー合成器２０に出力する。このとき、第１増幅器１、第２増幅器２は、それぞれ飽和状態で動作している。

シレー合成器２０は、増幅されて出力された第１信号群であるアウトフェーズ信号Ｓ１１、Ｓ１２を、第１合成点２１において合成し、負荷Ｌに出力する。なお、調整部２５は、第１増幅器１から第１合成点２１までの伝送路の電気長がλ／４の奇数倍となるように調整する機能を有する。調整部２６は、第２増幅器２から第１合成点２１までの伝送路の電気長がλ／４の奇数倍となるように調整する機能を有する。また、リアクタンス補償素子２３、２４は、それぞれ、第１増幅器１および第２増幅器２から第１合成点２１までの伝送路のそれぞれにシャント接続されている。リアクタンス補償素子２３、２４は、互いに極性が逆であるキャパシタまたはインダクタであり、第１増幅器１と第２増幅器２との増幅器間で生じるリアクタンス成分を打ち消し合って補償し、効率の低下を抑制する。

（入力信号Ｓ０の電力の振幅レベルが閾値以下の場合）
入力信号Ｓ０の電力の振幅レベルが閾値以下の場合、制御部１１ｂは、ゲート電圧信号Ｖｇ１として、第１増幅器１がＣ級以下の増幅器となるようにバイアスする、または動作をオフする値の電圧信号（０Ｖである場合もある）を第１増幅器１に出力する。また、制御部１１ｂは、ゲート電圧信号Ｖｇ２として、第２増幅器２がＡ級、ＡＢ級、またはＢ級の増幅器となるようにバイアスする値の電圧信号を第２増幅器２に出力する。また、制御部１１ｂは、ゲート電圧信号Ｖｇ３として、第３増幅器３がＣ級の増幅器となるようにバイアスする値の電圧信号を第３増幅器３に出力する。これにより、第２増幅器２はキャリア増幅器として動作し、第３増幅器３はピーク増幅器として動作する。すなわち、入力信号Ｓ０の電力の振幅レベルが閾値より低い場合、第１増幅器１は、第２バイアス電圧に対応するゲート電圧信号Ｖｇ１が供給される。第２増幅器２は、第１バイアス電圧に対応するゲート電圧信号Ｖｇ２が供給される。第３増幅器３は、第２バイアス電圧に対応するゲート電圧信号Ｖｇ３が供給される。

さらに、入力信号Ｓ０の電力の振幅レベルが閾値以下の場合、制御部１１ｂは、ドハティ信号生成部１１ｄに指令信号を出力する。ドハティ信号生成部１１ｄは、入力信号Ｓ０に基づいて、ドハティ信号Ｓ２１、Ｓ２２を生成する。ここで、ドハティ信号Ｓ２１、Ｓ２２は、周知のように、入力信号Ｓ０を２つの信号に分離した信号である。ただし、ドハティ信号Ｓ２２はドハティ信号Ｓ２１に対して位相が９０°遅れている。ドハティ信号Ｓ２１、Ｓ２２は、ドハティ増幅部４０で増幅させる２つの信号であり、第２信号群を構成している。ドハティ信号生成部１１ｄは、ドハティ信号Ｓ２１、Ｓ２２のそれぞれを、ＤＡコンバータ１３、１４のそれぞれに出力する。

ＤＡコンバータ１３、１４は、それぞれ、第２信号群であるドハティ信号Ｓ２１、Ｓ２２のそれぞれをＤＡ変換して、ドハティ増幅部４０の第２増幅器２、第３増幅器３のそれぞれに出力する。

第２増幅器２、第３増幅器３は、それぞれ、ＤＡ変換されたドハティ信号Ｓ２１、Ｓ２２のそれぞれを増幅してシレー合成器２０に出力する。

シレー合成器２０は、増幅されて出力された第２信号群であるドハティ信号Ｓ２１、Ｓ２２を、第２合成点２２において合成し、第１合成点２１を経由して負荷Ｌに出力する。ここで、第２合成点２２は第２増幅器２と第１合成点２１との間の伝送路に配置されている。また、リアクタンス補償素子２４は第３増幅器３と第２合成点２２との間の伝送路に配置されている。なお、第２増幅器２から第２合成点２２までの伝送路の電気長は、λ／４の奇数倍となるように調整されている。また、第３増幅器３から第２合成点２２までの、リアクタンス補償素子２４も含む伝送路の電気長は、第２合成点２２においてドハティ信号Ｓ２１、Ｓ２２が同位相で合成されるように調整されている。

入力信号Ｓ０の電力の振幅レベルと閾値との関係に対するゲート電圧信号Ｖｇ１、Ｖｇ２、Ｖｇ３を表１に例示する。

上記のように構成された増幅装置１００では、第１増幅器１、第２増幅器２、および第３増幅器３の３つの増幅器を用い、アウトフェーズ増幅部３０とドハティ増幅部４０とで第２増幅器２を共有した構成としている。そして、増幅装置１００では、入力信号の電力の振幅レベルに応じてアウトフェーズ増幅とドハティ増幅とを切り替えている。これにより、増幅装置１００は、ダイナミックレンジが広い場合でも高効率であり、かつ回路規模が小さいものとなる。また、特許文献１の構成と比較して、アウトフェーズ増幅を行う際の合成点を削減できるので、合成損失を低減でき、より高効率となる。

上記のように構成された増幅装置１００における、入力信号のバックオフ値に対する電力効率ηの例を、図２を参照して説明する。図２において、バックオフ値は、設計された最大入力信号電力（ピーク電力）を基準とした、入力信号電力の平均レベルを示している。すなわち、バックオフ値は、（平均電力／ピーク電力）である。バックオフ値は、図２（ａ）では線形単位で真値を表示しており、図２（ｂ）ではｄＢ単位で表示している。実線はアウトフェーズ増幅部３０で増幅した場合の入力信号のバックオフ値に対する電力効率ηの関係を示す曲線である。実線はアウトフェーズ増幅部３０で増幅した場合のバックオフ点が－６ｄＢｄＢとなるように設計した場合である。バックオフ点は、アウトフェーズ増幅部３０が飽和動作するバックオフ値の最小値である。また、破線はドハティ増幅部４０で増幅した場合の入力信号のバックオフ値に対する電力効率ηの関係を示す曲線である。ドハティ増幅部４０においてキャリア増幅器としての第２増幅器２のみが動作するバックオフ値の領域をバックオフ動作領域とすると、バックオフ動作領域はバックオフ値が－６ｄＢ以下の領域である。また、図２に示す例では、閾値Ｔｈは実線と破線とが交差する点としている。

図２に示す例では、閾値Ｔｈとなるバックオフ値を、アウトフェーズ増幅部３０で増幅した場合のバックオフ点以下、かつドハティ増幅部４０で増幅した場合のバックオフ動作領域の値であって、かつ実線と破線との交差点としている。これにより、増幅装置１００は、実線の太線および破線の太線で示すような特性となるので、ダイナミックレンジが広い場合でも高効率という特性を、より好適に実現できる。

なお、図２に示す例では、第１増幅器１、第２増幅器２、および第３増幅器３に印加されているドレイン電圧比（供給されている電力比に相当）は、１：１：１である。

（実施形態２）
図３は、実施形態２に係る増幅装置の模式的な構成図である。増幅装置１００Ａは、信号生成器１０Ａと、第１増幅器１Ａと、第２増幅器２Ａと、第３増幅器３Ａと、シレー合成器２０と、ゲート電圧信号生成回路５０とを備えている。増幅装置１００Ａの出力側は負荷Ｌに接続されている。なお、増幅装置１００Ａの出力側は負荷Ｌではなく、アンテナが接続される構成でもよい。

信号生成器１０Ａは、実施形態１における信号生成器１０の構成において、信号処理部１１を信号処理部１１Ａに置き換えた構成を有する。信号処理部１１Ａは、実施形態１における信号処理部１１の構成において、選択部として機能する制御部１１ｂを制御部１１Ａｂに置き換えた構成を有する。

第１増幅器１Ａと、第２増幅器２Ａと、第３増幅器３Ａとは、それぞれＦＥＴを用いて構成されている。第１増幅器１Ａと、第２増幅器２Ａと、第３増幅器３Ａとは、いずれも、入力される信号を増幅して出力する。第１増幅器１Ａおよび第２増幅器２Ａを組み合わせて利用することにより、アウトフェーズ増幅部３０Ａを実現している。第２増幅器２Ａおよび第３増幅器３Ａを組み合わせて利用することにより、ドハティ増幅部４０Ａを実現している。なお、第１増幅器１Ａと、第２増幅器２Ａと、第３増幅器３Ａとは、駆動電力として、電源回路Ｓから電源電圧（ドレイン電圧）が印加される。

ゲート電圧信号生成回路５０は、入力された指示信号に基づいてゲート電圧信号Ｖｇ１Ａ、Ｖｇ２Ａ、Ｖｇ３Ａを生成し、第１増幅器１Ａ、第２増幅器２Ａ、第３増幅器３Ａのそれぞれのゲートに出力する。

つぎに、各構成要素の構成や機能について具体的に説明する。信号生成器１０Ａにおいて、信号処理部１１Ａは、入力信号Ｓ０を受け付ける。信号処理部１１Ａにおいて、入力電力振幅判定部１１ａは、第１増幅器１Ａ、第２増幅器２Ａ、第３増幅器３Ａの前段において、入力信号Ｓ０の電力の振幅レベルを検出し、判定する。入力電力振幅判定部１１ａは、入力信号Ｓ０の電力の振幅レベルに応じて、制御部１１Ａｂに指令信号を出力する。

制御部１１Ａｂは、第１増幅器１Ａ、第２増幅器２Ａ、第３増幅器３Ａのそれぞれの動作を制御するために、ゲート電圧信号生成回路５０に対する指令信号を生成し、ゲート電圧信号生成回路５０に出力する。また、入力電力振幅判定部１１Ａａは、入力信号Ｓ０の電力の振幅レベルに応じて、アウトフェーズ信号生成部１１ｃまたはドハティ信号生成部１１ｄに指令信号を出力する。

本実施形態では、入力電力振幅判定部１１Ａａは、入力信号Ｓ０の電力の振幅レベルが閾値より高いか、閾値以下かを判定することとする。

（入力信号Ｓ０の電力の振幅レベルが閾値より高い場合）
入力信号Ｓ０の電力の振幅レベルが閾値より高い場合、制御部１１Ａｂは、ゲート電圧信号生成回路５０に対して指令信号を出力する。ゲート電圧信号生成回路５０は、入力された指示信号に基づいて、ゲート電圧信号Ｖｇ１Ａとして、第１増幅器１ＡがＡＢ級またはＣ級の増幅器となるようにバイアスする値の電圧信号を第１増幅器１Ａに出力する。また、ゲート電圧信号生成回路５０は、ゲート電圧信号Ｖｇ２Ａとして、第２増幅器２Ａが第１増幅器１Ａと同級の増幅器となるようにバイアスする値の電圧信号を第２増幅器２Ａに出力する。また、ゲート電圧信号生成回路５０は、ゲート電圧信号Ｖｇ３Ａとして、第３増幅器３ＡがＣ級以下の増幅器となるようにバイアスする、または動作をオフする値の電圧信号を第３増幅器３Ａに出力する。すなわち、入力信号Ｓ０の電力の振幅レベルが閾値より高い場合、第１増幅器１Ａは、第１バイアス電圧に対応するゲート電圧信号Ｖｇ１Ａが供給される。第２増幅器２Ａは、第１バイアス電圧に対応するゲート電圧信号Ｖｇ２Ａが供給される。第３増幅器３Ａは、第２バイアス電圧に対応するゲート電圧信号Ｖｇ３Ａが供給される。

さらに、入力信号Ｓ０の電力の振幅レベルが閾値より高い場合、制御部１１Ａｂは、アウトフェーズ信号生成部１１ｃに指令信号を出力する。アウトフェーズ信号生成部１１ｃは、入力信号Ｓ０に基づいて、第１信号群であるアウトフェーズ信号Ｓ１１、Ｓ１２を生成する。アウトフェーズ信号生成部１１ｃは、アウトフェーズ信号Ｓ１１、Ｓ１２のそれぞれを、ＤＡコンバータ１２、１３のそれぞれに出力する。

ＤＡコンバータ１２、１３は、それぞれ、第１信号群であるアウトフェーズ信号Ｓ１１、Ｓ１２のそれぞれをＤＡ変換して、アウトフェーズ増幅部３０Ａの第１増幅器１Ａ、第２増幅器２Ａのそれぞれに出力する。

第１増幅器１Ａ、第２増幅器２Ａは、それぞれ、ＤＡ変換されたアウトフェーズ信号Ｓ１１、Ｓ１２のそれぞれを増幅してシレー合成器２０に出力する。このとき、第１増幅器１Ａ、第２増幅器２Ａは、それぞれ飽和状態で動作している。

シレー合成器２０は、増幅されて出力された第１信号群であるアウトフェーズ信号Ｓ１１、Ｓ１２を、第１合成点２１において合成し、負荷Ｌに出力する。

（入力信号Ｓ０の電力の振幅レベルが閾値以下の場合）
入力信号Ｓ０の電力の振幅レベルが閾値以下の場合、制御部１１Ａｂは、ゲート電圧信号生成回路５０に対して指令信号を出力する。ゲート電圧信号生成回路５０は、入力された指示信号に基づいて、ゲート電圧信号Ｖｇ１Ａとして、第１増幅器１ＡがＣ級以下の増幅器となるようにバイアスする、または動作をオフする値の電圧信号を第１増幅器１Ａに出力する。また、ゲート電圧信号生成回路５０は、ゲート電圧信号Ｖｇ２Ａとして、第２増幅器２ＡがＣ級の増幅器となるようにバイアスする値の電圧信号を第２増幅器２Ａに出力する。また、ゲート電圧信号生成回路５０は、ゲート電圧信号Ｖｇ３Ａとして、第３増幅器３ＡがＡ級、ＡＢ級、またはＢ級の増幅器となるようにバイアスする値の電圧信号を第３増幅器３Ａに出力する。これにより、第２増幅器２Ａはピーク増幅器として動作し、第３増幅器３Ａはキャリア増幅器として動作する。すなわち、入力信号の電力の振幅レベルが閾値より低い場合、第１増幅器１Ａは、第２バイアス電圧に対応するゲート電圧信号Ｖｇ１Ａが供給される。第２増幅器２Ａは、第２バイアス電圧に対応するゲート電圧信号Ｖｇ２Ａが供給される。第３増幅器３Ａは、第１バイアス電圧に対応するゲート電圧信号Ｖｇ３Ａが供給される。

さらに、入力信号Ｓ０の電力の振幅レベルが閾値以下の場合、制御部１１Ａｂは、ドハティ信号生成部１１ｄに指令信号を出力する。ドハティ信号生成部１１ｄは、入力信号Ｓ０に基づいて、第２信号群であるドハティ信号Ｓ２１、Ｓ２２を生成する。実施形態１の場合と同様に、ドハティ信号Ｓ２２はドハティ信号Ｓ２１に対して位相が９０°遅れている。ただし、本実施形態では、実施形態１の場合とは異なり、ドハティ信号生成部１１ｄは、ドハティ信号Ｓ２１をＤＡコンバータ１４に出力し、ドハティ信号Ｓ２２をＤＡコンバータ１３に出力する。

ＤＡコンバータ１３、１４は、それぞれ、第２信号群であるドハティ信号Ｓ２２、Ｓ２１のそれぞれをＤＡ変換して、ドハティ増幅部４０Ａの第２増幅器２Ａ、第３増幅器３Ａのそれぞれに出力する。

第２増幅器２Ａ、第３増幅器３Ａは、それぞれ、ＤＡ変換されたドハティ信号Ｓ２２、Ｓ２１のそれぞれを増幅してシレー合成器２０に出力する。

シレー合成器２０は、増幅されたドハティ信号Ｓ２２、Ｓ２１を、第２合成点２２において合成し、第１合成点２１を経由して負荷Ｌに出力する。ここで、第２増幅器２Ａから第２合成点２２までの伝送路の電気長は、λ／４の奇数倍となるように調整されている。また、第３増幅器３Ａから第２合成点２２までの、リアクタンス補償素子２４も含む伝送路の電気長は、第２合成点２２においてドハティ信号Ｓ２２、Ｓ２１が同位相で合成されるように調整されている。

入力信号Ｓ０の電力の振幅レベルと閾値との関係に対するゲート電圧信号Ｖｇ１Ａ、Ｖｇ２Ａ、Ｖｇ３Ａを表２に例示する。

上記のように構成された増幅装置１００Ａでは、実施形態１と同様に、第１増幅器１Ａ、第２増幅器２Ａ、および第３増幅器３Ａの３つの増幅器を用い、アウトフェーズ増幅部３０Ａとドハティ増幅部４０Ａとで第２増幅器２Ａを共有した構成とし、入力信号の電力の振幅レベルに応じてアウトフェーズ増幅とドハティ増幅とを切り替えている。これにより、増幅装置１００Ａは、ダイナミックレンジが広い場合でも高効率であり、かつ回路規模が小さいものとなる。また、アウトフェーズ増幅を行う際の合成点を削減できるので、合成損失を低減でき、より高効率となる。

上記のように構成された増幅装置１００Ａにおける、入力信号のバックオフ値に対する電力効率ηの例を、図４を参照して説明する。バックオフ値は、図２の場合と同様に、（平均電力／ピーク電力）である。バックオフ値は、図４（ａ）では線形単位で真値を表示しており、図４（ｂ）ではｄＢ単位で表示している。実線はアウトフェーズ増幅部３０Ａで増幅した場合の入力信号のバックオフ値に対する電力効率ηの関係を示す曲線である。実線はアウトフェーズ増幅部３０で増幅した場合のバックオフ点が－６ｄＢとなるように設計した場合である。また、破線はドハティ増幅部４０Ａで増幅した場合の入力信号のバックオフ値に対する電力効率ηの関係を示す曲線である。ドハティ増幅部４０Ａのバックオフ動作領域はバックオフ値が－１２．２ｄＢ以下の領域である。また、閾値Ｔｈは実線と破線とが交差する点としている。

図４に示す例では、閾値Ｔｈとなるバックオフ値を、アウトフェーズ増幅部３０で増幅した場合のバックオフ点以下、かつドハティ増幅部４０で増幅した場合のバックオフ動作領域の値としている。これにより、増幅装置１００Ａは、実線の太線および破線の太線で示すような特性となるので、ダイナミックレンジが広い場合でも高効率という特性を、より好適に実現できる。

なお、図４に示す例では、第１増幅器１Ａ、第２増幅器２Ａ、および第３増幅器３Ａに印加されているドレイン電圧比（供給されている電力比に相当）は、１：０．５：１である。

なお、実施形態１、２では、第１増幅器、第２増幅器、および第３増幅器に供給する電源電圧が等しい場合について説明したが、電源電圧は異なる値としてもよい。たとえば、増幅器の等級に応じて各増幅器に供給する電力を設定したり、増幅装置全体としての消費電力が小さくなるように各増幅器に供給する電力を設定してもよい。また、実施形態１、２において、第１増幅器、第２増幅器、および第３増幅器は、最大出力電力が等しくてもよいし、異なっていてもよい。たとえば、実施形態２において、ピーク増幅器である第２増幅器２Ａとして、キャリア増幅器である第３増幅器３Ａよりも最大出力電力が大きい増幅器を使用すると、非対称ドハティ構成を実現できる。非対称ドハティ構成とすることによって、バックオフ動作領域を、より自由度高く設計できる。

また、上記実施形態により本発明が限定されるものではない。上述した各実施形態の構成要素を適宜組み合わせて構成したものも本発明に含まれる。たとえば、実施形態１において、ゲート電圧信号生成回路を用いる構成としてもよいし、実施形態２において、制御部がゲート電圧信号を生成する構成としてもよい。また、さらなる効果や変形例は、当業者によって容易に導き出すことができる。よって、本発明のより広範な態様は、上記の実施形態に限定されるものではなく、様々な変更が可能である。

１、１Ａ 第１増幅器
２、２Ａ 第２増幅器
３、３Ａ 第３増幅器
１０、１０Ａ 信号生成器
１１、１１Ａ 信号処理部
１１ａ 入力電力振幅判定部
１１ｂ、１１Ａｂ 制御部
１１ｃ アウトフェーズ信号生成部
１１ｄ ドハティ信号生成部
１２、１３、１４ ＤＡコンバータ
２０ シレー合成器
２１ 第１合成点
２２ 第２合成点
２３、２４ リアクタンス補償素子
２５、２６ 調整部
３０、３０Ａ アウトフェーズ増幅部
４０、４０Ａ ドハティ増幅部
５０ ゲート電圧信号生成回路
１００、１００Ａ 増幅装置
Ｌ 負荷
Ｓ 電源回路
Ｓ０ 入力信号
Ｓ１１、Ｓ１２ アウトフェーズ信号
Ｓ２１、Ｓ２２ ドハティ信号
Ｔｈ 閾値
Ｖｇ１、Ｖｇ２、Ｖｇ３、Ｖｇ１Ａ、Ｖｇ２Ａ、Ｖｇ３Ａ ゲート電圧信号

Claims (5)

1. 入力される信号を増幅して出力する第１増幅器、第２増幅器、および第３増幅器と、
   前記第１乃至第３増幅器の前段において、入力信号の振幅レベルを検出する検出部と、
   前記検出部で検出された前記入力信号の振幅レベルが閾値よりも高い場合、前記入力信号を前記第１および第２増幅器により構成されるアウトフェーズ増幅部で増幅して出力することを選択し、前記入力信号の振幅レベルが閾値以下の場合は、前記第２および第３増幅器より構成されるドハティ増幅部で増幅して出力することを選択する選択部と
   を備えることを特徴とする増幅装置。
2. 前記アウトフェーズ増幅部により増幅されて出力された第１信号群を合成する第１合成点と、前記ドハティ増幅部により増幅されて出力された第２信号群を合成する第２合成点とを有し、前記第２合成点は前記第２増幅器と前記第１合成点との間に配置され、かつ前記第１増幅器と前記第２増幅器との増幅器間で生じるリアクタンス成分を補償するリアクタンス補償素子が前記第３増幅器と前記第２合成点との間に配置される合成器をさらに備えることを特徴とする請求項１に記載の増幅装置。
3. 信号生成器を備え、
   前記信号生成器は、前記入力信号の振幅レベルが閾値より高い場合は、前記第１信号群を生成して前記アウトフェーズ増幅部に出力し、前記入力信号の振幅レベルが前記閾値以下の場合は、前記第２信号群を生成して前記ドハティ増幅部に出力することを特徴とする請求項２に記載の増幅装置。
4. 前記第１増幅器は、入力信号の振幅レベルが前記閾値より高い場合、ゲート電圧信号として、前記第１増幅器がＡＢ級またはＣ級の増幅器となるようにバイアス電圧が供給され、入力信号の振幅レベルが前記閾値以下の場合、ゲート電圧信号として、前記第１増幅器がＣ級以下の増幅器となるようにまたは動作オフするようにバイアス電圧が供給され、
   前記第２増幅器は、入力信号の振幅レベルが前記閾値より高い場合、ゲート電圧信号として、前記第２増幅器が前記第１増幅器と同級の増幅器となるようにバイアス電圧が供給され、入力信号の振幅レベルが前記閾値以下の場合、ゲート電圧信号として、前記第２増幅器がＡ級、ＡＢ級、またはＢ級の増幅器となるようにバイアス電圧が供給され、
   前記第３増幅器は、入力信号の振幅レベルが前記閾値より高い場合、ゲート電圧信号として、前記第３増幅器がＣ級以下の増幅器となるようにまたは動作オフするようにバイアス電圧が供給され、入力信号の振幅レベルが前記閾値以下の場合、ゲート電圧信号として、前記第３増幅器がＣ級の増幅器となるようにバイアス電圧が供給される
   ことを特徴とする請求項３に記載の増幅装置。
5. 前記第１増幅器は、入力信号の振幅レベルが前記閾値より高い場合、ゲート電圧信号として、前記第１増幅器がＡＢ級またはＣ級の増幅器となるようにバイアス電圧が供給され、入力信号の振幅レベルが前記閾値以下の場合、ゲート電圧信号として、前記第１増幅器がＣ級以下の増幅器となるようにまたは動作オフするようにバイアス電圧が供給され、
   前記第２増幅器は、入力信号の振幅レベルが前記閾値より高い場合、ゲート電圧信号として、前記第２増幅器が前記第１増幅器と同級の増幅器となるようにバイアス電圧が供給され、入力信号の振幅レベルが前記閾値以下の場合、ゲート電圧信号として、前記第２増幅器がＣ級の増幅器となるようにバイアス電圧が供給され、
   前記第３増幅器は、入力信号の振幅レベルが前記閾値より高い場合、ゲート電圧信号として、前記第３増幅器がＣ級以下の増幅器となるようにまたは動作オフするようにバイアス電圧が供給され、入力信号の振幅レベルが前記閾値以下の場合、ゲート電圧信号として、前記第３増幅器がＡ級、ＡＢ級、またはＢ級の増幅器となるようにバイアス電圧が供給される
   ことを特徴とする請求項３に記載の増幅装置。

Images