JP6779391B1 - ドハティ増幅器及び通信装置 - Google Patents
ドハティ増幅器及び通信装置 Download PDFInfo
- Publication number
- JP6779391B1 JP6779391B1 JP2019560401A JP2019560401A JP6779391B1 JP 6779391 B1 JP6779391 B1 JP 6779391B1 JP 2019560401 A JP2019560401 A JP 2019560401A JP 2019560401 A JP2019560401 A JP 2019560401A JP 6779391 B1 JP6779391 B1 JP 6779391B1
- Authority
- JP
- Japan
- Prior art keywords
- signal
- transistor
- output
- circuit
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 178
- 238000003786 synthesis reaction Methods 0.000 claims abstract description 178
- 230000003321 amplification Effects 0.000 claims abstract description 49
- 238000003199 nucleic acid amplification method Methods 0.000 claims abstract description 49
- 239000002131 composite material Substances 0.000 claims abstract description 47
- 230000005540 biological transmission Effects 0.000 claims description 123
- 239000003990 capacitor Substances 0.000 claims description 91
- 229920006395 saturated elastomer Polymers 0.000 claims description 84
- 230000007423 decrease Effects 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 50
- 238000005562 fading Methods 0.000 description 8
- 230000005611 electricity Effects 0.000 description 4
- 230000009466 transformation Effects 0.000 description 4
- 230000001939 inductive effect Effects 0.000 description 2
- 230000010363 phase shift Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0288—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers using a main and one or several auxiliary peaking amplifiers whereby the load is connected to the main amplifier using an impedance inverter, e.g. Doherty amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0261—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0261—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A
- H03F1/0266—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A by using a signal derived from the input signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0294—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers using vector summing of two or more constant amplitude phase-modulated signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/56—Modifications of input or output impedances, not otherwise provided for
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
- H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
Description
これに対して、以下の特許文献1には、キャリア増幅器の出力信号と、ピーク増幅器の出力信号との間で、振幅及び位相のそれぞれをマッチングできるようにしているドハティ増幅器が開示されている。
特許文献1に開示されているドハティ増幅器では、キャリア増幅器の前段に第1の位相調整器が接続され、ピーク増幅器の前段に第2の位相調整器が接続されている。
特許文献1に開示されているドハティ増幅器では、第1の位相調整器が、キャリア増幅器に入力される信号の位相を調整し、第2の位相調整器が、ピーク増幅器に入力される信号の位相を調整している。
特許文献1に開示されているドハティ増幅器では、キャリア増幅器及びピーク増幅器の双方が動作しているときに、キャリア増幅器の出力電力とピーク増幅器の出力電力とが、加算ノードで合成される。
図1は、実施の形態1に係るドハティ増幅器1を備える通信装置を示す構成図である。
図1において、ドハティ増幅器1は、通信用信号を第1の信号と第2の信号とに分配し、第1の信号及び第2の信号のそれぞれを増幅する。
ドハティ増幅器1は、第1のトランジスタ16により増幅される第1の信号と第2のトランジスタ20により増幅される第2の信号とがインフェーズで合成される信号モードと、第1のトランジスタ16により増幅される第1の信号と第2のトランジスタ20により増幅される第2の信号とがアウトフェーズで合成される信号モードとが周波数に応じて切り換えられる。
また、ドハティ増幅器1の動作モードは、切り換えられた信号モードに応じて、ドハティ動作モード又はアウトフェージング動作モードに切り換えられる。
ドハティ増幅器1は、ドハティ増幅器として動作させるインフェーズでの動作モードとして、図2に示すように、第1のドハティ動作モード、第2のドハティ動作モード及び第3のドハティ動作モードを有している。
また、ドハティ増幅器1は、アウトフェージング増幅器として動作させるアウトフェーズでの動作モードとして、図2に示すように、第1のアウトフェージング動作モード及び第2のアウトフェージング動作モードを有している。
図2は、ドハティ増幅器1が有する複数の動作モードの周波数を示す説明図である。
ドハティ増幅器1の動作モードは、第1の入力信号源12から出力される第1の信号の周波数及び第2の入力信号源13から出力される第2の信号の周波数によって、決定される。第1の入力信号源12及び第2の入力信号源13については、後述する。
また、ドハティ増幅器1が有するそれぞれの動作モードは、第1のトランジスタ16及び第2のトランジスタ20のそれぞれの動作として、第1のトランジスタ16及び第2のトランジスタ20の双方の出力電力が飽和電力以下であるときのバックオフ時動作を含んでいる。
第1のドハティ動作モード、第2のドハティ動作モード及び第3のドハティ動作モードのそれぞれに含まれているバックオフ時動作では、第1のトランジスタ16又は第2のトランジスタ20の一方のみが動作して、他方が動作を停止する。
第1のアウトフェージング動作モード及び第2のアウトフェージング動作モードのそれぞれに含まれているバックオフ時動作では、第1のトランジスタ16及び第2のトランジスタ20の双方が動作している。
図2は、ドハティ増幅器1が有するそれぞれの動作モードの周波数を示すほか、それぞれの動作モードに含まれているバックオフ時動作時でのドハティ増幅器1の効率を示している。
図3において、信号源11は、第1の入力信号源12及び第2の入力信号源13を備えている。
信号源11は、当該信号源11に入力された通信信号を2つの信号に分配する。
信号源11は、2つの信号のうちの一方の信号を第1の入力信号源12に出力し、他方の信号を第2の入力信号源13に出力する。
第1の入力信号源12は、ドハティ増幅器1の動作モードに応じて、振幅及び位相のそれぞれを決定し、決定した振幅及び位相のそれぞれを有する電圧の信号を、第1の信号として、第1の入力整合回路14を介して、第1のトランジスタ16に出力する。第1の信号は、一方の信号に含まれている情報と同じ情報を含んでいる。
第2の入力信号源13は、例えば、直交変調器、DAC及びDDSによって実現される。
第2の入力信号源13は、ドハティ増幅器1の動作モードに応じて、振幅及び位相のそれぞれを決定し、決定した振幅及び位相のそれぞれを有する電圧の信号を、第2の信号として、第2の入力整合回路15を介して、第2のトランジスタ20に出力する。第2の信号は、他方の信号に含まれている情報と同じ情報を含んでいる。
第1の入力整合回路14の一端は、第1の入力信号源12と接続されており、第1の入力整合回路14の他端は、第1のトランジスタ16の入力端子16aと接続されている。
第1の入力整合回路14は、第1の入力信号源12のインピーダンスを第1のトランジスタ16の入力インピーダンスに変換し、第1の入力信号源12から出力された第1の信号を第1のトランジスタ16の入力端子16aに出力する。
第2の入力整合回路15の一端は、第2の入力信号源13と接続されており、第2の入力整合回路15の他端は、第2のトランジスタ20の入力端子20aと接続されている。
第2の入力整合回路15は、第2の入力信号源13のインピーダンスを第2のトランジスタ20の入力インピーダンスに変換し、第2の入力信号源13から出力された第2の信号を第2のトランジスタ20の入力端子20aに出力する。
図3に示すドハティ増幅器1では、第1のトランジスタ16が、ソース接地のトランジスタである例を示している。第1のトランジスタ16の入力端子16aであるゲート端子は、第1の入力整合回路14の他端と接続されており、第1のトランジスタ16の出力端子16bであるドレイン端子は、第1の出力回路24における第1の伝送線路25の一端と接続されている。第1の出力回路24については、後述する。
第1のトランジスタ16は、ドハティ増幅器として動作させるインフェーズと、アウトフェージング増幅器として動作させるアウトフェーズとが周波数に応じて切り換えられる。
第1のトランジスタ16は、第1の入力信号源12から第1の入力整合回路14を介して出力された第1の信号を増幅し、増幅後の第1の信号を第1の出力回路24の第1の伝送線路25に出力する。
第1のトランジスタ16の入力端子16aには、スレッシュホルド電圧と概ね同じバイアス電圧が印加されている。第1のトランジスタ16は、入力端子16aの電圧がスレッシュホルド電圧よりも大きければ、信号の増幅動作を行い、入力端子16aの電圧がスレッシュホルド電圧以下であれば、信号の増幅動作を行わない。
したがって、第1のトランジスタ16の入力端子16aに対する第1の信号の有無で、第1のトランジスタ16の動作を切り替えることが可能である。
第1のトランジスタ16を等価回路で表すと、第1のトランジスタ16は、入力容量を有するキャパシタ17、電流源18及び出力容量を有するキャパシタ19によって表すことができる。
図3に示すドハティ増幅器1では、第2のトランジスタ20が、ソース接地のトランジスタである例を示している。第2のトランジスタ20の入力端子20aであるゲート端子は、第2の入力整合回路15の他端と接続されており、第2のトランジスタ20の出力端子20bであるドレイン端子は、第2の出力回路27における第2の伝送線路28の一端と接続されている。第2の出力回路27については、後述する。
第2のトランジスタ20は、ドハティ増幅器として動作させるインフェーズと、アウトフェージング増幅器として動作させるアウトフェーズとが周波数に応じて切り換えられる。
第2のトランジスタ20は、第2の入力信号源13から第2の入力整合回路15を介して出力された第2の信号を増幅し、増幅後の第2の信号を第2の出力回路27の第2の伝送線路28に出力する。
第2のトランジスタ20の入力端子20aには、スレッシュホルド電圧と概ね同じバイアス電圧が印加されている。第2のトランジスタ20は、入力端子20aの電圧がスレッシュホルド電圧よりも大きければ、信号の増幅動作を行い、入力端子20aの電圧がスレッシュホルド電圧以下であれば、信号の増幅動作を行わない。
したがって、第2のトランジスタ20の入力端子20aに対する第2の信号の有無で、第2のトランジスタ20の動作を切り替えることが可能である。
第2のトランジスタ20を等価回路で表すと、第2のトランジスタ20は、入力容量を有するキャパシタ21、電流源22及び出力容量を有するキャパシタ23によって表すことができる。
図3に示すドハティ増幅器1では、第1のトランジスタ16と第1の出力回路24とが、第1のトランジスタ16の出力容量を有するキャパシタ19を共有しているように描画している。しかし、これは説明の便宜上、共有しているように描画しているに過ぎず、第1の出力回路24が、キャパシタ19を第1のトランジスタ16と共有せずに、第1の伝送線路25及び第1のキャパシタ26のみを備えているものであってもよい。
第1の出力回路24は、第1のトランジスタ16から出力された第1の信号を伝送して、第1の信号を合成回路31に出力する。
第1の出力回路24は、第1のトランジスタ16により増幅される第1の信号の周波数に応じて、第1のトランジスタ16から合成回路31を見たインピーダンスを変調する。
第1の出力回路24の電気長は、第1の信号の周波数に応じて変化する。例えば、第1の信号の周波数が、第1の周波数f1が含まれる周波数範囲の中心周波数f0であるときは、第1の出力回路24の電気長は、90度である。第1の出力回路24の電気長は、90度の電気長と厳密に一致しているものに限るものではなく、実用上問題のない範囲で、90度の電気長からずれていてもよい。
第1の伝送線路25は、例えば、第1の信号の周波数が第1の周波数f1であるときは、90度未満の電気長を有する線路である。
第1の伝送線路25の特性インピーダンスは、第1のトランジスタ16の出力抵抗よりも高い。
第1のキャパシタ26は、第1の伝送線路25とシャントに接続されている。即ち、第1のキャパシタ26の一端は、第1の伝送線路25の他端及び合成回路31の入力端子31aのそれぞれと接続されており、第1のキャパシタ26の他端は、グランドと接続されている。
第1のキャパシタ26が有する容量は、第1のトランジスタ16の出力容量であるキャパシタ19が有する容量と同じである。ただし、第1のキャパシタ26が有する容量は、キャパシタ19が有する容量と厳密に一致しているものに限るものではなく、実用上問題のない範囲で、キャパシタ19が有する容量と異なっていてもよい。
図3に示すドハティ増幅器1では、第2のトランジスタ20と第2の出力回路27とが、第2のトランジスタ20の出力容量を有するキャパシタ23を共有しているように描画している。しかし、これは説明の便宜上、共有しているように描画しているに過ぎず、第2の出力回路27が、キャパシタ23を第2のトランジスタ20と共有せずに、第2の伝送線路28、第3の伝送線路29及び第2のキャパシタ30のみを備えているものであってもよい。
第2の出力回路27は、第1の伝送線路25の電気長よりも長い電気長を有しており、第2のトランジスタ20から出力された第2の信号を伝送して、第2の信号を合成回路31に出力する。
第2の出力回路27は、第2のトランジスタ20により増幅される第2の信号の周波数に応じて、第2のトランジスタ20から合成回路31を見たインピーダンスを変調する。
第2の出力回路27の電気長は、第2の信号の周波数に応じて変化する。例えば、第2の信号の周波数が、第1の周波数f1が含まれる周波数範囲の中心周波数f0であるときは、第2の出力回路27の電気長は、180度である。ただし、第2の出力回路27の電気長は、180度の電気長と厳密に一致しているものに限るものではなく、実用上問題のない範囲で、180度の電気長からずれていてもよい。
第2の伝送線路28は、例えば、第2の信号の周波数が第1の周波数f1であるときは、90度未満の電気長を有する線路である。
第2の伝送線路28の特性インピーダンスは、第2のトランジスタ20の出力抵抗よりも高い。
第3の伝送線路29は、例えば、第2の信号の周波数が中心周波数f0であるときは、90度の電気長を有する線路である。ただし、第3の伝送線路29の電気長は、90度の電気長と厳密に一致しているものに限るものではなく、実用上問題のない範囲で、90度の電気長からずれていてもよい。
第3の伝送線路29の特性インピーダンスは、第2のトランジスタ20の出力抵抗と同じである。ただし、第3の伝送線路29の特性インピーダンスは、第2のトランジスタ20の出力抵抗と厳密に一致しているものに限るものではなく、実用上問題のない範囲で、第2のトランジスタ20の出力抵抗と異なっていてもよい。
第2のキャパシタ30が有する容量は、第2のトランジスタ20の出力容量であるキャパシタ23が有する容量と同じである。ただし、第2のキャパシタ30が有する容量は、キャパシタ23が有する容量と厳密に一致しているものに限るものではなく、実用上問題のない範囲で、キャパシタ23が有する容量と異なっていてもよい。
合成回路31の入力端子31aは、第1の伝送線路25の他端及び第1のキャパシタ26の一端のそれぞれと接続されている。
合成回路31の入力端子31bは、第3の伝送線路29の他端と接続されている。
合成回路31は、第1の出力回路24から出力された第1の信号と第2の出力回路27から出力された第2の信号とを合成する。
合成点32は、第1の出力回路24から出力された第1の信号と第2の出力回路27から出力された第2の信号との合成点である。合成点が含まれているものであれば、合成回路と呼ぶ。
ここで、インフェーズとは、合成点32において、第1の出力回路24により伝送された第1の信号と第2の出力回路27により伝送された第2の信号とが同相合成されることである。例えば、第1のトランジスタ16に入力された第1の信号及び第2のトランジスタ20に入力された第2の信号が入力端面で異相であっても、第1の出力回路24により伝送され位相が変化した第1の信号と第2の出力回路27により伝送され位相が変化した第2の信号とが、合成点32において同相であれば、インフェーズである。アウトフェーズとは、合成点32において、第1の出力回路24により伝送された第1の信号と第2の出力回路27により伝送された第2の信号とが異相合成されることである。例えば、第1のトランジスタ16に入力された第1の信号及び第2のトランジスタ20に入力された第2の信号が入力端面で同相であっても、第1の出力回路24により伝送され位相が変化した第1の信号と第2の出力回路27により伝送され位相が変化した第2の信号とが、合成点32において異相であれば、アウトフェーズである。
出力整合回路33の一端は、合成点32と接続されており、出力整合回路33の他端は、ドハティ増幅器1の外部の負荷34と接続されている。
出力整合回路33は、合成点32のインピーダンスを負荷34のインピーダンスに整合する回路である。
負荷34は、出力整合回路33の他端と接続されているドハティ増幅器1の外部の負荷である。
図3に示すドハティ増幅器1は、出力整合回路33を備えている。しかし、これは一例に過ぎず、第1の出力回路24及び第2の出力回路27のそれぞれが、負荷34のインピーダンスとの整合機能を備えていれば、ドハティ増幅器1が出力整合回路33を備えていなくてもよい。
実施の形態1では、説明の便宜上、入力された通信信号の周波数が、第1の周波数f1、又は、第2の周波数f2であるものとする。
したがって、実施の形態1では、図3に示すドハティ増幅器が、第1のドハティ動作モード、又は、第1のアウトフェージング動作モードで動作するものとする。
信号源11は、当該信号源11に入力された通信信号を2つの信号に分配する。
信号源11は、2つの信号のうちの一方の信号を第1の入力信号源12に出力し、他方の信号を第2の入力信号源13に出力する。
第1の入力信号源12は、一方の信号の周波数が、第1の周波数f1であれば、ドハティ増幅器1の動作モードを第1のドハティ動作モードに決定し、第2の周波数f2であれば、ドハティ増幅器1の動作モードを第1のアウトフェージング動作モードに決定する。
第1の入力信号源12は、ドハティ増幅器1の動作モードを第1のドハティ動作モードに決定すると、第1のドハティ動作モードに対応する、振幅及び位相を有する電圧の信号を、第1の信号として、第1の入力整合回路14を介して、第1のトランジスタ16に出力する。
第1の入力信号源12は、ドハティ増幅器1の動作モードを第1のアウトフェージング動作モードに決定すると、第1のアウトフェージング動作モードに対応する、振幅及び位相を有する電圧の信号を、第1の信号として、第1の入力整合回路14を介して、第1のトランジスタ16に出力する。
なお、第1の信号は、一方の信号に含まれている情報と同じ情報を含んでいる。
第2の入力信号源13は、信号源11から出力された他方の信号の周波数が、第1の周波数f1であれば、ドハティ増幅器1の動作モードを第1のドハティ動作モードに決定し、第2の周波数f2であれば、ドハティ増幅器1の動作モードを第1のアウトフェージング動作モードに決定する。
第2の入力信号源13は、ドハティ増幅器1の動作モードを第1のドハティ動作モードに決定すると、第1のドハティ動作モードに対応する、振幅及び位相を有する電圧の信号を、第2の信号として、第2の入力整合回路15を介して、第2のトランジスタ20に出力する。
第2の入力信号源13は、ドハティ増幅器1の動作モードを第1のアウトフェージング動作モードに決定すると、第1のアウトフェージング動作モードに対応する、振幅及び位相を有する電圧の信号を、第2の信号として、第2の入力整合回路15を介して、第2のトランジスタ20に出力する。
なお、第2の信号は、他方の信号に含まれている情報と同じ情報を含んでいる。
第2の出力回路27は、第2のトランジスタ20の出力端子20bから第2の信号が出力されると、第2の信号を伝送して、第2の信号を合成回路31に出力する。
合成回路31は、第1の信号と第2の信号との合成信号を、出力整合回路33を介して、外部の負荷34に出力する。
ここでは、説明の便宜上、第1のトランジスタ16の出力抵抗及び第2のトランジスタ20の出力抵抗のそれぞれがRoptであるとする。
また、第1の出力回路24の特性インピーダンス及び第2の出力回路27の特性インピーダンスのそれぞれがRoptであるとする。
また、合成点32から負荷34を見たインピーダンスが、0.5×Roptであるとする。
第1のドハティ動作モードでは、第1の信号の周波数及び第2の信号の周波数のそれぞれが第1の周波数f1である。第1の信号の周波数及び第2の信号の周波数のそれぞれが、第1の周波数f1が含まれる周波数範囲の中心周波数f0であるときは、第1の出力回路24の電気長が約90度になり、第2の出力回路27の電気長が約180度になる。
以下、第1の周波数f1が、中心周波数f0である例を説明する。
図4Aは、第1の入力信号源12から出力される第1の信号の振幅及び第2の入力信号源13から出力される第2の信号の振幅を示している。
図4Bは、第1の入力信号源12から出力される第1の信号の位相及び第2の入力信号源13から出力される第2の信号の位相を示している。
図4Cは、第1の入力信号源12から出力される第1の信号の位相と、第2の入力信号源13から出力される第2の信号の位相との位相差を示している。位相差は、第1の入力信号源12から出力される第1の信号の位相から、第2の入力信号源13から出力される第2の信号の位相を減算した値である。
図4A、図4B及び図4Cにおけるそれぞれの横軸は、合成回路31から出力される合成信号の電圧を示している。当該電圧は、規格化されている電圧である。
第1のドハティ動作モードにおけるドハティ増幅器1の飽和出力時動作を説明する。
第1の入力信号源12は、第1の信号として、第1のトランジスタ16の出力電力が飽和電力になる信号を第1の入力整合回路14に出力する。
具体的には、第1の入力信号源12は、図4A及び図4Bに示すように、合成回路31から出力される合成信号の電圧が“1”になる振幅を有し、かつ、約90度の位相を有する第1の信号を第1の入力整合回路14に出力する。
具体的には、第2の入力信号源13は、図4A及び図4Bに示すように、合成回路31から出力される合成信号の電圧が“1”になる振幅を有し、かつ、約0度の位相を有する第2の信号を第2の入力整合回路15に出力する。
第2の入力整合回路15は、第2の入力信号源13から第2の信号を受けると、第2の入力信号源13のインピーダンスを第2のトランジスタ20の入力インピーダンスに変換し、第2の信号を第2のトランジスタ20の入力端子20aに出力する。
第1の出力回路24は、第1のトランジスタ16から出力された第1の信号を伝送して、第1の信号を合成回路31に出力する。
第2のトランジスタ20は、第2の入力整合回路15から第2の信号を受けると、第2の信号を増幅し、増幅後の第2の信号を第2の出力回路27に出力する。
第2の出力回路27は、第2のトランジスタ20から出力された第2の信号を伝送して、第2の信号を合成回路31に出力する。
したがって、第1の出力回路24から合成回路31に出力された第1の信号の位相と、第2の出力回路27から合成回路31に出力された第2の信号の位相とが同相になる。
合成回路31は、第1の信号と第2の信号との合成信号を出力整合回路33に出力する。
出力整合回路33は、合成回路31から合成信号を受けると、合成点32のインピーダンスを外部の負荷34のインピーダンスに変換して、合成信号を負荷34に出力する。
したがって、第1の出力回路24から合成点32を見たインピーダンスと、第2の出力回路27から合成点32を見たインピーダンスとが共にRoptになる。
このとき、第1の出力回路24の特性インピーダンスと、第1の出力回路24から合成点32を見たインピーダンスとが、Roptで一致するため、第1の出力回路24は、第1のトランジスタ16の電流源18から合成点32を見たインピーダンスを、Roptから変調しない。
また、第2の出力回路27の特性インピーダンスと、第2の出力回路27から合成点32を見たインピーダンスとが、Roptで一致するため、第2の出力回路27は、第2のトランジスタ20の電流源22から合成点32を見たインピーダンスを、Roptから変調しない。
次に、第1のドハティ動作モードにおけるドハティ増幅器1のバックオフ時動作を説明する。
図5は、第1のドハティ動作モードにおけるドハティ増幅器1のバックオフ時動作を示す説明図である。
図6は、第1のドハティ動作モードにおけるドハティ増幅器1のバックオフ時動作での負荷変成を示す説明図である。
第1の入力信号源12は、第1の信号として、第1のトランジスタ16の出力電力が、飽和電力の約半分の電力になる信号を第1の入力整合回路14に出力する。
具体的には、第1の入力信号源12は、図4A及び図4Bに示すように、合成回路31から出力される合成信号の電圧が“0.5”になる振幅を有し、かつ、約90度の位相を有する第1の信号を第1の入力整合回路14に出力する。
合成回路31から出力される合成信号の電圧が“0.5”になる第1の信号の振幅は、零よりも大きく、かつ、振幅の最大値よりも小さい。
具体的には、第2の入力信号源13は、図4A及び図4Bに示すように、合成回路31から出力される合成信号の電圧が“0.5”になる振幅を有し、かつ、約0度の位相を有する第2の信号を第2の入力整合回路15に出力する。
合成回路31から出力される合成信号の電圧が“0.5”になる第2の信号の振幅は、零である。
第1のトランジスタ16は、第1の入力整合回路14から第1の信号を受けると、第1の信号を増幅し、増幅後の第1の信号を第1の出力回路24に出力する。
第1の出力回路24は、第1のトランジスタ16から出力された第1の信号を伝送して、第1の信号を合成回路31に出力する。
第2のトランジスタ20は、第2の入力整合回路15から第2の信号を受けても、第2の信号の振幅が零であるため、信号の増幅動作を行わずに停止している。
第2のトランジスタ20は、停止しているため、第2のトランジスタ20の電流源22は、図5に示すように、Openの状態となる。
合成点32から第2のトランジスタ20を見たインピーダンスが無限大であるため、第1の出力回路24から合成回路31を見たインピーダンスが0.5×Roptになる。
第1の出力回路24は、自己の特性インピーダンスがRoptであり、第1の出力回路24から合成回路31を見たインピーダンスが0.5×Roptであるため、図6に示すように、第1のトランジスタ16の電流源18から合成点32を見たインピーダンスを、Roptから2×Roptに変調する。
第1の出力回路24が、第1のトランジスタ16の電流源18から合成点32を見たインピーダンスを、Roptから2×Roptに変調することで、第1のトランジスタ16の出力電力が飽和電力よりも低いときは、第1のトランジスタ16に高抵抗の負荷が接続された状態になる。即ち、第1のトランジスタ16の出力電力が飽和電力よりも低いときは、第1のトランジスタ16の負荷抵抗が、Roptよりも大きな2×Roptになる。
第1のトランジスタ16は、高抵抗の負荷が接続された状態になるため、高効率な増幅動作を行うことが可能になる。
第1のアウトフェージング動作モードは、図2に示すように、第1の信号の周波数及び第2の信号の周波数のそれぞれが、第1の周波数f1よりも低い第2の周波数f2であるときの動作モードである。
図7Aは、第1の入力信号源12から出力される第1の信号の振幅及び第2の入力信号源13から出力される第2の信号の振幅を示している。
図7Bは、第1の入力信号源12から出力される第1の信号の位相及び第2の入力信号源13から出力される第2の信号の位相を示している。
図7Cは、第1の入力信号源12から出力される第1の信号の位相と、第2の入力信号源13から出力される第2の信号の位相との位相差を示している。位相差は、第1の入力信号源12から出力される第1の信号の位相から、第2の入力信号源13から出力される第2の信号の位相を減算した値である。
図7A、図7B及び図7Cにおけるそれぞれの横軸は、合成回路31から出力される合成信号の電流を示している。当該電流は、規格化されている電流である。
第1の入力信号源12から出力される第1の信号の振幅は、第2の入力信号源13から出力される第2の信号の振幅と同じ値である。
第1のトランジスタ16の出力電力は、第1の信号の振幅が最大であるときは飽和電力になり、第2のトランジスタ20の出力電力は、第2の信号の振幅が最大であるときは飽和電力になる。
第2の入力信号源13から出力される第2の信号の位相は、合成回路31から出力される合成信号の電流の増加に伴って単調に増加する。
第1の信号の位相と、第2の信号の位相とは、絶対値とが等しく、第1の信号の位相と第2の信号の位相とは、符号が互いに異なっている。第1の信号の位相の符号は、プラスの符号であり、第2の信号の位相の符号は、マイナスの符号である。
したがって、第1の入力信号源12から出力される第1の信号の位相と第2の入力信号源13から出力される第2の信号の位相の位相差は、合成回路31から出力される合成信号の電流が大きくなるほど、小さくなる。
例えば、合成回路31から出力される合成信号の電流が“0”であれば、位相差が240度であり、合成回路31から出力される合成信号の電流が“1”であれば、位相差が60度である。
第1のアウトフェージング動作モードに含まれているバックオフ時動作では、第2のトランジスタ20は停止しておらず、第1のトランジスタ16及び第2のトランジスタ20の双方が、信号の増幅動作を行っている。
第1のアウトフェージング動作モードでは、第1の信号の周波数及び第2の信号の周波数のそれぞれが、第2の周波数f2である。第2の周波数f2が、例えば、0.67×f0であれば、第1の出力回路24の電気長が約60度になり、第2の出力回路27の電気長が約120度になる。
以下、第2の周波数f2が、0.67×f0である例を説明する。
第1のアウトフェージング動作モードにおけるドハティ増幅器1の飽和出力時動作を説明する。
第1の入力信号源12は、第1の信号として、第1のトランジスタ16の出力電力が飽和電力になる信号を第1の入力整合回路14に出力する。
具体的には、第1の入力信号源12は、図7A及び図7Bに示すように、合成回路31から出力される合成信号の電流が“1”になる振幅を有し、かつ、約30度の位相を有する第1の信号を第1の入力整合回路14に出力する。
具体的には、第2の入力信号源13は、図7A及び図7Bに示すように、合成回路31から出力される合成信号の電流が“1”になる振幅を有し、かつ、約−30度の位相を有する第2の信号を第2の入力整合回路15に出力する。
第2の入力整合回路15は、第2の入力信号源13から第2の信号を受けると、第2の入力信号源13のインピーダンスを第2のトランジスタ20の入力インピーダンスに変換し、第2の信号を第2のトランジスタ20の入力端子20aに出力する。
第1の出力回路24は、第1のトランジスタ16から出力された第1の信号を伝送して、第1の信号を合成回路31に出力する。
第2のトランジスタ20は、第2の入力整合回路15から第2の信号を受けると、第2の信号を増幅し、増幅後の第2の信号を第2の出力回路27に出力する。
第2の出力回路27は、第2のトランジスタ20から出力された第2の信号を伝送して、第2の信号を合成回路31に出力する。
したがって、第1の出力回路24から合成回路31に出力された第1の信号の位相と、第2の出力回路27から合成回路31に出力された第2の信号の位相とが同相になる。
合成回路31は、第1の信号と第2の信号との合成信号を出力整合回路33に出力する。
出力整合回路33は、合成回路31から合成信号を受けると、合成点32のインピーダンスを外部の負荷34のインピーダンスに変換して、合成信号を負荷34に出力する。
したがって、第1の出力回路24から合成点32を見たインピーダンスと、第2の出力回路27から合成点32を見たインピーダンスとが共にRoptになる。
このとき、第1の出力回路24の特性インピーダンスと、第1の出力回路24から合成点32を見たインピーダンスとが、Roptで一致するため、第1の出力回路24は、第1のトランジスタ16の電流源18から合成点32を見たインピーダンスを、Roptから変調しない。
また、第2の出力回路27の特性インピーダンスと、第2の出力回路27から合成点32を見たインピーダンスとが、Roptで一致するため、第2の出力回路27は、第2のトランジスタ20の電流源22から合成点32を見たインピーダンスを、Roptから変調しない。
第1のアウトフェージング動作モードにおけるドハティ増幅器1のバックオフ時動作を説明する。
図8は、第1のアウトフェージング動作モードにおけるドハティ増幅器1のバックオフ時動作を示す説明図である。
図9は、第1のアウトフェージング動作モードにおけるドハティ増幅器1のバックオフ時動作での負荷変成を示す説明図である。
ここでは、バックオフ時動作の動作として、例えば、第1のトランジスタ16及び第2のトランジスタ20のそれぞれの出力電力が、飽和電力の約3分の1になるときの動作を説明する。
具体的には、第1の入力信号源12は、第1のトランジスタ16の出力電力が、飽和電力になるときの約30度の位相よりも、+30度アウトフェーズしている約60度の位相を有する第1の信号を第1の入力整合回路14に出力する。このときの第1の信号の振幅は、約60度の位相を有する第1の信号に対応する合成信号の電流に対応している。
具体的には、第2の入力信号源13は、第2のトランジスタ20の出力電力が、飽和電力になるときの約−30度の位相よりも、−30度アウトフェーズしている約−60度の位相を有する第2の信号を第2の入力整合回路15に出力する。このときの第2の信号の振幅は、約−60度の位相を有する第2の信号に対応する合成信号の電流に対応している。
第1の入力信号源12から出力される第1の信号の位相と、第2の入力信号源13から出力される第2の信号の位相との位相差は、120度である。
第2の入力整合回路15は、第2の入力信号源13から第2の信号を受けると、第2の入力信号源13のインピーダンスを第2のトランジスタ20の入力インピーダンスに変換し、第2の信号を第2のトランジスタ20の入力端子20aに出力する。
第1の出力回路24は、第1のトランジスタ16から出力された第1の信号を伝送して、第1の信号を合成回路31に出力する。
第2のトランジスタ20は、第2の入力整合回路15から第2の信号を受けると、第2の信号を増幅し、増幅後の第2の信号を第2の出力回路27に出力する。
第2の出力回路27は、第2のトランジスタ20から出力された第2の信号を伝送して、第2の信号を合成回路31に出力する。
したがって、第1の出力回路24から合成点32を見たインピーダンスと、第2の出力回路27から合成点32を見たインピーダンスとが共にRoptになる。
また、第1の出力回路24から出力される第1の信号の位相が、飽和出力時動作での位相よりも、+30度アウトフェーズしている約60度の位相であるため、第1の出力回路24から合成点32を見たインピーダンスであるRoptが誘導性の領域に変成される。図9では、合成点32から第2のトランジスタ20を見たインピーダンスが、X点に変成されている。
第1の出力回路24は、自己の特性インピーダンスがRoptであり、第1の出力回路24の電気長が約60度である。
したがって、第1の出力回路24は、図9に示すように、約60度の電気長によって、第1のトランジスタ16の電流源18から合成点32を見たインピーダンスを、X点から3×Roptに変調する。
第2の出力回路27は、自己の特性インピーダンスがRoptであり、第2の出力回路27の電気長が約120度である。
したがって、第2の出力回路27は、図9に示すように、約120度の電気長によって、第2のトランジスタ20の電流源22から合成点32を見たインピーダンスを、Y点から3×Roptに変調する。
第1のトランジスタ16は、高抵抗の負荷が接続された状態になるため、高効率な増幅動作を行うことが可能になる。
第2のトランジスタ20は、高抵抗の負荷が接続された状態になるため、高効率な増幅動作を行うことが可能になる。
実施の形態2では、第2のアウトフェージング動作モードで動作するドハティ増幅器1について説明する。
実施の形態2のドハティ増幅器1の構成は、実施の形態1のドハティ増幅器1の構成と同様であり、実施の形態2のドハティ増幅器1を示す構成図は、図3である。
第2のアウトフェージング動作モードは、図2に示すように、第1の信号の周波数及び第2の信号の周波数のそれぞれが、第1の周波数f1よりも高い第3の周波数f3であるときの動作モードである。
図10Aは、第1の入力信号源12から出力される第1の信号の振幅及び第2の入力信号源13から出力される第2の信号の振幅を示している。
図10Bは、第1の入力信号源12から出力される第1の信号の位相及び第2の入力信号源13から出力される第2の信号の位相を示している。
図10Cは、第1の入力信号源12から出力される第1の信号の位相と、第2の入力信号源13から出力される第2の信号の位相との位相差を示している。位相差は、第1の入力信号源12から出力される第1の信号の位相から、第2の入力信号源13から出力される第2の信号の位相を減算した値である。
図10A、図10B及び図10Cにおけるそれぞれの横軸は、合成回路31から出力される合成信号の電流を示している。当該電流は、規格化されている電流である。
第1の入力信号源12から出力される第1の信号の振幅は、第2の入力信号源13から出力される第2の信号の振幅と同じ値である。
第1のトランジスタ16の出力電力は、第1の信号の振幅が最大であるときは飽和電力になり、第2のトランジスタ20の出力電力は、第2の信号の振幅が最大であるときは飽和電力になる。
第2の入力信号源13から出力される第2の信号の位相は、合成回路31から出力される合成信号の電流の増加に伴って単調に増加する。
第1の信号の位相と、第2の信号の位相とは、絶対値とが等しく、第1の信号の位相と第2の信号の位相とは、符号が互いに異なっている。
例えば、合成回路31から出力される合成信号の電流が“0”であれば、位相差が60度であり、合成回路31から出力される合成信号の電流が“1”であれば、位相差が120度である。
第2のアウトフェージング動作モードは、飽和出力時動作及びバックオフ時動作を含んでいる。
第2のアウトフェージング動作モードに含まれているバックオフ時動作では、第2のトランジスタ20は停止しておらず、第1のトランジスタ16及び第2のトランジスタ20の双方が、信号の増幅動作を行っている。
第2のアウトフェージング動作モードは、第1の信号の周波数及び第2の信号の周波数のそれぞれが、第3の周波数f3である。第3の周波数f3が、例えば、1.33×f0であれば、第1の出力回路24の電気長が約120度になり、第2の出力回路27の電気長が約240度になる。
以下、第3の周波数f3が、1.33×f0である例を説明する。
第2のアウトフェージング動作モードにおけるドハティ増幅器1の飽和出力時動作を説明する。
第1の入力信号源12は、第1の信号として、第1のトランジスタ16の出力電力が飽和電力になる信号を第1の入力整合回路14に出力する。
具体的には、第1の入力信号源12は、図10A及び図10Bに示すように、合成回路31から出力される信号の電流が“1”になる振幅を有し、かつ、約60度の位相を有する第1の信号を第1の入力整合回路14に出力する。
具体的には、第2の入力信号源13は、図10A及び図10Bに示すように、合成回路31から出力される信号の電流が“1”になる振幅を有し、かつ、約−60度の位相を有する第2の信号を第2の入力整合回路15に出力する。
第2の入力整合回路15は、第2の入力信号源13から第2の信号を受けると、第2の入力信号源13のインピーダンスを第2のトランジスタ20の入力インピーダンスに変換し、第2の信号を第2のトランジスタ20の入力端子20aに出力する。
第1の出力回路24は、第1のトランジスタ16から出力された第1の信号を伝送して、第1の信号を合成回路31に出力する。
第2のトランジスタ20は、第2の入力整合回路15から第2の信号を受けると、第2の信号を増幅し、増幅後の第2の信号を第2の出力回路27に出力する。
第2の出力回路27は、第2のトランジスタ20から出力された第2の信号を伝送して、第2の信号を合成回路31に出力する。
したがって、第1の出力回路24から合成回路31に出力された第1の信号の位相と、第2の出力回路27から合成回路31に出力された第2の信号の位相とが同相になる。
合成回路31は、第1の信号と第2の信号との合成信号を出力整合回路33に出力する。
出力整合回路33は、合成回路31から合成信号を受けると、合成点32のインピーダンスを外部の負荷34のインピーダンスに変換して、合成信号を負荷34に出力する。
したがって、第1の出力回路24から合成点32を見たインピーダンスと、第2の出力回路27から合成点32を見たインピーダンスとが共にRoptになる。
このとき、第1の出力回路24の特性インピーダンスと、第1の出力回路24から合成点32を見たインピーダンスとが、Roptで一致するため、第1の出力回路24は、第1のトランジスタ16の電流源18から合成点32を見たインピーダンスを、Roptから変調しない。
また、第2の出力回路27の特性インピーダンスと、第2の出力回路27から合成点32を見たインピーダンスとが、Roptで一致するため、第2の出力回路27は、第2のトランジスタ20の電流源22から合成点32を見たインピーダンスを、Roptから変調しない。
第2のアウトフェージング動作モードにおけるドハティ増幅器1のバックオフ時動作を説明する。
図11は、第2のアウトフェージング動作モードにおけるドハティ増幅器1のバックオフ時動作を示す説明図である。
ここでは、バックオフ時動作の動作として、例えば、第1のトランジスタ16及び第2のトランジスタ20のそれぞれの出力電力が、飽和電力の約3分の1になるときの動作を説明する。
具体的には、第1の入力信号源12は、第1のトランジスタ16の出力電力が、飽和電力になるときの約60度の位相よりも、−30度アウトフェーズしている約30度の位相を有する第1の信号を第1の入力整合回路14に出力する。このときの第1の信号の振幅は、約30度の位相を有する第1の信号に対応する合成信号の電流に対応している。
具体的には、第2の入力信号源13は、第2のトランジスタ20の出力電力が、飽和電力になるときの約−60度の位相よりも、+30度アウトフェーズしている約−30度の位相を有する第2の信号を第2の入力整合回路15に出力する。このときの第2の信号の振幅は、約−30度の位相を有する第2の信号に対応する合成信号の電流に対応している。
第1の入力信号源12から出力される第1の信号の位相と、第2の入力信号源13から出力される第2の信号の位相との位相差は、120度である。
第2の入力整合回路15は、第2の入力信号源13から第2の信号を受けると、第2の入力信号源13のインピーダンスを第2のトランジスタ20の入力インピーダンスに変換し、第2の信号を第2のトランジスタ20の入力端子20aに出力する。
第1の出力回路24は、第1のトランジスタ16から出力された第1の信号を伝送して、第1の信号を合成回路31に出力する。
第2のトランジスタ20は、第2の入力整合回路15から第2の信号を受けると、第2の信号を増幅し、増幅後の第2の信号を第2の出力回路27に出力する。
第2の出力回路27は、第2のトランジスタ20から出力された第2の信号を伝送して、第1の信号を合成回路31に出力する。
したがって、第1の出力回路24から合成点32を見たインピーダンスと、第2の出力回路27から合成点32を見たインピーダンスとが共にRoptになる。
また、第1の出力回路24から出力される第1の信号の位相が、飽和出力時動作での位相よりも、−30度アウトフェーズしている約30度の位相であるため、第1の出力回路24から合成点32を見たインピーダンスであるRoptが誘導性の領域に変成される。
第1の出力回路24は、自己の特性インピーダンスがRoptであり、第1の出力回路24の電気長が約120度である。
したがって、第1の出力回路24は、約120度の電気長によって、第1のトランジスタ16の電流源18から合成点32を見たインピーダンスを、3×Roptに変調する。
第2の出力回路27は、自己の特性インピーダンスがRoptであり、第2の出力回路27の電気長が約240度である。
したがって、第2の出力回路27は、約240度の電気長によって、第2のトランジスタ20の電流源22から合成点32を見たインピーダンスを、3×Roptに変調する。
第1のトランジスタ16は、高抵抗の負荷が接続された状態になるため、高効率な増幅動作を行うことが可能になる。
第2のトランジスタ20は、高抵抗の負荷が接続された状態になるため、高効率な増幅動作を行うことが可能になる。
実施の形態3では、第2のドハティ動作モードで動作するドハティ増幅器1について説明する。
実施の形態3のドハティ増幅器1の構成は、実施の形態1のドハティ増幅器1の構成と同様であり、実施の形態3のドハティ増幅器1を示す構成図は、図3である。
第2のドハティ動作モードは、図2に示すように、第1の信号の周波数及び第2の信号の周波数のそれぞれが、第2の周波数f2よりも低い第4の周波数f4であるときの動作モードである。
図12Aは、第1の入力信号源12から出力される第1の信号の振幅及び第2の入力信号源13から出力される第2の信号の振幅を示している。
図12Bは、第1の入力信号源12から出力される第1の信号の位相及び第2の入力信号源13から出力される第2の信号の位相を示している。
図12Cは、第1の入力信号源12から出力される第1の信号の位相と、第2の入力信号源13から出力される第2の信号の位相との位相差を示している。位相差は、第1の入力信号源12から出力される第1の信号の位相から、第2の入力信号源13から出力される第2の信号の位相を減算した値である。
図12A、図12B及び図12Cにおけるそれぞれの横軸は、合成回路31から出力される合成信号の電圧を示している。当該電圧は、規格化されている電圧である。
第1のトランジスタ16の出力電力は、第1の信号の振幅が最大であるときは飽和電力になり、第2のトランジスタ20の出力電力は、第2の信号の振幅が最大であるときは飽和電力になる。
図12Bに示すように、第1の入力信号源12から出力される第1の信号の位相は、約45度であり、第2の入力信号源13から出力される第2の信号の位相は、約0度であり、第1の信号の位相が、第2の信号の位相よりも約45度進んでいる。
第2のドハティ動作モードは、飽和出力時動作及びバックオフ時動作を含んでいる。
第2のドハティ動作モードに含まれているバックオフ時動作では、第1のトランジスタ16は停止しており、第2のトランジスタ20のみが信号の増幅動作を行っている。
第1の信号の周波数及び第2の信号の周波数のそれぞれが、第4の周波数f4である。第4の周波数f4が、例えば、0.5×f0であれば、第1の出力回路24の電気長が約45度になり、第2の出力回路27の電気長が約90度になる。
以下、第4の周波数f4が、0.5×f0である例を説明する。
第2のドハティ動作モードにおけるドハティ増幅器1の飽和出力時動作を説明する。
第1の入力信号源12は、第1の信号として、第1のトランジスタ16の出力電力が飽和電力になる信号を第1の入力整合回路14に出力する。
具体的には、第1の入力信号源12は、図12A及び図12Bに示すように、合成回路31から出力される信号の電圧が“1”になる振幅を有し、かつ、約45度の位相を有する第1の信号を第1の入力整合回路14に出力する。
具体的には、第2の入力信号源13は、図12A及び図12Bに示すように、合成回路31から出力される信号の電圧が“1”になる振幅を有し、かつ、約0度の位相を有する第2の信号を第2の入力整合回路15に出力する。
第2の入力整合回路15は、第2の入力信号源13から第2の信号を受けると、第2の入力信号源13のインピーダンスを第2のトランジスタ20の入力インピーダンスに変換し、第2の信号を第2のトランジスタ20の入力端子20aに出力する。
第1の出力回路24は、第1のトランジスタ16から出力された第1の信号を伝送して、第1の信号を合成回路31に出力する。
第2のトランジスタ20は、第2の入力整合回路15から第2の信号を受けると、第2の信号を増幅し、増幅後の第2の信号を第2の出力回路27に出力する。
第2の出力回路27は、第2のトランジスタ20から出力された第2の信号を伝送して、第2の信号を合成回路31に出力する。
したがって、第1の出力回路24から合成回路31に出力された第1の信号の位相と、第2の出力回路27から合成回路31に出力された第2の信号の位相とが同相になる。
合成回路31は、第1の信号と第2の信号との合成信号を出力整合回路33に出力する。
出力整合回路33は、合成回路31から合成信号を受けると、合成点32のインピーダンスを外部の負荷34のインピーダンスに変換して、合成信号を負荷34に出力する。
したがって、第1の出力回路24から合成点32を見たインピーダンスと、第2の出力回路27から合成点32を見たインピーダンスとが共にRoptになる。
このとき、第1の出力回路24の特性インピーダンスと、第1の出力回路24から合成点32を見たインピーダンスとが、Roptで一致するため、第1の出力回路24は、第1のトランジスタ16の電流源18から合成点32を見たインピーダンスを、Roptから変調しない。
また、第2の出力回路27の特性インピーダンスと、第2の出力回路27から合成点32を見たインピーダンスとが、Roptで一致するため、第2の出力回路27は、第2のトランジスタ20の電流源22から合成点32を見たインピーダンスを、Roptから変調しない。
第2のドハティ動作モードにおけるドハティ増幅器1のバックオフ時動作を説明する。
図13は、第2のドハティ動作モードにおけるドハティ増幅器1のバックオフ時動作を示す説明図である。
バックオフ時動作では、第2のトランジスタ20のみが信号の増幅動作を行っており、第1のトランジスタ16は、信号の増幅動作を停止している。
第1の入力信号源12は、第1の信号として、第1のトランジスタ16の出力電力が零になる信号を第1の入力整合回路14に出力する。
具体的には、第1の入力信号源12は、図12A及び図12Bに示すように、合成回路31から出力される信号の電圧が“0.5”になる振幅を有し、かつ、約45度の位相を有する第1の信号を第1の入力整合回路14に出力する。
合成回路31から出力される合成信号の電圧が“0.5”になる第1の信号の振幅は、零である。
具体的には、第2の入力信号源13は、図12A及び図12Bに示すように、合成回路31から出力される信号の電圧が“0.5”になる振幅を有し、かつ、約0度の位相を有する第2の信号を第2の入力整合回路15に出力する。
合成回路31から出力される信号の電圧が“0.5”になる第2の信号の振幅は、零よりも大きく、かつ、振幅の最大値よりも小さい。
第1のトランジスタ16は、第1の入力整合回路14から第1の信号を受けても、第1の信号の振幅が零であるため、信号の増幅動作を行わずに停止している。
第1のトランジスタ16は、停止しているため、第1のトランジスタ16の電流源18は、図13に示すように、Openの状態となる。
第2のトランジスタ20は、第2の入力整合回路15から第2の信号を受けると、第2の信号を増幅し、増幅後の第2の信号を第2の出力回路27に出力する。
第2の出力回路27は、第2のトランジスタ20から出力された第2の信号を伝送して、第2の信号を合成回路31に出力する。
第2の出力回路27は、自己の特性インピーダンスがRoptであり、第2の出力回路27から合成回路31を見たインピーダンスが0.5×Roptであるため、第2のトランジスタ20の電流源22から合成点32を見たインピーダンスを、Roptから2×Roptに変調する。
第2の出力回路27が、第2のトランジスタ20の電流源22から合成点32を見たインピーダンスを、Roptから2×Roptに変調することで、第2のトランジスタ20の出力電力が飽和電力よりも低いときは、第2のトランジスタ20に高抵抗の負荷が接続された状態になる。即ち、第2の出力回路27の出力電力が飽和電力よりも低いときは、第2の出力回路27の負荷抵抗が、Roptよりも大きな2×Roptになる。
第2のトランジスタ20は、高抵抗の負荷が接続された状態になるため、高効率な増幅動作を行うことが可能になる。
実施の形態4では、第3のドハティ動作モードで動作するドハティ増幅器1について説明する。
実施の形態4のドハティ増幅器1の構成は、実施の形態1のドハティ増幅器1の構成と同様であり、実施の形態4のドハティ増幅器1を示す構成図は、図3である。
第3のドハティ動作モードは、図2に示すように、第1の信号の周波数及び第2の信号の周波数のそれぞれが、第3の周波数f3よりも高い第5の周波数f5であるときの動作モードである。
図14Aは、第1の入力信号源12から出力される第1の信号の振幅及び第2の入力信号源13から出力される第2の信号の振幅を示している。
図14Bは、第1の入力信号源12から出力される第1の信号の位相及び第2の入力信号源13から出力される第2の信号の位相を示している。
図14Cは、第1の入力信号源12から出力される第1の信号の位相と、第2の入力信号源13から出力される第2の信号の位相との位相差を示している。位相差は、第1の入力信号源12から出力される第1の信号の位相から、第2の入力信号源13から出力される第2の信号の位相を減算した値である。
図14A、図14B及び図14Cにおけるそれぞれの横軸は、合成回路31から出力される合成信号の電圧を示している。当該電圧は、規格化されている電圧である。
第1のトランジスタ16の出力電力は、第1の信号の振幅が最大であるときは飽和電力になり、第2のトランジスタ20の出力電力は、第2の信号の振幅が最大であるときは飽和電力になる。
図14Bに示すように、第1の入力信号源12から出力される第1の信号の位相は、約135度であり、第2の入力信号源13から出力される第2の信号の位相は、約0度であり、第1の信号の位相が、第2の信号の位相よりも約135度進んでいる。
第3のドハティ動作モードは、飽和出力時動作及びバックオフ時動作を含んでいる。
第3のドハティ動作モードに含まれているバックオフ時動作では、第1のトランジスタ16は停止しており、第2のトランジスタ20のみが信号の増幅動作を行っている。
第1の信号の周波数及び第2の信号の周波数のそれぞれが、第5の周波数f5である。第5の周波数f5が、例えば、1.5×f0であれば、第1の出力回路24の電気長が約135度になり、第2の出力回路27の電気長が約270度になる。
以下、第5の周波数f5が、1.5×f0である例を説明する。
第3のドハティ動作モードにおけるドハティ増幅器1の飽和出力時動作を説明する。
第1の入力信号源12は、第1の信号として、第1のトランジスタ16の出力電力が飽和電力になる信号を第1の入力整合回路14に出力する。
具体的には、第1の入力信号源12は、図14A及び図14Bに示すように、合成回路31から出力される合成信号の電圧が“1”になる振幅を有し、かつ、約135度の位相を有する第1の信号を第1の入力整合回路14に出力する。
具体的には、第2の入力信号源13は、図14A及び図14Bに示すように、合成回路31から出力される合成信号の電圧が“1”になる振幅を有し、かつ、約0度の位相を有する第2の信号を第2の入力整合回路15に出力する。
第2の入力整合回路15は、第2の入力信号源13から第2の信号を受けると、第2の入力信号源13のインピーダンスを第2のトランジスタ20の入力インピーダンスに変換し、第2の信号を第2のトランジスタ20の入力端子20aに出力する。
第1の出力回路24は、第1のトランジスタ16から出力された第1の信号を伝送して、第1の信号を合成回路31に出力する。
第2のトランジスタ20は、第2の入力整合回路15から第2の信号を受けると、第2の信号を増幅し、増幅後の第2の信号を第2の出力回路27に出力する。
第2の出力回路27は、第2のトランジスタ20から出力された第2の信号を伝送して、第2の信号を合成回路31に出力する。
したがって、第1の出力回路24から合成回路31に出力された第1の信号の位相と、第2の出力回路27から合成回路31に出力された第2の信号の位相とが同相になる。
合成回路31は、第1の信号と第2の信号との合成信号を出力整合回路33に出力する。
出力整合回路33は、合成回路31から合成信号を受けると、合成点32のインピーダンスを外部の負荷34のインピーダンスに変換して、合成信号を負荷34に出力する。
したがって、第1の出力回路24から合成点32を見たインピーダンスと、第2の出力回路27から合成点32を見たインピーダンスとが共にRoptになる。
このとき、第1の出力回路24の特性インピーダンスと、第1の出力回路24から合成点32を見たインピーダンスとが、Roptで一致するため、第1の出力回路24は、第1のトランジスタ16の電流源18から合成点32を見たインピーダンスを、Roptから変調しない。
また、第2の出力回路27の特性インピーダンスと、第2の出力回路27から合成点32を見たインピーダンスとが、Roptで一致するため、第2の出力回路27は、第2のトランジスタ20の電流源22から合成点32を見たインピーダンスを、Roptから変調しない。
第3のドハティ動作モードにおけるドハティ増幅器1のバックオフ時動作を説明する。
図15は、第3のドハティ動作モードにおけるドハティ増幅器1のバックオフ時動作を示す説明図である。
バックオフ時動作では、第2のトランジスタ20のみが信号の増幅動作を行っており、第1のトランジスタ16は、信号の増幅動作を停止している。
第1の入力信号源12は、第1の信号として、第1のトランジスタ16の出力電力が零になる信号を第1の入力整合回路14に出力する。
具体的には、第1の入力信号源12は、図14A及び図14Bに示すように、合成回路31から出力される信号の電圧が“0.5”になる振幅を有し、かつ、約135度の位相を有する第1の信号を第1の入力整合回路14に出力する。
合成回路31から出力される合成信号の電圧が“0.5”になる第1の信号の振幅は、零である。
具体的には、第2の入力信号源13は、図14A及び図14Bに示すように、合成回路31から出力される合成信号の電圧が“0.5”になる振幅を有し、かつ、約0度の位相を有する第2の信号を第2の入力整合回路15に出力する。
合成回路31から出力される合成信号の電圧が“0.5”になる第2の信号の振幅は、零よりも大きく、かつ、振幅の最大値よりも小さい。
第1のトランジスタ16は、第1の入力整合回路14から第1の信号を受けても、第1の信号の振幅が零であるため、信号の増幅動作を行わずに停止している。
第1のトランジスタ16は、停止しているため、第1のトランジスタ16の電流源18は、図15に示すように、Openの状態となる。
第2のトランジスタ20は、第2の入力整合回路15から第2の信号を受けると、第2の信号を増幅し、増幅後の第2の信号を第2の出力回路27に出力する。
第2の出力回路27は、第2のトランジスタ20から出力された第2の信号を合成回路31まで伝送する。
第2の出力回路27は、自己の特性インピーダンスがRoptであり、第2の出力回路27から合成回路31を見たインピーダンスが0.5×Roptであるため、第2のトランジスタ20の電流源22から合成点32を見たインピーダンスを、Roptから2×Roptに変調する。
第2の出力回路27が、第2のトランジスタ20の電流源22から合成点32を見たインピーダンスを、Roptから2×Roptに変調することで、第2のトランジスタ20の出力電力が飽和電力よりも低いとき、第2のトランジスタ20に高抵抗の負荷が接続された状態になる。即ち、第2の出力回路27の出力電力が飽和電力よりも低いときは、第2の出力回路27の負荷抵抗が、Roptよりも大きな2×Roptになる。
第2のトランジスタ20は、高抵抗の負荷が接続された状態になるため、高効率な増幅動作を行うことが可能になる。
図3に示すドハティ増幅器1では、第1の出力回路24が、キャパシタ19、第1の伝送線路25及び第1のキャパシタ26を備えている。
また、図3に示すドハティ増幅器1では、第2の出力回路27が、キャパシタ23、第2の伝送線路28、第3の伝送線路29及び第2のキャパシタ30を備えている。
実施の形態5では、第1の出力回路24が、キャパシタ19、インダクタ41及び第1の伝送線路42を備え、第2の出力回路27が、キャパシタ23、インダクタ43、第2の伝送線路44及び第3の伝送線路45を備えているドハティ増幅器1について説明する。
図16は、実施の形態5に係るドハティ増幅器1の第1の出力回路24を示す構成図である。図16において、図3と同一符号は同一又は相当部分を示すので説明を省略する。
図16に示す第1の出力回路24は、図3に示す第1の出力回路24と同様に、第1のトランジスタ16から出力された第1の信号を合成回路31まで伝送する。
図16に示す第1の出力回路24は、第1のトランジスタ16により増幅される第1の信号の周波数に応じて、第1のトランジスタ16から合成回路31を見たインピーダンスを変調する。
図16に示す第1の出力回路24の電気長は、図3に示す第1の出力回路24と同様に、第1の信号の周波数に応じて変化する。例えば、第1の信号の周波数が、第1の周波数f1が含まれている周波数範囲の中心周波数f0であるときは、第1の出力回路24の電気長は、90度である。ただし、第1の出力回路24の電気長は、90度の電気長と厳密に一致しているものに限るものではなく、実用上問題のない範囲で、90度の電気長からずれていてもよい。
インダクタ41の一端は、第1のトランジスタ16の出力端子16bと接続されており、インダクタ41の他端は、第1の伝送線路42の一端と接続されている。
第1の伝送線路42の一端は、インダクタ41の他端と接続されており、第1の伝送線路42の他端は、合成回路31の入力端子31aと接続されている。
第1の伝送線路42は、例えば、第1の信号の周波数が第1の周波数f1であるときは、90度未満の電気長を有する線路である。
図17に示す第2の出力回路27は、図3に示す第2の出力回路27と同様に、第2のトランジスタ20から出力された第2の信号を合成回路31まで伝送する。
図17に示す第2の出力回路27は、第2のトランジスタ20により増幅される第2の信号の周波数に応じて、第2のトランジスタ20から合成回路31を見たインピーダンスを変調する。
図17に示す第2の出力回路27の電気長は、図3に示す第2の出力回路27と同様に、第2の信号の周波数に応じて変化する。例えば、第2の信号の周波数が中心周波数f0であるときは、第2の出力回路27の電気長は、180度である。ただし、第2の出力回路27の電気長は、180度の電気長と厳密に一致しているものに限るものではなく、実用上問題のない範囲で、180度の電気長からずれていてもよい。
インダクタ43の一端は、第2のトランジスタ20の出力端子20bと接続されており、インダクタ43の他端は、第2の伝送線路44の一端と接続されている。
第2の伝送線路44の一端は、インダクタ43の他端と接続されており、第2の伝送線路44の他端は、第3の伝送線路45の一端と接続されている。
第2の伝送線路44は、例えば、第2の信号の周波数が第1の周波数f1であるときは、90度未満の電気長を有する線路である。
第3の伝送線路45の一端は、第2の伝送線路44の他端と接続されており、第3の伝送線路45の他端は、合成回路31の入力端子31bと接続されている。
第3の伝送線路45は、例えば、第2の信号の周波数が第1の周波数f1であるときは、90度の電気長を有する線路である。ただし、第3の伝送線路45の電気長は、90度の電気長と厳密に一致しているものに限るものではなく、実用上問題のない範囲で、90度の電気長からずれていてもよい。
第2の出力回路27が、キャパシタ23、インダクタ43、第2の伝送線路44及び第3の伝送線路45を備える場合でも、図3に示す第2の出力回路27と同様に、第2の信号の周波数に応じて、第2のトランジスタ20から合成回路31を見たインピーダンスを変調することができる。
したがって、実施の形態5のドハティ増幅器1でも、実施の形態1〜4のドハティ増幅器1と同様に、バックオフ時における効率特性を広帯域化できる。
図3に示すドハティ増幅器1では、第1の出力回路24が、キャパシタ19、第1の伝送線路25及び第1のキャパシタ26を備えている。
また、図3に示すドハティ増幅器1では、第2の出力回路27が、キャパシタ23、第2の伝送線路28、第3の伝送線路29及び第2のキャパシタ30を備えている。
実施の形態6では、第1の出力回路24が、キャパシタ19、伝送線路51、伝送線路52、キャパシタ53及びキャパシタ54を備え、第2の出力回路27が、キャパシタ23、伝送線路61、伝送線路62、伝送線路63、キャパシタ64及びキャパシタ65を備えているドハティ増幅器1について説明する。
図18は、実施の形態6に係るドハティ増幅器1の第1の出力回路24を示す構成図である。図18において、図3と同一符号は同一又は相当部分を示すので説明を省略する。
図18に示す第1の出力回路24は、図3に示す第1の出力回路24と同様に、第1のトランジスタ16から出力された第1の信号を伝送して、第1の信号を合成回路31に出力する。
図18に示す第1の出力回路24は、第1のトランジスタ16により増幅される第1の信号の周波数に応じて、第1のトランジスタ16から合成回路31を見たインピーダンスを変調する。
図18に示す第1の出力回路24の電気長は、図3に示す第1の出力回路24と同様に、第1の信号の周波数に応じて変化する。例えば、第1の信号の周波数が、第1の周波数f1が含まれている周波数範囲の中心周波数f0であるときは、第1の出力回路24の電気長は、90度である。ただし、第1の出力回路24の電気長は、90度の電気長と厳密に一致しているものに限るものではなく、実用上問題のない範囲で、90度の電気長からずれていてもよい。
伝送線路52の一端は、伝送線路51の他端及びキャパシタ53の一端のそれぞれと接続されており、伝送線路52の他端は、合成回路31の入力端子31a及びキャパシタ54の一端のそれぞれと接続されている。
伝送線路51の電気長と伝送線路52の電気長との総和は、例えば、第1の信号の周波数が第1の周波数f1であるときは、90度未満の電気長である。
キャパシタ53は、伝送線路51とシャントに接続されている。即ち、キャパシタ53の一端は、伝送線路51の他端及び伝送線路52の一端のそれぞれと接続されており、キャパシタ53の他端は、グランドと接続されている。
キャパシタ54は、伝送線路52とシャントに接続されている。即ち、キャパシタ54の一端は、伝送線路52の他端及び合成回路31の入力端子31aのそれぞれと接続されており、キャパシタ54の他端は、グランドと接続されている。
図19に示す第2の出力回路27は、図3に示す第2の出力回路27と同様に、第2のトランジスタ20から出力された第2の信号を伝送して、第2の信号を合成回路31に出力する。
図19に示す第2の出力回路27は、第2のトランジスタ20により増幅される第2の信号の周波数に応じて、第2のトランジスタ20から合成回路31を見たインピーダンスを変調する。
図19に示す第2の出力回路27の電気長は、図3に示す第2の出力回路27と同様に、第2の信号の周波数に応じて変化する。例えば、第2の信号の周波数が中心周波数f0であるときは、第2の出力回路27の電気長は、180度である。ただし、第1の出力回路24の電気長は、180度の電気長と厳密に一致しているものに限るものではなく、実用上問題のない範囲で、180度の電気長からずれていてもよい。
伝送線路62の一端は、伝送線路61の他端及びキャパシタ64の一端のそれぞれと接続されており、伝送線路62の他端は、伝送線路63の一端及びキャパシタ65の一端のそれぞれと接続されている。
伝送線路63の一端は、伝送線路62の他端及びキャパシタ65の一端のそれぞれと接続されており、伝送線路63の他端は、合成回路31の入力端子31bと接続されている。
伝送線路61の電気長と伝送線路62の電気長と伝送線路63の電気長との総和は、例えば、第1の信号の周波数が第1の周波数f1であるときは、180度未満の電気長である。
キャパシタ64は、伝送線路61とシャントに接続されている。即ち、キャパシタ64の一端は、伝送線路61の他端及び伝送線路62の一端のそれぞれと接続されており、キャパシタ64の他端は、グランドと接続されている。
キャパシタ65は、伝送線路62とシャントに接続されている。即ち、キャパシタ65の一端は、伝送線路62の他端及び伝送線路63の一端のそれぞれと接続されており、キャパシタ65の他端は、グランドと接続されている。
第2の出力回路27が、キャパシタ23、伝送線路61、伝送線路62、伝送線路63、キャパシタ64及びキャパシタ65を備える場合でも、図3に示す第2の出力回路27と同様に、第2の信号の周波数に応じて、第2のトランジスタ20から合成回路31を見たインピーダンスを変調することができる。
したがって、実施の形態6のドハティ増幅器1でも、実施の形態1〜4のドハティ増幅器1と同様に、バックオフ時における効率特性を広帯域化できる。
図3に示すドハティ増幅器1では、第1のトランジスタ16の入力端子16a及び第2のトランジスタ20の入力端子20aのそれぞれが、スレッシュホルド電圧と概ね同じバイアス電圧が印加されている。
第1のトランジスタ16の入力端子16aは、スレッシュホルド電圧Vthrよりも高く、かつ、第1の閾値電圧V1よりも低いバイアス電圧(以下、「第1のバイアス電圧Vb1」と称する)が印加されていてもよい。Vthr<Vb1<V1である。
また、第2のトランジスタ20の入力端子20aは、スレッシュホルド電圧Vthrよりも高く、かつ、第1の閾値電圧V1よりも低い第1のバイアス電圧Vb1が印加されていてもよい。
第1の閾値電圧V1としては、例えば、スレッシュホルド電圧Vthrの約1.1倍の電圧が考えられる。
実施の形態7のドハティ増幅器1の構成は、実施の形態1のドハティ増幅器1の構成と同様であり、実施の形態7のドハティ増幅器1を示す構成図は、図3である。
また、第2のトランジスタ20の入力端子20aが、第1のバイアス電圧Vb1を印加されている場合、スレッシュホルド電圧thrと同一のバイアス電圧を印加されている場合よりも、第2のトランジスタ20の利得が高くなる。
また、第2のトランジスタ20の入力端子20aは、スレッシュホルド電圧Vthrよりも低く、かつ、第2の閾値電圧V2よりも高い第2のバイアス電圧Vb2が印加されていてもよい。
第2の閾値電圧V2としては、例えば、スレッシュホルド電圧Vthrの約0.9倍の電圧が考えられる。
また、第2のトランジスタ20の入力端子20aが、第2のバイアス電圧Vb2を印加されている場合、スレッシュホルド電圧Vthrと同一のバイアス電圧を印加されている場合よりも、第2のトランジスタ20の効率が高くなる。
例えば、第2のドハティ動作モード又は第3のドハティ動作モードであるとき、第1のトランジスタ16の入力端子16aが、第2のバイアス電圧Vb2を印加され、第2のトランジスタ20の入力端子20aが、第1のバイアス電圧Vb1を印加される場合、ドハティ増幅器1の利得及び効率の双方を高めることができる。
実施の形態8では、第1のトランジスタ16の入力端子16a及び第2のトランジスタ20の入力端子20aのそれぞれに印加するバイアス電圧を制御する制御回路71を備えるドハティ増幅器1について説明する。
制御回路71は、可変電源72、ゲートバイアス回路73及びゲートバイアス回路74を備えている。
制御回路71は、第1のトランジスタ16の入力端子16a及び第2のトランジスタ20の入力端子20aのそれぞれに印加するバイアス電圧を制御する。
可変電源72は、ゲートバイアス回路73に出力する電圧及びゲートバイアス回路74に出力する電圧のそれぞれを可変することができる電源である。
ゲートバイアス回路73の一端は、可変電源72と接続されており、ゲートバイアス回路73の他端は、第1のトランジスタ16の入力端子16a及び第1の入力整合回路14bの他端のそれぞれと接続されている。
ゲートバイアス回路73は、可変電源72の出力電圧が高くなれば、第1のトランジスタ16の入力端子16aに印加するバイアス電圧を上げ、可変電源72の出力電圧が低くなれば、第1のトランジスタ16の入力端子16aに印加するバイアス電圧を下げる。
ゲートバイアス回路74の一端は、可変電源72と接続されており、ゲートバイアス回路74の他端は、第2のトランジスタ20の入力端子20a及び第2の入力整合回路15bの他端のそれぞれと接続されている。
ゲートバイアス回路74は、可変電源72の出力電圧が高くなれば、第2のトランジスタ20の入力端子20aに印加するバイアス電圧を上げ、可変電源72の出力電圧が低くなれば、第2のトランジスタ20の入力端子20aに印加するバイアス電圧を下げる。
制御回路71は、第1の信号及び第2の信号におけるそれぞれの周波数に応じて、第1のトランジスタ16の入力端子16a及び第2のトランジスタ20の入力端子20aのそれぞれに印加するバイアス電圧を制御する。
具体的には、制御回路71は、第1の信号の周波数及び第2の信号の周波数が、第1の周波数f1であり、ドハティ増幅器1の動作モードが第1のドハティ動作モードであれば、第1のトランジスタ16の入力端子16aに第1のバイアス電圧Vb1を印加する。また、制御回路71は、第2のトランジスタ20の入力端子20aに第2のバイアス電圧Vb2を印加する。
制御回路71は、第1の信号の周波数及び第2の信号の周波数が、第5の周波数f5であり、ドハティ増幅器1の動作モードが第3のドハティ動作モードであれば、第1のトランジスタ16の入力端子16aに第2のバイアス電圧Vb2を印加する。また、制御回路71は、第2のトランジスタ20の入力端子20aに第1のバイアス電圧Vb1を印加する。
制御回路71は、第1の信号の周波数及び第2の信号の周波数が、第3の周波数f3であり、ドハティ増幅器1の動作モードが第2のアウトフェージング動作モードであれば、第1のトランジスタ16の入力端子16a及び第2のトランジスタ20の入力端子20aのそれぞれに、第1のバイアス電圧Vb1を印加する。
しかし、これは一例に過ぎず、制御回路71が、信号源11から出力される第1の信号及び第2の信号におけるそれぞれの電力に応じて、第1のトランジスタ16の入力端子16a及び第2のトランジスタ20の入力端子20aのそれぞれに印加するバイアス電圧を制御するようにしてもよい。
制御回路71は、第2の入力信号源13から出力される第2の信号の電力が大きくなれば、第2のトランジスタ20の入力端子20aに印加するバイアス電圧を上げ、第2の入力信号源13から出力される第2の信号の電力が小さくなれば、第2のトランジスタ20の入力端子20aに印加するバイアス電圧を下げる。
実施の形態9では、第1のトランジスタ16の出力端子16b及び第2のトランジスタ20の出力端子20bのそれぞれに印加するバイアス電圧を制御する制御回路81を備えるドハティ増幅器1について説明する。
制御回路81は、可変電源82、ゲートバイアス回路73、ゲートバイアス回路74、ドレインバイアス回路83及びドレインバイアス回路84を備えている。
図21に示すドハティ増幅器1では、制御回路81が、ゲートバイアス回路73及びゲートバイアス回路74を備えている。しかし、これは一例に過ぎず、制御回路81が、ゲートバイアス回路73及びゲートバイアス回路74を備えずに、可変電源82、ドレインバイアス回路83及びドレインバイアス回路84のみを備えていてもよい。
また、制御回路81は、第1のトランジスタ16の出力端子16b及び第2のトランジスタ20の出力端子20bのそれぞれに印加するバイアス電圧を制御する。
可変電源82は、ゲートバイアス回路73に出力する電圧及びゲートバイアス回路74に出力する電圧のそれぞれを可変することができ、また、ドレインバイアス回路83に出力する電圧及びドレインバイアス回路84に出力する電圧のそれぞれを可変することができる電源である。
ドレインバイアス回路83の一端は、可変電源82と接続されており、ドレインバイアス回路83の他端は、第1のトランジスタ16の出力端子16b及び第1の伝送線路25の一端のそれぞれと接続されている。
ドレインバイアス回路83は、可変電源82の出力電圧が高くなれば、第1のトランジスタ16の出力端子16bに印加するバイアス電圧を上げ、可変電源82の出力電圧が低くなれば、第1のトランジスタ16の出力端子16bに印加するバイアス電圧を下げる。
ドレインバイアス回路84の一端は、可変電源82と接続されており、ドレインバイアス回路84の他端は、第2のトランジスタ20の出力端子20b及び第2の伝送線路28の一端のそれぞれと接続されている。
ドレインバイアス回路84は、可変電源82の出力電圧が高くなれば、第2のトランジスタ20の出力端子20bに印加するバイアス電圧を上げ、可変電源82の出力電圧が低くなれば、第2のトランジスタ20の出力端子20bに印加するバイアス電圧を下げる。
制御回路81は、図20に示す制御回路71と同様に、第1のトランジスタ16の入力端子16a及び第2のトランジスタ20の入力端子20aのそれぞれに印加するバイアス電圧を制御する。
制御回路81は、第2の入力信号源13から出力される第2の信号の電力が大きくなれば、第2のトランジスタ20の出力端子20bに印加するバイアス電圧を上げ、第2の入力信号源13から出力される第2の信号の電力が小さくなれば、第2のトランジスタ20の出力端子20bに印加するバイアス電圧を下げる。
Claims (16)
- 第1の信号を増幅し、増幅後の第1の信号を出力する第1のトランジスタと、
第2の信号を増幅し、増幅後の第2の信号を出力する第2のトランジスタと、
前記第1のトランジスタから出力された増幅後の第1の信号と前記第2のトランジスタから出力された増幅後の第2の信号とを合成し、前記増幅後の第1の信号と前記増幅後の第2の信号との合成信号を出力する合成回路と、
前記第1のトランジスタにより増幅される第1の信号と前記第2のトランジスタにより増幅される第2の信号とがインフェーズで合成される信号モードと、前記第1のトランジスタにより増幅される第1の信号と前記第2のトランジスタにより増幅される第2の信号とがアウトフェーズで合成される信号モードと、を周波数に応じて切り換える信号源とを備え、
動作モードが、切り換えられた信号モードに応じて、ドハティ動作モード又はアウトフェージング動作モードに切り換えられ、
前記第1のトランジスタにより増幅される第1の信号の振幅が、前記第2のトランジスタにより増幅される第2の信号の振幅以上であり、前記第1のトランジスタにより増幅される第1の信号の位相と、前記第2のトランジスタにより増幅される第2の信号の位相との差が一定となるように、前記信号源が前記第1の信号と前記第2の信号とを生成したときの動作モードが、第1のドハティ動作モードであり、
前記第1のトランジスタにより増幅される第1の信号の振幅と、前記第2のトランジスタにより増幅される第2の信号の振幅とが同じであり、前記第1のトランジスタにより増幅される第1の信号の位相と、前記第2のトランジスタにより増幅される第2の信号の位相とが逆相であり、前記第1のトランジスタにより増幅される第1の信号の位相と、前記第2のトランジスタにより増幅される第2の信号の位相との差が、前記合成回路から出力される合成信号の電流の増加に伴って単調に減少するように、前記信号源が前記第1の信号と前記第2の信号とを生成したときの動作モードが、第1のアウトフェージング動作モードである、ことを特徴とするドハティ増幅器。 - 前記第1のトランジスタにより増幅される第1の信号の振幅と、前記第2のトランジスタにより増幅される第2の信号の振幅とが同じであり、前記第1のトランジスタにより増幅される第1の信号の位相と、前記第2のトランジスタにより増幅される第2の信号の位相とが逆相であり、前記第1のトランジスタにより増幅される第1の信号の位相と、前記第2のトランジスタにより増幅される第2の信号の位相との差が、前記合成回路から出力される合成信号の電流の増加に伴って単調に増加するように、前記信号源が前記第1の信号と前記第2の信号とを生成したときの動作モードが、第2のアウトフェージング動作モードであることを特徴とする請求項1記載のドハティ増幅器。
- 前記第1のトランジスタにより増幅される第1の信号の振幅が、前記第2のトランジスタにより増幅される第2の信号の振幅以下であり、前記第1のトランジスタにより増幅される第1の信号の位相と、前記第2のトランジスタにより増幅される第2の信号の位相との差が一定となるように、前記信号源が前記第1の信号と前記第2の信号とを生成し、前記第1のドハティ動作モードでの周波数よりも周波数が低いときの動作モードが、第2のドハティ動作モードであることを特徴とする請求項1記載のドハティ増幅器。
- 前記第1のトランジスタにより増幅される第1の信号の振幅が、前記第2のトランジスタにより増幅される第2の信号の振幅以下であり、前記第1のトランジスタにより増幅される第1の信号の位相と、前記第2のトランジスタにより増幅される第2の信号の位相との差が一定となるように、前記信号源が前記第1の信号と前記第2の信号とを生成し、前記第1のドハティ動作モードでの周波数よりも周波数が高いときの動作モードが、第3のドハティ動作モードであることを特徴とする請求項1記載のドハティ増幅器。
- 前記第1のドハティ動作モードでは、
前記第1のトランジスタにより増幅される第1の信号の周波数及び前記第2のトランジスタにより増幅される第2の信号の周波数のそれぞれが第1の周波数であり、
前記信号源から前記第1のトランジスタの入力端子に出力される第1の信号の振幅及び前記信号源から前記第2のトランジスタの入力端子に出力される第2の信号の振幅のそれぞれは、前記合成回路から出力される合成信号の電圧の増加に伴って単調に増加し、かつ、前記第2の信号の振幅が零であるときの前記第1の信号の振幅は、零よりも大きく、
前記第1のトランジスタの出力電力は、前記第1の信号の振幅が最大であるときは飽和電力になり、前記第2のトランジスタの出力電力は、前記第2の信号の振幅が最大であるときは飽和電力になり、
前記信号源から前記第1のトランジスタの入力端子に出力される第1の信号の位相は、前記信号源から前記第2のトランジスタの入力端子に出力される第2の信号の位相よりも90度進んでいることを特徴とする請求項1から請求項4のうちのいずれか1項に記載のドハティ増幅器。 - 前記第1のアウトフェージング動作モードでは、
前記第1のトランジスタにより増幅される第1の信号の周波数及び前記第2のトランジスタにより増幅される第2の信号の周波数のそれぞれが、前記第1の周波数よりも低い第2の周波数であり、
前記信号源から前記第1のトランジスタの入力端子に出力される第1の信号の振幅及び前記信号源から前記第2のトランジスタの入力端子に出力される第2の信号の振幅のそれぞれは、前記合成回路から出力される合成信号の電流の増加に伴って単調に増加し、かつ、前記第1の信号の振幅は、前記第2の信号の振幅と同じ値であり、
前記第1のトランジスタの出力電力は、前記第1の信号の振幅が最大であるときは飽和電力になり、前記第2のトランジスタの出力電力は、前記第2の信号の振幅が最大であるときは飽和電力になり、
前記信号源から前記第1のトランジスタの入力端子に出力される第1の信号の位相は、前記合成回路から出力される合成信号の電流の増加に伴って単調に減少し、
前記信号源から前記第2のトランジスタの入力端子に出力される第2の信号の位相は、前記合成回路から出力される合成信号の電流の増加に伴って単調に増加し、
前記第1の信号の位相と前記第2の信号の位相とは、絶対値が等しく、かつ、符号が互いに異なっていることを特徴とする請求項5記載のドハティ増幅器。 - 請求項5に記載のドハティ増幅器のうち、前記第2のアウトフェージング動作モードに切り替えるドハティ増幅器であって、
前記第2のアウトフェージング動作モードでは、
前記第1のトランジスタにより増幅される第1の信号の周波数及び前記第2のトランジスタにより増幅される第2の信号の周波数のそれぞれが、前記第1の周波数よりも高い第3の周波数であり、
前記信号源から前記第1のトランジスタの入力端子に出力される第1の信号の振幅及び前記信号源から前記第2のトランジスタの入力端子に出力される第2の信号の振幅のそれぞれは、前記合成回路から出力される合成信号の電流の増加に伴って単調に増加し、かつ、前記第1の信号の振幅は、前記第2の信号の振幅と同じ値であり、
前記第1のトランジスタの出力電力は、前記第1の信号の振幅が最大であるときは飽和電力になり、前記第2のトランジスタの出力電力は、前記第2の信号の振幅が最大であるときは飽和電力になり、
前記信号源から前記第1のトランジスタの入力端子に出力される第1の信号の位相は、前記合成回路から出力される合成信号の電流の増加に伴って単調に増加し、
前記信号源から前記第2のトランジスタの入力端子に出力される第2の信号の位相は、前記合成回路から出力される合成信号の電流の増加に伴って単調に減少し、
前記第1の信号の位相と前記第2の信号の位相とは、絶対値が等しく、かつ、符号が互いに異なっている、ことを特徴とするドハティ増幅器。 - 請求項6に記載のドハティ増幅器のうち、前記第2のドハティ動作モードに切り替えるドハティ増幅器であって、
前記第2のドハティ動作モードでは、
前記第1のトランジスタにより増幅される第1の信号の周波数及び前記第2のトランジスタにより増幅される第2の信号の周波数のそれぞれが、前記第2の周波数よりも低い第4の周波数であり、
前記信号源から前記第1のトランジスタの入力端子に出力される第1の信号の振幅及び前記信号源から前記第2のトランジスタの入力端子に出力される第2の信号の振幅のそれぞれは、前記合成回路から出力される合成信号の電圧の増加に伴って単調に増加し、かつ、前記第1の信号の振幅が零であるときの前記第2の信号の振幅は、零よりも大きく、
前記第1のトランジスタの出力電力は、前記第1の信号の振幅が最大であるときは飽和電力になり、前記第2のトランジスタの出力電力は、前記第2の信号の振幅が最大であるときは飽和電力になり、
前記信号源から前記第1のトランジスタの入力端子に出力される第1の信号の位相は、前記信号源から前記第2のトランジスタの入力端子に出力される第2の信号の位相よりも45度進んでいる、ことを特徴とするドハティ増幅器。 - 請求項7に記載のドハティ増幅器のうち、前記第3のドハティ動作モードに切り替えるドハティ増幅器であって、
前記第3のドハティ動作モードでは、
前記第1のトランジスタにより増幅される第1の信号の周波数及び前記第2のトランジスタにより増幅される第2の信号の周波数のそれぞれが、前記第3の周波数よりも高い第5の周波数であり、
前記信号源から前記第1のトランジスタの入力端子に出力される第1の信号の振幅及び前記信号源から前記第2のトランジスタの入力端子に出力される第2の信号の振幅のそれぞれは、前記合成回路から出力される合成信号の電圧の増加に伴って単調に増加し、かつ、前記第1の信号の振幅が零であるときの前記第2の信号の振幅は、零よりも大きく、
前記第1のトランジスタの出力電力は、前記第1の信号の振幅が最大であるときは飽和電力になり、前記第2のトランジスタの出力電力は、前記第2の信号の振幅が最大であるときは飽和電力になり、
前記信号源から前記第1のトランジスタの入力端子に出力される第1の信号の位相は、前記信号源から前記第2のトランジスタの入力端子に出力される第2の信号の位相よりも135度進んでいる、ことを特徴とするドハティ増幅器。 - 前記第1のトランジスタから出力された増幅後の第1の信号を前記合成回路まで伝送する第1の出力回路と、
前記第1の出力回路の電気長よりも長い電気長を有しており、前記第2のトランジスタから出力された増幅後の第2の信号を前記合成回路まで伝送する第2の出力回路とを備え、
前記第1の出力回路は、前記第1のトランジスタにより増幅される第1の信号の周波数に応じて、前記第1のトランジスタから前記合成回路を見たインピーダンスを変調し、
前記第2の出力回路は、前記第2のトランジスタにより増幅される第2の信号の周波数に応じて、前記第2のトランジスタから前記合成回路を見たインピーダンスを変調し、
前記第1の出力回路は、
前記第1のトランジスタの出力端子と一端が接続されて、前記合成回路の第1の入力端子と他端が接続されており、90度未満の電気長を有する第1の伝送線路と、
前記第1の伝送線路とシャントに接続されている第1のキャパシタとを備え、
前記第2の出力回路は、
前記第2のトランジスタの出力端子と一端が接続されており、90度未満の電気長を有する第2の伝送線路と、
前記第2の伝送線路の他端と一端が接続されて、前記合成回路の第2の入力端子と他端が接続されており、90度の電気長を有する第3の伝送線路と、
前記第2の伝送線路とシャントに接続されている第2のキャパシタとを備え、
前記第1の伝送線路の特性インピーダンスは、前記第1のトランジスタの出力抵抗よりも高く、
前記第2の伝送線路の特性インピーダンスは、前記第2のトランジスタの出力抵抗よりも高く、
前記第1のキャパシタが有する容量は、前記第1のトランジスタの出力容量と同じであり、
前記第2のキャパシタが有する容量は、前記第2のトランジスタの出力容量と同じであることを特徴とする請求項1から請求項4のうちのいずれか1項に記載のドハティ増幅器。 - 前記第1のトランジスタの入力端子及び前記第2のトランジスタの入力端子のそれぞれは、スレッシュホルド電圧と同じバイアス電圧が印加されていることを特徴とする請求項1から請求項4のうちのいずれか1項に記載のドハティ増幅器。
- 前記第1のトランジスタの入力端子は、スレッシュホルド電圧よりも高く、かつ、第1の閾値電圧よりも低いバイアス電圧が印加されており、
前記第1の閾値電圧は、前記スレッシュホルド電圧よりも高い電圧であることを特徴とする請求項1から請求項4のうちのいずれか1項に記載のドハティ増幅器。 - 前記第2のトランジスタの入力端子は、スレッシュホルド電圧よりも高く、かつ、第1の閾値電圧よりも低いバイアス電圧が印加されており、
前記第1の閾値電圧は、前記スレッシュホルド電圧よりも高い電圧であることを特徴とする請求項1から請求項4のうちのいずれか1項に記載のドハティ増幅器。 - 前記第1のトランジスタの入力端子は、スレッシュホルド電圧よりも低く、かつ、第2の閾値電圧よりも高いバイアス電圧が印加されており、
前記第2の閾値電圧は、前記スレッシュホルド電圧よりも低い電圧であることを特徴とする請求項1から請求項4のうちのいずれか1項に記載のドハティ増幅器。 - 前記第2のトランジスタの入力端子は、スレッシュホルド電圧よりも低く、かつ、第2の閾値電圧よりも高いバイアス電圧が印加されており、
前記第2の閾値電圧は、前記スレッシュホルド電圧よりも低い電圧であることを特徴とする請求項1から請求項4のうちのいずれか1項に記載のドハティ増幅器。 - 通信用信号として、第1の信号及び第2の信号のそれぞれを増幅する増幅器として、請求項1から請求項4のうちのいずれか1項に記載のドハティ増幅器を備えることを特徴とする通信装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2019/017763 WO2020217422A1 (ja) | 2019-04-25 | 2019-04-25 | ドハティ増幅器及び通信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP6779391B1 true JP6779391B1 (ja) | 2020-11-04 |
JPWO2020217422A1 JPWO2020217422A1 (ja) | 2021-05-06 |
Family
ID=72940885
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019560401A Active JP6779391B1 (ja) | 2019-04-25 | 2019-04-25 | ドハティ増幅器及び通信装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20220021345A1 (ja) |
EP (1) | EP3944493B1 (ja) |
JP (1) | JP6779391B1 (ja) |
CN (1) | CN113826320B (ja) |
WO (1) | WO2020217422A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP4325720A1 (en) * | 2021-12-22 | 2024-02-21 | Suzhou Watech Electronics Co., Ltd. | Doherty amplifier and output network thereof and design method for doherty amplifier |
WO2023203738A1 (ja) * | 2022-04-22 | 2023-10-26 | 三菱電機株式会社 | ドハティ増幅器 |
WO2023238417A1 (ja) * | 2022-06-09 | 2023-12-14 | 住友電気工業株式会社 | アウトフェージング増幅器 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040145416A1 (en) * | 2002-02-01 | 2004-07-29 | Youngwoo Kwon | High linearity doherty communication amplifier with integrated output matching unit |
US20060017500A1 (en) * | 2002-01-16 | 2006-01-26 | Telefonaktiebolaget Lm Ericsson (Publ) | Composite power amplifier |
JP2006191590A (ja) * | 2004-12-31 | 2006-07-20 | Pohang Eng College | 非対称電力駆動を用いた電力増幅装置 |
WO2014094824A1 (en) * | 2012-12-18 | 2014-06-26 | Telefonaktiebolaget L M Ericsson (Publ) | Amplifier circuit and method |
US20170373645A1 (en) * | 2016-06-28 | 2017-12-28 | Infineon Technologies Ag | Doherty-Chireix Combined Amplifier |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2299759A1 (fr) * | 1974-10-22 | 1976-08-27 | Lgt Lab Gen Telecomm | Dispositif correcteur de phase differentielle et emetteur de television comportant un tel dispositif |
US7330071B1 (en) * | 2005-10-19 | 2008-02-12 | Rf Micro Devices, Inc. | High efficiency radio frequency power amplifier having an extended dynamic range |
MX2010004700A (es) * | 2007-11-19 | 2010-05-13 | Ericsson Telefon Ab L M | Un amplificador compuesto, una terminal de radio y un metodo para mejorar la eficiencia del amplificador compuesto. |
US9219444B2 (en) * | 2012-08-02 | 2015-12-22 | Imagine Communications Corp. | Broadband high efficiency amplifier system and a method of constructing high power amplitude modulated RF signal |
US9225291B2 (en) | 2013-10-29 | 2015-12-29 | Freescale Semiconductor, Inc. | Adaptive adjustment of power splitter |
US9787259B2 (en) * | 2015-11-06 | 2017-10-10 | Infineon Technologies Ag | Outphasing power amplifier signal splitter using next stage input impedance and multiple biasing |
-
2019
- 2019-04-25 JP JP2019560401A patent/JP6779391B1/ja active Active
- 2019-04-25 WO PCT/JP2019/017763 patent/WO2020217422A1/ja unknown
- 2019-04-25 EP EP19926555.4A patent/EP3944493B1/en active Active
- 2019-04-25 CN CN201980095564.9A patent/CN113826320B/zh active Active
-
2021
- 2021-09-29 US US17/488,498 patent/US20220021345A1/en active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060017500A1 (en) * | 2002-01-16 | 2006-01-26 | Telefonaktiebolaget Lm Ericsson (Publ) | Composite power amplifier |
US20040145416A1 (en) * | 2002-02-01 | 2004-07-29 | Youngwoo Kwon | High linearity doherty communication amplifier with integrated output matching unit |
JP2006191590A (ja) * | 2004-12-31 | 2006-07-20 | Pohang Eng College | 非対称電力駆動を用いた電力増幅装置 |
WO2014094824A1 (en) * | 2012-12-18 | 2014-06-26 | Telefonaktiebolaget L M Ericsson (Publ) | Amplifier circuit and method |
US20170373645A1 (en) * | 2016-06-28 | 2017-12-28 | Infineon Technologies Ag | Doherty-Chireix Combined Amplifier |
Also Published As
Publication number | Publication date |
---|---|
JPWO2020217422A1 (ja) | 2021-05-06 |
WO2020217422A1 (ja) | 2020-10-29 |
CN113826320B (zh) | 2024-05-28 |
US20220021345A1 (en) | 2022-01-20 |
EP3944493A4 (en) | 2022-03-23 |
EP3944493A1 (en) | 2022-01-26 |
CN113826320A (zh) | 2021-12-21 |
EP3944493B1 (en) | 2023-04-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10686408B2 (en) | Four-way Doherty amplifier and mobile telecommunications base station | |
EP2215716B1 (en) | A composite amplifier, a radio terminal and a method for improving the efficiency of the composite amplifier | |
EP1912328B1 (en) | Highly efficient amplifier | |
JP6779391B1 (ja) | ドハティ増幅器及び通信装置 | |
US6396341B1 (en) | Class E Doherty amplifier topology for high efficiency signal transmitters | |
US7705681B2 (en) | Apparatus for coupling at least one of a plurality of amplified input signals to an output terminal using a directional coupler | |
US20050195031A1 (en) | Switched mode power amplifier using lumped element impedance inverter for parallel combining | |
WO2017028563A1 (zh) | 对称多赫蒂Doherty功放电路装置及功率放大器 | |
JP6612910B2 (ja) | スイッチト増幅器 | |
Chaudhry et al. | A load modulated balanced amplifier with linear gain response and wide high-efficiency output power back-off region | |
US11949390B2 (en) | Load modulated balanced power amplifier integrated circuits including transformer-based hybrid splitter/combiner circuits | |
CN116155213A (zh) | 信号放大装置 | |
KR20200094535A (ko) | 도허티 전력 증폭 장치 및 이 장치의 부하 임피던스 변조 방법 | |
JP6949281B2 (ja) | アウトフェージング増幅器及び通信装置 | |
US20220021346A1 (en) | Doherty amplifier and communication device | |
Qureshi et al. | A highly efficient chireix amplifier using adaptive power combining | |
JP7292529B1 (ja) | ドハティ増幅器 | |
Johansson et al. | On the Design of a CMOS-integrated Load Modulated Balanced Amplifier | |
KR101284814B1 (ko) | 구동증폭기를 이용한 3-웨이 도허티 전력증폭기 | |
WO2012086015A1 (ja) | 増幅装置 | |
JP2000349564A (ja) | 電力増幅装置 | |
JP2004289492A (ja) | ドハーティ増幅器 | |
US20170026013A1 (en) | Multi-Stage Amplifiers with Low Loss | |
de Falco et al. | Load Modulated RF Amplifiers for Wireless Communications | |
JP3495283B2 (ja) | フィードフォワード型増幅器及びこれを用いた無線通信装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191101 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191101 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20191101 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20191218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200218 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200408 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20200408 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200707 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200903 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200915 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201013 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6779391 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |