WO2020235093A1

WO2020235093A1 - ドハティ増幅器

Info

Publication number: WO2020235093A1
Application number: PCT/JP2019/020509
Authority: WO
Inventors: 修一坂田; 拓真鳥居; 新庄　真太郎
Original assignee: 三菱電機株式会社
Priority date: 2019-05-23
Filing date: 2019-05-23
Publication date: 2020-11-26

Abstract

並列共振回路（６）、並列共振回路（７）および並列インダクタ（８）を含む負荷変調回路（９）が、キャリア増幅器用トランジスタ（４）の寄生容量およびピーク増幅器用トランジスタ（５）の寄生容量を利用した負荷変調回路として機能し、高調波制御回路として機能する。

Description

ドハティ増幅器

　本発明は、ドハティ増幅器に関する。

　電界効果トランジスタ（以下、ＦＥＴと記載する）などの増幅素子は、飽和領域付近で動作する大信号動作時に、電力効率は良好になるが、入出力特性の線形性が劣化する。
　また、増幅素子は、飽和領域よりも低い電力領域で動作する小信号動作時では、入出力特性の線形性は良好になるが、電力効率が低下するという問題がある。この問題を解決している増幅器として、ドハティ増幅器が知られている（例えば、特許文献１参照）。
　ドハティ増幅器では、キャリア増幅器の飽和領域においてキャリア増幅器とピーク増幅器の双方が動作し、飽和領域よりも低い電力領域においてキャリア増幅器のみが動作することで、入出力特性の高い線形性と、高い電力効率とを実現することができる。

特開２００８－１９９６２５号公報

　従来、ドハティ増幅器をより高効率に動作させるためにトランジスタの後段のそれぞれに高調波制御回路を設ける場合がある。
　高調波制御回路は、使用周波数である基本波の整数倍の周波数を有する高調波に対するインピーダンスを制御する回路である。高調波制御回路を設けることにより、高調波制御回路の出力側のインピーダンスによらず、各トランジスタから出力側を見たときの高調波のインピーダンスが固定される。高調波のインピーダンスがオープンであるときに、トランジスタは最も高効率に動作するので、高調波制御回路には、高調波のインピーダンスがオープンとなる回路が使用される。

　一方、高調波制御回路では、基本波のインピーダンスを最適負荷に整合させることができないため、各高調波制御回路の後段には、基本波整合回路を設ける必要がある。また、ドハティ型負荷変調回路を実現するためには、キャリア増幅器用トランジスタ側の基本波整合回路の後段に、オフセット線路と、使用周波数で９０度の電気長を有した負荷変調線路とを設け、ピーク増幅器用トランジスタ側の基本波整合回路の後段に、オフセット線路を設ける必要がある。

　このように、従来は、ドハティ増幅器を高効率で動作させるために、高調波制御回路を設ける場合、当該高調波制御回路と、基本波整合回路と、オフセット線路とを別々に設ける必要があり、回路サイズが大型化するという課題があった。

　本発明は上記課題を解決するものであり、高調波制御回路と、基本波整合回路と、オフセット線路とを別々に設ける必要なく、高調波の制御が可能なドハティ増幅器を得ることを目的とする。

　本発明に係るドハティ増幅器は、キャリア増幅器用トランジスタと、ピーク増幅器用トランジスタと、キャリア増幅器用トランジスタの出力端に接続された、インダクタとコンデンサの並列回路である第１の並列共振回路と、ピーク増幅器用トランジスタの出力端に接続された並列インダクタと、キャリア増幅器用トランジスタとピーク増幅器用トランジスタとの出力端の間に直列に接続された、インダクタとコンデンサの並列回路である第２の並列共振回路と、ピーク増幅器用トランジスタの出力端に接続された出力整合回路と、キャリア増幅器用トランジスタの入力側に接続された第１の入力整合回路と、ピーク増幅器用トランジスタの入力側に接続された第２の入力整合回路と、第２の入力整合回路の入力側に接続され、９０度の電気長を有する入力位相調整線路と、入力端子に入力された信号をキャリア増幅器用トランジスタ側と入力位相調整線路側に分配する入力分配器を備える。

　本発明によれば、キャリア増幅器用トランジスタの出力端に接続された、インダクタとコンデンサの並列回路である第１の並列共振回路、ピーク増幅器用トランジスタの出力端に接続された並列インダクタ、および、キャリア増幅器用トランジスタとピーク増幅器用トランジスタとの出力端の間に直列に接続された、インダクタとコンデンサの並列回路である第２の並列共振回路を含む回路が、キャリア増幅器用トランジスタの寄生容量およびピーク増幅器用トランジスタの寄生容量を利用して、基本波において負荷変調回路として機能し、さらに、この負荷変調回路は、等価的に高調波制御回路として動作する。これにより、本発明は、高調波制御回路と、基本波整合回路と、オフセット線路とを別々に備えていなくても、高調波の制御が可能となる。従って、ドハティ増幅器の回路サイズを小型化することが可能である。

実施の形態１に係るドハティ増幅器の構成例を示す回路図である。負荷変調線路の構成を示す回路図である。図２の負荷変調線路の等価回路を示す回路図である。図３の回路におけるインダクタを共振回路に置き換えた回路を示す回路図である。図３の回路と図４の回路において、キャリア増幅器用トランジスタの電流源から出力側を見たインピーダンスの計算結果（低周波側から高周波側まで）を示す図である。図３の回路と図４の回路において、キャリア増幅器用トランジスタの電流源から出力側を見たインピーダンスの計算結果である反射係数を、デジベル表記で示すグラフである。図３の回路と図４の回路において、キャリア増幅器用トランジスタの電流源から出力側を見たインピーダンスの計算結果（基本波から２倍波まで）を示す図である。実施の形態２に係るドハティ増幅器の構成例を示す回路図である。

実施の形態１．
　図１は、実施の形態１に係るドハティ増幅器の構成例を示す回路図である。図１に示すドハティ増幅器は、入力端子１ａ、入力分配器１、入力整合回路２ａ，２ｂ、入力位相調整線路３、キャリア増幅器用トランジスタ４およびピーク増幅器用トランジスタ５を備えており、さらに、並列共振回路６、並列共振回路７および並列インダクタ８を有する負荷変調回路９と、出力整合回路１０および出力端子１０ａを備える。

　入力分配器１は、入力端子１ａに入力された信号をキャリア増幅器用トランジスタ４側と入力位相調整線路３側とに分配する回路である。入力整合回路２ａは、キャリア増幅器用トランジスタ４の入力側に接続された第１の入力整合回路であって、キャリア増幅器用トランジスタ４の入力側におけるインピーダンス整合を行う。入力整合回路２ｂは、ピーク増幅器用トランジスタ５の入力側に接続された第２の入力整合回路であり、ピーク増幅器用トランジスタ５の入力側におけるインピーダンス整合を行う。

　入力位相調整線路３は、入力整合回路２ｂの入力側に接続され９０度の電気長を有する線路である。入力分配器１によって分配された入力信号の位相は、入力位相調整線路３によって９０度遅れる。キャリア増幅器用トランジスタ４は、入力された信号を増幅して、増幅された信号を出力端４ａから出力するトランジスタである。同様に、ピーク増幅器用トランジスタ５は、入力された信号を増幅し、増幅された信号を出力端５ａから出力するトランジスタである。

　キャリア増幅器用トランジスタ４およびピーク増幅器用トランジスタ５には、ＦＥＴを用いることができ、バイポーラトランジスタを用いることもできる。例えば、キャリア増幅器用トランジスタ４およびピーク増幅器用トランジスタ５がＦＥＴである場合、キャリア増幅器用トランジスタ４は、ゲート端子に入力された信号を増幅して、増幅後の信号を出力端４ａであるドレイン端子から出力する。ピーク増幅器用トランジスタ５は、ゲート端子に入力された信号を増幅し、増幅後の信号を出力端５ａであるドレイン端子から出力する。なお、以下の説明では、キャリア増幅器用トランジスタ４およびピーク増幅器用トランジスタ５がＦＥＴであるものとする。

　ピーク増幅器用トランジスタ５は、入力信号が小さいときにオフ状態となり、このときの入力信号は、ピーク増幅器用トランジスタ５において消失される。一方、キャリア増幅器用トランジスタ４を飽和させるレベルを超えて入力信号が大きくなると、ピーク増幅器用トランジスタ５は、オン状態となり、キャリア増幅器用トランジスタ４とともに、入力信号を増幅する。

　並列共振回路６は、第１の並列共振回路であり、図１に示すように、キャリア増幅器用トランジスタ４の出力端４ａに接続された、インダクタとコンデンサの並列回路である。並列共振回路６は、キャリア増幅器用トランジスタ４の出力側に生じた寄生容量の一部（図１において、キャリア増幅器用トランジスタ４に並列に配置されている容量Ｃ１）を取り消し、かつ高調波処理を行う。並列共振回路７は、第２の並列共振回路であり、図１に示すように、キャリア増幅器用トランジスタ４の出力端４ａとピーク増幅器用トランジスタ５の出力端５ａの間に直列に接続された、インダクタとコンデンサの並列回路である。並列共振回路７は、高調波処理を行う。並列インダクタ８は、ピーク増幅器用トランジスタ５の出力端５ａに接続されたインダクタである。並列インダクタ８は、ピーク増幅器用トランジスタ５の出力側に生じた寄生容量の一部（図１において、ピーク増幅器用トランジスタ５に並列に配置されている容量Ｃ２）を取り消す。

　並列共振回路６、並列共振回路７および並列インダクタ８を含む回路は、キャリア増幅器用トランジスタ４の寄生容量Ｃ１およびピーク増幅器用トランジスタ５の寄生容量Ｃ２を利用した負荷変調回路９として機能する。例えば、負荷変調回路９は、並列共振回路６におけるキャリア増幅器用トランジスタ４側の並列インダクタンスと、並列共振回路７におけるキャリア増幅器用トランジスタ４側の直列インダクタンスが適切に設定されることで、基本波においてドハティ型負荷変調回路の機能が得られ、高調波においてキャリア増幅器用トランジスタ４の出力端４ａから出力側を見たインピーダンスをオープンにすることができる。トランジスタは、高調波のインピーダンスがオープンであるときに高効率に動作するので、高効率なドハティ増幅器を実現することができる。

　出力整合回路１０は、ピーク増幅器用トランジスタ５の出力端５ａに接続される。出力整合回路１０は、キャリア増幅器用トランジスタ４の出力とピーク増幅器用トランジスタ５の出力との合成点におけるインピーダンスを、出力端子１０ａのインピーダンスに整合させる。

　次に、実施の形態１に係るドハティ増幅器が備える負荷変調回路９についてより詳細に説明する。図２は、負荷変調線路１００の構成を示す回路図であって、一般的なドハティ増幅器が備える負荷変調線路１００を示している。キャリア増幅器用トランジスタ４は、電流Ｉ_Ｃの電流源４ｂとして動作し、ピーク増幅器用トランジスタ５は、電流Ｉ_Ｐの電流源５ｂとして動作する。

　ドハティ動作は、入力信号が小さいときに、ピーク増幅器用トランジスタ５はオフされ、キャリア増幅器用トランジスタ４のみが入力信号を増幅し、入力信号が大きくなったときに、ピーク増幅器用トランジスタ５がオンされて、キャリア増幅器用トランジスタ４とともに、入力信号を増幅する。ドハティ動作は、負荷変調線路１００および負荷抵抗Ｒ_Ｌを導入することで実現される。負荷変調線路１００は、特性インピーダンスＺ_Ｃを有しかつ使用周波数の中心周波数で９０度の電気長を有する伝送線路であり、図２に示すように、電流源４ｂと電流源５ｂとの間に装荷される。負荷抵抗Ｒ_Ｌは、電流源５ｂに並列に接続された抵抗である。なお、使用周波数の中心周波数の信号が基本波に相当する。

　図３は、負荷変調線路１００の等価回路を示す回路図である。図２に示した負荷変調線路１００は、図３に示す容量Ｃ_{ｏｕｔ，Ｃ}のコンデンサ、容量Ｃ_{ｏｕｔ，Ｐ}のコンデンサ、インダクタンスＬ_Ｃのインダクタ、インダクタンスＬ_ＰのインダクタおよびインダクタンスＬ_Ｔのインダクタから構成された回路１００Ａで等価的に表すことができる。インダクタンスＬ_ＣおよびＬ_Ｐは、キャリア増幅器用トランジスタ４とピーク増幅器用トランジスタ５との間に並列に接続された並列インダクタのインダクタンスである。また、インダクタンスＬ_Ｔは、キャリア増幅器用トランジスタ４とピーク増幅器用トランジスタ５との間に直列に接続された直列インダクタのインダクタンスである。

　容量Ｃ_{ｏｕｔ，Ｃ}および容量Ｃ_{ｏｕｔ，Ｐ}には、キャリア増幅器用トランジスタ４の出力側に生じた寄生容量Ｃ１およびピーク増幅器用トランジスタ５の出力側に生じた寄生容量Ｃ２を用いることができる。すなわち、図１に示したドハティ増幅器は、寄生容量Ｃ１，Ｃ２を、その一部を並列共振回路６および並列インダクタ８によって取り消して用いることにより、新たな並列コンデンサを用意することなく、回路１００Ａを実現することが可能である。

　並列インダクタのインダクタンスＬ_Ｃ，Ｌ_Ｐおよび直列インダクタのインダクタンスＬ_Ｔは、下記式（１）と下記式（２）を用いて表すことができる。ただし、下記式（１）、（２）において、ｆ_０は、ドハティ増幅器の使用周波数の中心周波数であり、Ｚ_Ｃは、回路１００Ａの特性インピーダンスである。さらに、Ｃ_{ｏｕｔ，Ｃ}は、キャリア増幅器用トランジスタ４の寄生容量Ｃ１であり、Ｃ_{ｏｕｔ，Ｐ}は、ピーク増幅器用トランジスタ５の寄生容量Ｃ２である。

　図４は、回路１００Ａにおけるインダクタ（インダクタンスＬ_ＣおよびＬ_Ｔ）を、共振回路に置き換えた回路１００Ｂを示す回路図である。ここで、並列インダクタのインダクタンスＬ_Ｃおよび直列インダクタのインダクタンスＬ_Ｔを、下記式（３）から（６）までを用いて、並列共振回路６および並列共振回路７に相当する共振回路にそれぞれ置き換えることで、図４に示す回路１００Ｂが得られる。回路１００Ｂは、図１に示した負荷変調回路９に相当する回路であり、基本波（中心周波数ｆ_０の信号）においてドハティ型負荷変調回路としての機能を保ちつつ、高調波（周波数ｆ_１の信号）においては、キャリア増幅器用トランジスタ４のドレイン端から出力側を見たインピーダンスがオープンになっている。なお、ｆ_１は高調波の周波数である。また、図４では、並列共振回路６および並列インダクタ８とグラウンドの間に接続される容量は、高周波領域では短絡とみなせることから記載を省略している。

　図５は、回路１００Ａと回路１００Ｂとにおいて、電流源４ｂから出力側を見たインピーダンスの計算結果（低周波側０．７５ｆ_０から高周波側１．２５ｆ_０まで）を示す図である。図５に示すスミスチャートにおいて、規格化インピーダンスは等価的９０度線路の特性インピーダンスＺ_Ｃに設定されている。符号Ａを付したインピーダンスの変化は、回路１００Ａの計算結果であり、符号Ｂを付したインピーダンスの変化は、回路１００Ｂを有したドハティ増幅器の計算結果である。マーカｍ１は、中心周波数ｆ_０におけるインピーダンスを示している。

　図６は、回路１００Ａと回路１００Ｂにおいて、電流源４ｂから出力側を見たインピーダンスの計算結果である反射係数を、デシベル表記で示すグラフである。符号Ｃを付した反射係数の変化は、回路１００Ａの計算結果であり、符号Ｄを付した反射係数の変化は、回路１００Ｂの計算結果である。図５および図６から明らかなように、回路１００Ａおよび回路１００Ｂは、ともに中心周波数ｆ_０において、インピーダンスがＺ_Ｃに整合している。

　図７は、回路１００Ａと回路１００Ｂとにおいて、キャリア増幅器用トランジスタ４の電流源４ｂから出力側を見たインピーダンスの計算結果（基本波ｆ_０から２倍波２ｆ_０まで）を示す図である。回路１００Ｂは、前述したように、負荷変調回路９に相当する回路である。図７に示すスミスチャートにおいて、図５と同様に、規格化インピーダンスは、等価的９０度線路の特性インピーダンスＺ_Ｃに設定されている。符号Ａ１を付したインピーダンスの変化は、回路１００Ａの計算結果であり、符号Ｂ１を付したインピーダンスの変化は、回路１００Ｂを有したドハティ増幅器の計算結果である。マーカｍ２は、２倍波（２ｆ_０）における回路１００Ａのインピーダンスを示しており、マーカｍ３は、２倍波（２ｆ_０）における回路１００Ｂのインピーダンスを示している。図７から明らかなように、回路１００Ａは、２倍波でインピーダンスがオープンになっていないが、負荷変調回路９に相当する回路１００Ｂは、２倍波でインピーダンスがオープンになっている。

　以上のように、実施の形態１に係るドハティ増幅器において、並列共振回路６、並列共振回路７および並列インダクタ８を含む負荷変調回路９が、キャリア増幅器用トランジスタ４の寄生容量Ｃ１とピーク増幅器用トランジスタ５の寄生容量Ｃ２を利用した負荷変調回路として機能し、さらに、負荷変調回路９は、等価的に高調波制御回路として動作する。これにより、実施の形態１に係るドハティ増幅器は、高調波制御回路、基本波整合回路およびオフセット線路を備えていなくても、高調波の制御が可能であり、回路サイズが小型化することが可能である。

実施の形態２．
　図８は、実施の形態２に係るドハティ増幅器の構成例を示す回路図である。図８に示すドハティ増幅器は、入力端子１ａ、入力分配器１、入力整合回路２ａ，２ｂ、入力位相調整線路３、キャリア増幅器用トランジスタ４およびピーク増幅器用トランジスタ５を備えており、さらに、並列共振回路６、並列共振回路７および並列共振回路１２を有する負荷変調回路９Ａと、出力整合回路１０および出力端子１０ａを備える。図８において、図１と同一の構成要素には同一の符号を付して説明を省略する。

　負荷変調回路９Ａは、図１に示した並列インダクタ８が、インダクタとコンデンサの並列回路である並列共振回路１２に置き換えられている。並列共振回路１２は、ピーク増幅器用トランジスタ５の出力側に生じた寄生容量の一部を取り消し、かつ高調波処理を行う回路である。並列共振回路１２のインダクタのインダクタンスＬ_ＰＲとコンデンサの容量Ｃ_ＰＲの回路定数を、下記式（７）と下記式（８）とを用いて設定することで、負荷変調回路９Ａを、負荷変調回路９と同様に機能させることができる。なお、ｆ_１は、高調波の周波数である。

　以上のように、実施の形態２に係るドハティ増幅器において、並列共振回路６、並列共振回路７および並列共振回路１２を含んだ負荷変調回路９Ａが、キャリア増幅器用トランジスタ４の寄生容量Ｃ１とピーク増幅器用トランジスタ５の寄生容量Ｃ２を利用した負荷変調回路として機能し、さらに、負荷変調回路９Ａは、等価的に高調波制御回路として動作する。これにより、実施の形態２に係るドハティ増幅器は、高調波制御回路と、基本波整合回路と、オフセット線路とを別々に備えていなくても、高調波の制御が可能となる。従って、ドハティ増幅器の回路サイズを小型化することが可能である。

　なお、本発明は上記実施の形態に限定されるものではなく、本発明の範囲内において、実施の形態のそれぞれの自由な組み合わせまたは実施の形態のそれぞれの任意の構成要素の変形もしくは実施の形態のそれぞれにおいて任意の構成要素の省略が可能である。

　本発明に係るドハティ増幅器は、高調波制御回路と、基本波整合回路と、オフセット線路とを別々に備えていなくても高調波の制御が可能となるので、例えば、移動通信システムに利用可能である。

　１　入力分配器、１ａ　入力端子、２ａ　入力整合回路、２ｂ　入力整合回路、３　入力位相調整線路、４　キャリア増幅器用トランジスタ、４ａ，５ａ　出力端、４ｂ，５ｂ　電流源、５　ピーク増幅器用トランジスタ、６，７，１２　並列共振回路、８　並列インダクタ、９，９Ａ　負荷変調回路、１０　出力整合回路、１０ａ　出力端子、１００　負荷変調線路、１００Ａ，１００Ｂ　回路。

Claims

　キャリア増幅器用トランジスタと、
　ピーク増幅器用トランジスタと、
　前記キャリア増幅器用トランジスタの出力端に接続された、インダクタとコンデンサの並列回路である第１の並列共振回路と、
　前記ピーク増幅器用トランジスタの出力端に接続された並列インダクタと、
　前記キャリア増幅器用トランジスタと前記ピーク増幅器用トランジスタとの出力端の間に直列に接続された、インダクタとコンデンサの並列回路である第２の並列共振回路と、
　前記ピーク増幅器用トランジスタの出力端に接続された出力整合回路と、
　前記キャリア増幅器用トランジスタの入力側に接続された第１の入力整合回路と、
　前記ピーク増幅器用トランジスタの入力側に接続された第２の入力整合回路と、
　前記第２の入力整合回路の入力側に接続され、９０度の電気長を有する入力位相調整線路と、
　入力端子に入力された信号を前記キャリア増幅器用トランジスタ側と前記入力位相調整線路側とに分配する入力分配器と、
　を備えたことを特徴とするドハティ増幅器。
　前記並列インダクタは、前記ピーク増幅器用トランジスタの出力端に接続された、インダクタとコンデンサの並列回路であること
　を特徴とする請求項１記載のドハティ増幅器。