WO2017145258A1 - 負荷変調増幅器 - Google Patents

負荷変調増幅器 Download PDF

Info

Publication number
WO2017145258A1
WO2017145258A1 PCT/JP2016/055214 JP2016055214W WO2017145258A1 WO 2017145258 A1 WO2017145258 A1 WO 2017145258A1 JP 2016055214 W JP2016055214 W JP 2016055214W WO 2017145258 A1 WO2017145258 A1 WO 2017145258A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit
amplifier
output
phase delay
frequency
Prior art date
Application number
PCT/JP2016/055214
Other languages
English (en)
French (fr)
Inventor
新庄　真太郎
優治 小松崎
圭吾 中谷
山中　宏治
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to CN202111202844.0A priority Critical patent/CN113949347A/zh
Priority to EP16891417.4A priority patent/EP3422567A4/en
Priority to JP2016538131A priority patent/JP6026062B1/ja
Priority to US16/068,377 priority patent/US10523158B2/en
Priority to CN201680082159.XA priority patent/CN108702134B/zh
Priority to DE112016006472.1T priority patent/DE112016006472T5/de
Priority to PCT/JP2016/055214 priority patent/WO2017145258A1/ja
Publication of WO2017145258A1 publication Critical patent/WO2017145258A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0288—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers using a main and one or several auxiliary peaking amplifiers whereby the load is connected to the main amplifier using an impedance inverter, e.g. Doherty amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/04—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in discharge-tube amplifiers
    • H03F1/06—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in discharge-tube amplifiers to raise the efficiency of amplifying modulated radio frequency waves; to raise the efficiency of amplifiers acting also as modulators
    • H03F1/07—Doherty-type amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/391—Indexing scheme relating to amplifiers the output circuit of an amplifying stage comprising an LC-network
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/399—A parallel resonance being added in shunt in the output circuit, e.g. base, gate, of an amplifier stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Definitions

  • the present invention relates to a load modulation amplifier used for terrestrial microwave communication, mobile communication, and the like.
  • the Doherty amplifier roughly distributes the input high frequency input signal into two signals.
  • One of the distributed signals is input to the carrier amplifier, and the other is input to the peak amplifier with a phase delay of 90 degrees, that is, 1 / 4 ⁇ .
  • Both the carrier amplifier and the peak amplifier have matching circuits for impedance matching on the input side and the output side, respectively.
  • the carrier amplifier operates, for example, with a class A or class AB bias and always amplifies the input signal.
  • the peak amplifier operates with a class C bias and amplifies an input signal having a predetermined power or more.
  • the signals that have passed through the two amplifiers are combined in the combining circuit section after passing through the impedance conversion sections.
  • the combining circuit unit further includes a quarter wavelength phase delay line that gives a 90-degree phase delay to the output on the carrier amplifier side before combining.
  • the synthesized signal is output via an impedance converter.
  • the Doherty amplifier In the Doherty amplifier, there are ideally two output powers at which the drain efficiency is maximized, so that the output power range in which the drain efficiency is high can be widened. Therefore, it can be said that the Doherty amplifier is one of the effective methods for realizing high efficiency characteristics in a system in which a signal having a large difference between peak power and average power is used. The Doherty amplifier will be described in detail later.
  • the present invention has been made in order to solve the above-described problems, and is more compact in a load modulation amplifier such as a Doherty amplifier used in a system for processing a signal having a large difference between peak power and average power.
  • the object is to realize high efficiency characteristics over a wide band.
  • the present invention relates to a high-frequency circuit board, a distributor that is formed on the high-frequency circuit board, and distributes the input signal to the first and second input signals, and the distributed second input signal.
  • An input distribution circuit unit having a phase delay circuit configured on a signal line, a carrier amplifier having a first high-frequency transistor and amplifying the first input signal from the input distribution circuit unit;
  • An output synthesizing circuit unit comprising: a synthesizer that synthesizes the output of the phase delay circuit and the output of the peak amplifier; and an impedance conversion circuit that converts the output impedance of the synthesizer; Wherein the carrier amplifier and the peak amplifier, directly without converting the output impedance, which is connected to the output combiner unit, in a load modulation amplifier or the like.
  • FIG. 1 is a schematic circuit configuration diagram of a load modulation amplifier according to a first embodiment of the present invention.
  • FIG. 2 is a diagram for explaining an example of a circuit configuration between each amplifier and an output synthesis circuit unit in FIG. 1. It is a figure for demonstrating the effect of the load modulation amplifier by Embodiment 1 of this invention.
  • It is a schematic circuit block diagram of the load modulation amplifier by Embodiment 2 of this invention.
  • FIG. 5 is a diagram for explaining an example of a circuit configuration between each amplifier of FIG. 4 and an output synthesis circuit unit.
  • FIG. 5 is a diagram for explaining another example of a circuit configuration between each amplifier and the output synthesis circuit unit in FIG. 4. It is a schematic circuit block diagram of the load modulation amplifier by Embodiment 3 of this invention.
  • FIG. 10 is a schematic circuit configuration diagram of an example of a Doherty amplifier which is a general load modulation amplifier as disclosed in, for example, the above-mentioned Patent Document 1.
  • the Doherty amplifier 1000 includes a carrier amplifier 101, a peak amplifier 102, an input distribution circuit unit 103, and an output synthesis circuit unit 104 formed on a high frequency circuit board CB.
  • the input distribution circuit unit 103 distributes the high-frequency input signal input to the high-frequency input terminal 105 into two signals by the distributor 103a so that the power is equalized, for example.
  • One of the distributed signals is input to the carrier amplifier 101, and the other is input to the peak amplifier 102 via a quarter wavelength phase delay line 103b that gives a phase delay of 90 degrees.
  • the carrier amplifier 101 includes a carrier amplifying element 101b, and an input matching circuit 101a and an output matching circuit 101c on its input side and output side, respectively.
  • the peak amplifier 102 includes a peak amplifying element 102b and an input matching circuit 102a and an output matching circuit 102c on its input side and output side, respectively.
  • the carrier amplifying element 101b operates, for example, with a class A or class AB bias and always amplifies the input signal.
  • the peak amplifying element 102b operates with a class C bias and amplifies an input signal having a predetermined power or more.
  • the two signals that have passed through each amplifier are synthesized by the output synthesis circuit unit 104.
  • the output synthesis circuit unit 104 includes an offset line 104a and a quarter-wavelength phase delay line 104b that gives a phase delay of 90 degrees on the carrier amplifier side. Further, an offset line 104d is provided on the peak amplifier side. Further, a synthesizer 104c and an impedance conversion circuit 104e are provided. The impedance conversion circuit 104e outputs the output of the load modulation amplifier from the high frequency output terminal 106.
  • the output matching circuit 101c connected to the carrier amplifying element 101b matches the output impedance of the high-frequency transistor constituting the carrier amplifying element 101b with the characteristic impedance (for example, 50 ⁇ ) of the 1 ⁇ 4 wavelength phase delay line 104b. That is, when the output impedance of the high-frequency transistor is 5 ⁇ , it is matched with the characteristic impedance 50 ⁇ of the quarter wavelength phase delay line 104b.
  • the 1/4 wavelength phase delay line 104 b gives a phase delay of 90 degrees on the output side of the carrier amplifier 101.
  • the electrical length of the offset line 104a is set so that the impedance of the peak amplifier 102 as viewed from the synthesis point during the back-off operation is high, ideally in an open state.
  • the electrical length of the offset line 104a is the same as the electrical length of the offset line 104d.
  • the signal synthesized by the synthesizer 104 c is converted in output impedance by the impedance conversion circuit 104 e and output from the high frequency output terminal 106.
  • Each circuit of the Doherty amplifier 1000 shown in FIG. 10 is connected by a high-frequency signal line SL.
  • FIG. 11 is a diagram showing the drain efficiency with respect to the output voltage of the above-described general Doherty amplifier.
  • the drain efficiency is maximized.
  • the load is doubled compared to when both the carrier amplifier 101 and the peak amplifier 102 are operating.
  • the drain efficiency is maximized at an output of 6 dB backoff.
  • the Doherty amplifier since the Doherty amplifier has ideally two output powers at which the drain efficiency is maximized, the output power range with high drain efficiency can be widened. Therefore, it can be said that the Doherty amplifier is one of the effective methods for realizing high efficiency characteristics in a system in which a signal having a large difference between the peak power and the average power is used.
  • the reactance component of the quarter wavelength phase delay line is large, so the impedance depends on the frequency. Therefore, there is a problem that the desired high-frequency characteristics cannot be obtained.
  • the load modulation depending on the output power at the intrinsic node of the high frequency transistor is caused by the parasitic capacitance component of the high frequency transistor such as an FET constituting the carrier amplifier and the peak amplifier. This is not performed correctly, and there is a problem that high-efficiency characteristics cannot be obtained in a wide band.
  • the output side matching circuit is connected to the output side of the peak amplifier, it is difficult to sufficiently increase the impedance of the peak amplifier as seen from the synthesis point during the back-off operation, and the efficiency during the back-off operation is degraded. There is a possibility that. Furthermore, since the 1/4 wavelength phase delay line is long, there is a problem that the amplifier size becomes large.
  • FIG. 1 is a schematic circuit configuration diagram of a Doherty amplifier which is a load modulation amplifier according to Embodiment 1 of the present invention.
  • the Doherty amplifier 2000 includes a carrier amplifier 1, a peak amplifier 2, an input distribution circuit unit 3, and an output synthesis circuit unit 4 formed on a high-frequency circuit board CB.
  • Each circuit and its constituent elements of the Doherty amplifier 2000 are connected by a high-frequency signal line SL made of, for example, a microstrip line formed on the high-frequency circuit board CB, and a part thereof is constituted by the high-frequency signal line SL.
  • the input distribution circuit unit 3 distributes the high-frequency input signal input to the high-frequency input terminal 5 into two signals composed of the first and second input signals by the distributor 3a so that the power becomes uniform, for example.
  • One of the distributed signals, here the first input signal is input to the carrier amplifier 1, while the second input signal, here, is input to the peak amplifier 2 via the phase delay circuit 3b.
  • the phase delay circuit 3b can also be configured by a phase delay line formed by, for example, a high frequency signal line SL.
  • the carrier amplifier 1 includes a first high-frequency transistor 1a made of, for example, a field effect transistor (FET) and an input matching circuit 1b, and does not have an impedance conversion circuit such as a matching circuit on the output side.
  • the peak amplifier 2 includes a second high-frequency transistor 2a made of, for example, an FET and an input matching circuit 2b, and similarly does not have an impedance conversion circuit such as a matching circuit on the output side.
  • the carrier amplifier 1 operates with a class A or class AB bias, for example, and always amplifies the input signal.
  • the peak amplifier 2 operates with a class C bias and amplifies an input signal having a predetermined power or more.
  • the output synthesis circuit unit 4 includes a 90-degree phase delay circuit 4a directly connected to the carrier amplifier 1, a synthesizer 4b that synthesizes the output signal of the 90-degree phase delay circuit 4a and the output signal of the peak amplifier 2, and an impedance for converting the output impedance. It consists of a conversion circuit 4c.
  • the signals of the carrier amplifier 1 and the peak amplifier 2 are synthesized by the 90-degree phase delay circuit 4a at the synthesis point, that is, the synthesizer 4b, in a state where the phases coincide with each other during the saturation operation.
  • the synthesized signal is output from the high frequency output terminal 6 via the impedance conversion circuit 4c.
  • the 90-degree phase delay circuit 4a is composed of, for example, a phase delay line including a signal line SL.
  • the phase delay line is equivalently represented by a parallel capacitance component and a series inductor component as shown by a 90-degree phase delay circuit 4a in FIG.
  • the load modulation depending on the output power is not correctly performed at the intrinsic node of the high-frequency transistor due to the parasitic capacitance component of the high-frequency transistor such as an FET constituting the high-frequency amplifier. There is. Therefore, as shown in FIG. 2, by using the parasitic capacitance component of each high-frequency transistor constituting the carrier amplifier 1 and the peak amplifier 2 as a parallel capacitance component of the phase delay line constituting the 90-degree phase delay circuit 4a, the Doherty amplifier The load modulation can be realized normally, and highly efficient characteristics can be realized.
  • FIG. 3 is a diagram illustrating frequency characteristics of drain efficiency with respect to the output power back-off amount of the Doherty amplifier.
  • the frequency is Basic frequency indicated by X1 Basic frequency indicated by X2 ⁇ 1.3
  • a (Condition 1) is an ideal case where there is no parasitic capacitance of a high-frequency transistor.
  • the case where the parasitic capacitance is absorbed in the phase delay line, that is, the case where the parasitic capacitance is used in the phase delay line is B (condition 2: Embodiment 1 of the present invention), C and D when the output matching circuit is connected due to parasitic capacitance (Conditions 3 and 4: Conventional configuration)
  • a (condition 1) is indicated by a one-dot chain line
  • B (condition 2) is indicated by a solid line
  • C (condition 3) is indicated by a broken line
  • D (condition 4) is indicated by a dotted line.
  • Conditions 3 and 4 assumed different output matching circuit losses.
  • the fundamental frequency (X1) the ideal case (A) and the configuration (B) shown in the first embodiment of the present invention achieve the same high efficiency characteristics, but the conventional configuration (C , D), it can be seen that the efficiency characteristic deteriorates according to the loss of the output matching circuit.
  • the configuration (B) shown in the first embodiment of the present invention is adopted, so that the frequency is 10 compared with the conventional configuration (C, D). It can be seen that the efficiency can be improved by about a point.
  • the parasitic capacitance components of the first high-frequency transistor 1a of the carrier amplifier 1 and the second high-frequency transistor 2a of the peak amplifier 2 are converted into the output combining circuit unit 4.
  • the 90 degree phase delay circuit 4a By absorbing the 90 degree phase delay circuit 4a, the load modulation of the Doherty amplifier can be normally realized and a highly efficient characteristic can be realized. That is, the 90 degree phase delay circuit 4a has a circuit constant in which the parasitic capacitance components of the first and second high-frequency transistors 1a and 2a are incorporated.
  • the carrier amplifier 1 and the peak amplifier 2 are connected to the output synthesis circuit unit 4 without providing an impedance conversion circuit such as a matching circuit, the amplifier size can be reduced.
  • loss due to the matching circuit does not occur, it is possible to achieve high efficiency, and it is possible to increase the impedance of the peak amplifier 2 viewed from the synthesis point at the time of back-off operation, thereby improving efficiency at the time of back-off operation. Can also be realized.
  • FIG. 4 is a schematic circuit diagram of a Doherty amplifier which is a load modulation amplifier according to Embodiment 2 of the present invention.
  • the Doherty amplifier 2000 includes a carrier amplifier 1, a peak amplifier 2, an input distribution circuit unit 3, and an output synthesis circuit unit 4 formed on a high-frequency circuit board CB.
  • the carrier amplifier 1 includes a first high-frequency transistor 1a, a first resonance circuit 1c that resonates with the parasitic capacitance of the first high-frequency transistor 1a, and an input matching circuit 1b, and an impedance conversion circuit such as a matching circuit on the output side. Does not have.
  • the peak amplifier 2 includes a second high-frequency transistor 2a, a second resonance circuit 2c that resonates with the parasitic capacitance of the second high-frequency transistor 2a, and an input matching circuit 2b.
  • the impedance conversion circuit is not provided.
  • the carrier amplifier 1 operates with a class A or class AB bias, for example, and always amplifies the input signal.
  • the peak amplifier 2 operates with a class C bias and amplifies an input signal having a predetermined power or more.
  • FIG. 5 shows the first high-frequency transistor 1a and the resonance circuit 1c of the carrier amplifier 1 of FIG. 4, the second high-frequency transistor 2a and the resonance circuit 2c of the peak amplifier 2, and the 90-degree phase delay circuit 4a of the output synthesis circuit unit 4. It is a figure for demonstrating an example of a circuit structure. As described above, in the Doherty amplifier, the load modulation depending on the output power is not correctly performed at the intrinsic node of the high-frequency transistor due to the parasitic capacitance component of the high-frequency transistor such as an FET constituting the high-frequency amplifier. There is. Therefore, as shown in FIG.
  • load modulation of the Doherty amplifier is normally realized by canceling the parasitic capacitance components of the high-frequency transistors constituting the carrier amplifier 1 and the peak amplifier 2 by the resonance circuits 1 c and 2 c, thereby achieving high efficiency.
  • load modulation of the Doherty amplifier is normally realized by canceling the parasitic capacitance components of the high-frequency transistors constituting the carrier amplifier 1 and the peak amplifier 2 by the resonance circuits 1 c and 2 c, thereby achieving high efficiency.
  • the frequency characteristics of the drain efficiency with respect to the output power back-off amount of the Doherty amplifier are almost the same as those in FIG.
  • the resonance circuits 1c and 2c to be connected may be different. Further, as shown in FIG. 6, a part of the parasitic capacitance component of each high-frequency transistor is canceled out by the resonance circuits 1c and 2c, and the remaining parasitic capacitance component is 90 degrees constituted by the phase delay line as in the first embodiment. The same high efficiency characteristic can also be realized by absorbing the phase delay circuit 4a. 5 and 6, the resonance circuit 1c and the resonance circuit 2c are shown as an example of an inductance element connected in parallel to the signal line SL. However, the configuration of the resonance circuit is limited to this. is not.
  • the parasitic capacitance components of the first high-frequency transistor 1a of the carrier amplifier 1 that is a high-frequency transistor and the second high-frequency transistor 2a of the peak amplifier 2 are resonant.
  • load modulation of the Doherty amplifier can be normally realized and high-efficiency characteristics can be realized. Can do.
  • the resonance circuits 1c and 2c have circuit constants that cancel all or part of the parasitic capacitance components of the high-frequency transistors 1a and 2a, and the 90-degree phase delay circuit 4a has circuit constants that incorporate the remaining capacitance components that are partially canceled.
  • the carrier amplifier 1 and the peak amplifier 2 are connected to the output synthesis circuit unit 4 without providing an impedance conversion circuit such as a matching circuit, the amplifier size can be reduced. it can.
  • loss due to the matching circuit does not occur, it is possible to achieve high efficiency, and it is possible to increase the impedance of the peak amplifier 2 viewed from the synthesis point at the time of back-off operation, thereby improving efficiency at the time of back-off operation. Can also be realized.
  • FIG. 7 is a schematic circuit diagram of a Doherty amplifier which is a load modulation amplifier according to Embodiment 3 of the present invention.
  • the carrier amplifier 1, the peak amplifier 2, the input distribution circuit unit 3, and the output synthesis circuit unit 4 are formed as a monolithic integrated circuit using a semiconductor substrate such as potassium arsenic (GaAs).
  • GaAs potassium arsenic
  • the semiconductor substrate of the monolithic integrated circuit is shown as a semiconductor substrate SCB.
  • the carrier amplifier 1 includes a first high-frequency transistor 1a and an input matching circuit 1b, and does not have an impedance conversion circuit such as a matching circuit on the output side.
  • the drain bias line of the first high-frequency transistor 1a made of FET is configured by the line SL1 or the inductance element 1dd provided on the semiconductor substrate SCB, and also serves as a resonance circuit that cancels the parasitic capacitance component of the first high-frequency transistor 1a. In addition to increasing the efficiency of the Doherty amplifier, the size can be reduced.
  • the peak amplifier 2 includes a second high-frequency transistor 2a and an input matching circuit 2b, and similarly does not have an impedance conversion circuit such as a matching circuit on the output side.
  • the drain bias line of the second high-frequency transistor 2a made of FET is constituted by a line SL2 or an inductance element 2dd provided on the semiconductor substrate SCB, and also serves as a resonance circuit that cancels the parasitic capacitance component of the second high-frequency transistor 2a. The same effect as that of the carrier amplifier 1 is realized.
  • the outputs of the carrier amplifier 1 and the peak amplifier 2 are directly connected to the output synthesis circuit unit 4 without being connected to an impedance conversion circuit such as a matching circuit. That is, the output of the carrier amplifier 1 passes through an LPF (low-pass filter) type circuit element that is a 90-degree phase delay circuit 4a, and then in-phase combined with the output of the peak amplifier 2 in a combiner 4b composed of lines. Will be.
  • LPF low-pass filter
  • FIG. 7 it is assumed that the output of the carrier amplifier 1 is input to the circuit of the LPF type circuit element or the circuit element group of the LPF type, but the HPF (High Pass Filter) type circuit shown in FIG. Even if it is a case where it is a case where it inputs into the circuit of a circuit element group which is an element or HPF type, there is no problem.
  • the output impedance of the carrier amplifier 1 depends on the size of the high-frequency transistor 1a, but is approximately 20 ⁇ when a peak output power of several hundred milliwatts is required. Therefore, the characteristic impedance of the 90-degree phase delay circuit 4a in FIG. 7 is set to about 20 ⁇ .
  • the line width exceeds 200 ⁇ m, and the chip layout of the amplifier is difficult.
  • the 90-degree phase delay circuit 4a may be configured by a line on a GaAs semiconductor substrate SCB or may be configured by a circuit element.
  • the circuit element or the circuit element group may be LPF type or HPF type.
  • the output of the synthesizer 4b is connected to the impedance conversion circuit 4c.
  • the impedance conversion circuit 4c uses LPF type circuit elements or circuit element groups.
  • the impedance conversion circuit 4c can be realized by a line SL provided on a GaAs semiconductor substrate SCB, and further uses an HPF type circuit element or circuit element group shown in FIG. You can also.
  • the 90-degree phase delay circuit 4a and the impedance conversion circuit 4c are configured using LPF type circuit elements or circuit element groups, thereby suppressing the harmonic level at the output of the Doherty amplifier.
  • the LPF connected to the output side of the amplifier can be eliminated or the filter order can be reduced, contributing to the miniaturization and cost reduction of the entire transmitter.
  • the phase delay circuit 3b of the input distribution circuit unit 3 may also be composed of a line on a GaAs semiconductor substrate SCB as shown in FIG. It may also be composed of circuit elements.
  • the circuit element or circuit element group may be the LPF type or the HPF type shown in FIG.
  • the present invention can be applied to load modulation amplifiers of communication devices in various fields.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Amplifiers (AREA)
  • Microwave Amplifiers (AREA)

Abstract

高周波回路基板と、それぞれ前記高周波回路基板上に形成された、１つの入力信号を第１および第２の入力信号に分配する分配器と、分配された前記第２の入力信号の信号線路上に構成された位相遅延回路とを有する入力分配回路部と、第１の高周波トランジスタで前記第１の入力信号を増幅するキャリア増幅器と、第２の高周波トランジスタで前記第２の入力信号を増幅するピーク増幅器と、前記キャリア増幅器の出力の信号線路上に構成された９０度位相遅延回路と、前記９０度位相遅延回路の出力と前記ピーク増幅器の出力とを合成する合成器と、前記合成器の出力インピーダンスを変換するインピーダンス変換回路とを有する出力合成回路部と、を備え、前記キャリア増幅器および前記ピーク増幅器が、出力インピーダンスを変換することなく直接、前記出力合成回路部と接続された、負荷変調増幅器。

Description

負荷変調増幅器
　この発明は、地上マイクロ波通信、移動体通信等に使用される負荷変調増幅器に関するものである。
　近年の地上マイクロ波通信や移動体通信では、ピーク電力と平均電力の差が大きな信号が用いられることが多い。その場合、信号を増幅する増幅器の飽和出力電力と信号のピーク電力との差が増加するため、信号歪みが増加し増幅器の動作効率が低下する。そこで増幅器を高効率に動作させるために、例えば下記特許文献１に開示されているようなドハティ増幅器に代表される負荷変調増幅器が用いられることがある。
　ドハティ増幅器は概略、入力した高周波入力信号を２つの信号に分配する。分配された信号の一方はキャリア増幅器に入力され、他方は９０度すなわち１／４λの位相遅延が与えられてピーク増幅器に入力される。キャリア増幅器とピーク増幅器は共に、入力側と出力側にインピーダンス整合のための整合回路をそれぞれ有する。キャリア増幅器は例えばＡ級またはＡＢ級バイアスで動作し入力信号を常に増幅する。一方、ピーク増幅器はＣ級バイアスで動作し所定の電力以上の入力信号を増幅する。２つの増幅器を通過した信号は合成回路部においてそれぞれインピーダンスの変換部を介した後に合成される。合成回路部はさらに、合成前にキャリア増幅器側の出力に９０度の位相遅延を与える１／４波長位相遅延線路を有する。そして合成された信号は、インピーダンスの変換部を介して出力される。
　ドハティ増幅器ではドレイン効率が最大となる出力電力が理想的には２ヶ所あるため、ドレイン効率が高い出力電力範囲を広くすることができる。そのためピーク電力と平均電力の差が大きな信号が用いられるシステムにおいて、ドハティ増幅器は高効率特性を実現する有効な手法の一つであるといえる。
　なお、ドハティ増幅器に関しては後で詳しく述べる。
特開２０１０－５０６１１号公報
　しかしながら、従来のドハティ増幅器すなわち負荷変調増幅器においては、
　高周波入力信号の周波数が変化した場合、１／４波長位相遅延線路のインピーダンスの周波数依存性、キャリア増幅器およびピーク増幅器を構成する高周波トランジスタンの寄生容量成分による特性の変動、により広帯域に亘って所望の高周波特性が得られない、
　増幅器の出力整合回路やピーク増幅器のオフ時のインピーダンスを高めるための補正線路のため、増幅器のサイズが大きくなってしまう、
等の課題があった。
　この発明は上記のような課題を解決するためになされたもので、ピーク電力と平均電力の差が大きな信号を処理するシステムで活用されるドハティ増幅器のような負荷変調増幅器において、より小型で且つ広帯域に亘って高効率特性を実現することを目的とする。
　この発明は、高周波回路基板と、それぞれ前記高周波回路基板上に形成された、１つの入力信号を第１および第２の入力信号に分配する分配器と、分配された前記第２の入力信号の信号線路上に構成された位相遅延回路と、を有する入力分配回路部と、第１の高周波トランジスタを有し、前記入力分配回路部からの前記第１の入力信号を増幅するキャリア増幅器と、第２の高周波トランジスタを有し、前記入力分配回路部からの前記第２の入力信号を増幅するピーク増幅器と、前記キャリア増幅器の出力の信号線路上に構成された９０度位相遅延回路と、前記９０度位相遅延回路の出力と前記ピーク増幅器の出力とを合成する合成器と、前記合成器の出力インピーダンスを変換するインピーダンス変換回路と、を有する出力合成回路部と、を備え、前記キャリア増幅器および前記ピーク増幅器が、出力インピーダンスを変換することなく直接、前記出力合成回路部と接続された、負荷変調増幅器等にある。
　この発明では、より小型で且つ広帯域に亘って高効率特性を実現した負荷変調増幅器を提供できる。
この発明の実施の形態１による負荷変調増幅器の概略的な回路構成図である。 図１の各増幅器と出力合成回路部の間の回路構成の一例を説明するための図である。 この発明の実施の形態１による負荷変調増幅器の効果を説明するための図である。 この発明の実施の形態２による負荷変調増幅器の概略的な回路構成図である。 図４の各増幅器と出力合成回路部の間の回路構成の一例を説明するための図である。 図４の各増幅器と出力合成回路部の間の回路構成の別の例を説明するための図である。 この発明の実施の形態３による負荷変調増幅器の概略的な回路構成図である。 この発明の実施の形態３による負荷変調増幅器の変形例を説明するための図である。 この発明の実施の形態３による負荷変調増幅器の別の例の概略的な回路構成図である。 一般的な負荷変調増幅器であるドハティ増幅器の一例の概略的な回路構成図である。 図１０の一般的な負荷変調増幅器の特性を説明するための図である。
　最初に一般的な負荷変調増幅器についてより詳細に説明する。図１０は例えば上記特許文献１等にも開示されているような一般的な負荷変調増幅器であるドハティ増幅器の一例の概略的な回路構成図である。ドハティ増幅器１０００は、キャリア増幅器１０１、ピーク増幅器１０２、入力分配回路部１０３、出力合成回路部１０４が、高周波回路基板ＣＢ上に形成されてなる。
　入力分配回路部１０３は、高周波入力端子１０５に入力された高周波入力信号を、例えば電力が均等になるように分配器１０３ａにより２つの信号に分配する。分配された信号の一方はキャリア増幅器１０１に入力され、他方は９０度の位相遅延を与える１／４波長位相遅延線路１０３ｂを介してピーク増幅器１０２に入力される。
　キャリア増幅器１０１は、キャリア増幅素子１０１ｂと、その入力側と出力側に入力整合回路１０１ａ、出力整合回路１０１ｃをそれぞれ備えている。
　ピーク増幅器１０２は、ピーク増幅素子１０２ｂと、その入力側と出力側に入力整合回路１０２ａと出力整合回路１０２ｃをそれぞれ備えている。
　キャリア増幅素子１０１ｂは例えばＡ級またはＡＢ級バイアスで動作し入力信号を常に増幅する。一方、ピーク増幅素子１０２ｂはＣ級バイアスで動作し所定の電力以上の入力信号を増幅する。
　それぞれの増幅器を通過した２つの信号は出力合成回路部１０４で合成される。出力合成回路部１０４は、キャリア増幅器側にオフセット線路１０４ａおよび９０度の位相遅延を与える１／４波長位相遅延線路１０４ｂを備える。また、ピーク増幅器側にオフセット線路１０４ｄを備える。そしてさらに、合成器１０４ｃとインピーダンス変換回路１０４ｅを備える。インピーダンス変換回路１０４ｅは負荷変調増幅器の出力を高周波出力端子１０６から出力する。
　ここで例えばキャリア増幅素子１０１ｂと接続する出力整合回路１０１ｃは、キャリア増幅素子１０１ｂを構成する高周波トランジスタの出力インピーダンスを、１／４波長位相遅延線路１０４ｂの特性インピーダンス（例えば５０Ω）に整合させる。すなわち高周波トランジスタの出力インピーダンスが５Ωの場合、１／４波長位相遅延線路１０４ｂの特性インピーダンス５０Ωに整合させる。
　１／４波長位相遅延線路１０４ｂは、キャリア増幅器１０１の出力側で９０度の位相遅延を与える。これにより、キャリア増幅器１０１およびピーク増幅器１０２の出力は、キャリア増幅器１０１およびピーク増幅器１０２の飽和動作時に合成点で位相が一致した状態で合成される。
　オフセット線路１０４ａの電気長はバックオフ動作時における合成点からみたピーク増幅器１０２のインピーダンスを高い値、理想的には開放状態になるよう設定する。なおオフセット線路１０４ａの電気長はオフセット線路１０４ｄの電気長と同一とする。
　合成器１０４ｃにおいて合成された信号は、インピーダンス変換回路１０４ｅにより出力インピーダンスを変換し、高周波出力端子１０６から出力される。
　なお、図１０に示すドハティ増幅器１０００の各回路は高周波信号線路ＳＬにより接続されている。
　図１１は、上記の一般的なドハティ増幅器の出力電圧に対するドレイン効率を示す図である。図１１に示す通り、出力電力が飽和出力である場合は、キャリア増幅器１０１とピーク増幅器１０２がともに飽和電力となるためドレイン効率が最大となる。一方、出力電力が飽和電力から６ｄＢバックオフした出力レベルでは、キャリア増幅器１０１のみが飽和電力となりピーク増幅器１０２は信号を増幅しておらず、この場合もドレイン効率は最大となる。すなわち、キャリア増幅器１０１のみ動作の場合は、キャリア増幅器１０１とピーク増幅器１０２がともに動作している場合に比べ負荷が２倍となる。これにより、キャリア増幅器１０１のみ動作の場合は、キャリア増幅器１０１とピーク増幅器１０２がともに動作している場合に比べ電流が１／２、出力電力は１／４となるため、キャリア増幅器１０１のみ動作の場合は６ｄＢバックオフした出力でドレイン効率が最大となる。
　以上のように、ドハティ増幅器ではドレイン効率が最大となる出力電力が理想的には２ヶ所あるため、ドレイン効率が高い出力電力範囲を広くすることができる。そのためピーク電力と平均電力の差が大きな信号が用いられるシステムにおいて、ドハティ増幅器は高効率特性を実現する有効な手法の一つであるといえる。
　しかしながら、図１０に示すドハティ増幅器においては上述のように、特に出力合成回路部側において、高周波入力信号の周波数が変化した場合、１／４波長位相遅延線路のリアクタンス成分が大きいためインピーダンスの周波数依存性が無視できず、所望の高周波特性が得られないという問題が生じる。
　また同様に、高周波入力信号の周波数が変化した場合、キャリア増幅器およびピーク増幅器を構成する例えばＦＥＴのような高周波トランジスタンの寄生容量成分により、高周波トランジスタの真性ノードにおいて出力電力に依存した負荷変調が正しく行われず、広帯域に高効率な特性が得られないという問題が生じる。
　またピーク増幅器の出力側に出力側整合回路を接続しているため、バックオフ動作時における合成点からみたピーク増幅器のインピーダンスを十分に高めることは困難であり、バックオフ動作時の効率を劣化させてしまう可能性がある。
　さらに１／４波長位相遅延線路は長いため、増幅器サイズが大きくなってしまうという問題がある。
　以下に上記のような問題を解消する、この発明による負荷変調増幅器を各実施の形態に従って図面を用いて説明する。なお、各実施の形態において、同一もしくは相当部分は同一符号で示し、また重複する説明は省略する。
　実施の形態１．
　図１はこの発明の実施の形態１による負荷変調増幅器であるドハティ増幅器の概略的な回路構成図である。ドハティ増幅器２０００は、キャリア増幅器１、ピーク増幅器２、入力分配回路部３、出力合成回路部４が、高周波回路基板ＣＢ上に形成されてなる。ドハティ増幅器２０００の各回路およびその構成素子は、例えば高周波回路基板ＣＢ上に形成されたマイクロストリップライン等からなる高周波信号線路ＳＬにより接続され、また一部は高周波信号線路ＳＬにより構成されている。
　入力分配回路部３は、高周波入力端子５に入力した高周波入力信号を例えば電力が均等になるように分配器３ａにより、第１および第２の入力信号からなる２つの信号に分配する。分配された信号の一方、ここでは第１の入力信号、はキャリア増幅器１に入力され、他方、ここでは第２の入力信号、は位相遅延回路３ｂを介してピーク増幅器２に入力される。なお、位相遅延回路３ｂは例えば高周波信号線路ＳＬで形成された位相遅延線路でも構成できる。
　キャリア増幅器１は、例えばＦＥＴ(Field effect transistor)からなる第１の高周波トランジスタ１ａと入力整合回路１ｂから成り、出力側に整合回路などのインピーダンス変換回路を有しない。
　また、ピーク増幅器２は、例えばＦＥＴからなる第２の高周波トランジスタ２ａと入力整合回路２ｂから成り、同様に出力側に整合回路などのインピーダンス変換回路を有しない。
　ここで、キャリア増幅器１は例えばＡ級またはＡＢ級バイアスで動作し入力信号を常に増幅する。ピーク増幅器２はＣ級バイアスで動作し所定の電力以上の入力信号を増幅する。
　２つの増幅器１，２を通過した各信号は出力合成回路部４で合成される。出力合成回路部４は、キャリア増幅器１と直接接続する９０度位相遅延回路４ａ、９０度位相遅延回路４ａの出力信号とピーク増幅器２の出力信号を合成する合成器４ｂ、出力インピーダンスを変換するインピーダンス変換回路４ｃから成る。キャリア増幅器１およびピーク増幅器２の信号は、９０度位相遅延回路４ａにより、飽和動作時に合成点すなわち合成器４ｂにおいて、位相が一致した状態で合成される。合成された信号は、インピーダンス変換回路４ｃを介し、高周波出力端子６から出力される。
　図２は、図１のキャリア増幅器１の第１の高周波トランジスタ１ａ、ピーク増幅器２の第２の高周波トランジスタ２ａ、出力合成回路部４の９０度位相遅延回路４ａの回路構成の一例を説明するための図である。ここで９０度位相遅延回路４ａは、例えば信号線路ＳＬからなる位相遅延線路で構成することを想定する。位相遅延線路は等価的に、例えば後述する図７の９０度位相遅延回路４ａで示されているように、並列容量成分と直列インダクタ成分で表されるものとする。既に示したようにドハティ増幅器においては、高周波増幅素子を構成する例えばＦＥＴのような高周波トランジスタの寄生容量成分に起因し、高周波トランジスタの真性ノードにおいて出力電力に依存した負荷変調が正しく行われない課題がある。そこで図２に示すように、キャリア増幅器１およびピーク増幅器２を構成する各高周波トランジスタの寄生容量成分を、９０度位相遅延回路４ａを構成する位相遅延線路の並列容量成分として用いることで、ドハティ増幅器の負荷変調を正常に実現し、高効率な特性を実現することができる。
　図３は、ドハティ増幅器の出力電力バックオフ量に対するドレイン効率の周波数特性を示す図である。図３において
　周波数は、
　Ｘ１で示す基本周波数
　Ｘ２で示す基本周波数×１．３
の２点とした。
　また各周波数において、
　高周波トランジスタの寄生容量がない理想的な場合をＡ(条件１)、
　寄生容量を位相遅延線路に吸収させている、すなわち寄生容量を位相遅延線路で使用する場合をＢ(条件２：この発明の実施の形態１)、
　寄生容量があり出力整合回路を接続した場合をＣ，Ｄ(条件３，４：従来の構成)
　でそれぞれ示している。
　Ａ(条件１)が一点鎖線、Ｂ(条件２)が実線、Ｃ(条件３)が破線、Ｄ(条件４)が点線、で示されている。
　条件３，４は異なる出力整合回路損失を想定した。図３に示す通り、基本周波数(Ｘ１)においては理想的な場合(Ａ)とこの発明の実施の形態１に示す構成(Ｂ)では同等の高効率特性を実現するが、従来の構成(Ｃ，Ｄ)では出力整合回路の損失に応じて効率特性が劣化することが分かる。
　また周波数が変わり基本周波数×１．３となった場合(Ｘ２)にも、この発明の実施の形態１に示す構成(Ｂ)を採用することにより、従来構成(Ｃ，Ｄ)と比較し１０ポイント程度効率を改善できることが分かる。
　以上の通り、図１に示す負荷変調増幅器であるドハティ増幅器においては、キャリア増幅器１の第１の高周波トランジスタ１ａ、ピーク増幅器２の第２の高周波トランジスタ２ａの寄生容量成分を、出力合成回路部４の９０度位相遅延回路４ａに吸収させることにより、ドハティ増幅器の負荷変調を正常に実現し、高効率な特性を実現することができる。
　すなわち９０度位相遅延回路４ａは、第１および第２の高周波トランジスタ１ａ、２ａの寄生容量成分が組み入れた回路定数を有する。
　さらに、キャリア増幅器１およびピーク増幅器２には整合回路などのインピーダンス変換回路を備えることなく出力合成回路部４と接続しているため、増幅器サイズの小形化を実現できる。また、整合回路に起因する損失は生じないために高効率化を実現できるとともに、バックオフ動作時における合成点からみたピーク増幅器２のインピーダンスを高めることが可能となり、バックオフ動作時の高効率化もまた実現することができる。
　実施の形態２．
　図４はこの発明の実施の形態２による負荷変調増幅器であるドハティ増幅器の概略的な回路構成図である。ドハティ増幅器２０００は、キャリア増幅器１、ピーク増幅器２、入力分配回路部３、出力合成回路部４が、高周波回路基板ＣＢ上に形成されてなる。
　キャリア増幅器１は、第１の高周波トランジスタ１ａと、第１の高周波トランジスタ１ａの寄生容量と共振する第１の共振回路１ｃと、入力整合回路１ｂから成り、出力側に整合回路などのインピーダンス変換回路を有しない。
　また、ピーク増幅器２は、第２の高周波トランジスタ２ａと、第２の高周波トランジスタ２ａの寄生容量と共振する第２の共振回路２ｃと、入力整合回路２ｂから成り、同様に出力側に整合回路などのインピーダンス変換回路を有しない。
　ここで、キャリア増幅器１は例えばＡ級またはＡＢ級バイアスで動作し入力信号を常に増幅する。ピーク増幅器２はＣ級バイアスで動作し所定の電力以上の入力信号を増幅する。
　図５は、図４のキャリア増幅器１の第１の高周波トランジスタ１ａと共振回路１ｃ、ピーク増幅器２の第２の高周波トランジスタ２ａと共振回路２ｃ、出力合成回路部４の９０度位相遅延回路４ａの回路構成の一例を説明するための図である。既に示したようにドハティ増幅器においては、高周波増幅素子を構成する例えばＦＥＴのような高周波トランジスタの寄生容量成分に起因し、高周波トランジスタの真性ノードにおいて出力電力に依存した負荷変調が正しく行われない課題がある。そこで図５に示すように、キャリア増幅器１およびピーク増幅器２を構成する各高周波トランジスタの寄生容量成分を、共振回路１ｃ，２ｃで打ち消すことにより、ドハティ増幅器の負荷変調を正常に実現し、高効率な特性を実現する。その場合のドハティ増幅器の出力電力バックオフ量に対するドレイン効率の周波数特性は、図３とほぼ同様となる。
　なお、キャリア増幅器１およびピーク増幅器２を構成する各高周波トランジスタのサイズが異なる場合には、接続する共振回路１ｃ，２ｃも異なることもある。また図６に示すように各高周波トランジスタの寄生容量成分の一部を共振回路１ｃ，２ｃで打消し、残りの寄生容量成分を、実施の形態１のように位相遅延線路で構成される９０度位相遅延回路４ａに吸収させることによっても同様な高効率特性を実現することもできる。
　なお図５，図６において共振回路１ｃ、共振回路２ｃを、一例として信号線路ＳＬに対して並列に接続されたインダクタンス素子からなるものとして示したが、共振回路の構成はこれに限定されるものではない。
　以上の通り、図４に示す負荷変調増幅器であるドハティ増幅器においては、高周波トランジスタであるキャリア増幅器１の第１の高周波トランジスタ１ａ、ピーク増幅器２の第２の高周波トランジスタ２ａの寄生容量成分を、共振回路１ｃ，２ｃで打ち消すことにより、また一部打ち消して残りの容量成分を９０度位相遅延回路４ａに吸収させることにより、ドハティ増幅器の負荷変調を正常に実現し、高効率な特性を実現することができる。
　すなわち、共振回路１ｃ，２ｃは高周波トランジスタ１ａ、２ａの寄生容量成分の全部または一部を打ち消す回路定数を有し、９０度位相遅延回路４ａは一部打ち消した残りの容量成分が組み入れた回路定数を有する。
　さらに、上記実施の形態１と同様に、キャリア増幅器１およびピーク増幅器２には整合回路などのインピーダンス変換回路を備えることなく出力合成回路部４と接続しているため、増幅器サイズの小形化を実現できる。また、整合回路に起因する損失は生じないために高効率化を実現できるとともに、バックオフ動作時における合成点からみたピーク増幅器２のインピーダンスを高めることが可能となり、バックオフ動作時の高効率化もまた実現することができる。
　実施の形態３．
　図７はこの発明の実施の形態３による負荷変調増幅器であるドハティ増幅器の概略的な回路構成図である。ドハティ増幅器２０００は、キャリア増幅器１、ピーク増幅器２、入力分配回路部３、出力合成回路部４が、カリウムヒ素(ＧａＡｓ)などの半導体基板を用いてモノリシック集積回路として形成されてなる。図７では、モノリシック集積回路の半導体基板を半導体基板ＳＣＢとして示す。
　キャリア増幅器１は、第１の高周波トランジスタ１ａと、入力整合回路１ｂから成り、出力側に整合回路などのインピーダンス変換回路を有しない。
　ＦＥＴからなる第１の高周波トランジスタ１ａのドレインバイアス線路は、半導体基板ＳＣＢ上に設けた線路ＳＬ１またはインダクタンス素子１ｄｄにより構成し、第１の高周波トランジスタ１ａの寄生容量成分を打ち消す共振回路を兼ねることで、ドハティ増幅器の高効率化に加えサイズの小形化も実現する。
　また、ピーク増幅器２は、第２の高周波トランジスタ２ａと、入力整合回路２ｂから成り、同様に出力側に整合回路などのインピーダンス変換回路を有しない。
　ＦＥＴからなる第２の高周波トランジスタ２ａのドレインバイアス線路は、半導体基板ＳＣＢ上に設けた線路ＳＬ２またはインダクタンス素子２ｄｄにより構成し、第２の高周波トランジスタ２ａの寄生容量成分を打ち消す共振回路を兼ねることで、キャリア増幅器１の場合と同様の効果を実現する。
　キャリア増幅器１およびピーク増幅器２の出力は、整合回路などのインピーダンス変換回路と接続することなく直接、出力合成回路部４と接続する。すなわち、キャリア増幅器１の出力は、９０度位相遅延回路４ａであるＬＰＦ(ローパスフィルタ)型である回路素子を通り、その後、線路で構成される合成器４ｂにおいて、ピーク増幅器２の出力と同相合成されることになる。ここで図７ではキャリア増幅器１の出力がＬＰＦ型である回路素子またはＬＰＦ型である回路素子群の回路に入力されることを想定したが、図８に示すＨＰＦ(ハイパスフィルタ)型である回路素子またはＨＰＦ型である回路素子群の回路に入力される場合であっても問題ない。
　キャリア増幅器１の出力インピーダンスは高周波トランジスタ１ａのサイズによるが、数百ミリワットのピーク出力電力が必要となる場合、２０Ω程度となる。従って、図７の９０度位相遅延回路４ａの特性インピーダンスは２０Ω程度に設定する。例えば、ＧａＡｓ半導体基板上に設けた線路を用い特性インピーダンスが２０Ωである１／４波長位相遅延すなわち９０度位相遅延の遅延線路を実現する場合、線路幅は２００ｕｍを超え、増幅器のチップレイアウトが困難となるとともに増幅器サイズの大型化が懸念される。このような場合、ＬＰＦ型またはＨＰＦ型の回路素子を用いることは有効となる。
　すなわち、９０度位相遅延回路４ａは、ＧａＡｓの半導体基板ＳＣＢ上の線路で構成されてもよく、また回路素子で構成されていてもよい。９０度位相遅延回路４ａが回路素子で構成される場合、回路素子または回路素子群はＬＰＦ型でもＨＰＦ型でもよい。
　出力合成後、合成器４ｂの出力はインピーダンス変換回路４ｃに接続されている。キャリア増幅器１およびピーク増幅器２の出力インピーダンスが２０Ωの場合、飽和動作時において出力合成後の出力インピーダンスは１０Ωとなるため、インピーダンス変換回路４ｃは１０Ωから負荷インピーダンスである５０Ωへの変換を行うことになる。インピーダンス変換回路４ｃは図７では、ＬＰＦ型の回路素子または回路素子群を用いている。またインピーダンス変換回路４ｃは９０度位相遅延回路４ａと同様に、ＧａＡｓの半導体基板ＳＣＢ上に設けた線路ＳＬで実現することもでき、さらに図８に示すＨＰＦ型の回路素子または回路素子群を用いることもできる。
　移動体通信など高い通信品質が求められるシステムにおいて送信増幅器を用いる場合、通常出力側にＬＰＦなどの高調波を抑圧する回路を装荷する。その結果、送信機全体のサイズが大きくなるとともにコストが高くなることがある。しかしながら、図７に示すように９０度位相遅延回路４ａおよびインピーダンス変換回路４ｃをＬＰＦ型の回路素子または回路素子群を用いて構成することによって、ドハティ増幅器出力での高調波レベルを抑圧し、通常増幅器の出力側に接続するＬＰＦを削除またはフィルタ次数を低減し、送信機全体の小形化および低コスト化にも寄与することができる。
　なお、９０度位相遅延回路４ａ、インピーダンス変換回路４ｃと同様に、入力分配回路部３の位相遅延回路３ｂに関しても、図９に示すように、ＧａＡｓの半導体基板ＳＣＢ上の線路で構成されてもよく、また回路素子で構成されていてもよい。位相遅延回路３ｂが回路素子で構成される場合、回路素子または回路素子群はＬＰＦ型でも図８に示したＨＰＦ型でもよい。
　なおこの発明は上記各実施の形態に限定されるものではなく、これらの可能な組み合わせを全て含む。
産業上の利用の可能性
　この発明は、種々の分野の通信装置の負荷変調増幅器に適用可能である。

Claims (7)

  1. 　高周波回路基板と、
    　それぞれ前記高周波回路基板上に形成された、
    　１つの入力信号を第１および第２の入力信号に分配する分配器と、分配された前記第２の入力信号の信号線路上に構成された位相遅延回路と、を有する入力分配回路部と、
    　第１の高周波トランジスタを有し、前記入力分配回路部からの前記第１の入力信号を増幅するキャリア増幅器と、
    　第２の高周波トランジスタを有し、前記入力分配回路部からの前記第２の入力信号を増幅するピーク増幅器と、
    　前記キャリア増幅器の出力の信号線路上に構成された９０度位相遅延回路と、前記９０度位相遅延回路の出力と前記ピーク増幅器の出力とを合成する合成器と、前記合成器の出力インピーダンスを変換するインピーダンス変換回路と、を有する出力合成回路部と、
    　を備え、
    　前記キャリア増幅器および前記ピーク増幅器が、出力インピーダンスを変換することなく直接、前記出力合成回路部と接続された、負荷変調増幅器。
  2. 　高周波回路基板と、
    　それぞれ前記高周波回路基板上に形成された、
    　１つの入力信号を第１および第２の入力信号に分配する分配器と、分配された前記第２の入力信号の信号線路上に構成された位相遅延回路と、を有する入力分配回路部と、
    　第１の高周波トランジスタを有し、前記入力分配回路部からの前記第１の入力信号を増幅するキャリア増幅器と、
    　第２の高周波トランジスタを有し、前記入力分配回路部からの前記第２の入力信号を増幅するピーク増幅器と、
    　前記キャリア増幅器の出力の信号線路上に構成された９０度位相遅延回路と、前記９０度位相遅延回路の出力と前記ピーク増幅器の出力とを合成する合成器と、前記合成器の出力インピーダンスを変換するインピーダンス変換回路と、を有する出力合成回路部と、
    　を備え、
    　前記キャリア増幅器は、前記第１の高周波トランジスタの寄生容量と共振する第１の共振回路を有し、出力インピーダンスを変換することなく直接、前記出力合成回路部と接続され、
    　前記ピーク増幅器は、前記第２の高周波トランジスタの寄生容量と共振する第２の共振回路を有し、出力インピーダンスを変換することなく直接、前記出力合成回路部と接続されている、負荷変調増幅器。
  3. 　前記第１の共振回路および前記第２の共振回路はそれぞれ、信号線路に対し並列に接続されたインダクタンス素子を含む、請求項２に記載の負荷変調増幅器。
  4. 　前記負荷変調増幅器がモノリシック集積回路であり、前記出力合成回路部の前記９０度位相遅延回路が前記高周波回路基板上の信号線路で構成されている、請求項１から３までのいずれか１項に記載の負荷変調増幅器。
  5. 　前記負荷変調増幅器がモノリシック集積回路であり、前記出力合成回路部の前記９０度位相遅延回路がＨＰＦ型またはＬＰＦ型の回路素子で構成されている、請求項１から３までのいずれか１項に記載の負荷変調増幅器。
  6. 　前記負荷変調増幅器がモノリシック集積回路であり、前記入力分配回路部の前記位相遅延回路が前記高周波回路基板上の信号線路で構成されている、請求項４または５に記載の負荷変調増幅器。
  7. 　前記負荷変調増幅器がモノリシック集積回路であり、前記入力分配回路部の前記位相遅延回路がＨＰＦ型またはＬＰＦ型の回路素子で構成されている、請求項４または５に記載の負荷変調増幅器。
PCT/JP2016/055214 2016-02-23 2016-02-23 負荷変調増幅器 WO2017145258A1 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
CN202111202844.0A CN113949347A (zh) 2016-02-23 2016-02-23 负载调制放大器
EP16891417.4A EP3422567A4 (en) 2016-02-23 2016-02-23 CHARGE MODULATION AMPLIFIER
JP2016538131A JP6026062B1 (ja) 2016-02-23 2016-02-23 負荷変調増幅器
US16/068,377 US10523158B2 (en) 2016-02-23 2016-02-23 Load modulation amplifier
CN201680082159.XA CN108702134B (zh) 2016-02-23 2016-02-23 负载调制放大器
DE112016006472.1T DE112016006472T5 (de) 2016-02-23 2016-02-23 Lastmodulationsverstärker
PCT/JP2016/055214 WO2017145258A1 (ja) 2016-02-23 2016-02-23 負荷変調増幅器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2016/055214 WO2017145258A1 (ja) 2016-02-23 2016-02-23 負荷変調増幅器

Publications (1)

Publication Number Publication Date
WO2017145258A1 true WO2017145258A1 (ja) 2017-08-31

Family

ID=57326670

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/055214 WO2017145258A1 (ja) 2016-02-23 2016-02-23 負荷変調増幅器

Country Status (6)

Country Link
US (1) US10523158B2 (ja)
EP (1) EP3422567A4 (ja)
JP (1) JP6026062B1 (ja)
CN (2) CN113949347A (ja)
DE (1) DE112016006472T5 (ja)
WO (1) WO2017145258A1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020235093A1 (ja) * 2019-05-23 2020-11-26 三菱電機株式会社 ドハティ増幅器
JP2021035042A (ja) * 2019-08-15 2021-03-01 エヌエックスピー ユーエスエイ インコーポレイテッドＮＸＰ ＵＳＡ，Ｉｎｃ． インターディジテイテッド・トランジスタを有する集積マルチパス電力増幅器
JP2021093594A (ja) * 2019-12-09 2021-06-17 住友電気工業株式会社 高周波増幅器
US11336233B2 (en) 2018-04-26 2022-05-17 Mitsubishi Electric Corporation Amplifier
WO2022118445A1 (ja) * 2020-12-03 2022-06-09 三菱電機株式会社 ドハティ増幅器
WO2022215200A1 (ja) * 2021-04-07 2022-10-13 三菱電機株式会社 ドハティ増幅器
JPWO2022249380A1 (ja) * 2021-05-27 2022-12-01
DE112021007229T5 (de) 2021-05-14 2024-01-18 Mitsubishi Electric Corporation Doherty-verstärker

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106571781B (zh) * 2015-10-08 2020-09-25 大唐移动通信设备有限公司 一种Doherty功率放大电路
US10284146B2 (en) 2016-12-01 2019-05-07 Nxp Usa, Inc. Amplifier die with elongated side pads, and amplifier modules that incorporate such amplifier die
US10284147B2 (en) * 2016-12-15 2019-05-07 Nxp Usa, Inc. Doherty amplifiers and amplifier modules with shunt inductance circuits that affect transmission line length between carrier and peaking amplifier outputs
US10381984B2 (en) 2016-12-15 2019-08-13 Nxp Usa, Inc. Amplifiers and amplifier modules with shunt inductance circuits that include high-Q capacitors
JP6903439B2 (ja) * 2017-01-18 2021-07-14 株式会社東芝 ドハティ増幅器および放送用送信システム
US11336232B2 (en) * 2018-05-30 2022-05-17 Telefonaktiebolaget Lm Ericsson (Publ) Doherty amplifier arrangement
JP7112821B2 (ja) * 2019-04-01 2022-08-04 ヌヴォトンテクノロジージャパン株式会社 高周波増幅器
US11070173B2 (en) * 2019-08-08 2021-07-20 Honeywell International Inc. Wide band Doherty power amplifier
CN112491365B (zh) * 2020-12-29 2021-09-10 南京米乐为微电子科技有限公司 一种基于单并联谐振块的宽带Doherty功率放大器
NL2028527B1 (en) 2021-06-24 2023-01-02 Ampleon Netherlands Bv Doherty power amplifier

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007019578A (ja) * 2005-07-05 2007-01-25 Hitachi Ltd 電力増幅器およびそれを用いた送信機
JP2010183486A (ja) * 2009-02-09 2010-08-19 Hitachi Kokusai Electric Inc 高周波電力増幅器
JP2013192135A (ja) * 2012-03-15 2013-09-26 Panasonic Corp ドハティ増幅器
US8593219B1 (en) * 2012-08-31 2013-11-26 Motorola Solutions, Inc. Method and apparatus for amplifying a radio frequency signal

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5420541A (en) * 1993-06-04 1995-05-30 Raytheon Company Microwave doherty amplifier
US20100001802A1 (en) * 2005-05-20 2010-01-07 Nxp B.V. Integrated doherty type amplifier arrangement with high power efficiency
CN101421916B (zh) * 2006-04-14 2011-11-09 Nxp股份有限公司 Doherty放大器
JP4486620B2 (ja) * 2006-06-23 2010-06-23 株式会社エヌ・ティ・ティ・ドコモ マルチバンドドハティ増幅器
JP2010050611A (ja) 2008-08-20 2010-03-04 Hitachi Kokusai Electric Inc ドハティ増幅器
CN102474228A (zh) * 2009-07-14 2012-05-23 松下电器产业株式会社 高频功率放大器
JP5023178B2 (ja) * 2010-03-29 2012-09-12 株式会社東芝 移動無線端末装置および移動通信システム
KR101057736B1 (ko) * 2010-09-27 2011-08-18 (주)파트론 결합기-써큘레이터 일체형 통신소자 및 그를 포함하는 도허티 증폭기
US8339201B1 (en) * 2011-06-17 2012-12-25 Infineon Technologies Ag Wideband doherty amplifier circuit having a constant impedance combiner
EP2843832B1 (en) * 2013-08-30 2019-07-31 Ampleon Netherlands B.V. A wideband amplifier
EP2876810B1 (en) * 2013-11-22 2016-04-13 Samba Holdco Netherlands B.V. Doherty Amplifier
EP2933918B1 (en) * 2014-04-15 2017-11-22 Ampleon Netherlands B.V. Ultra wideband doherty amplifier

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007019578A (ja) * 2005-07-05 2007-01-25 Hitachi Ltd 電力増幅器およびそれを用いた送信機
JP2010183486A (ja) * 2009-02-09 2010-08-19 Hitachi Kokusai Electric Inc 高周波電力増幅器
JP2013192135A (ja) * 2012-03-15 2013-09-26 Panasonic Corp ドハティ増幅器
US8593219B1 (en) * 2012-08-31 2013-11-26 Motorola Solutions, Inc. Method and apparatus for amplifying a radio frequency signal

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3422567A4 *

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11336233B2 (en) 2018-04-26 2022-05-17 Mitsubishi Electric Corporation Amplifier
EP3771096B1 (en) * 2018-04-26 2023-05-10 Mitsubishi Electric Corporation Amplifier
WO2020235093A1 (ja) * 2019-05-23 2020-11-26 三菱電機株式会社 ドハティ増幅器
JP2021035042A (ja) * 2019-08-15 2021-03-01 エヌエックスピー ユーエスエイ インコーポレイテッドＮＸＰ ＵＳＡ，Ｉｎｃ． インターディジテイテッド・トランジスタを有する集積マルチパス電力増幅器
JP2021093594A (ja) * 2019-12-09 2021-06-17 住友電気工業株式会社 高周波増幅器
WO2022118445A1 (ja) * 2020-12-03 2022-06-09 三菱電機株式会社 ドハティ増幅器
WO2022215200A1 (ja) * 2021-04-07 2022-10-13 三菱電機株式会社 ドハティ増幅器
DE112021007229T5 (de) 2021-05-14 2024-01-18 Mitsubishi Electric Corporation Doherty-verstärker
JPWO2022249380A1 (ja) * 2021-05-27 2022-12-01
WO2022249380A1 (ja) * 2021-05-27 2022-12-01 三菱電機株式会社 ドハティ増幅器
JP7418662B2 (ja) 2021-05-27 2024-01-19 三菱電機株式会社 ドハティ増幅器

Also Published As

Publication number Publication date
CN108702134A (zh) 2018-10-23
CN113949347A (zh) 2022-01-18
US10523158B2 (en) 2019-12-31
CN108702134B (zh) 2022-04-01
EP3422567A1 (en) 2019-01-02
EP3422567A4 (en) 2019-02-27
JPWO2017145258A1 (ja) 2018-03-01
US20190028062A1 (en) 2019-01-24
JP6026062B1 (ja) 2016-11-16
DE112016006472T5 (de) 2018-11-08

Similar Documents

Publication Publication Date Title
JP6026062B1 (ja) 負荷変調増幅器
CN107112953B (zh) 用于放大射频信号的功率放大器
US8581665B2 (en) Doherty amplifier
EP1287611B1 (en) Amplifier circuit
US9543914B2 (en) Doherty amplifier structure
US9748902B2 (en) Phase correction in a Doherty power amplifier
EP3322091B1 (en) Doherty amplifier
US8836432B2 (en) Amplifier
EP3046254B1 (en) Power amplifier and transmission apparatus
JP2008541648A (ja) 高出力効率の集積ドハティ型増幅装置
JP6729986B2 (ja) ドハティ増幅器及びドハティ増幅回路
WO2018138763A1 (ja) ドハティ増幅器
JP2018085635A (ja) 電力増幅器
JP2009182635A (ja) ドハティ増幅器
JP5516425B2 (ja) 高周波電力増幅器
JP2016063291A (ja) 広帯域増幅器
JP5913442B2 (ja) ドハティ増幅器
EP3709353B1 (en) Combination of a doherty power amplifier and a outphasing power amplifier
US11190154B2 (en) Power amplifier circuit
JP6973068B2 (ja) 増幅器
JP6367250B2 (ja) 高周波信号増幅装置

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2016538131

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 112016006472

Country of ref document: DE

WWE Wipo information: entry into national phase

Ref document number: 2016891417

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 2016891417

Country of ref document: EP

Effective date: 20180924

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16891417

Country of ref document: EP

Kind code of ref document: A1