JP5913442B2 - ドハティ増幅器 - Google Patents

Description

本発明は、ドハティ増幅器に関し、例えば、複数のドハティ回路を有するドハティ増幅器に関する。

例えば、無線通信用増幅器としてドハティ増幅器が用いられている（特許文献１）。ドハティ増幅器は、キャリアアンプとピークアンプとを備えている。キャリアアンプは、入力信号を主に増幅する増幅器であり、ピークアンプは、入力信号のピークを増幅する増幅器である。例えば、キャリアアンプは、常時入力信号を増幅する。一方、ピークアンプは、入力信号が一定以上の電力の場合入力信号を増幅する。

特開２００５−３２２９９３号公報

ドハティ増幅器の広帯域化が求められている。本発明は、ドハティ増幅器の広帯域化を目的とする。

本発明は、入力信号を複数の信号に分配する入力分配器と、それぞれが、前記複数の信号のうち１つの信号を２つの信号に分配する分配器と、前記２つの信号のうち一方が入力し、前記入力信号を主に増幅するキャリアアンプと、前記２つの信号のうち他方が入力し、前記入力信号のピークを増幅するピークアンプと、前記キャリアアンプの出力のインピーダンスを変換し、前記キャリアアンプと前記ピークアンプとの出力信号を合成する合成器と、を備える複数のドハティ回路と、前記複数のドハティ回路の出力を結合させる結合器と、を具備することを特徴とするドハティ増幅器である。本発明によれば、ドハティ増幅器の広帯域化が可能となる。

上記構成において、前記合成器の後段に設けられ、前記複数のドハティ回路の出力インピーダンスを前記ドハティ増幅器の出力インピーダンスに整合させる整合回路を具備する構成とすることができる。

上記構成において、前記合成器は、前記キャリアアンプの後段であって、前記ピークアンプの出力と合成される前段にインピーダンスを変換するインピーダンス変換器を備える構成とすることができる。

上記構成において、前記インピーダンス変換器は、１／４波長伝送線路である構成とすることができる。

上記構成において、前記インピーダンス変換器は、Ｔ型またはπ型の素子である構成とすることができる。

上記構成において、前記複数のドハティ回路に対応するそれぞれの前記インピーダンス変換器は、同じ基板上に形成されてなる構成とすることができる。

上記構成において、前記複数のドハティ回路は、同じチップ上に設けられ、それぞれの前記キャリアアンプと前記ピークアンプが交互に配置されてなる構成とすることができる。

上記構成において、前記複数のドハティ回路および前記インピーダンス変換器は、同じチップ上に形成されてなる構成とすることができる。

上記構成において、前記複数のドハティ回路は、同じパッケージ内に搭載されてなる構成とすることができる。

本発明によれば、ドハティ増幅器の広帯域化が可能となる。

図１は、ドハティ増幅器の回路図である。 図２は、ドハティ増幅器の出力電圧に対するドレイン効率を示す図である。 図３は、図１に記載したドハティ増幅器の詳細図である。 図４は、比較例に係るドハティ増幅器の回路図である。 図５は、実施例１に係るドハティ増幅器の回路図である。 図６は、実施例２に係るドハティ増幅器の平面図である。 図７は、実施例３に係るドハティ増幅器の平面図である。 図８は、実施例４に係るドハティ増幅器の平面図である。 図９は、実施例５に係るドハティ増幅器の平面図である。 図１０（ａ）から図１０（ｄ）はＬ−ＣのＴ型素子を示す図である。 図１１（ａ）から図１１（ｄ）はＬ−Ｃのπ型素子を示す図である。

以下、図面を参照し、本発明の実施例について説明する。

まず、ドハティ増幅器について説明する。図１は、ドハティ増幅器の回路図である。ドハティ増幅器１０１は、キャリア増幅器１０、ピーク増幅器１２、分配器１４および合成器２０を備えている。分配器１４は、入力端子１６に入力した入力信号を２つの信号に分配する。分配器１４は、例えば入力信号を均等に２つの信号に分配する。キャリア増幅器１０は、２つの信号のうち一方が入力し、入力信号を主に増幅する。ピーク増幅器１２は、２つの信号のうち他方が入力し、入力信号のピークを増幅する。合成器２０は、キャリア増幅器１０およびピーク増幅器１２の出力を合成するノード、１／４波長伝送線路２２を備えている。１／４波長伝送線路２２はキャリア増幅器１０の後段に接続されている。１／４波長伝送線路２６は、キャリア増幅器１０とピーク増幅器１２との出力を合成するノードの後段に接続されている。合成器２０は、キャリア増幅器１０とピーク増幅器１２との出力のインピーダンスを調整し、キャリア増幅器１０とピーク増幅器１２との出力信号を合成する。合成器２０から出力した信号は出力端子１８から出力される。１／４波長伝送線路２４は、ピーク増幅器１２の前段に接続されている。

１／４波長伝送線路２２は、キャリア増幅器１０のみが動作するような電力では、キャリア増幅器１０の出力に付加される負荷が出力端子１８に付加される負荷の２倍となるようにインピーダンス変換する。また、キャリア増幅器１０とピーク増幅器１２とが動作するような電力では、キャリア増幅器１０およびピーク増幅器１２のそれぞれの出力に付加される負荷が出力端子１８に付加される負荷となるようにインピーダンス変換する。１／４波長伝送線路２４は、キャリア増幅器１０側に挿入した１／４波長伝送線路２２に起因したキャリア増幅器１０とピーク増幅器１２との位相差を補償するための線路である。１／４波長伝送線路２６は、キャリア増幅器１０とピーク増幅器１２との出力を合成するノードのインピーダンスと後段の特性を整合させている。

キャリア増幅器１０は、例えばＡ級またはＡＢ級アンプであり、分配器１４が分配した信号を常に増幅する。一方、ピーク増幅器１２は、例えばＣ級アンプであり、分配器１４が分配した信号が所定の電力以上の信号を増幅する。

図２は、ドハティ増幅器の出力電圧に対するドレイン効率を示す図である。図２のように、出力電力が飽和出力の際は、キャリア増幅器１０とピーク増幅器１２とが飽和電力となる。よって、ドレイン効率が最大となる。一方、出力電力が飽和出力から６ｄＢバックオフした出力では、キャリア増幅器１０のみが飽和電力となり、ピーク増幅器１２は増幅していない。この場合もドレイン効率は最大となる。このように、ドレイン効率が最大となる出力電力が２箇所あるため、ドレイン効率が高い出力電力の範囲を大きくできる。例えば、デジタル変調信号用のパワーアンプでは、線形性を保つため飽和出力から５ｄＢ〜８ｄＢバックオフした出力電圧で動作させることが多い。ドハティ増幅器は、バックオフして使用する場合に図２のようにドレイン効率を向上させることができる。

キャリア増幅器１０とピーク増幅器１２との大きさが同じ場合、キャリア増幅器１０のみ動作の場合は、キャリア増幅器１０とピーク増幅器１２との動作に比べ負荷が２倍となる。これにより、キャリア増幅器１０のみの動作は、キャリア増幅器１０とピーク増幅器１２との動作に比べアンプの大きさが１／２、電流が１／２となり、出力電力は１／４となる。よって、図２のように、キャリア増幅器１０のみの動作は、キャリア増幅器１０とピーク増幅器１２との動作に比べ６ｄＢバックオフ（電力が１／４に対応）した出力電力となる。キャリア増幅器１０とピーク増幅器１２との大きさを１：１から変えることにより、ドレイン効率のピークを６ｄＢバックオフ出力から変えることができる。

図３は、図１に記載したドハティ増幅器の詳細図である。図３のように、キャリア増幅器１０は、整合回路３１とキャリアアンプ１０ａを備えている。整合回路３１は、例えばキャリアアンプ１０ａの入出力インピーダンスを伝送線路の特性インピーダンスに整合させる。ピーク増幅器１２は、整合回路３２とピークアンプ１２ａを有している。整合回路３２は、例えばピークアンプ１２ａの入出力インピーダンスを伝送線路の特性インピーダンスに整合させる。例えば、キャリアアンプ１０ａおよびピークアンプ１２ａの出力インピーダンスが５Ωの場合、出力側の整合回路３１および３２は、キャリアアンプ１０ａおよびピークアンプ１２ａの出力を伝送線路の特性インピーダンス５０Ωに整合させる。キャリアアンプ１０ａおよびピークアンプ１２ａはそれぞれ例えばＦＥＴ（Field Effect Transistor）からなる。その他の構成は、図１と同じであり説明を省略する。

図３のようなドハティ増幅器においては、広帯域化が難しい。これは、１／４波長伝送線路２２、２４および２６は、リアクタンス成分が大きく、インピーダンスの周波数依存性が大きいためである。このため、入力信号の周波数が変化すると、所望の特性が得られなくなってしまい、広帯域化が難しくなる。

図４は、比較例に係るドハティ増幅器の回路図である。図３に対し、整合回路３０を入力端子１６と分配器１４との間、および１／４波長伝送線路２６と出力端子１８との間に設けている。このように、周波数に敏感な１／４波長伝送線路２２、２４および２６を整合回路よりキャリアアンプ１０ａおよびピークアンプ１２ａ側に設ける。これにより、広帯域化が可能となる。

しかし、例えば出力電圧が１００ＷのＧａＮを用いたＦＥＴにおいては、出力インピーダンスは５Ωである。このＦＥＴをキャリアアンプ１０ａおよびピークアンプ１２ａに用いた場合、１／４波長伝送線路２２は、特性インピーダンスが５Ωの線路を用い構成することになる。例えば比誘電率が９０、膜厚が０．５ｍｍのセラミックを用いた場合、２．１ＧＨｚの信号の１／４波長伝送線路を形成すると、幅が４ｍｍ、長さが４ｍｍとなってしまう。また、例えば、比誘電率が３．２、膜厚が０．８ｍｍのＰＣＢ（プリント回路基板）を用いた場合、２．１ＧＨｚの信号の１／４波長伝送線路を形成すると、幅が３０ｍｍ、長さが２０ｍｍとなってしまう。このように、線路の幅が大きくなってしまい、レイアウトが難しい。

そこで、実施例１では、キャリアアンプ１０ａおよびピークアンプ１２ａを複数に分割する。例えば、キャリアアンプ１０ａおよびピークアンプ１２ａをそれぞれ１０分割する。これにより、分割された１つのキャリアアンプ１０ｂおよびピークアンプ１２ｂの出力インピーダンスは例えば５０Ωとなる。よって、特性インピーダンスが５０Ωの線路を用い１／４波長伝送線路を形成することができる。例えば、比誘電率が１０、膜厚が０．２５ｍｍの場合、２．１ＧＨｚの１／４波長伝送線路は、幅が０．２４ｍｍ、長さが１４ｍｍで構成することができる。出力インピーダンスは例えば２０〜１００Ω程度とすることができる。

図５は、実施例１に係るドハティ増幅器の回路図である。図５のように、ドハティ増幅器１０２は、互いに並列接続された複数のドハティ回路１００を有している。結合器３４は、複数のドハティ回路１００の出力を結合させ、出力端子１８から出力させる。入力分配器３６は、入力端子１６に入力した入力信号を複数のドハティ回路１００に対応した複数の信号に分配する。実施例１の例では、結合器３４は、複数のドハティ回路１００の出力が共通に接続されたノードである。また、入力分配器３６は、複数のドハティ回路１００の入力が共通に接続されたノードである。

各ドハティ回路１００は、分配器１４ｂ、キャリアアンプ１０ｂ、ピークアンプ１２ｂおよび合成器２０ｂを有している。分配器１４ｂは、入力分配器３６により分配された入力信号をさらに２つの信号に分配する。キャリアアンプ１０ｂは、２つの信号のうち一方が入力し、入力信号を主に増幅する。ピークアンプ１２ｂは、２つの信号のうち他方が入力し、入力信号のピークを増幅する。合成器２０ｂは、１／４波長伝送線路２２ｂを有し、キャリアアンプ１０ｂの出力のインピーダンスを変換し、キャリアアンプ１０ｂとピークアンプ１２ｂとの出力信号を合成する。合成器２０は、キャリアアンプ１０ｂの後段であって、ピークアンプ１２ｂの出力と合成される前段にインピーダンスを変換するインピーダンス変換器として１／４波長伝送線路２２ｂを有している。１／４波長伝送線路２４ｂは、ピークアンプ１２ｂの前段に接続されている。１／４波長伝送線路２６ｂは、キャリアアンプ１０ｂとピークアンプ１２ｂとの出力を合成するノードの後段に接続されている。

整合回路３０は、入力分配器３６のドハティ回路１００側、および結合器３４のドハティ回路１００側に設けられている。整合回路３０は、入力分配器３６の入力端子１６側、および結合器３４の出力端子１８側に設けられてもよい。また、入力分配器３６および結合器３４がそれぞれ整合回路３０を有してもよい。

実施例１によれば、ドハティ増幅器１０２が、入力信号を複数の信号に分配する入力分配器３６と、複数のドハティ回路１００と、複数のドハティ回路１００の出力を結合させる結合器３４と、を有する。これにより、ドハティ増幅器１０２の広帯域化が可能となる。

また、各合成器２０ｂの後段に設けられ、複数のドハティ回路１００の出力インピーダンスをドハティ増幅器１０２の出力インピーダンスに整合させる整合回路３０を有する。このように、合成器２０ｂが整合回路３０の前段に位置することにより、周波数に敏感な１／４波長伝送線路２２ｂ、２４ｂおよび２６ｂを整合回路３０よりキャリアアンプ１０ｂおよびピークアンプ１２ｂ側に設けることができる。よって、ドハティ回路１００の広帯域化が可能となる。また、キャリアアンプ１０ｂおよびピークアンプ１２ｂは出力インピーダンスを大きくできるため、１／４波長伝送線路２２ｂ、２４ｂおよび２６ｂを小型化できる。

実施例２は、ドハティ増幅器の具体例である。図６は、実施例２に係るドハティ増幅器の平面図である。図６のように、パッケージ８０に、キャパシタ３９、チップ５０、５２、５４、５６が実装されている。チップ５４には、複数の伝送線路３８と複数の１／４波長伝送線路２４ｂが形成されている。チップ５６には複数のバイアス回路３５が形成されている。バイアス回路３５は、キャリアアンプ１０ｂおよびピークアンプ１２ｂのゲートに電圧を供給する回路である。チップ５０には、ＧａＮＦＥＴからなる複数のキャリアアンプ１０ｂおよび複数のピークアンプ１２ｂが形成されている。チップ５２には、複数の伝送線路３８と複数の１／４波長伝送線路２２ｂが形成されている。各チップ間はボンディングワイヤ８２を用い接続されている。キャリアアンプ１０ｂ、ピークアンプ１２ｂ、１／４波長伝送線路２４ｂ、２２ｂおよびバイアス回路３５は、ドハティ回路１００を構成する。

入力端子１６に入力した入力信号は、キャパシタ３９および伝送線路３８からなる整合回路３０によりキャリアアンプ１０ｂおよびピークアンプ１２ｂの入力インピーダンスにマッチングされる。また、整合回路３０により、入力信号が各ドハティ回路１００に分配される。出力端子１８のインピーダンスは、キャパシタ３９および伝送線路３８からなる整合回路３０によりドハティ増幅器１０２の出力インピーダンスにマッチングされる。また、整合回路３０により、各ドハティ回路１００の出力信号が結合される。

実施例２のように、各１／４波長伝送線路２４ｂおよび伝送線路３８を同じチップ５４に形成することができる。また、バイアス回路３５を同じチップ５６に形成することができる。各キャリアアンプ１０ｂおよび各ピークアンプ１２ｂを同じチップ５０に形成することができる。各１／４波長伝送線路２２ｂおよび伝送線路３８を同じチップ５２に形成することができる。

実施例２によれば、インピーダンス変換器として１／４波長伝送線路２２ｂを用いることができる。ドハティ増幅器１０２が複数のドハティ回路１００に分割されているため、１／４波長伝送線路２２ｂを比較的大きな特性インピーダンス（２０〜１００Ω程度）を有する線路を用い形成することができる。よって、１／４波長伝送線路２２ｂを小型化することができる。同様に、１／４波長伝送線路２４ｂを小型化することができる。

図７は、実施例３に係るドハティ増幅器の平面図である。図７のように、実施例２の図６に比べ、キャリアアンプ１０ｂおよびピークアンプ１２ｂの後段にそれぞれ整合回路４０が設けられている。整合回路４０は１つのチップ５８に形成されている。その他の構成は図６と同じであり説明を省略する。整合回路４０は、キャリアアンプ１０ｂおよびピークアンプ１２ｂの各出力の虚部を実部に変換する。このように、キャリアアンプ１０ｂおよびピークアンプ１２ｂの各出力の虚部を実部に変換する程度の小さい整合回路４０をドハティ回路１００内に設けてもよい。

実施例４は、インピーダンス変換器として、１／４波長伝送線路の代わりにＬ−ＣのＴ型素子を用いる例である。図８は、実施例４に係るドハティ増幅器の平面図である。図８のように、チップ５２および５４に複数のキャパシタ４３と複数の線路３８ａとが形成されている。キャパシタ４３とボンディングワイヤ８２とでＬ−ＣのＴ型素子４２が形成されている。その他の構成は、実施例２の図６と同じであり説明を省略する。

実施例５は、ＭＭＩＣ（Microwave Monolithic Integrated Circuit）でドハティ増幅器を構成する例である。図９は、実施例５に係るドハティ増幅器の平面図である。図９のように、基板８４上にキャリアアンプ１０ｂ、ピークアンプ１２ｂ、バイアス回路３５、キャパシタ４４とスパイラルインダクタ４６が形成されている。キャパシタ４４とスパイラルインダクタ４６とでＬ−ＣのＴ型素子４２ｂが形成されている。電極Ｇｎｄには基板８４の裏面と接続するビアホールが接続されている。これにより、電極Ｇｎｄは接地される。

実施例４および５のように、インピーダンス変換器をＬ−ＣのＴ型素子を用い構成することができる。図１０（ａ）から図１０（ｄ）はＬ−ＣのＴ型素子を示す図である。図１０（ａ）のように、Ｌ−ＣのＴ型素子は、入力と出力との間に、インダクタＬ１およびＬ２が直列に、キャパシタＣ１が並列に接続されている。図１０（ｂ）のように、Ｌ−ＣのＴ型素子は、チップコンデンサまたはＭＩＭ（Metal Insulator Metal）キャパシタであるキャパシタ６４と、キャパシタ６４に接続された２つのボンディングワイヤ６６とを用い構成することができる。図１０（ｃ）のように、Ｌ−ＣのＴ型素子は、ＭＩＭキャパシタ６５とキャパシタ６５に接続された２つのスパイラルインダクタ６８とを用い構成することができる。図１０（ｄ）のように、Ｌ−ＣのＴ型素子は、オープンスタブ６２とオープンスタブ６２の両側に接続された２つの細い高インピーダンス線路６０と、を用い構成することができる。

インピーダンス変換器をＬ−Ｃのπ型素子を用い構成することができる。図１１（ａ）から図１１（ｄ）はＬ−Ｃのπ型素子を示す図である。図１１（ａ）のように、Ｌ−Ｃのπ型素子は、入力と出力との間に、インダクタＬ３が直列に、キャパシタＣ２およびＣ３が並列に接続されている。図１１（ｂ）のように、Ｌ−Ｃのπ型素子は、チップコンデンサまたはＭＩＭキャパシタである２つのキャパシタ６４と、２つのキャパシタ６４を接続するボンディングワイヤ６６とを用い構成することができる。図１１（ｃ）のように、Ｌ−Ｃのπ型素子は、２つのＭＩＭキャパシタ６５と２つのキャパシタ６５を接続する１つのスパイラルインダクタ６８とを用い構成することができる。図１１（ｄ）のように、Ｌ−Ｃのπ型素子は、２つのオープンスタブ６２と２つのオープンスタブ６２を接続する細い高インピーダンス線路６０と、を用い構成することができる。

実施例４および実施例５のように、インピーダンス変換器は、Ｔ型またはπ型の素子とすることができる。ドハティ増幅器１０２が複数のドハティ回路１００に分割されているため、Ｔ型またはπ型の素子を小型化することができる。よって、ドハティ増幅器の集積化が可能となる。また、インダクタをボンディングワイヤを用い代用することが可能となる。Ｔ型またはπ型の素子は、図１０（ｂ）、図１０（ｃ）、図１１（ｂ）および図１１（ｃ）のように、集中定数素子を用いてもよい。また、図１０（ｄ）および図１１（ｄ）のように、分布定数素子を用いてもよい。また、集中定数素子と分布定数素子の混成でもよい。

実施例２の図６および実施例３の図７のように、複数のドハティ回路１００に対応するそれぞれのインピーダンス変換器（例えば、１／４波長伝送線路２４ｂ）を、同じ基板（チップ５４）上に形成することができる。これにより、ドハティ増幅器を小型化することができる。なお、インピーダンス変換器は、Ｌ−ＣのＴ型またはπ型素子でもよい。

実施例５の図９のように、複数のドハティ回路１００は、同じチップ（基板８４）上に設けられ、それぞれのキャリアアンプ１０ｂとピークアンプ１２ｂが交互に配置されている。これにより、ドハティ増幅器を小型化することができる。また、図９のように、複数のドハティ回路１００およびインピーダンス変換器（Ｌ−ＣのＴ型素子４２ｂ）は、同じチップ上に形成されている。これにより、ドハティ増幅器を小型化することができる。なお、インピーダンス変換器は、１／４波長伝送線路またはＬ−Ｃのπ型素子でもよい。

実施例２の図６、実施例３の図７および実施例４の図８のように、複数のドハティ回路１００は、同じパッケージ８０内に搭載されていてもよい。これにより、ドハティ増幅器を小型化することができる。

結合器３４は、実施例１のように、単純な結合でもよいが、ウィルキンソン結合、９０°ハイブリッドまたは１８０°ハイブリッドを用いた結合器を用いてもよい。

また、ドハティ増幅器として非対称ドハティ増幅器または３ウエイドハティ増幅器または逆ドハティ増幅器を用いることもできる。

以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。

１０ｂ キャリアアンプ
１２ｂ ピークアンプ
１６ 入力端子
１８ 出力端子
２０ｂ 合成器
２２ｂ １／４波長伝送線路
２４ｂ １／４波長伝送線路
２６ｂ １／４波長伝送線路
３０ 整合回路
３４ 結合器
３６ 入力分配器

Claims (3)

1. 入力信号を複数の信号に分配する入力分配器と、
   それぞれが、
   前記複数の信号のうち１つの信号を２つの信号に分配する分配器と、
   パッケージに実装されたチップに形成されたＦＥＴからなり、前記２つの信号のうち一方が入力し、前記入力信号を主に増幅するキャリアアンプと、
   前記チップに形成されたＦＥＴからなり、前記２つの信号のうち他方が入力し、前記入力信号のピークを増幅するピークアンプと、
   前記パッケージに実装され、かつ前記キャリアアンプを形成するＦＥＴの出力インピーダンスを特性インピーダンスとする線路を用いて形成され、前記キャリアアンプの出力のインピーダンスを変換する１／４波長伝送線路を有し、前記１／４波長伝送線路を通過した前記キャリアアンプの出力信号と前記ピークアンプとの出力信号を合成する合成器と、
   を備える複数のドハティ回路と、
   前記複数のドハティ回路の出力を結合させる結合器と、
   を具備し、
   前記複数のドハティ回路の合成器それぞれは、前記キャリアアンプを形成するＦＥＴの出力インピーダンスを前記１／４波長伝送線路以外で変換することなく、かつ前記ピークアンプを形成するＦＥＴの出力インピーダンスを変換することなく、前記キャリアアンプと前記ピークアンプとの出力信号を合成する、ドハティ増幅器。
2. 前記合成器の後段に設けられ、前記複数のドハティ回路の出力インピーダンスを前記ドハティ増幅器の出力インピーダンスに整合させる整合回路を具備することを特徴とする請求項１記載のドハティ増幅器。
3. 前記複数のドハティ回路に対応するそれぞれの前記１／４波長伝送線路は、同じ基板上に形成されてなることを特徴とする請求項１または２記載のドハティ増幅器。

Images