CN107493075B - 具有最小相位输出网络的多尔蒂放大器 - Google Patents

具有最小相位输出网络的多尔蒂放大器 Download PDF

Info

Publication number
CN107493075B
CN107493075B CN201710411321.4A CN201710411321A CN107493075B CN 107493075 B CN107493075 B CN 107493075B CN 201710411321 A CN201710411321 A CN 201710411321A CN 107493075 B CN107493075 B CN 107493075B
Authority
CN
China
Prior art keywords
output
amplifier
coupled
input
network
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710411321.4A
Other languages
English (en)
Other versions
CN107493075A (zh
Inventor
罗伊·麦克拉伦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Publication of CN107493075A publication Critical patent/CN107493075A/zh
Application granted granted Critical
Publication of CN107493075B publication Critical patent/CN107493075B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0288—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers using a main and one or several auxiliary peaking amplifiers whereby the load is connected to the main amplifier using an impedance inverter, e.g. Doherty amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
    • H03F3/602—Combinations of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/405—Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising more than three power stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/408—Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising three power stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/541—Transformer coupled at the output of an amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Amplifiers (AREA)

Abstract

一种多尔蒂放大器包括输出汇接网络，该输出汇接网络具有耦合到主放大器路径的第一汇接网络输入、耦合到最低阶峰值放大器路径的最低阶汇接网络输入，以及耦合到其它峰值放大器路径的N‑2个额外的汇接网络输入。最终求和节点耦合到汇接网络输出，并且直接耦合到该第一汇接网络输入。N‑2个中间求和节点耦合到该N‑2个额外的汇接网络输入。偏置线耦合在该最低阶汇接网络输入与最低阶求和节点之间。该输出汇接网络对该最低阶汇接网络输入与该最终求和节点之间的峰值RF信号赋予的最长相位延迟大于对提供至该第一汇接网络输入和该N‑2个额外的汇接网络输入的任何其它RF信号赋予的所有其它相位延迟。

Description

具有最小相位输出网络的多尔蒂放大器
技术领域
本文中描述的主题的实施例大体上涉及多尔蒂放大器。
背景技术
在设计为处理具有高峰均功率比(PAPR)的信号的电信系统中，多尔蒂功率放大器架构因该架构在与其它类型的放大器拓扑相比时在回退层级的相对高线性和效率而已经流行起来。传统双向多尔蒂功率放大器包括并联布置的被偏置为AB类的主(或“载频”)放大器和被偏置为C类的峰值放大器。当输入信号具有相对低到中等功率时，主放大器用以放大该输入信号，而峰值放大器最低限度地进行传导(例如，峰值放大器基本上处于断开状态)。在此操作相位期间，输出合并器网络中的阻抗变换器确定主放大器将暴露于的最大VSWR(电压驻波比)。相反，当输入信号功率增加到主放大器达到电压饱和的程度时，输入信号在主放大器路径和峰值放大器路径之间拆分(例如，使用3分贝或其它分贝(dB)的功分器)，这两个放大器用以放大其对应的输入信号部分。最终，合并放大的信号以产生最终放大的输出信号。
当多尔蒂放大器输入信号电平增加超出主放大器在受压下操作的点时，峰值放大器传导也增加，因此向负载供应更多电流。作为响应，主放大器输出的负载线阻抗减少。实际上，出现阻抗调制效应，其中主放大器的负载线响应于输入信号功率而动态地改变(即，峰值放大器向主放大器提供有源负载牵引)。主放大器的输出处的阻抗逆变器将主放大器负载线阻抗变换为回退处的高值，从而允许主放大器跨扩展的输出功率范围向负载有效地供应功率。
在一些多尔蒂放大器拓扑中，额外的峰值放大器可以与主放大器和第一峰值放大器并联地耦合。例如，3向多尔蒂放大器包括并联地耦合的主放大器和两个峰值放大器。在此类拓扑中，当功率电平增加时循序地接通峰值放大器。
在传统多尔蒂功率放大器的实际实现形式中，每个阻抗逆变器补充有偏置线以确保针对最佳负载调制的正确相位关系。每个偏置线占据大量印刷电路板(PCB)面积，这有悖于追求小型化而付出的努力。如可以想象到的，在3向多尔蒂放大器中，多个阻抗逆变器和偏置线所占用的PCB面积的问题比针对双向多尔蒂放大器的此类问题甚至更明显。此外，这些偏置线连同阻抗逆变器一起可能限制多尔蒂放大器的RF带宽性能。更进一步，取决于实施方案，一些传输线元件可能具有相对高特性阻抗，并且这可能不当地限制放大器的功率处理能力。
发明内容
根据本发明的第一方面，提供一种多尔蒂放大器，包括：输出汇接网络，所述输出汇接网络具有N个汇接网络输入、多个求和节点，以及汇接网络输出，其中N是大于二的整数，并且所述输出汇接网络被配置成将所述N个汇接网络输入处接收到的信号合并为在所述汇接网络输出处提供的合并信号；主放大器路径，所述主放大器路径具有耦合到所述N个汇接网络输入中的第一汇接网络输入的输出，其中所述主放大器路径包括主放大器级和耦合到所述主放大器级的输出的第一输出匹配网络，并且其中所述第一输出匹配网络对贯穿所述主放大器路径输送的第一RF信号赋予90度的相位延迟并提供单个阻抗反演；以及N-1个峰值放大器路径，其中每个峰值放大器路径具有耦合到所述N个汇接网络输入中的N-1个不同汇接网络输入中的一个的输出，并且其中所述N-1个峰值放大器路径中的每个峰值放大器路径包括峰值放大器级和耦合到所述峰值放大器级的输出的输出匹配网络，其中所述峰值放大器路径中的N-2个峰值放大器路径中的每个峰值放大器路径的所述输出匹配网络对贯穿所述N-2个峰值放大器路径中的每个峰值放大器路径输送的RF信号赋予90度的相位延迟并提供单个阻抗反演，并且其中最低阶峰值放大器路径耦合到所述N个汇接网络输入中的最低阶汇接网络输入，并且其中所述输出汇接网络的所述多个求和节点包括最终求和节点和N-2个中间求和节点，其中所述最终求和节点耦合到所述汇接网络输出并且直接耦合到所述第一汇接网络输入，所述N-2个中间求和节点各自直接耦合到所述N个汇接网络输入中的N-2个其它汇接网络输入中的不同一个汇接网络输入，并且其中所述输出汇接网络进一步包括各自耦合在所述多个求和节点中的不同组相邻求和节点之间的N-2个阻抗变换器，以及耦合在所述最低阶汇接网络输入与所述N-2个中间求和节点中的最低阶求和节点之间的偏置线。
在一个或多个实施例中，所述的多尔蒂放大器进一步包括：N向功率分配器，所述N向功率分配器包括功率分配器输入和N个功率分配器输出，其中所述N个功率分配器输出中的每个功率分配器输出耦合到所述主放大器路径和所述N-1个峰值放大器路径中的一个路径，并且所述N向功率分配器被配置成将所述功率分配器输入处接收到的输入RF信号的输入功率划分成所述输入RF信号的N个部分，并将所述输入RF信号的所述N个部分提供到所述N个功率分配器输出。
在一个或多个实施例中，所述N向功率分配器进一步包括多个延迟线元件，所述多个延迟线元件对所述输入RF信号的所述N个部分赋予各种相位延迟，其中，从耦合到所述最低阶峰值放大器路径的输入的最低阶延迟线元件开始，依次更高阶延迟线元件各自对通过所述延迟线元件中的每个延迟线元件接收到的所述输入RF信号的所述部分赋予额外的90度相位延迟。
在一个或多个实施例中，所述的多尔蒂放大器进一步包括N个输入匹配网络，其中所述N个输入匹配网络中的每个输入匹配网络耦合到所述主放大器级和所述N-1个峰值放大器级中的一个的输入。
在一个或多个实施例中，所述输出汇接网络进一步包括耦合在所述最终求和节点与所述汇接网络输出之间的额外的阻抗变换器。
在一个或多个实施例中，N等于3。
在一个或多个实施例中，N等于或大于4。
根据本发明的第二方面，提供一种多尔蒂放大器，其特征在于，包括：输出汇接网络，所述输出汇接网络具有第一、第二、第三和第四汇接网络输入、汇接网络输出、直接耦合到所述第一汇接网络输入的第一求和节点、直接耦合到所述第二汇接网络输入的第二求和节点、直接耦合到所述第三汇接网络输入的第三求和节点、耦合在所述第一与第二求和节点之间的第一阻抗变换器、耦合在所述第二与第三求和节点之间的第二阻抗变换器，以及耦合在所述第四汇接网络输入与所述第三求和节点之间的偏置线，其中所述输出汇接网络被配置成将所述汇接网络输入处接收到的信号合并为在所述汇接网络输出处提供的合并信号；主放大器路径，所述主放大器路径具有耦合到所述第一汇接网络输入的输出，其中所述主放大器路径包括主放大器级和耦合到所述主放大器级的输出的主输出匹配网络，并且其中所述主输出匹配网络对贯穿所述主放大器路径输送的主RF信号赋予相位延迟并提供单个阻抗反演；第一、第二和第三峰值放大器路径，各自具有耦合到所述第二、第三和第四汇接网络输入中的不同一个汇接网络输入的输出，其中所述峰值放大器路径中的每个峰值放大器路径包括峰值放大器级和耦合到所述峰值放大器级的输出的峰值输出匹配网络，并且其中所述第一和第二峰值放大器路径的第一和第二峰值输出匹配网络中的每个峰值输出匹配网络对贯穿所述第一和第二峰值输出匹配网络中的每个峰值输出匹配网络所耦合到的所述第一和第二峰值放大器路径输送的峰值RF信号赋予相位延迟并提供单个阻抗反演。
在一个或多个实施例中，通过所述主输出匹配网络和所述第一和第二峰值输出匹配网络中的每个赋予的所述相位延迟是90度。
在一个或多个实施例中，所述的多尔蒂放大器进一步包括：功率分配器，所述功率分配器包括功率分配器输入以及第一、第二、第三和第四功率分配器输出，其中所述第一功率分配器输出耦合到所述主放大器路径，所述第二功率分配器输出耦合到所述第一峰值放大器路径，所述第三功率分配器输出耦合到所述第二峰值放大器路径，并且所述第四功率分配器输出耦合到所述第三峰值放大器路径，并且所述功率分配器被配置成将所述功率分配器输入处接收到的输入RF信号的输入功率划分成所述主RF信号以及第一、第二和第三峰值RF信号，并被配置成将所述主RF信号提供到所述第一功率分配器输出，将所述第一峰值RF信号提供到所述第二功率分配器输出，将所述第二峰值RF信号提供到所述第三功率分配器输出，并将所述第三峰值RF信号提供到所述第四功率分配器输出。
在一个或多个实施例中，所述功率分配器进一步包括第一、第二和第三延迟线元件，其中所述第一延迟线元件耦合到所述第一功率分配器输出并对所述主RF信号赋予第一延迟，所述第二延迟线元件耦合到所述第二功率分配器输出并对所述第一峰值RF信号赋予第二延迟，并且所述第三延迟线元件耦合到所述第三功率分配器输出并对所述第二峰值RF信号赋予第三延迟，其中所述第二延迟小于所述第一延迟，并且所述第三延迟小于所述第二延迟。
在一个或多个实施例中，所述第二延迟比所述第一延迟小90度，并且所述第三延迟比所述第二延迟小90度。
在一个或多个实施例中，所述功率分配器进一步包括对所述第三峰值RF信号赋予第四延迟的第四延迟线元件，其中所述第四延迟比所述第三延迟小90度。
根据本发明的第三方面，提供一种多尔蒂放大器，包括：具有输入和输出的主放大器路径；N-1个峰值放大器路径，其中每个峰值放大器路径具有输入和输出，并且其中N大于二；以及输出汇接网络，所述输出汇接网络具有汇接网络输出，N个汇接网络输入，所述N个汇接网络输入其具有耦合到所述主放大器路径的所述输出的第一汇接网络输入，耦合到所述N-1个峰值放大器路径中的最低阶峰值放大器路径的最低阶汇接网络输入，以及耦合到所述N-1个峰值放大器路径中的其它路径的N-2个额外的汇接网络输入，多个求和节点，包括耦合到所述汇接网络输出并直接耦合到所述第一汇接网络输入的最终求和节点，和各自直接耦合到所述N-2个额外的汇接网络输入中的不同一个汇接网络输入的N-2个中间求和节点，以及偏置线，所述偏置线耦合在所述最低阶汇接网络输入与所述N-2个中间求和节点中的最低阶求和节点之间，并且其中所述输出汇接网络对所述最低阶汇接网络输入与所述最终求和节点之间的峰值RF信号赋予的最长相位延迟大于所述输出汇接网络对提供至所述第一汇接网络输入和所述N-2个额外的汇接网络输入的任何其它RF信号赋予的所有其它相位延迟。
在一个或多个实施例中，所述输出汇接网络进一步包括各自耦合在所述多个求和节点中的不同组相邻求和节点之间的N-2个阻抗变换器。
在一个或多个实施例中，所述主放大器路径包括主放大器级和耦合到所述主放大器级的输出的第一输出匹配网络，其中所述第一输出匹配网络对贯穿所述主放大器路径输送的第一RF信号赋予90度的相位延迟并提供单个阻抗反演；并且所述N-1个峰值放大器路径中的每个峰值放大器路径包括峰值放大器级和耦合到所述峰值放大器级的输出的输出匹配网络，其中所述峰值放大器路径中的N-2个峰值放大器路径中的每个峰值放大器路径的所述输出匹配网络对贯穿所述N-2个峰值放大器路径中的每个峰值放大器路径输送的RF信号赋予90度的相位延迟并提供单个阻抗反演。
在一个或多个实施例中，N等于3；所述最长相位延迟为至少90度加上所述偏置线赋予的额外的相位延迟；并且所述输出汇接网络对任何其它RF信号赋予的所有其它相位延迟比所述最长相位延迟小至少所述偏置线赋予的所述相位延迟。
在一个或多个实施例中，N等于或大于4；所述最长相位延迟为至少180度加上所述偏置线赋予的额外的相位延迟；并且所述输出汇接网络对任何其它RF信号赋予的所有其它相位延迟比所述最长相位延迟小至少所述偏置线赋予的所述相位延迟。
在一个或多个实施例中，所述的多尔蒂放大器进一步包括：N向功率分配器，所述N向功率分配器包括功率分配器输入和N个功率分配器输出，其中所述N个功率分配器输出中的每个功率分配器输出耦合到所述主放大器路径和所述N-1个峰值放大器路径中的一个路径，并且所述N向功率分配器被配置成将所述功率分配器输入处接收到的输入RF信号的输入功率划分成所述输入RF信号的N个部分，并将所述输入RF信号的所述N个部分提供到所述N个功率分配器输出。
在一个或多个实施例中，所述N向功率分配器进一步包括多个延迟线元件，所述多个延迟线元件对所述输入RF信号的所述N个部分赋予各种相位延迟，其中，从耦合到所述最低阶峰值放大器路径的输入的最低阶延迟线元件开始，依次更高阶延迟线元件各自对通过所述延迟线元件中的每个延迟线元件接收到的所述输入RF信号的所述部分赋予额外的90度相位延迟。
在一个或多个实施例中，所述输出汇接网络进一步包括耦合在所述最终求和节点与所述汇接网络输出之间的额外的阻抗变换器。
附图说明
可结合以下图式考虑，通过参考具体实施方式和权利要求书导出对主题的较完整理解，图式中类似附图标记遍及各图指代相似元件。
图1是传统3向多尔蒂放大器的简化示意图；
图2是根据实施例的N向多尔蒂放大器(N≥3)的简化示意图；
图3是根据实施例的4向多尔蒂放大器的简化示意图；以及
图4到7是说明图3的4向多尔蒂放大器的主放大器和峰值放大器的负载阻抗轨迹的史密斯圆图。
具体实施方式
本发明性主题的实施例包括N向倒相多尔蒂放大器(N≥3)，该放大器具有最小相位输出网络布置从而产生最小化的输出合并器拓扑。各种实施例可以保留N向多尔蒂放大器中固有的优势，同时可能提供更简单的多尔蒂放大器设计、减少PCB面积占据、增强RF带宽能力、提高对生产变化的抗扰性和/或提高功率处理能力。
在各种实施例中，N向(N≥3)多尔蒂放大器包括功分器和移相器阵列，该阵列提供N个放大路径。每个放大路径包括功率晶体管装置。更确切地说，N个功率装置包括一个主放大器和N-1个峰值放大器。如将在下文更详细地描述，功率装置的N向阵列驱动具有至少N-2个90度阻抗变换器和一个偏置线的最小相位输出网络。当并入更大电气系统中时，该最小相位输出网络可以提供RF负载阻抗Rload。在整个此描述中，假设RF负载阻抗Rload为50欧姆。此外，在本文中称为系统阻抗的R0是N个放大器级所匹配到的负载阻抗。基于本文中的描述，本领域的技术人员将了解如何调整具有不同RF负载阻抗和/或系统阻抗R0的系统中的各种阻抗。
根据各种实施例，部分地通过排除传统N向多尔蒂放大器的输出网络支路中的N-1个输出网络支路中通常使用的惯用90度阻抗逆变器和偏置线来获得最小相位输出网络。当与传统多尔蒂放大器相比时，这可以提供明显更紧凑的输出网络、增强的RF带宽能力和更高的功率处理能力。在各种实施例中，功率装置(例如，图2、3的装置243到247、343到346)可以设计为允许以最小输出网络相位进行最佳操作。
图1是传统的非倒相3向多尔蒂放大器100的简化示意图。放大器100包括输入节点102、输出节点104、功率分配器110、三个PCB层级输入匹配网络116到118、RF放大器装置120、三个PCB层级输出匹配网络193到195，以及汇接网络170。贯穿RF放大器装置120提供三个放大路径，包括主放大器路径130和两个峰值放大器路径140、150，其中每个放大路径包括放大器级143到145(例如，单级或多级功率晶体管装置)，用于放大贯穿该路径传导的RF信号。
在多尔蒂放大器100的操作期间，放大器级143被偏置为以AB类模式操作，并且放大器级144、145被偏置为以不同的C类模式操作。更确切地说，主放大器级143的晶体管布置被偏置为提供180度与360度之间的传导角度。相反，峰值放大器级144、145的晶体管布置被偏置为提供小于180度的传导角度。
在节点102处的输入信号的功率低于两个峰值放大器级144、145的接通阈值电平(或“断点”)的低功率电平处，放大器100以低功率(或第二回退)模式操作，其中主放大器级143是供应电流到耦合至放大器100的输出104的负载106的唯一放大器。当输入信号的功率超过第一峰值放大器级144的阈值电平(而非第二峰值放大器级145的阈值电平)时，放大器100以第一回退模式操作，其中主放大器级143和第一峰值放大器级144均供应电流到负载106。此时，第一峰值放大器级144在最终求和节点175处提供有源负载调制，从而允许主放大器级143的电流继续线性地增加。最后，当输入信号的功率超过第一峰值放大器级144和第二峰值放大器级145两者的阈值电平时，放大器100以大功率模式操作，其中主放大器级143和两个峰值放大器级144、145供应电流到负载106。此时，第二峰值放大器级145在求和节点174处提供有源负载调制，从而允许第一峰值放大器级144的电流继续线性地增加，并且第一峰值放大器级144和第二峰值放大器级145两者在最终求和节点175处提供有源负载调制，从而允许主放大器级143的电流继续线性地增加。
功率分配器110耦合在输入节点102与RF放大器装置120之间。功率分配器110被配置成将节点102处接收到的输入信号的输入功率划分成输入信号的多个部分，其中将输入信号的对应部分提供到RF放大器装置120的输入端123到125。例如，功率分配器110的第一输出可以耦合到对应于主路径130的输入端123，功率分配器110的第二输出可以耦合到对应于第一峰值路径140的输入端124，并且功率分配器110的第三输出可以耦合到对应于第二峰值路径150的输入端125。在以当主放大器和两个峰值放大器供应电流到负载106时的大功率模式操作期间，功率分配器110划分放大器路径130、140、150之间的输入信号功率。例如，功率分配器110可以相等地划分功率，使得提供输入信号功率的大致三分之一到每个路径130、140、150。替代地，功率分配器110可以不相等地划分功率。
功率分配器110可以包括延迟线元件113、115(例如，传输线节段)，这些延迟线元件对输入RF信号的划分部分赋予各种相位延迟。例如，沿着主路径130的第一延迟线元件113和沿着第二峰值路径150的第二延迟线元件115各自可以分别对将提供到主放大器路径130和第二峰值放大器路径150的RF信号赋予90度相移。如后续在描述中将更好地理解的，给定输出匹配网络和汇接网络170的元件赋予的其它延迟的情况下，延迟线元件113、115赋予的相位延迟确保到达求和节点174、175的放大信号彼此同相地到达。
功率分配器110产生的信号贯穿PCB层级输入匹配网络116到118输送到RF放大器装置120。基本上，每个PCB层级输入匹配网络116到118被配置成沿着每个路径130、140、150在RF放大器装置120的输入端123到125处将阻抗升高到在放大器100的基频(或载频)F0下PCB层级输入匹配网络116到118的输入处的所要电平。
在RF放大器装置120内，主路径130和峰值路径140、150各自包括在输入端123到125与输出端163到165之间串联耦合的输入预匹配网络(输入PMN)133到135、放大器级143到145，以及输出预匹配网络(输出PMN)153到155。在图1中，“m”标示主路径130，“p1”标示第一峰值路径140，并且“p2”标示第二峰值路径150。输入预匹配网络133到135中的每个被配置成在F0下提供输入预匹配网络对应的输入端123到125处的所要输入阻抗。类似地，输出预匹配网络153到155中的每个被配置成在F0下在输出预匹配网络对应的输出端163到165处提供增加的输出阻抗。另外，放大器100包括耦合在每个输出端163到165与汇接网络170的输入之间的PCB层级输出匹配网络193到195。基本上，每个PCB层级输出匹配网络193到195被配置成沿着每个路径130、140、150更进一步地升高阻抗。
汇接网络170耦合在PCB层级输出匹配网络193到195的输出与输出节点104之间。汇接网络170包括三个输入、两个求和节点174、175、三个偏置线166到168、两个阻抗逆变器183到184、阻抗变换器185，以及耦合到放大器输出104的输出。装置120的输出端163到165各自通过PCB层级输出匹配网络193到195中的一个耦合到汇接网络170的输入。如本文中所使用，术语“阻抗逆变器”意指在放大路径的输出段中串联连接的90度变换器段(例如，元件183、184，图1)，而术语“阻抗变换器”意指连接在输出合并器网络中的相邻求和节点之间的90度变换器段(例如，元件185，图1)。术语“输出变换器”指连接到合并器网络的输出节点和RF负载的90度或更大变换器段(例如，元件283，图2)。
每个串联耦合的预匹配网络153到155、PCB层级输出匹配网络193到195、偏置线166到168、阻抗逆变器183到184以及阻抗变换器185的组合设计为确保针对最佳负载调制的正确相位关系。更确切地说，为确保对主放大器级143进行负载调制的正确相位，对于适当多尔蒂操作，沿着放大器级143的输出与最终求和节点175之间的路径(由括号190指示)赋予的总相位延迟应是90度的奇数倍(即，m×90度，其中m＝1、3、5、…)。类似地，为确保对放大器级144进行负载调制的正确相位，沿着放大器级144的输出与求和节点174之间的路径赋予的总相位延迟应是90度的奇数倍(即，m×90度，其中m＝1、3、5、…)。另外，沿着放大器级144的输出与最终求和节点175之间的路径的总相位延迟应是90度的偶数倍(即，m×90度，其中m＝0、2、4…)，从而防止放大器144以低功率(或第二回退)模式负载求和节点175。类似地，沿着放大器级145的输出与求和节点174之间的路径的总相位延迟应是90度的偶数倍(即，m×90度，其中m＝0、2、4…)，从而防止放大器145以第二回退和第一回退模式负载求和节点174。
在使用较高功率、较高频率晶体管装置的情况下，会更难以设计用于相当大负载阻抗(例如，50欧姆)的对RF信号赋予小于或等于90度的相位延迟的输出匹配网络(例如，由与PCB层级输出匹配网络193串联的预匹配网络153组成)。如本文中所使用，针对任何特定放大器路径的术语“最近的本地求和节点”意指电性地最接近于该放大器路径的放大器级的输出的求和节点。对于峰值路径140存在类似的设计约束。因此，在包括高功率、高频率晶体管装置的系统中会更难以实现其中m＝1的实际实施方案(对于路径130和140)。此外，在包括高功率、高频率晶体管装置的系统中通常不可实现对于路径145的m＝0。
因此，沿着主放大路径130，例如，典型的传统放大器设计的实际实施方案默认在放大器级143的输出与最终求和节点175之间提供270度(即，m＝3)的相位延迟，其中270度相位延迟是预匹配网络153、PCB层级输出匹配网络193、偏置线166和90度阻抗逆变器183赋予的延迟的总和。因为90度阻抗逆变器183对信号赋予90度延迟，所以偏置线166设计为赋予“剩余的”延迟以确保(预匹配网络153、PCB层级输出匹配网络193、偏置线166和90度阻抗逆变器183赋予的)延迟的总和是270度。
如上文所论述，在放大器级143的输出处产生的主RF信号贯穿预匹配网络153、PCB层级输出匹配网络193、偏置线166和90度阻抗逆变器183传导到最终求和节点175。在较高输入信号功率电平处，当第一峰值放大器级144也供应电流到负载106时，在放大器级144的输出处产生的第一峰值RF信号贯穿预匹配网络154、PCB层级输出匹配网络194、偏置线167和90度阻抗逆变器184传导到中间求和节点174。在最高输入信号功率电平处，当第二峰值放大器级145也供应电流到负载106时，在放大器级145的输出所述产生的第二峰值RF信号贯穿预匹配网络155、PCB层级输出匹配网络195和偏置线168传导到中间求和节点174。
沿着第一峰值路径140，90度阻抗逆变器184对输出端164处产生的RF信号赋予90度相位延迟，并且与匹配网络154和194赋予的相位延迟以及偏置线167赋予的额外的相位延迟合并，在放大器级144的输出与中间求和节点174之间的总相位延迟是270度。沿着第二峰值路径150，输出匹配网络155和195以及偏置线168赋予的相位延迟的合并在放大器级145的输出与中间求和节点174之间赋予180度的总相位延迟。这些相位延迟使得来自路径140、150的峰值RF信号同相地到达中间求和节点174。中间求和节点174反应性地合并从峰值放大器路径140、150接收到的放大峰值信号。
中间求和节点174处的合并峰值信号贯穿阻抗变换器185输送到最终求和节点175。阻抗变换器185对来自中间求和节点174的合并峰值信号赋予90度相位延迟。沿着主放大器路径130，先前所论述的在主放大器级143与最终求和节点175之间的总相位延迟使得主RF信号和合并峰值信号同相地到达最终求和节点175。
最终求和节点175反应性地合并放大的主信号和合并峰值信号，并在放大器输出104处产生放大的RF信号。如上文所论述，功率分配器110、RF放大器装置120和汇接网络170设计为使得沿着放大器路径130、140、150施加的总相移确保由对应的放大器路径140、150最终提供到求和节点174、175的电流彼此大体上同相地被接收到。因此，通过最终求和节点175提供到输出节点104(和提供到负载106)的电流表示由放大器路径130、140、150提供的电流的同相总和。
因为偏置线166到168和阻抗逆变器183到184可能占据大量PCB基板面，所以偏置线166到168和阻抗逆变器183到184对放大器100的整体大小具有重要作用。另外，在多尔蒂放大器100中，偏置线166到167、阻抗逆变器183到184还可明显限制放大器100的RF带宽性能。N向(N≥3)多尔蒂放大器具有固有的优势，包括但不限于有利的功率调整和线性特性。然而，在传统N向多尔蒂放大器中明显存在多个阻抗逆变器和偏置线占用的PCB面积的问题，并且对于N＞3的值该问题越发严重。
为了解决这些问题，图2和3中描绘的且下文描述的多尔蒂放大器的实施例包括针对一般N向多尔蒂放大器(图2)的相位最小化布置，且更具体来说针对4向多尔蒂放大器(图3)的相位最小化布置。各种实施例可保留N向多尔蒂放大器固有的优势，同时还提供最小化的输出合并器拓扑。更确切地说，根据各种实施例，部分地通过排除传统N向多尔蒂放大器的输出网络支路中的N-1个输出网络支路中包括的惯用90度阻抗逆变器和偏置线来获得最小相位输出网络。
图2是根据实施例的N向多尔蒂放大器200的简化示意图，其中N可以是大于2的任何整数(例如，N＝3、4、或5与10之间的任何整数或更大整数)。图2的多尔蒂放大器200具有倒相拓扑，意味着在与非倒相多尔蒂放大器(例如，放大器100，图1)相比时放大器200具有倒相负载网络配置。另外，如将在下文更详细地描述，多尔蒂放大器200的各种实施例包括最小相位输出网络，该最小相位输出网络部分地通过排除该放大器的输出网络支路中的至少N-2个输出网络支路中的典型90度阻抗逆变器和偏置线来获得。根据各种实施例，当与传统实施方案相比时，从放大器路径中的N-1个放大器路径中的每个放大器路径去除了约180度的相位延迟电路。
更确切地说，放大器200是N向的倒相多尔蒂放大器，该放大器包括输入节点202、N向功率分配器和相移网络208、具有主放大器路径230和N-1个峰值放大器路径240、250、260、270的RF放大器装置220、N个PCB层级输入匹配网络214到218、N个PCB层级输出匹配网络293到297、输出汇接网络272以及输出节点204。虽然图2中描绘了四个峰值放大器路径，但是取决于N的所选值，峰值放大器路径的数目可以更多或更少。每个放大路径包括放大器级243到247(例如，单级或多级功率晶体管集成电路(IC))，用于放大贯穿该路径传导的RF信号。虽然功率晶体管IC可以具有相同大小(例如，呈对称的多尔蒂配置)，但是功率晶体管IC也可以具有不相同的大小(例如，呈各种非对称的多尔蒂配置)。
在多尔蒂放大器200的操作期间，放大器级243被偏置为以AB类模式操作，并且放大器级244到247被偏置为以不同的C类模式操作。更确切地说，主放大器级243的晶体管布置被偏置为提供180度与360度之间的传导角度。相反，峰值放大器级244到247的晶体管布置被偏置为提供小于180度的传导角度。根据各种实施例，放大器级243到247可以是不对称的(即，具有不同大小的晶体管IC)或对称的(即，具有大体上相同大小的晶体管IC)。
根据实施例，第一峰值放大器路径240的放大器级244被偏置为在第一输入信号功率阈值(或“断点”)下接通(即，开始向耦合到放大器200的输出节点204的负载206提供电流)，该第一输入信号功率阈值对应于主放大器级243达到电压饱和处或附近的输入信号功率电平(节点202处)。第一峰值放大器路径240在本文中还可称为“最高阶”峰值放大器路径。第二峰值放大器路径250的放大器级245被偏置为在第二较高输入信号功率阈值下接通，该第二较高输入信号功率阈值对应于第一峰值放大器级244达到电压饱和处或附近的输入信号功率电平。类似地，后续阶峰值放大器路径(每个依序称为“下一个较低阶”峰值放大器路径)随着输入功率电平增加而被偏置为依序接通，并且最后第N-1峰值放大器级247被偏置为在第N-2峰值路径260的放大器级246达到电压饱和处或附近的最高输入信号功率阈值下接通。第N-1峰值放大器路径270在本文中还可以称为“最低阶”或“最后一个”峰值放大器路径。
换句话说，在节点202处的输入信号的功率低于所有峰值放大器级244到247的断点的低功率电平处，放大器200以低功率(或第N-1回退)模式操作，其中主放大器级243是供应电流到负载206的唯一放大器。阻抗变换器283的阻抗(或Z00)确定当所有峰值放大器级244到247处于断开状态时主放大器级243将暴露于的最大VSWR。当输入信号的功率超过第一峰值放大器级244的断点时(例如，当主放大器级243达到电压饱和时)，放大器200以第N-2回退模式操作，其中主放大器级243和第一峰值放大器级244均供应电流到负载206。此时，第一峰值放大路径240经由阻抗变换器284在最终求和节点273处提供有源负载调制，从而允许主放大器级243的电流继续线性地增加。
第一峰值放大路径240继续对主放大器级243进行负载调制，直到第一峰值放大器级244也达到电压饱和。此时，这对应于第二峰值放大器级245的断点，放大器200以第N-3回退模式操作，其中主放大器级243、第一峰值放大器级244和第二峰值放大器级245全部供应电流到负载206。第二峰值放大器级245经由阻抗变换器285在中间求和节点274处提供对第一峰值放大器级244的负载调制。同时，第一峰值放大器级244和第二峰值放大器级245的合并操作经由阻抗变换器284和285在最终求和节点273处提供对主放大器级243的负载调制，这进一步允许主放大器级243的电流线性地增加。随着功率电平依次增加超出其余峰值放大器级246、247中的每个峰值放大器级的断点，每个放大器级246、247依次开始供应电流到负载206并且对上游放大器级提供负载调制。最后，当输入信号的功率超过所有峰值放大器级244到247的断点时，放大器200以大功率模式操作，其中主放大器级243和所有峰值放大器级244到247(包括最低阶峰值放大器级247)供应电流到负载206。
在以大功率模式操作期间，输入节点202处接收到的输入信号被(功率分配器208)划分为N个信号，这N个信号分别地沿着主放大器路径230和N-1个峰值放大器路径240、250、260、270放大。最终，并且如后续将更详细地描述，放大的信号接着(通过汇接网络272)再合并，并经由输出节点204提供到负载206(例如，天线)。
功率分配器208耦合在输入节点202与RF放大器装置220之间。功率分配器208被配置成将节点202处接收到的输入信号的输入功率划分成输入信号的多个部分，其中将输入信号的对应部分提供到RF放大器装置220的输入端223到227。例如，功率分配器208的第一输出可以耦合到对应于主路径230的输入端223，功率分配器208的第二输出可以耦合到对应于第一峰值路径240的输入端224，功率分配器208的第三输出可以耦合到对应于第二峰值路径250的输入端225等。在以当主放大器路径和所有峰值放大器路径230、240、250、260、270供应电流到负载206时的大功率模式操作期间，功率分配器208划分放大器路径230、240、250、260、270之间的输入信号功率。例如，功率分配器208可以相等地划分功率，使得提供输入信号功率的大致N分之一到每个路径230、240、250、260、270。替代地，功率分配器208可以不相等地划分功率。
根据实施例，功率分配器208包括多个延迟线元件209到213(例如，传输线节段和/或集总元件)，这些延迟线元件对RF信号的划分部分赋予各种相位延迟。根据实施例，从耦合到最低阶峰值放大器路径270的最低阶延迟线元件213赋予的相位延迟开始，耦合到每个更高阶放大路径(即，依次更接近主路径230的每个路径)的依次更高阶延迟线元件212、211、210、209可以对沿着该路径接收到的信号赋予额外的90度相位延迟。根据更特定实施例，例如，沿着主路径230的第一延迟线元件209可以对提供到路径230的信号赋予(N-1)×90度相位延迟，沿着第一峰值路径(p1)240的第二延迟线元件210可以对提供到路径240的信号赋予(N-2)×90度相位延迟，沿着第二峰值路径(p2)250的第三延迟线元件211可以对提供到路径250的信号赋予(N-3)×90度相位延迟，等等(对于中间峰值路径，未示出)，其中沿着第N-2峰值路径(p(N-2))260的第N-2延迟线元件212可以对提供到路径260的信号赋予90度相位延迟，并且沿着第N-1峰值路径(p(N-1))270的第N-1延迟线元件213可以不对提供到路径270的信号赋予相位延迟。在此类实施例中，可以不包括延迟线213。虽然上文概述了相位延迟元件209到213赋予的特定相位延迟的例子，但是可存在针对输入相位调整的其它解决方案。如本领域的技术人员基于本文中的描述将理解的，针对输入相位调整的不同解决方案将产生动态范围上的独特负载阻抗分散特征。无论确切施加的相位延迟，并且如后续在描述中将更好地理解的，给定输出匹配网络253到257、293到297和汇接网络272的元件赋予的额外的延迟的情况下，延迟线元件209到213赋予的相位延迟确保到达求和节点273到276的放大信号彼此同相地到达。
功率分配器208产生的信号贯穿PCB层级输入匹配网络214到218输送到RF放大器装置220。基本上，每个PCB层级输入匹配网络214到218被配置成沿着每个路径230、240、250、260、270在RF放大器装置220的输入端(223到227)处将阻抗升高到在放大器200的基频(或载频)F0下PCB层级输入匹配网络214到218的输入处的所要电平。
RF放大器装置220可以是分开封装的电组件，其耦合到包括并未容纳在RF放大器装置220内的放大器200的其它组件的PCB。因此，RF放大器装置220的输入端223到227和输出端263到267表示装置220与装置220外部的放大器组件(例如，装置220所耦合到的PCB上的放大器组件)之间的“封装平面”或接口。更确切地说，输入端223到227和输出端263到267一般表示用于提供电连接到RF放大器装置220的内部组件(例如，放大器路径230、240、250、260、270)的封装引线、接脚或其它物理接口。
虽然RF放大器装置220描绘为单个单元(例如，被配置成耦合到PCB的单个封装装置)，但是本领域的技术人员将了解，基于本文中的描述，每个放大器路径230、240、250、260、270(或多个放大器路径)的组件也可以分别地容纳在封装装置中。在其它替代实施例中，RF放大器装置220的组件可以不容纳在分开的封装内。替代地，输入预匹配网络233到237、放大器级243到247以及输出预匹配网络253到257的组件可以直接耦合到PCB或支撑多尔蒂放大器200的其它部分的其它衬底。在此类实施例中，PCB层级输入匹配网络214到218和输入预匹配网络233到237可以一起折叠为统一输入匹配网络。类似地，输出预匹配网络253到257和PCB层级输出匹配网络293到297可以一起折叠为统一输出匹配网络。在又其它实施例中，放大器200的各个部分可以集成到容纳放大器级243到247的封装中，和/或并入到包括放大器级243到247的半导体管芯中。此类至封装和/或管芯中的较高层级的集成可以一直延伸到完整集成的放大器，其中放大器输入202和输出204之间的大体上所有组件可以包括于相同封装和/或相同半导体管芯中。
另外，取决于实施方案，PCB层级输入匹配网络214到218和/或PCB层级输出匹配网络293到297可以是任选的。类似地，输入预匹配网络233到237和/或输出预匹配网络253到257可以是任选的。例如，50欧姆的基于IC内和IC外的放大器级将不需要PCB层级输入匹配网络214到218或PCB层级输出匹配网络293到297。
在装置220内，主路径和峰值路径230、240、250、260、270各自包括在输入端223到227与输出端263到267之间串联耦合的输入预匹配网络233到237、放大器级243到247，以及输出预匹配网络253到257。在图2中，“m”标示主路径230，“p1”标示第一峰值路径240，“p2”标示第二峰值路径250，“p(N-2)”标示第N-2峰值路径260，并且“p(N-1)”标示第N-1峰值路径270。根据实施例，每个放大器级243到247匹配到全功率系统阻抗R0(例如，50欧姆或一些其它值)。
输入预匹配网络233到237中的每个被配置成在F0下提供输入预匹配网络对应的输入端223到227处的所要输入阻抗。输入预匹配网络233到237中的一些或全部可以实现为低通匹配网络(例如，并联电容匹配网络拓扑)。在替代实施例中，输入匹配网络233到237中的一些或全部可以实现为高通或带通匹配网络。
输出预匹配网络253到257中的每个被配置成在F0下在输出预匹配网络对应的输出端263到267处提供所要输出阻抗。另外，PCB层级输出匹配网络293到297耦合在每个输出端263到267与汇接网络272的输入之间。基本上，每个PCB层级输出匹配网络293到297被配置成沿着每个路径230、240、250、260、270更进一步地升高阻抗。输出预匹配网络253到257中的一些或全部可以实现为低通匹配网络(例如，并联电容匹配网络拓扑)。在替代实施例中，输出预匹配网络253到257中的一些或全部可以实现为高通或带通匹配网络。
输出汇接网络272耦合在PCB层级输出匹配网络293到297的输出与输出节点204之间。更确切地说，输出汇接网络272将放大器路径230、240、250、260、270连接到最终求和节点273，该最终求和节点273又耦合到输出节点204。汇接网络272包括N个输入、N-1个求和节点273到276、N-1个阻抗变换器283到286、偏置线287，以及耦合到放大器输出204的输出。装置220的输出端263到267各自通过PCB层级输出匹配网络293到297中的一个耦合到汇接网络272的输入。
每个串联耦合的预匹配网络253到257、PCB层级输出匹配网络293到297、以及阻抗逆变器284到286(或偏置线287)的组合设计为确保针对最佳负载调制的正确相位关系。更确切地说，为确保对主放大器级243进行负载调制的正确相位，沿着放大器级243的输出与最终求和节点273之间的路径(由括号290指示)赋予的总相位延迟为约90度(即，m×90度，其中m＝1)。对于每个依次的路径(即，按路径240、250、260、270的顺序)，沿着每个放大器级244、245、246、247的输出与最终求和节点273之间的路径赋予的总相位延迟增加约90度。例如，放大器级244的输出与最终求和节点273之间的总相位延迟为约180度(即，m×90度，其中m＝2)，放大器级245的输出与最终求和节点273之间的总相位延迟为约270度等，其中放大器级246的输出与最终求和节点273之间的总相位延迟为约(N-1)×90度，并且放大器级247的输出与最终求和节点273之间的总相位延迟为约N×90度。
根据实施例，主放大路径230的输出匹配网络(即，由与PCB层级输出匹配网络293串联的预匹配网络253组成)被配置成对朝向最终求和节点273的所要阻抗提供阻抗变换(例如，对于R0＝50欧姆，在大功率下的50欧姆)。另外，在实施例中，主放大路径230的输出匹配网络提供单个阻抗反演，并且因此设计为对放大器级243的输出与最终求和节点273之间的RF信号赋予约90度的相位延迟。为了获得90度相位延迟，主放大路径230的输出匹配网络的一些实施例可以包括相位超前网络，该相位超前网络对整个网络施加负相位。例如，在其中输出预匹配网络253包括高通滤波器(例如，与放大器级243的漏极-源极电容谐振的接地的电感)的实施例中，该网络的优势可以限定施加到整个网络的负相位的量值。另外或替代地，匹配的高通滤波器(例如，具有交流耦合到地面和一个或多个串联电容器的一个或多个并联电感器(或传输线))可以与PCB层级输出匹配网络293串联地耦合(例如，与耦合到网络293的输出的高通滤波器的输入端和耦合到最终求和节点273的高通滤波器的输出端串联地耦合)。替代地，高通滤波器可以不经过匹配并且通过省略接地的并联电感且仅并入串联电容器而简化，在此情况下串联电容器被吸收到输出匹配网络中。另外或替代地，交流耦合到地面的并联电感器可以被布置为极贴近PCB上的输出端263(例如，这可以通过使用具有小于F0处的四分之一波长的电长度的电源传输线供应来实施)。在此类实施例中，并联电感被吸收到输出匹配网络中。
根据实施例，峰值放大路径240、250、260中的每个峰值放大路径的输出匹配网络可以类似地设计，从而在每个放大器级244到246的输出与最近的本地求和节点274到276之间提供单个阻抗反演和90度的相位延迟。如本文中所使用，术语“最近的本地求和节点”意指电性地最接近于任何特定放大器级输出的求和节点。根据实施例，对于第N-1峰值路径270，可以通过输出匹配网络在放大器级247的输出与节点277(该节点277在技术上不是“求和节点”)之间提供90度相位延迟。与多尔蒂放大器100(图1)形成鲜明对比，可见汇接网络272不包括与N-1个路径相关联的偏置线(例如，偏置线166到167，图1)或分开的阻抗逆变器(例如，90度阻抗逆变器183到184，图1)。替代地，主路径230和前N-2个峰值路径240、250、260的输出匹配网络253到256、293到296执行阻抗反演和阻抗变换的双重作用。第N-1峰值路径270的输出匹配网络257、297执行阻抗变换，而非必须执行阻抗反演(当然该输出匹配网络257、297可以执行阻抗反演)。
如上所述且根据各种实施例，部分地通过排除传统N向多尔蒂放大器的输出网络支路中的N-1个输出网络支路中使用的惯用90度阻抗逆变器和偏置线来获得最小相位输出汇接网络272。输出汇接网络272包括N个汇接网络输入、汇接网络输出、耦合到汇接网络输出并耦合到第一汇接网络输入的最终求和节点273、各自耦合到N-2个其它汇接网络输入中的不同一个汇接网络输入的N-2个中间求和节点、各自耦合在两个不同相邻求和节点273到276之间的N-2个阻抗变换器，以及耦合在最低阶汇接网络输入与最低阶求和节点276之间的偏置线。如本文中所使用，“相邻求和节点”意指电性地最接近于彼此的一组两个求和节点。例如，节点273和274构成相邻求和节点，节点274和275构成相邻求和节点，等。还如本文中所使用，“最低阶求和节点”指电性地最接近于最低阶峰值放大器路径(例如，路径270)的求和节点(例如，节点276)。最后，“最低阶汇接网络输入”指最低阶峰值放大器路径(例如，路径270)所直接耦合到的汇接网络输入。
根据实施例，汇接网络272在PCB层级输出匹配网络293与最终求和节点273之间不实施大量额外的相位延迟(即，大约0度的相位延迟)。N-1个阻抗变换器283到286中的每个对穿过变换器283到286的信号赋予约90度的相位延迟。因此，汇接网络272在N-2个峰值路径240、250、260中的每个峰值路径的输出与最终求和节点273之间赋予约(n)×90度(n＝1、2、3、…、N-2)的相位延迟。对于PCB层级输出匹配网络297的输出与最终求和节点273之间的第N-1峰值路径270(或“最低阶峰值路径”)，汇接网络272实施约(N-2)×90度的相位延迟加上来自偏置线287的额外的相位延迟。偏置线287赋予的相位延迟可以为约90度，或足以在最低回退阈值下获得峰值路径270的最佳断开状态的无论任何其它值。
也就是说，峰值放大器路径240、250、260、270中的每个通过一个或多个阻抗变换器284到286与(对于路径270)偏置线287的串联组合(或级联)耦合到最终求和节点273。例如，取决于每个峰值放大器路径240、250、260接通的顺序，峰值放大器路径240、250、260中的每个通过逐渐更多的阻抗变换器284到286耦合到最终求和节点273。更确切地说，峰值路径240通过一个阻抗变换器284耦合到最终求和节点273，峰值路径250通过两个阻抗变换器284、285耦合到最终求和节点273，峰值路径260通过N-2个阻抗变换器284到286耦合到最终求和节点273，并且峰值路径270通过N-2个阻抗变换器284到286再加上偏置线287耦合到最终求和节点273。
根据实施例，最终求和节点273可以通过额外的阻抗变换器283(在本文中称为“输出变换器”)连接到输出负载206，从而提供用于负载调制的所要VSWR。例如，阻抗变换器283可以对来自最终求和节点273的合并信号提供额外的90度相位延迟。替代地，如果箭头288所指示的从最终求和节点273朝向负载的阻抗等于负载阻抗Rload，可以不包括阻抗变换器283。例如，如果例如当Rload等于50欧姆时R0设定为50×N，可出现此条件。在此类实施例中，最终求和节点273可被视为放大器200的输出节点。
输出变换器283还可以由多个变换器段或替代的变换器实施方案组成以增加用于负载调制的所要VSWR的带宽。例如，输出变换器283的各种实施例可以包括多段二项式变换器、切比雪夫变换器和Klopfenstein渐变，在此情况下，根据特定输出变换器设计，输出变换器283可以对来自最终求和节点273的合并信号赋予额外的延迟。
根据实施例各种阻抗变换器283、284、285、286和偏置线287可以分别具有根据以下等式限定的特性阻抗Z00、Z01、Z02、…、Z0(N-2)、Z0(N-1)：
Figure BDA0001311381580000221
Z01＝R0/(N-1)；
Z02＝R0/(N-2)；…
Z0(N-2)＝R0/2；以及
Z0(N-1)＝R0。
当放大器200以最低功率模式操作时，通过输出匹配网络293观察到的朝向最终求和节点273的阻抗为约R0/N，并且通过输出匹配网络294到297中的每个观察到的朝向最近的本地求和节点274到276(或朝向节点277)的阻抗为基本上无穷大。随着输入信号的功率电平增加高于第一峰值路径240开始提供电流到负载206的第一断点，主放大器级243的负载调制开始出现，通过输出匹配网络293观察到的阻抗增加，并且输出匹配网络294观察到朝向求和节点274的相对低阻抗。随着输入信号的功率电平继续增加高于第二峰值路径250也开始提供电流到负载206的第二断点，主放大器级243的负载调制继续，通过输出匹配网络293和294观察到的阻抗增加，并且通过输出匹配网络295观察到朝向求和节点275的相对低阻抗。此趋势随着输入信号的功率电平继续增加超出每个依次更高的断点而继续，直到当所有放大器级饱和地操作时达到大功率模式(例如，归一化为零分贝(dB)输入信号功率)。此时，输出匹配网络293到297中的每个输出匹配网络观察到的朝向该输出匹配网络最近的本地求和节点273到276(或节点277)的阻抗达到其最高电平(例如，约R0)。
在实施例中，每个阻抗变换器284到286(和偏置线287)设计为确保针对最佳负载调制的正确振幅和相位关系。当所有路径230、240、250、260、270供应电流到负载206时：
-输出匹配网络297产生的峰值RF信号贯穿偏置线287传导到中间求和节点276，在该中间求和节点276处该峰值RF信号与输出匹配网络296产生的峰值RF信号同相地反应性地合并。根据实施例，偏置线287对输出匹配网络297产生的RF信号赋予90度相位延迟(或对于断开状态，按需要赋予其它延迟)；
-中间求和节点276处的合并信号贯穿阻抗变换器286传导到下一个最高中间求和节点，在该下一个最高中间求和节点处该合并信号与该下一个最高峰值放大器路径的输出处产生的峰值RF信号同相地反应性地合并。根据实施例，阻抗变换器286对求和节点276处产生的RF信号赋予90度相位延迟。虽然路径250和260之间可以包括一个或多个峰值放大器路径，但为易于描述，下一个最高峰值路径将假设为路径250。因此，在贯穿阻抗变换器286传导之后，来自求和节点276的合并信号在中间求和节点275处与输出匹配网络295产生的峰值RF信号反应性地合并；
-中间求和节点275处的合并信号贯穿90度阻抗变换器285传导到中间求和节点274，在该中间求和节点274处该合并信号与输出匹配网络294产生的峰值RF信号同相地反应性地合并。根据实施例，阻抗变换器285对求和节点275处产生的RF信号赋予90度相位延迟；
-中间求和节点274处的合并信号贯穿90度阻抗变换器284传导到最终求和节点273，在该最终求和节点273处该合并信号与输出匹配网络293产生的主RF信号同相地反应性地合并。根据实施例，阻抗变换器284对求和节点274处产生的RF信号赋予90度相位延迟；并且
-最后，求和节点273处的合并信号贯穿阻抗变换器283传导到输出节点204。根据实施例，阻抗变换器283对求和节点273处产生的RF信号赋予90度相位延迟(或取决于特定输出变换器设计，赋予其它相位延迟)。
功率分配器208、RF放大器装置220、阻抗匹配网络293到297以及汇接网络272设计为使得沿着放大器路径230、240、250、260、270施加的总相移确保最终通过对应的放大器路径230、240、250、260、270提供到求和节点273到276的电流大体上彼此同相地接收到。因此，在大功率操作期间，求和节点273提供到阻抗变换器283和输出节点204(以及提供到负载206)的电流表示放大器路径230、240、250、260、270提供的电流的同相总和。
在多尔蒂放大器200中，排除传统偏置线、阻抗逆变器(例如，偏置线166到167，和阻抗逆变器183到184，图1)可以提高放大器200的RF带宽性能，并且实现大量减少输出汇接网络272占用的PCB面积。应理解，出于解释和易于描述的目的，图2是放大器200的简化表示，并且实际实施例可以包括提供额外的功能和特征的其它装置和组件，和/或应理解，放大器200可以是更大的电气系统的一部分。因此，虽然图2描绘了电路元件和/或端之间的直接电连接，但是替代实施例可以采用中间电路元件和/或组件，同时以大体上类似方式起作用。
图2的放大器200表示N向多尔蒂放大器的一般化实施例，其中N可以是大于或等于3的任何数字。作为更具体的例子，现将结合图3描述衍生自图2的N向多尔蒂放大器的4向多尔蒂放大器300。为简洁起见，4向多尔蒂放大器300的描述中不包括上文所论述的一些详细内容。然而，应理解，这些详细内容也适用于4向多尔蒂放大器300。
图3是根据实施例的4向多尔蒂放大器300的简化示意图。更确切地说，放大器300是4向的倒相多尔蒂放大器，该放大器包括输入节点302、4向功率分配器和相移网络310、四个PCB层级输入匹配网络315到318、具有主放大器路径330和三个峰值放大器路径340、350、360的RF放大器装置320、四个PCB层级输出匹配网络367到370、输出汇接网络372，以及输出节点304。每个放大路径包括用于放大贯穿该路径传导的RF信号的放大器级343到346。虽然功率晶体管IC可以具有相同大小，但是功率晶体管IC也可以具有不相同的大小。
在多尔蒂放大器300的操作期间，放大器级343被偏置为以AB类模式操作，并且放大器级344到346被偏置为以不同的C类模式操作。根据各种实施例，放大器级343到346可以是不对称的或对称的。
根据实施例，第一峰值放大器路径340的放大器级344被偏置为在第一输入信号功率阈值下接通，该第一输入信号功率阈值对应于主放大器级343达到电压饱和处或附近的输入信号功率电平。第二峰值放大器路径350的放大器级345被偏置为在第二较高输入信号功率阈值下接通，该第二较高输入信号功率阈值对应于第一峰值放大器级344达到电压饱和处或附近的输入信号功率电平。类似地，第三峰值放大器路径360的放大器级346被偏置为在最高输入信号功率阈值下接通，第二峰值放大器级345在该最高输入信号功率阈值处或附近达到电压饱和。
换句话说，在节点302处的输入信号的功率低于所有峰值放大器级344到346的断点的低功率电平处，放大器300以低功率(或第三回退)模式操作，其中主放大器级343是供应电流到负载306的唯一放大器。阻抗变换器383的特性阻抗(或Z00)确定当所有峰值放大器级344到346处于断开状态时主放大器级343将暴露于的最大VSWR。当输入信号的功率超过第一峰值放大器级344的断点时，放大器300以第二回退模式操作，其中主放大器级343和第一峰值放大器级344均供应电流到负载306。此时，第一峰值放大路径340经由阻抗变换器384在最终求和节点373处提供有源负载调制，从而允许主放大器级343的电流继续线性地增加。
第一峰值放大路径340继续对主放大器级343进行负载调制，直到第一峰值放大器级344也达到电压饱和。此时，这对应于第二峰值放大器级345的断点，放大器300以第一回退模式操作，其中主放大器级343、第一峰值放大器级344和第二峰值放大器级345全部供应电流到负载306。第二峰值放大器级345经由阻抗变换器385在中间求和节点374处提供对第一峰值放大器级344的负载调制。同时，第一峰值放大器级344和第二峰值放大器级345的合并操作经由阻抗变换器384和385在最终求和节点373处提供对主放大器级343的负载调制，这进一步允许主放大器级343的电流线性地增加。
第一峰值放大路径340和第二峰值放大路径350继续对主放大器级343进行负载调制直到第二峰值放大器级345也达到电压饱和。此时，这对应于第三峰值放大器级346的断点，放大器300以大功率模式操作，其中主放大器级343和所有峰值放大器级344到346全部供应电流到负载306。第三峰值放大器级346经由偏置线386在中间求和节点375处提供对第二峰值放大器级345的负载调制。同时，三个峰值放大器级344到346的合并操作经由阻抗变换器384到385(或偏置线386)在最终求和节点373处提供对主放大器级343的负载调制，这进一步允许主放大器级343的电流线性地增加。基本上，随着每个依次的峰值级接通，其也允许每个更高阶峰值级的电流继续线性地增加。
功率分配器310耦合在输入节点302与RF放大器装置320之间。功率分配器310被配置成将节点302处接收到的输入信号的输入功率划分成输入信号的多个部分，其中将输入信号的对应部分提供到RF放大器装置320的输入端323到326。在以当主放大器和所有峰值放大器路径330、340、350、360供应电流到负载306时的大功率模式操作期间，功率分配器310划分放大器路径330、340、350、360之间的输入信号功率。例如，功率分配器310可以相等地划分功率，使得提供输入信号功率的大致四分之一到每个路径330、340、350、360。替代地，功率分配器310可以不相等地划分功率。
根据实施例，功率分配器310包括延迟线元件311到314(例如，传输线节段和/或集总元件)，这些延迟线元件对RF信号的划分部分赋予各种相位延迟。根据实施例，例如，沿着主路径330的第一延迟线元件311可以对提供到路径330的信号赋予约270度相位延迟，沿着第一峰值路径340的第二延迟线元件312可以对提供到路径340的信号赋予约180度相位延迟，沿着第二峰值路径350的第三延迟线元件313可以对提供到路径350的信号赋予约90度相位延迟，并且第四沿着第三峰值路径360的延迟线元件314可以不对提供到路径370的信号赋予相位延迟。在此类实施例中，可以不包括延迟线314。虽然上文概述了相位延迟元件311到314赋予的特定相位延迟的例子，但是可存在针对输入相位调整的其它解决方案。无论确切施加的相位延迟，给定输出匹配网络353到356、367到370和汇接网络372的元件赋予的额外的延迟的情况下，延迟线元件311到314赋予的相位延迟确保到达求和节点373到375的放大信号彼此同相地到达。
功率分配器310产生的信号贯穿PCB层级输入匹配网络315到318输送到RF放大器装置320。基本上，每个PCB层级输入匹配网络315到318被配置成沿着每个路径330、340、350、360在RF放大器装置320的输入端(323到326)处将阻抗升高到在放大器300的基频(或载频)F0下PCB层级匹配网络315到318的输入处的所要电平。
RF放大器装置320可以是分开封装的电组件，其耦合到包括并未容纳在RF放大器装置320内的放大器300的其它组件的PCB。因此，输入端323到326和输出端363到366一般表示用于提供电连接到RF放大器装置320的内部组件(例如，放大器路径330、340、350、360)的封装引线、接脚或其它物理接口。虽然RF放大器装置320描绘为单个单元，但是本领域的技术人员将了解，基于本文中的描述，每个放大器路径330、340、350、360(或多个放大器路径)的组件也可以分别地容纳在封装装置中。在其它替代实施例中，RF放大器装置320的组件可以不容纳在分开的封装内。替代地，输入预匹配网络333到336、放大器级343到346以及输出预匹配网络353到356的组件可以直接耦合到PCB或支撑多尔蒂放大器300的其它部分的其它衬底。在此类实施例中，PCB层级输入匹配网络315到318和输入预匹配网络333到336可以一起折叠为统一输入匹配网络。类似地，输出预匹配网络353到356和PCB层级输出匹配网络367到370可以一起折叠为统一输出匹配网络。在又其它实施例中，放大器300的各个部分可以集成到容纳放大器级343到346的封装中，和/或并入到包括放大器级343到346的半导体管芯中。此类至封装和/或管芯中的较高层级的集成可以一直延伸到完整集成的放大器，其中放大器输入302和输出304之间的大体上所有组件可以包括于相同封装和/或相同半导体管芯中。
另外，取决于实施方案，PCB层级输入匹配网络315到318和/或PCB层级输出匹配网络367到370可以是任选的。类似地，输入预匹配网络333到336和/或输出预匹配网络353到356可以是任选的。例如，50欧姆的基于IC内和IC外的放大器级将不需要PCB层级输入匹配网络315到318或PCB层级输出匹配网络367到370。
在装置320内，主路径和峰值路径330、340、350、360各自包括在输入端323到326与输出端363到366之间串联耦合的输入预匹配网络333到336、放大器级343到346，以及输出预匹配网络353到356。在图3中，“m”标示主路径330，“p1”标示第一峰值路径340，“p2”标示第二峰值路径350，并且“p3”标示第三峰值路径360。根据实施例，每个放大器级343到346匹配到全功率系统阻抗R0(例如，50欧姆或一些其它值)。
输出汇接网络372耦合在PCB层级输出匹配网络367到370的输出与输出节点304之间。更确切地说，输出汇接网络372将放大器路径330、340、350、360连接到最终求和节点373，该最终求和节点373又耦合到输出节点304。汇接网络372包括四个输入、三个求和节点373到375、三个阻抗变换器383到385、偏置线386，以及耦合到放大器输出304的输出。装置320的输出端363到366各自通过PCB层级输出匹配网络367到370中的一个耦合到汇接网络372的输入。
每个串联耦合的输出预匹配网络353到356、PCB层级输出匹配网络367到370、以及阻抗逆变器384到385(或偏置线386)的组合设计为确保针对最佳负载调制的正确相位关系。为获得正确负载调制，每个放大器级343到345距最近的本地求和节点373到375约90度。以此方式，通过第一峰值放大器级344以第二回退模式对主放大器级343适当地进行负载调制，通过第二峰值放大器级345以第一回退模式对第一峰值放大器级344适当地进行负载调制，并且通过第三峰值放大器级346以大功率模式对第二峰值放大器级345适当地进行负载调制。当然，随着输入信号的功率依次增加，首先通过第一峰值放大器级344对主放大器级343进行负载调制，接着第二峰值放大器级345对第一峰值放大器级344进行负载调制，同时第二峰值放大器级345和第一峰值放大器级344的组合还对主放大器级343进行负载调制。最后，第三峰值放大器级346接着对第二峰值放大器级345进行负载调制，同时第三峰值放大器级346和第二峰值放大器级345的组合对第一峰值放大器级344进行负载调制，并且同时第三峰值放大器级346、第二峰值放大器级345和第一峰值放大器级344的组合对主放大器级343进行负载调制。更确切地说，为了确保对主放大器级343进行负载调制的正确相位，沿着放大器级343的输出与最终求和节点373之间的路径赋予的总相位延迟为约90度。放大器级344的输出与最终求和节点373之间的总相位延迟为约180度，放大器级345的输出与最终求和节点373之间的总相位延迟为约270度，并且放大器级346的输出与最终求和节点373之间的总相位延迟为约360度。
根据实施例，主放大路径330的输出匹配网络(即，由与PCB层级输出匹配网络367串联的预匹配网络353组成)被配置成对朝向最终求和节点373的所要阻抗提供阻抗变换(例如，对于R0＝50欧姆，在大功率下的50欧姆)。另外，在实施例中，主放大路径330的输出匹配网络提供单个阻抗反演，并且因此设计为对放大器级343的输出与最终求和节点373之间的RF信号赋予约90度的相位延迟。
根据实施例，第一峰值放大路径340和第二峰值放大路径350中的每个峰值放大路径的输出匹配网络可以类似地设计，从而在每个放大器级344、345的输出与最近的本地求和节点374、375之间提供单个阻抗反演和90度的相位延迟。根据实施例，对于第三峰值路径360，可以(或可以不)通过输出匹配网络在放大器级346的输出与节点376(该节点376在技术上不是“求和节点”)之间提供单个阻抗反演和90度相位延迟。主路径330和前两个峰值路径340、350的输出匹配网络353到355、367到369执行阻抗反演和阻抗变换的双重作用。第三峰值路径360的输出匹配网络356、370执行阻抗变换，而非必须执行阻抗反演(当然该输出匹配网络356、370可以执行阻抗反演)。
根据实施例，汇接网络372在PCB层级输出匹配网络367与最终求和节点373之间不实施大量额外的相位延迟(即，大约0度的相位延迟)。三个阻抗变换器383到385中的每个对穿过变换器383到385的信号赋予约90度的相位延迟。因此，汇接网络372在第一峰值路径340和第二峰值路径350中的每个峰值路径的输出与最终求和节点373之间赋予约(n)×90度(n＝1、2)的相位延迟。对于PCB层级输出匹配网络370的输出与最终求和节点373之间的第三峰值路径360，汇接网络372实施约180度的相位延迟加上来自偏置线386的额外的相位延迟。偏置线386赋予的相位延迟可以为约90度，或足以在最高回退阈值下获得峰值路径360的断开状态的无论任何其它值。
根据实施例，最终求和节点373可以通过额外的阻抗变换器383连接到输出负载306，从而提供用于负载调制的所要VSWR。例如，阻抗变换器383可以对来自最终求和节点373的合并信号提供额外的90度相位延迟。替代地，如果箭头388所指示的从最终求和节点373朝向负载的阻抗等于负载阻抗Rload，可以不包括阻抗变换器383。例如，如果例如当Rload等于50欧姆时R0设定为50×N(其中在实施例中，N＝4)，可出现此条件。在此类实施例中，最终求和节点373可被视为放大器300的输出节点。
当放大器300以最低功率模式操作时，通过输出匹配网络367观察到的朝向最终求和节点373的阻抗(由箭头391指示)为约R0/N，并且通过输出匹配网络368到370中的每个观察到的朝向最近的本地求和节点374到375(或朝向节点376)的阻抗(由箭头392到394指示)为基本上无穷大。
随着输入信号的功率电平增加高于第一峰值路径340开始提供电流到负载306的第一断点，主放大器级343的负载调制开始出现，通过输出匹配网络367观察到的阻抗增加，并且输出匹配网络368观察到朝向求和节点374的相对低阻抗。在输出匹配网络369和370处观察到的朝向最近的本地求和节点375(或朝向节点376)的阻抗(由箭头393到394指示)为基本上无穷大。
随着输入信号的功率电平继续增加高于第二峰值路径350也开始提供电流到负载306的第二断点，第一峰值级344的负载调制开始出现且主放大器级343的负载调制继续，通过输出匹配网络367和368观察到的阻抗增加，并且输出匹配网络369观察到朝向求和节点375的相对低阻抗。在输出匹配网络370处观察到的朝向节点376的由箭头394指示的阻抗为基本上无穷大。
最后，在输入信号的功率电平增加超出第三断点且增加至大功率模式之后，通过输出匹配网络367到370中的每个输出匹配网络观察到的朝向该输出匹配网络最近的本地求和节点373到375(或节点376)的阻抗达到约R0的电平。
在实施例中，每个阻抗变换器384到385(和偏置线386)设计为确保针对最佳负载调制的正确相位关系。当所有路径330、340、350、360供应电流到负载306时：
-输出匹配网络370产生的峰值RF信号贯穿偏置线386传导到中间求和节点375，在该中间求和节点375处该峰值RF信号与输出匹配网络369产生的峰值RF信号同相地反应性地合并。根据实施例，偏置线386对输出匹配网络370产生的RF信号赋予90度相位延迟(或对于断开状态，按需要赋予其它延迟)；
-中间求和节点375处的合并信号贯穿90度阻抗变换器385传导到中间求和节点374，在该中间求和节点374处该合并信号与输出匹配网络368产生的峰值RF信号同相地反应性地合并。根据实施例，阻抗变换器385对求和节点375处产生的RF信号赋予90度相位延迟；
-中间求和节点374处的合并信号贯穿90度阻抗变换器384传导到最终求和节点373，在该最终求和节点373处该合并信号与输出匹配网络367产生的主RF信号同相地反应性地合并。根据实施例，阻抗变换器384对求和节点374处产生的RF信号赋予90度相位延迟；并且
-最后，求和节点373处的合并信号贯穿阻抗变换器383传导到输出节点304。根据实施例，阻抗变换器383对求和节点373处产生的RF信号赋予90度相位延迟。
功率分配器310、RF放大器装置320、阻抗匹配网络393到396以及汇接网络372设计为使得沿着放大器路径330、340、350、360施加的总相移确保最终通过对应的放大器路径330、340、350、360提供到求和节点373到375的电流大体上彼此同相地接收到。因此，在大功率操作期间，求和节点373提供到阻抗变换器383和输出节点304(以及提供到负载306)的电流表示放大器路径330、340、350、360提供的电流的同相总和。
图4到7分别是说明当输入信号功率从低功率电平驱动到大功率电平时图3的4向多尔蒂放大器的主放大器级和峰值放大器级343到346的负载阻抗轨迹的史密斯圆图400、500、600、700。更确切地说，这些迹线追踪如从每个放大器路径输出端363到366(装置参考面处)朝向负载306看的负载阻抗、Zc(箭头331，图3)、Zp1(箭头341，图3)、Zp2(箭头351，图3)以及Zp3(箭头361，图3)。针对每个放大器级343到346示出三个迹线，其中，中心迹线追踪中心频率F0下的负载阻抗轨迹，并且其它迹线追踪较低和较高带内频率下的负载阻抗轨迹。
迹线末端410、510、610、710对应于低输入信号功率下(在该低输入信号功率下仅放大器级343提供电流到负载306)的负载阻抗，并且迹线末端420、520、620、720对应于全输入信号功率下(在该全输入信号功率下所有放大器级343到346提供电流到负载306)的负载阻抗。图400示出，根据多尔蒂放大器操作原理，放大器300实现跨整个功率动态范围主放大器级343的连续、不间断且适当的负载调制。换句话说，根据多尔蒂放大器操作原理，放大器300实现正确线性操作。
多尔蒂放大器的实施例包括输出汇接网络、主放大器路径和N-1个峰值放大器路径。输出汇接网络具有N个汇接网络输入、多个求和节点以及汇接网络输出，其中N是大于二的整数，并且输出汇接网络被配置成将N个汇接网络输入处接收到的信号合并为在汇接网络输出处提供的合并信号。主放大器路径具有耦合到N个汇接网络输入中的第一汇接网络输入的输出。主放大器路径包括主放大器级和耦合到该主放大器级的输出的第一输出匹配网络。第一输出匹配网络对贯穿主放大器路径输送的第一RF信号赋予90度的相位延迟并提供单个阻抗反演。N-1个峰值放大器路径中的每个具有耦合到N个汇接网络输入中的N-1个不同汇接网络输入中的一个的输出，并且N-1个峰值放大器路径中的每个峰值放大器路径包括峰值放大器级和耦合到该峰值放大器级的输出的输出匹配网络。峰值放大器路径中的N-2个峰值放大器路径中的每个峰值放大器路径的输出匹配网络对贯穿这N-2个峰值放大器路径中的每个峰值放大器路径输送的RF信号赋予90度的相位延迟并提供单个阻抗反演。最低阶峰值放大器路径耦合到这N个汇接网络输入中的最低阶汇接网络输入。输出汇接网络的多个求和节点包括最终求和节点和N-2个中间求和节点。最终求和节点耦合到汇接网络输出，并且直接耦合到第一汇接网络输入。N-2个中间求和节点各自直接耦合到N个汇接网络输入中的N-2个其它汇接网络输入中的不同一个汇接网络输入。输出汇接网络另外包括各自耦合在多个求和节点中的不同组相邻求和节点之间的N-2个阻抗变换器，以及耦合在最低阶汇接网络输入与N-2个中间求和节点中的最低阶求和节点之间的偏置线。
多尔蒂放大器的另一实施例包括输出汇接网络、主放大器路径，以及第一、第二和第三峰值放大器路径。输出汇接网络具有第一、第二、第三和第四汇接网络输入、汇接网络输出、直接耦合到第一汇接网络输入的第一求和节点、直接耦合到第二汇接网络输入的第二求和节点、直接耦合到第三汇接网络输入的第三求和节点、耦合在第一求和节点与第二求和节点之间的第一阻抗变换器、耦合在第二求和节点与第三求和节点之间的第二阻抗变换器，以及耦合在第四汇接网络输入与第三求和节点之间的偏置线。输出汇接网络被配置成将汇接网络输入处接收到的信号合并为在汇接网络输出处提供的合并信号。主放大器路径具有耦合到第一汇接网络输入的输出。主放大器路径包括主放大器级和耦合到主放大器级的输出的主输出匹配网络。主输出匹配网络对贯穿主放大器路径输送的主RF信号赋予90度的相位延迟并提供单个阻抗反演。第一、第二和第三峰值放大器路径各自具有耦合到第二、第三和第四汇接网络输入中的不同一个汇接网络输入的输出。峰值放大器路径中的每个峰值放大器路径包括峰值放大器级和耦合到该峰值放大器级的输出的峰值输出匹配网络。第一和第二峰值放大器路径的第一和第二峰值输出匹配网络中的每个峰值输出匹配网络对贯穿第一和第二峰值输出匹配网络中的每个峰值输出匹配网络所耦合到的第一和第二峰值放大器路径输送的峰值RF信号赋予90度的相位延迟并提供单个阻抗反演。
多尔蒂放大器的另一实施例包括具有输入和输出的主放大器路径、N-1个峰值放大器路径(其中N大于二)，以及输出网络。每个峰值放大器路径具有输入和输出。输出汇接网络具有汇接网络输出、N个汇接网络输入、多个求和节点以及偏置线。对于N个汇接网络输入，第一汇接网络输入耦合到主放大器路径的输出，最低阶汇接网络输入耦合到N-1个峰值放大器路径中的最低阶峰值放大器路径，并且N-2个额外的汇接网络输入耦合到N-1个峰值放大器路径中的其它路径。多个求和节点包括耦合到汇接网络输出并直接耦合到第一汇接网络输入的最终求和节点，和各自直接耦合到N-2个额外的汇接网络输入中的不同一个汇接网络输入的N-2个中间求和节点。偏置线耦合在最低阶汇接网络输入与N-2个中间求和节点中的最低阶求和节点之间。输出汇接网络对最低阶汇接网络输入与最终求和节点之间的峰值RF信号赋予的最长相位延迟大于输出汇接网络对提供至第一汇接网络输入和N-2个额外的汇接网络输入的任何其它RF信号赋予的所有其它相位延迟。
先前详细描述本质上仅仅是说明性的，且并不希望限制主题的实施例或此类实施例的应用和使用。如本文所使用，词语“示例性”意味着“充当实例、例子或说明”。本文中描述为“示例性”的任何实施方案未必解释为比其它实施方案优选或有利。此外，不希望受先前技术领域、背景技术或详细描述中呈现的任何所表达或暗示的理论的限定。
本文中包含的各图中所示出的连接线意在表示各种元件之间的示例性功能关系和/或物理耦合。应注意，在主题的实施例中可存在许多替代或额外的功能关系或物理连接。此外，本文中还可仅出于参考的目的使用特定术语，且因此这些特定术语并不希望具有限制性，且除非上下文清楚地指示，否则参考结构的术语“第一”、“第二”和其它此类数值术语并不暗示序列或次序。
如本文所使用，“节点”意味着任何内部或外部参考点、连接点、交汇处、信号线、传导元件等，在“节点”处存在给定信号、逻辑电平、电压、数据模式、电流或量。另外，两个或更多个节点可以通过一个物理元件实现(并且尽管在共同节点处接收或输出，但是仍然可以对两个或更多个信号进行多路复用、调制或以其它方式区分)。
以上描述指代元件或节点或特征“连接”或“耦合”在一起。如本文所使用，除非以其它方式明确地陈述，否则“连接”意味着一个元件直接接合到另一元件(或直接与另一元件通信)，且不一定以机械方式接合。同样，除非以其它方式明确地陈述，否则“耦合”意味着一个元件直接或间接接合到另一元件(或直接或间接以电学或其它方式与另一元件通信)，且不一定以机械方式接合。因此，尽管图中示出的示意图描绘元件的一个示例性布置，但额外介入元件、装置、特征或组件可存在于所描绘的主题的实施例中。
尽管以上详细描述中已呈现至少一个示例性实施例，但应了解存在大量变化。还应了解，本文中所描述的示例性实施例并不意图以任何方式限制所主张的主题的范围、适用性或配置。实际上，以上详细描述将向本领域的技术人员提供用于实施所描述的(一个或多个)实施例的方便的指南。应理解，可以在不脱离由权利要求书所限定的范围的情况下对元件的功能和布置作出各种改变，权利要求书所限定的范围包括在提交本专利申请案之时的已知等效物和可预见的等效物。

Claims (10)

1.一种多尔蒂放大器，其特征在于，包括：
输出汇接网络，所述输出汇接网络具有N个汇接网络输入、多个求和节点，以及汇接网络输出，其中N是大于二的整数，并且所述输出汇接网络被配置成将所述N个汇接网络输入处接收到的信号合并为在所述汇接网络输出处提供的合并信号；
主放大器路径，所述主放大器路径具有耦合到所述N个汇接网络输入中的第一汇接网络输入的输出，其中所述主放大器路径包括主放大器级和耦合到所述主放大器级的输出的第一输出匹配网络，并且其中所述第一输出匹配网络对贯穿所述主放大器路径输送的第一RF信号赋予90度的相位延迟并提供单个阻抗反演；以及
N-1个峰值放大器路径，其中每个峰值放大器路径具有耦合到所述N个汇接网络输入中的N-1个不同汇接网络输入中的一个的输出，并且其中所述N-1个峰值放大器路径中的每个峰值放大器路径包括峰值放大器级和耦合到所述峰值放大器级的输出的输出匹配网络，其中所述峰值放大器路径中的N-2个峰值放大器路径中的每个峰值放大器路径的所述输出匹配网络对贯穿所述N-2个峰值放大器路径中的每个峰值放大器路径输送的RF信号赋予90度的相位延迟并提供单个阻抗反演，并且其中最低阶峰值放大器路径耦合到所述N个汇接网络输入中的最低阶汇接网络输入，并且
其中所述输出汇接网络的所述多个求和节点包括最终求和节点和N-2个中间求和节点，其中所述最终求和节点耦合到所述汇接网络输出并且直接耦合到所述第一汇接网络输入，所述N-2个中间求和节点各自直接耦合到所述N个汇接网络输入中的N-2个其它汇接网络输入中的不同一个汇接网络输入，并且
其中所述输出汇接网络进一步包括各自耦合在所述多个求和节点中的不同组相邻求和节点之间的N-2个阻抗变换器，以及耦合在所述最低阶汇接网络输入与所述N-2个中间求和节点中的最低阶求和节点之间的偏置线。
2.根据权利要求1所述的多尔蒂放大器，其特征在于，进一步包括：
N向功率分配器，所述N向功率分配器包括功率分配器输入和N个功率分配器输出，其中所述N个功率分配器输出中的每个功率分配器输出耦合到所述主放大器路径和所述N-1个峰值放大器路径中的一个路径，并且所述N向功率分配器被配置成将所述功率分配器输入处接收到的输入RF信号的输入功率划分成所述输入RF信号的N个部分，并将所述输入RF信号的所述N个部分提供到所述N个功率分配器输出。
3.根据权利要求2所述的多尔蒂放大器，其特征在于，所述N向功率分配器进一步包括多个延迟线元件，所述多个延迟线元件对所述输入RF信号的所述N个部分赋予各种相位延迟，其中，从耦合到所述最低阶峰值放大器路径的输入的最低阶延迟线元件开始，依次更高阶延迟线元件各自对通过所述延迟线元件中的每个延迟线元件接收到的所述输入RF信号的所述部分赋予额外的90度相位延迟。
4.一种多尔蒂放大器，其特征在于，包括：
输出汇接网络，所述输出汇接网络具有第一、第二、第三和第四汇接网络输入、汇接网络输出、直接耦合到所述第一汇接网络输入的第一求和节点、直接耦合到所述第二汇接网络输入的第二求和节点、直接耦合到所述第三汇接网络输入的第三求和节点、耦合在所述第一与第二求和节点之间的第一阻抗变换器、耦合在所述第二与第三求和节点之间的第二阻抗变换器，以及耦合在所述第四汇接网络输入与所述第三求和节点之间的偏置线，其中所述输出汇接网络被配置成将所述汇接网络输入处接收到的信号合并为在所述汇接网络输出处提供的合并信号；
主放大器路径，所述主放大器路径具有耦合到所述第一汇接网络输入的输出，其中所述主放大器路径包括主放大器级和耦合到所述主放大器级的输出的主输出匹配网络，并且其中所述主输出匹配网络对贯穿所述主放大器路径输送的主RF信号赋予相位延迟并提供单个阻抗反演；
第一、第二和第三峰值放大器路径，各自具有耦合到所述第二、第三和第四汇接网络输入中的不同一个汇接网络输入的输出，其中所述峰值放大器路径中的每个峰值放大器路径包括峰值放大器级和耦合到所述峰值放大器级的输出的峰值输出匹配网络，并且其中所述第一和第二峰值放大器路径的第一和第二峰值输出匹配网络中的每个峰值输出匹配网络对贯穿所述第一和第二峰值输出匹配网络中的每个峰值输出匹配网络所耦合到的所述第一和第二峰值放大器路径输送的峰值RF信号赋予相位延迟并提供单个阻抗反演。
5.根据权利要求4所述的多尔蒂放大器，其特征在于，进一步包括：
功率分配器，所述功率分配器包括功率分配器输入以及第一、第二、第三和第四功率分配器输出，其中所述第一功率分配器输出耦合到所述主放大器路径，所述第二功率分配器输出耦合到所述第一峰值放大器路径，所述第三功率分配器输出耦合到所述第二峰值放大器路径，并且所述第四功率分配器输出耦合到所述第三峰值放大器路径，并且所述功率分配器被配置成将所述功率分配器输入处接收到的输入RF信号的输入功率划分成所述主RF信号以及第一、第二和第三峰值RF信号，并被配置成将所述主RF信号提供到所述第一功率分配器输出，将所述第一峰值RF信号提供到所述第二功率分配器输出，将所述第二峰值RF信号提供到所述第三功率分配器输出，并将所述第三峰值RF信号提供到所述第四功率分配器输出。
6.根据权利要求5所述的多尔蒂放大器，其特征在于，所述功率分配器进一步包括第一、第二和第三延迟线元件，其中所述第一延迟线元件耦合到所述第一功率分配器输出并对所述主RF信号赋予第一延迟，所述第二延迟线元件耦合到所述第二功率分配器输出并对所述第一峰值RF信号赋予第二延迟，并且所述第三延迟线元件耦合到所述第三功率分配器输出并对所述第二峰值RF信号赋予第三延迟，其中所述第二延迟小于所述第一延迟，并且所述第三延迟小于所述第二延迟。
7.一种多尔蒂放大器，其特征在于，包括：
具有输入和输出的主放大器路径；
N-1个峰值放大器路径，其中每个峰值放大器路径具有输入和输出，并且其中N大于二；以及
输出汇接网络，所述输出汇接网络具有汇接网络输出，
N个汇接网络输入，其具有耦合到所述主放大器路径的所述输出的第一汇接网络输入，耦合到所述N-1个峰值放大器路径中的最低阶峰值放大器路径的最低阶汇接网络输入，以及耦合到所述N-1个峰值放大器路径中的其它路径的N-2个额外的汇接网络输入，
多个求和节点，包括耦合到所述汇接网络输出并直接耦合到所述第一汇接网络输入的最终求和节点，和各自直接耦合到所述N-2个额外的汇接网络输入中的不同一个汇接网络输入的N-2个中间求和节点，以及
偏置线，所述偏置线耦合在所述最低阶汇接网络输入与所述N-2个中间求和节点中的最低阶求和节点之间，并且
其中所述输出汇接网络对所述最低阶汇接网络输入与所述最终求和节点之间的峰值RF信号赋予的最长相位延迟大于所述输出汇接网络对提供至所述第一汇接网络输入和所述N-2个额外的汇接网络输入的任何其它RF信号赋予的所有其它相位延迟。
8.根据权利要求7所述的多尔蒂放大器，其特征在于：
所述主放大器路径包括主放大器级和耦合到所述主放大器级的输出的第一输出匹配网络，其中所述第一输出匹配网络对贯穿所述主放大器路径输送的第一RF信号赋予90度的相位延迟并提供单个阻抗反演；并且
所述N-1个峰值放大器路径中的每个峰值放大器路径包括峰值放大器级和耦合到所述峰值放大器级的输出的输出匹配网络，其中所述峰值放大器路径中的N-2个峰值放大器路径中的每个峰值放大器路径的所述输出匹配网络对贯穿所述N-2个峰值放大器路径中的每个峰值放大器路径输送的RF信号赋予90度的相位延迟并提供单个阻抗反演。
9.根据权利要求7所述的多尔蒂放大器，其特征在于，进一步包括：
N向功率分配器，所述N向功率分配器包括功率分配器输入和N个功率分配器输出，其中所述N个功率分配器输出中的每个功率分配器输出耦合到所述主放大器路径和所述N-1个峰值放大器路径中的一个路径，并且所述N向功率分配器被配置成将所述功率分配器输入处接收到的输入RF信号的输入功率划分成所述输入RF信号的N个部分，并将所述输入RF信号的所述N个部分提供到所述N个功率分配器输出。
10.根据权利要求9所述的多尔蒂放大器，其特征在于，所述N向功率分配器进一步包括多个延迟线元件，所述多个延迟线元件对所述输入RF信号的所述N个部分赋予各种相位延迟，其中，从耦合到所述最低阶峰值放大器路径的输入的最低阶延迟线元件开始，依次更高阶延迟线元件各自对通过所述延迟线元件中的每个延迟线元件接收到的所述输入RF信号的所述部分赋予额外的90度相位延迟。
CN201710411321.4A 2016-06-09 2017-06-02 具有最小相位输出网络的多尔蒂放大器 Active CN107493075B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/178,545 2016-06-09
US15/178,545 US9667199B1 (en) 2016-06-09 2016-06-09 Doherty amplifiers with minimum phase output networks

Publications (2)

Publication Number Publication Date
CN107493075A CN107493075A (zh) 2017-12-19
CN107493075B true CN107493075B (zh) 2023-01-31

Family

ID=58707362

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710411321.4A Active CN107493075B (zh) 2016-06-09 2017-06-02 具有最小相位输出网络的多尔蒂放大器

Country Status (3)

Country Link
US (2) US9667199B1 (zh)
EP (1) EP3255788B1 (zh)
CN (1) CN107493075B (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BR112018001247A2 (pt) 2015-09-01 2018-07-24 Nec Corporation aparelho de amplificação de energia e sistema de transmissão de sinal de televisão
US10637602B2 (en) 2016-07-15 2020-04-28 Safe-Com Wireless Method, apparatus and system to amplify and transport analog signals
US10432147B2 (en) * 2017-03-01 2019-10-01 Sumitomo Electric Device Innovations, Inc. Inverted three-stage Doherty amplifier
US10418947B2 (en) 2017-03-01 2019-09-17 Sumitomo Electric Device Innovations, Inc. Doherty amplifier
US11050389B2 (en) 2017-04-24 2021-06-29 Macom Technology Solutions Holdings, Inc. Inverted Doherty power amplifier with large RF and instantaneous bandwidths
WO2018197917A1 (en) 2017-04-24 2018-11-01 Macom Technology Solutions Holdings, Inc. Inverted doherty power amplifier with large rf fractional and instantaneous bandwiths
WO2018197918A1 (en) 2017-04-24 2018-11-01 Macom Technology Solutions Holdings, Inc. Improved efficiency, symmetrical doherty power amplifier
BR112019022920A2 (pt) * 2017-07-21 2020-05-26 Telefonaktiebolaget Lm Ericsson (Publ) Amplificador de potência doherty multiestágios, transmissor, e, dispositivo.
US10236833B2 (en) 2017-08-02 2019-03-19 Infineon Technologies Ag RF amplifier with dual frequency response capacitor
US10615751B2 (en) * 2017-08-21 2020-04-07 Dsp Group Ltd. Asymmetrical parallel-combining (APC) technique for RF power amplifier
US10122336B1 (en) 2017-09-20 2018-11-06 Cree, Inc. Broadband harmonic matching network
EP3692631A1 (en) 2017-10-02 2020-08-12 MACOM Technology Solutions Holdings, Inc. No-load-modulation, high-efficiency power amplifier
US11336253B2 (en) 2017-11-27 2022-05-17 Wolfspeed, Inc. RF power amplifier with combined baseband, fundamental and harmonic tuning network
US10594266B2 (en) * 2017-12-04 2020-03-17 Nxp Usa, Inc. Multiple-path amplifier with series component along inverter between amplifier outputs
US10411659B2 (en) 2018-01-25 2019-09-10 Cree, Inc. RF power amplifier with frequency selective impedance matching network
US11283474B2 (en) * 2018-03-26 2022-03-22 Telefonaktiebolaset LM Ericsson (Publ) Baseband frequency selective magnitude and phase adjustment for wideband Doherty power amplifier
US10833634B2 (en) 2018-04-04 2020-11-10 City University Of Hong Kong Doherty power amplifier circuit
CN112534712A (zh) 2018-08-20 2021-03-19 三菱电机株式会社 多赫蒂放大器
JP7307532B2 (ja) 2018-09-14 2023-07-12 株式会社東芝 増幅回路および送信装置
CN112640298A (zh) 2018-10-05 2021-04-09 镁可微波技术有限公司 低负载调制功率放大器
US11043920B2 (en) 2019-03-25 2021-06-22 City University Of Hong Kong Wideband Doherty high efficiency power amplifier
US11888448B2 (en) 2019-12-30 2024-01-30 Macom Technology Solutions Holdings, Inc. Low-load-modulation broadband amplifier
CN111384901B (zh) * 2020-03-14 2023-02-24 电子科技大学 一种基于后匹配网络的宽带高效率三路Doherty功率放大器
SE543759C2 (en) * 2020-05-13 2021-07-13 Syntronic Ab A bias circuit for a Doherty amplifier, and a wireless communication system
US11605887B1 (en) * 2020-12-04 2023-03-14 Amazon Technologies, Inc. Power amplifier binning method for electronically steered phased array antennas with amplitude tapering
CN112737531B (zh) * 2021-04-02 2021-06-18 成都理工大学 一种j类功率放大器
US11967936B2 (en) * 2021-05-06 2024-04-23 Macom Technology Solutions Holdings, Inc. Output-integrated transistor device packages
WO2023164529A2 (en) * 2022-02-23 2023-08-31 The Regents Of The University Of Colorado, A Body Corporate Load modulating loop combiner for linear power amplifier
CN115021685B (zh) * 2022-05-11 2023-08-11 锐石创芯(深圳)科技股份有限公司 多尔蒂功率放大电路和射频前端模组

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101785177A (zh) * 2007-08-29 2010-07-21 Nxp股份有限公司 集成多赫尔蒂放大器
CN102355198A (zh) * 2011-08-01 2012-02-15 深圳大学 多路非对称Doherty功率放大器
CN103178786A (zh) * 2011-12-26 2013-06-26 瑞典爱立信有限公司 多路Doherty放大器
CN203151433U (zh) * 2012-09-14 2013-08-21 清华大学 一种基于t型网络和耦合线的双频同步式功率放大器
US8653889B1 (en) * 2012-09-06 2014-02-18 Alcatel Lucent Doherty amplifier having compact output matching and combining networks
EP2887541A1 (en) * 2013-12-20 2015-06-24 Telefonaktiebolaget L M Ericsson (Publ) Enhanced and versatile N-way doherty power amplifier

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6262629B1 (en) * 1999-07-06 2001-07-17 Motorola, Inc. High efficiency power amplifier having reduced output matching networks for use in portable devices
US6791417B2 (en) 2002-01-28 2004-09-14 Cree Microwave, Inc. N-way RF power amplifier circuit with increased back-off capability and power added efficiency using selected phase lengths and output impedances
WO2007060625A1 (en) * 2005-11-23 2007-05-31 Nxp B.V. A monotonic variable gain amplifier and an automatic gain control circuit
KR100862056B1 (ko) * 2007-08-06 2008-10-14 (주) 와이팜 광대역 전력 증폭 장치
US7521995B1 (en) 2007-09-28 2009-04-21 Motorola, Inc. Inverted doherty amplifier with increased off-state impedence
CN101904089B (zh) 2007-12-21 2012-10-31 Nxp股份有限公司 具有最小输出网络的3路Doherty放大器
JP5243192B2 (ja) * 2008-11-12 2013-07-24 株式会社日立国際電気 増幅器
CN101534093B (zh) * 2009-04-14 2011-08-10 武汉正维电子技术有限公司 用于移动通信基站系统功率放大器的末级三路功率合成放大电路
EP2339745A1 (en) * 2009-12-15 2011-06-29 Nxp B.V. Doherty amplifier
US8912846B2 (en) * 2011-07-25 2014-12-16 Kathrein-Werke Kg Doherty amplifier arrangement
US9007142B1 (en) * 2011-08-02 2015-04-14 Anadigics, Inc. Integrated output combiner for amplifier system
WO2013086658A1 (en) * 2011-12-15 2013-06-20 Telefonaktiebolaget L M Ericsson (Publ) Doherty power amplification apparatus and method
EP2608400B1 (en) * 2011-12-20 2014-08-13 Nxp B.V. N way Doherty amplifier
US8717099B2 (en) 2012-03-16 2014-05-06 Infineon Technologies Ag Wideband doherty amplifier circuit with peaking impedance absorption
US8593219B1 (en) * 2012-08-31 2013-11-26 Motorola Solutions, Inc. Method and apparatus for amplifying a radio frequency signal
EP2869463B1 (en) * 2013-10-31 2016-01-06 Samba Holdco Netherlands B.V. Doherty amplifier structure
EP2876810B1 (en) 2013-11-22 2016-04-13 Samba Holdco Netherlands B.V. Doherty Amplifier
US9531328B2 (en) * 2014-12-16 2016-12-27 Nxp Usa, Inc. Amplifiers with a short phase path, packaged RF devices for use therein, and methods of manufacture thereof
US9748902B2 (en) * 2015-05-15 2017-08-29 Nxp Usa, Inc. Phase correction in a Doherty power amplifier

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101785177A (zh) * 2007-08-29 2010-07-21 Nxp股份有限公司 集成多赫尔蒂放大器
CN102355198A (zh) * 2011-08-01 2012-02-15 深圳大学 多路非对称Doherty功率放大器
CN103178786A (zh) * 2011-12-26 2013-06-26 瑞典爱立信有限公司 多路Doherty放大器
US8653889B1 (en) * 2012-09-06 2014-02-18 Alcatel Lucent Doherty amplifier having compact output matching and combining networks
CN203151433U (zh) * 2012-09-14 2013-08-21 清华大学 一种基于t型网络和耦合线的双频同步式功率放大器
EP2887541A1 (en) * 2013-12-20 2015-06-24 Telefonaktiebolaget L M Ericsson (Publ) Enhanced and versatile N-way doherty power amplifier

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
A Quad-Band Doherty Power Amplifier Based on T-Section Coupled Lines;Xiang Li 等;《IEEE Microwave and Wireless Components Letters》;20160505;第26卷(第6期);437-439 *
软件无线电中射频功率放大器设计的研究;傅友华;《中国优秀硕士学位论文全文数据库 信息科技辑》;20030915(第9(2003年)期);I135-70 *
高效率射频功率放大器的设计与实现;杨国纬;《中国优秀硕士学位论文全文数据库 信息科技辑》;20131215(第S2（2013年）期);I135-449 *

Also Published As

Publication number Publication date
EP3255788B1 (en) 2021-03-10
US9917551B2 (en) 2018-03-13
US9667199B1 (en) 2017-05-30
EP3255788A1 (en) 2017-12-13
US20170359032A1 (en) 2017-12-14
CN107493075A (zh) 2017-12-19

Similar Documents

Publication Publication Date Title
CN107493075B (zh) 具有最小相位输出网络的多尔蒂放大器
CN108259008B (zh) 具有无源相位补偿电路的多尔蒂放大器
US8581665B2 (en) Doherty amplifier
EP3093987B1 (en) Phase correction in a doherty power amplifier
US9531329B2 (en) Power amplifier and transmission apparatus
US8368465B2 (en) Power amplification apparatus
US10862434B1 (en) Asymmetric Doherty amplifier with complex combining load matching circuit
EP3817223A1 (en) Doherty amplifier with complex combining load matching circuit
US20130293309A1 (en) Doherty amplifier
US20200350867A1 (en) Power amplifier
US10630242B2 (en) Doherty amplifiers with passive phase compensation circuits
JP5913442B2 (ja) ドハティ増幅器
KR20200094535A (ko) 도허티 전력 증폭 장치 및 이 장치의 부하 임피던스 변조 방법
US11522497B2 (en) Doherty amplifier incorporating output matching network with integrated passive devices
EP3337035A1 (en) Inter-stage network for radio frequency amplifier
US10601375B2 (en) Modified three-stage doherty amplifier
CN112953417B (zh) 功率放大器
WO2022045279A1 (ja) 電力増幅回路
EP3131199A1 (en) N-way load modulation amplifier
CN117792307A (zh) 射频功率放大器及电子设备
CN115606093A (zh) 放大电路
JP2007281674A (ja) 高周波モジュール

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant