JP2009516979A - 単調な可変利得増幅器及び自動利得制御回路 - Google Patents
単調な可変利得増幅器及び自動利得制御回路 Download PDFInfo
- Publication number
- JP2009516979A JP2009516979A JP2008541886A JP2008541886A JP2009516979A JP 2009516979 A JP2009516979 A JP 2009516979A JP 2008541886 A JP2008541886 A JP 2008541886A JP 2008541886 A JP2008541886 A JP 2008541886A JP 2009516979 A JP2009516979 A JP 2009516979A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- current
- gain
- output
- variable gain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
- H03G1/0023—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier in emitter-coupled or cascode amplifiers
Landscapes
- Amplifiers (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
所望の利得を達成するように制御できる単調な可変利得増幅器であって、該増幅器は、入出力端子間に並列に接続される少なくとも2つの増幅段(41〜45)と、制御ループ(190)とを備え、各増幅段は、周期的電気入力信号によって制御されるバイアス電流(Ibi)が流れる固定利得トランスコンダクタンス増幅器(100,102)と、電圧源から得られるバイアス電流量(I1i)に対する、第1の出力点から得られるバイアス電流量(Ibi)の比率を変えるように制御可能な可制御分流器(104,106)とを有し、制御ループ(190)は、出力される増幅したDC電流に併うDC電圧を一定レベルに保持する。
Description
本発明は、単調な可変利得増幅器及び自動利得制御回路、並びにこれらの動作方法に関する。
単調な可変利得増幅器は、制御電圧を出力する外部電子デバイスの制御下で、下限Gminと上限Gmaxとの間で連続且つ単調の可変利得を有する。
ここで云う“単調な”とは、制御電圧が連続的に増大するか、或いは又、連続的に減少するのに従って、[Gmin;Gmax]間で利得が連続的に変化することを意味している。
ここで云う“連続”とは、[Gmin;Gmax]間の利得変化に、ステップがない、即ち不連続性がないことを意味している。
単調な可変利得増幅器の利得は、周期的出力電圧VIN又は電流IINに対する周期的出力電流IOUTの振幅比として規定される。
既存の単調な可変利得増幅器は、
増幅すべき周期的電気入力信号を受信する少なくとも1つの入力端子と、
増幅した振幅を有する周期的電流を、DC電圧を伴って出力する少なくとも1つの出力端子とを有する。
増幅すべき周期的電気入力信号を受信する少なくとも1つの入力端子と、
増幅した振幅を有する周期的電流を、DC電圧を伴って出力する少なくとも1つの出力端子とを有する。
幾つかの単調な可変利得増幅器は、トランスコンダクタンス増幅器を用いている(例えば、Prentice他の米国特許出願第2002/0086651号)。可変利得トランスコンダクタンス増幅器は、雑音が多く、且つ線形性に乏しいので、これらの単調な可変利得増幅器には、好適には、固定利得トランスコンダクタンス増幅器を用いる必要がある。
しかしながら、固定利得トランスコンダクタンス増幅器は、高バイアス電流がこれら増幅器に流れると、雑音が多くなる。
従って、本発明の目的は、雑音の少ない単調な可変利得増幅器を提供することにある。
前述及び他の目的に対して提供される、本発明による単調な可変利得増幅器は、
入出力端子間で並列に接続された少なくとも2つの増幅段と、制御ループとを備え、
各増幅段は、
周期的電気入力信号を受信する少なくとも1つの入力点、及び前記周期的電気入力信号によって制御されるバイアス電流が流れる周期的電流出力端を有する固定利得トランスコンダクタンス増幅器と、
出力端子及び電圧源にそれぞれ接続される第1出力点及び第2出力点、及び前記固定利得トランスコンダクタンス増幅器の周期的電流出力端に接続される入力点を有し、且つ前記第2出力点から得られるバイアス電流量に対する、前記第1出力点から得られるバイアス電流量の比率を変えるように制御可能な可制御分流器とを有し、
前記制御ループは、出力される増幅した周期的電流に伴うDC電圧を、一定レベルに保持する。
入出力端子間で並列に接続された少なくとも2つの増幅段と、制御ループとを備え、
各増幅段は、
周期的電気入力信号を受信する少なくとも1つの入力点、及び前記周期的電気入力信号によって制御されるバイアス電流が流れる周期的電流出力端を有する固定利得トランスコンダクタンス増幅器と、
出力端子及び電圧源にそれぞれ接続される第1出力点及び第2出力点、及び前記固定利得トランスコンダクタンス増幅器の周期的電流出力端に接続される入力点を有し、且つ前記第2出力点から得られるバイアス電流量に対する、前記第1出力点から得られるバイアス電流量の比率を変えるように制御可能な可制御分流器とを有し、
前記制御ループは、出力される増幅した周期的電流に伴うDC電圧を、一定レベルに保持する。
上述の単調な可変利得増幅器では、固定利得トランスコンダクタンス増幅器の各々に流れるDCバイアス電流は、1つの増幅段を同じ利得を得るように用いていた場合よりも小さくなる。
バイアス電流をより小さくすることにより、分流器から生じる雑音を少なくさせる。従って、単調な可変利得増幅器の全雑音も減少する。
バイアス電流をより小さくすることにより、分流器から生じる雑音を少なくさせる。従って、単調な可変利得増幅器の全雑音も減少する。
上述の単調な可変利得増幅器における以下の例は、1つ又は幾つかの以下の構成要素を備えることができる。
少なくとも1つの増幅段は、バイアス電流を固定利得トランスコンダクタンス増幅器に流すことができる導通状態から、バイアス電流を固定利得トランスコンダクタンス増幅器に流すことができない非導通状態に、切り換えることができる可制御スイッチを有すること。
単調な可変利得増幅器は、他の増幅段の各々のバイアス電流が所定の閾値よりも低い値を有し、且つこの他の増幅段だけを用いて所望の利得を達成できる場合に、可制御スイッチを非導通状態に自動的に切り換える制御ユニットを有すること。
固定利得トランスコンダクタンス増幅器は、利得を一定に保つフィードバックループを有すること。
固定利得トランスコンダクタンス増幅器の固定利得値は、2よりも大きい公比を有する等比級数を構成するように選定されていること。
単調な可変利得増幅器は、差動増幅される周期的電気入力信号を受信する2つの入力端子と、差動増幅される周期的電流を出力する2つの出力端子とを有し、電流制御ループのDC利得による制御ループの−3dBでの帯域幅積は、差動入力信号の周波数をf0として、3f0より大きいこと。
分流器は、第1出力点に接続されるコレクタ、及び抵抗を経て入力点に接続されるエミッタを有する左側トランジスタと、電圧源に接続されるコレクタ、及び該抵抗に等しい値の別の抵抗を経て入力点に接続されるエミッタを有する右側トランジスタとを備えること。
少なくとも1つの増幅段は、バイアス電流を固定利得トランスコンダクタンス増幅器に流すことができる導通状態から、バイアス電流を固定利得トランスコンダクタンス増幅器に流すことができない非導通状態に、切り換えることができる可制御スイッチを有すること。
単調な可変利得増幅器は、他の増幅段の各々のバイアス電流が所定の閾値よりも低い値を有し、且つこの他の増幅段だけを用いて所望の利得を達成できる場合に、可制御スイッチを非導通状態に自動的に切り換える制御ユニットを有すること。
固定利得トランスコンダクタンス増幅器は、利得を一定に保つフィードバックループを有すること。
固定利得トランスコンダクタンス増幅器の固定利得値は、2よりも大きい公比を有する等比級数を構成するように選定されていること。
単調な可変利得増幅器は、差動増幅される周期的電気入力信号を受信する2つの入力端子と、差動増幅される周期的電流を出力する2つの出力端子とを有し、電流制御ループのDC利得による制御ループの−3dBでの帯域幅積は、差動入力信号の周波数をf0として、3f0より大きいこと。
分流器は、第1出力点に接続されるコレクタ、及び抵抗を経て入力点に接続されるエミッタを有する左側トランジスタと、電圧源に接続されるコレクタ、及び該抵抗に等しい値の別の抵抗を経て入力点に接続されるエミッタを有する右側トランジスタとを備えること。
単調な可変利得増幅器の上述の例は、以下の利点を提示する。
増幅段のバイアス電流が所望の利得を達成するのに必要でなければ、その増幅段のバイアス電流をスイッチオフすることにより、単調な可変利得増幅器の電流消費量を低減させることができる。
フィードバックループを有する固定利得トランスコンダクタンス増幅器を用いることにより、単調な可変利得増幅器の線形性を高めることができる。
2よりも大きい公比を有する等比級数を構成する固定利得を有するトランスコンダクタンス増幅器を用いることにより、所望の利得を達成するのに必要となる増幅段の数を減少させることができる。
周期的電気入力信号の周波数f0の3倍より大きい制御ループで利得帯域幅積を有することにより、コモンモードリジェクションを少なくとも10dB改善することができる。
抵抗の変化を有する分流器は、この分流器に供給される制御信号からの雑音による出力信号振幅の変調を減少させることができる。
増幅段のバイアス電流が所望の利得を達成するのに必要でなければ、その増幅段のバイアス電流をスイッチオフすることにより、単調な可変利得増幅器の電流消費量を低減させることができる。
フィードバックループを有する固定利得トランスコンダクタンス増幅器を用いることにより、単調な可変利得増幅器の線形性を高めることができる。
2よりも大きい公比を有する等比級数を構成する固定利得を有するトランスコンダクタンス増幅器を用いることにより、所望の利得を達成するのに必要となる増幅段の数を減少させることができる。
周期的電気入力信号の周波数f0の3倍より大きい制御ループで利得帯域幅積を有することにより、コモンモードリジェクションを少なくとも10dB改善することができる。
抵抗の変化を有する分流器は、この分流器に供給される制御信号からの雑音による出力信号振幅の変調を減少させることができる。
また、本発明は、
周期的電気入力信号を受信する少なくとも1つの入力端子、及び増幅される周期的電流を出力する少なくとも1つの出力端子を有する、上述の単調な可変利得増幅器と、
周期的電気入力信号の振幅が変化するとしても、増幅される周期的電流の振幅を一定に保持するように単調な可変利得増幅器の利得を調整する検出器と、
を備える自動利得制御回路に関する。
周期的電気入力信号を受信する少なくとも1つの入力端子、及び増幅される周期的電流を出力する少なくとも1つの出力端子を有する、上述の単調な可変利得増幅器と、
周期的電気入力信号の振幅が変化するとしても、増幅される周期的電流の振幅を一定に保持するように単調な可変利得増幅器の利得を調整する検出器と、
を備える自動利得制御回路に関する。
また、本発明は、可制御スイッチの切り換えを、達成すべき所望の利得の関数として自動的にトリガする、上述の単調な可変利得増幅器を制御する制御方法に関する。
単調な可変利得増幅器の制御方法の例は、1つ又は幾つかの以下の構成要素を含むことができる。
第1の出力点から或る増幅段のバイアス電流量を流さないように、対応する分流器を制御する時点で、増幅段の可制御スイッチを導通状態に切り換えるステップを含む。
他の増幅段の第1の出力点から流れる該他の増幅段の電流バイアス量が、少なくとも80%よりも高い所定の割合のバイアス電流に達するときに、或る増幅段の可制御スイッチを導通状態に自動的に切り換えるステップを含む。
第1の出力点から或る増幅段のバイアス電流量を流さないように、対応する分流器を制御する時点で、増幅段の可制御スイッチを導通状態に切り換えるステップを含む。
他の増幅段の第1の出力点から流れる該他の増幅段の電流バイアス量が、少なくとも80%よりも高い所定の割合のバイアス電流に達するときに、或る増幅段の可制御スイッチを導通状態に自動的に切り換えるステップを含む。
本制御方法の上述の例は、以下の利点を提示する。
増幅段が第1の出力点からの電流バイアス量のほどんどを流し始める前に、この増幅段の可制御スイッチを導通状態に切り換えることにより、この可制御スイッチの切り換えの故に、増幅される周期的電流で出力されるDC電圧におけるピーク電圧の振幅を制限することができる。
他の増幅段の第1の出力点から流れるバイアス電流が、この他の増幅段のバイアス電流の少なくとも80%を表すときに、自動的に導通状態に切り換えることにより、DC電圧にピークを生じさせることなく増幅段を始動することができ、また、増幅段が有用になる前に早すぎる始動が行われないので、単調な可変利得増幅器の電力消費量を制限することができる。
増幅段が第1の出力点からの電流バイアス量のほどんどを流し始める前に、この増幅段の可制御スイッチを導通状態に切り換えることにより、この可制御スイッチの切り換えの故に、増幅される周期的電流で出力されるDC電圧におけるピーク電圧の振幅を制限することができる。
他の増幅段の第1の出力点から流れるバイアス電流が、この他の増幅段のバイアス電流の少なくとも80%を表すときに、自動的に導通状態に切り換えることにより、DC電圧にピークを生じさせることなく増幅段を始動することができ、また、増幅段が有用になる前に早すぎる始動が行われないので、単調な可変利得増幅器の電力消費量を制限することができる。
本発明のこれらの態様及び他の態様は、以下の説明、図面、及び特許請求の範囲から明らかになる。
図1は、例えば無線信号を受信するためのアンテナ4に接続したテレビジョンチューナ2を示す図である。
以下の説明では、当業者にとって周知の機能又は構造は、詳細に記載しないことにする。
チューナ2は、ディジタル信号プロセッサ8に接続されたAGC(自動利得制御)回路6を有する。
例えば、回路6は、差動電圧VINP,VINNを受信するための入力端子10及び12と、差動電圧信号VOUTP,VOUTNを出力するための2つの出力端子14,16とを有する。
電圧VINP,VINN,VOUTP,及びVOUTNは、周期的電圧であり、好適には、交流、即ちAC電圧である。
回路6は、利得を自動的に調整し、受信電圧VINP及びVINNの振幅に関らず、出力電圧VOUTP及びVOUTNの振幅を一定のレベルに保つようにする。
回路6は、単調な可変利得増幅器20と、この増幅器20を調整するための検出器22とを有する。
より正確には、増幅器20は、それぞれ端子10及び12に直接接続される2つの入力端子24,26を有する。また、増幅器20は、電流−電圧変換器段31を介して、それぞれ出力端子14及び16に直接接続される2つの出力端子28,30を有する。
また、出力端子28及び30は、変換器段31を介して、それぞれ検出器20の入力端子32及び34に接続される。検出器22は、増幅器20の入力制御端子38に接続される出力端子36を有する。端子38は、制御電圧VCTRLを受信する。
増幅器20は、電圧VINP,VINNを増幅して、端子28及び30によりそれぞれ増幅した周期的電流IOUTP及びIOUTNを、DC電圧V0を伴って出力するように設計されている。典型的には、電流IOUTP及びIOUTNは、交流、即ちAC電流である。増幅器20の利得は、端子38で受信する電圧VCTRLに従って調整される。
検出器22は、電圧VOUTP,VOUTNの電力を一定の基準電力と比較するように設計されている。この比較結果に従って、検出器22は、電圧VCTRLを増大させるか、又は減少させて、電流IOUTP及びIOUTNの振幅に直接依存する電圧VOUTP及びVOUTPの振幅を、一定のレベルに保つようにする。
プロセッサ8によって行われる信号処理は、本説明の範囲を超えており、説明しないことにする。
図2は、増幅器20の実施例を示している。
図1に既に説明した増幅器20の要素には、同一の参照番号を付している。
増幅器20は、一方の端子24、26と、他方の端子28及び30との間で、並列に接続した少なくとも2つの増幅器を有する。例えば、図2では、増幅器20は、左から右まで6つの増幅段40〜45を有する。増幅段40は、固定利得増幅段であり、増幅段41〜45は、可変利得増幅段である。
図2で、電圧VOUTNを得るために電圧VINNを処理する回路は、電圧VOUTPを得るために電圧VINPを処理する回路から理解することができる。従って、電圧VOUTP及びVINPに係る回路のみを、以下、詳細に説明する。
増幅段40は、
2つの固定利得トランスコンダクタンス増幅器50,52を有する1つの差動トランスコンダクタンス増幅器と、
2つの可制御分流器54,56を有する1つの差動分流器と、
を有する。
2つの固定利得トランスコンダクタンス増幅器50,52を有する1つの差動トランスコンダクタンス増幅器と、
2つの可制御分流器54,56を有する1つの差動分流器と、
を有する。
ここで云う“固定利得”とは、利得が一定であり、制御可能でないことを意味する。
増幅器50は、
端子24に直接接続された入力点60と、
入力点60で受信した電圧VINPに比例するDCバイアス電流Ib1が流れる周期的電流出力端62と、
を有する。
端子24に直接接続された入力点60と、
入力点60で受信した電圧VINPに比例するDCバイアス電流Ib1が流れる周期的電流出力端62と、
を有する。
増幅器50は、トランジスタ66を有し、トランジスタ66のコレクタは、出力端62に接続され、トランジスタ66のエミッタは、抵抗68を介して接地される。“R”は、抵抗68の値である。
トランジスタ66のゲートは、入力点60に直接接続される。
増幅器50は、約1/Rに等しい固定利得を有する。
増幅器52は、
端子26に直接接続された入力点70と、
周期的電流出力端72と、
を有する。
端子26に直接接続された入力点70と、
周期的電流出力端72と、
を有する。
増幅器52は、増幅器50と同じである。これらは共に、差動増幅器として機能する。
分流器54は、2つのAC電流出力点80及び82と、1つのAC電流出力点84とを有する。
点80は、出力端子28に接続され、DC電流I01を受信する。
点82は、電圧源Vddに接続され、電圧源からのDC電流I11を流す。
点84は、出力端62に接続される。
分流器54は、点80に直接接続されるコレクタと、点84に直接接続されるエミッタを有する左側トランジスタ86を有する。トランジスタ86のベースは、定電圧源88に接続される。
また、分流器54は、点82に直接接続されるコレクタと、点84に直接接続されるエミッタを有する右側トランジスタ90を有する。トランジスタ90のベースは、定電圧源92に接続される。
分流器54は、分流器56とともに差動分流器を形成する。
定電圧源88及び92は、それぞれ定電圧V1及びV2を出力する。電圧V1及びV2の値は、DC電流I11に対するDC電流I01の比率を決定し、増幅器20の下限利得Gminを設定する。例えば、電圧V1は、1.8Vに等しくして、電圧V2は、1.4Vに等しくする。
分流器56は、2つのAC電流出力点94及び96と、1つのAC入力点98とを有する。点94は、電圧源Vddに直接接続され、点96は、出力端子30に接続される。
点98は、出力点72に直接接続される。
例えば、分流器56は、分流器54と同じである。より正確には、分流器56のトランジスタのベースは、分流器54の場合と同様に、定電圧源88及び92に接続される。
また、増幅段41は、差動固定利得トランスコンダクタンス増幅器を構成する2つの固定利得トランスコンダクタンス増幅器100及び102と、増幅段40に関して開示されるように、差動分流器を構成するとともに、端子24,26,28,及び30、電圧源Vdd及び接地間で接続される2つの分流器104,106とを有する。
例えば、増幅器100及び102は、増幅器50及び52と同じであり、同じ固定利得1/Rを有する。
また、分流器104及び106は、増幅段40の分流器54及び56と同じである。DC電流I02は、左側トランジスタを流れ、DC電流I12は、右側トランジスタを流れる。DCバイアス電流Ib2は、増幅器100を流れる。
増幅段41は、利得を制御するために、増幅段40の定電圧源88及び92を置き換える分流器コントローラ110を有する。
より正確には、コントローラ110は、端子38及び基準電位VREF2に接続される2つの入力端112及び114を有する。例えば、電位VREF2は、0.6Vに等しくする。
入力112は、電圧VCTRLを受信する。
電位VREF2及び電圧VCTRLは、DC電流I12に対するDC電流I02の比率を決定する。例えば、電圧VCTRLが電圧VREF2に等しいときに、DC電流I02は、DC電流I12に等しくなる。
また、コントローラ110は、同じスロープで逆方向に変化する2つの差動出力116及び118を有する。スロープは、50dB/V よりも常に小さく、電圧VCTRLにおける電流の雑音に対する増幅器20の感度を低くするために、20dB/Vと30dB/Vとの間にするのが好適である。デシベルレベルは、デシベル数をxとしたとき、x dB=20Log(VOUTP / VINP)の関係を用いて計算することができる。
出力116,118は、電圧VCTRL及び電位VREF2の差に比例している。
出力116,118は、分流器104の左右のトランジスタのベースにそれぞれ直接接続される。
増幅段41は、次の段、即ち増幅段42を始動及び停止することができる制御ユニット120に関連付けられている。
制御ユニット120は、電圧VCTRL及び電位VREF2をそれぞれ受信するための2つの入力端122及び124を有する。制御ユニット120は、増幅段42を始動及び停止することができる制御信号を出力するための1つの出力端126も有する。
制御ユニット120は、電流I02がバイアス電流Ib2の割合Pよりも大きくなるときに増幅段42を始動し、電流I02がバイアス電流Ib2の割合Pよりも小さくなるときに増幅段42を停止することができる制御信号を自動的に出力するように設計されている。割合Pを80%以上になるように選定しており、このため、増幅段42は、制御電圧VCTRLによって設定された所望の利得に達するのに有用になる直前に始動する。同様に、割合Pを80%以上になるように選定したことで、増幅段42は、制御電圧VCTRLによって設定された所望の利得に達するのに有用でなくなった直後に急速に停止する。
例えば、割合Pは、90%以上になるように選定することができる。
割合Pは、増幅段42の始動又は停止時に、DC電圧V0におけるピークを避けるために、厳密に100%未満にする。
制御ユニット120は、電圧VCTRL及び電圧VREF2から、電流Ib2に対する電流I02の値を決定する。
増幅段42は、増幅段42の始動及び停止に用いられる2つの追加の可制御スイッチ130及び132を有する点を除いて、増幅段41のものと同一の構造を有する。
固定利得トランスコンダクタンス増幅器、分流器、及び増幅段42のコントローラは、それぞれ参照符号134,136,138,140,及び142を付している。
固定利得トランスコンダクタンス増幅器134及び136における抵抗の値は、2/Rに等しい固定利得を得るために、R/2に等しくする。
コントローラ142の入力端は、基準電位VREF3に接続される。例えば、電位VREF3は、0.9Vに等しくする。
増幅段42における電流I03,I13,Ib3は、増幅段41の電流I02,I12,及びIb2に対応している。
スイッチ130及び132は、接地と増幅器134及び136のAC電流入力端との間に、それぞれ接続される。
スイッチ130及び132は、制御ユニット120の制御下で、増幅段42を停止する非導通状態と、増幅段42を開始する導通状態との間で切り換えることができる。
増幅段42は、電圧VCTRL及びVREF3に従って、次の段、即ち増幅段43を始動及び停止することができる制御ユニット150に関連付けられている。制御ユニット150は、制御ユニット120と同様である。
次の増幅段43,44,及び45の構造は、増幅段42の構造と同じである。
増幅段43〜45の固定利得トランスコンダクタンス増幅器の抵抗の値は、それぞれR/4,R/8,及びR/16に等しくする。
増幅段43〜45のコントローラは、それぞれ基準電位VREF4,VREF5,及びVREF6に接続される。例えば、電位VREF4,VREF5,及びVREF6は、それぞれ1.2V,1.5V,及び1.8Vに等しくする。
増幅段43〜45の電流I04,I05,I06,I14,I15,I16,Ib4,Ib5,及びIb6は、増幅段42の電流I03,I13,及びIb3に対応している。
増幅段43及び44は、増幅段44及び増幅段45を始動及び停止するための制御ユニット160及び162にそれぞれ関連付けられている。制御ユニット160及び162は、制御ユニット120と同じ構造を有するので、詳細には説明しない。
各増幅段40〜45の点80は、コモン点170に接続される。同様に、各増幅段40〜45の点96は、コモン点172に接続される。
点170及び172は、それぞれ電流源174及び176に接続される。
点170及び172に流れるDC電流は、それぞれ電流I0及びI1として参照番号を付している。
また、点170及び172は、増幅したAC電流の出力端子28及び30に接続される。端子28,30は、電圧VINP及びVINNの変化をそれぞれ反映するとともに、VCTRLに従う大きさの振幅を有するAC電流IOUTP及びIOUTNを出力する。端子28,30のDC電圧は、それぞれ電圧V0及びV1に等しい。
端子28及び30は、電流−電圧変換器段31を介して、それぞれ端子180及び182に接続される。
変換器段31は、それぞれ出力電流IOUTP,IOUTNを出力電圧VQUTP,VQUTNに変換するように設計されている。この回路について、更なる詳細な説明はしない。本例では、電流−電圧変換器の固定利得は、Rに等しい。
また、増幅器20は、DC電流I0及びI1を一定レベルに保つためにDC電流制御ループ190を有する。これは、DC電圧V0及びV1も一定に保つ。これにより、端子28,30は、適切にバイアスされる。
集積型線形増幅器192は、ループ190に接続される出力端193と、2つの入力端194及び196を有する。出力端193は、電圧VSOUTを出力する。
入力194は、2つの同一の抵抗198及び200を経て、点170及び172に接続される。入力端194は、コモンモード電圧VSINを受信する。
入力端196は、基準電位VSREFに接続される。電位VSREFは、電圧V0及びV1の値を固定にする。
電圧VSOUTは、電圧VSINとVSREFとの差に比例している。
他端にて、ループ190は、バイアスユニット204に接続される。
バイアスユニット204は、中間点210を経て直列に接続される2つの抵抗206及び208を有する。
抵抗206の一端は、各増幅段40〜45の入力点60に接続される。
抵抗208の一端は、各増幅段40〜45の入力点70に接続される。
コモン点210は、ループ190の一端に接続される。
制御ユニット204は、各固定利得トランスコンダクタンス増幅器のトランジスタ66をバイアスするのに有用である。
ループ190は、3f0よりも大きい、好適には10f0よりも大きい利得帯域積を有するように設計されている。尚、f0は、入力電圧のVINP及びVNNの周波数である。この利得帯域幅積は、このループのDC利得によって、ループ190の−3dBにおける帯域幅積として規定される。3f0に等しい利得帯域幅積は、コモンモードリジェクションを10dB、高めることができ、10f0より大きい利得帯域幅積は、コモンモードリジェクションを20dB、高めることができる。
増幅器20の動作を、図3〜5を参照して説明する。
図4は、電圧VCTRLの値に従って、電流I01,I02,I03,I04,I05、及びI06の変化の例を表している。
図5は、電圧VCTRLの値に従って、バイアス電流Ib1,Ib2,Ib3,Ib4,Ib5,及びIb6の変化の例を表している。
以下、増幅器20の動作を、電圧VINP及びVOUTPに関して説明する。電圧VINN及びVOUTNに関する増幅器20の動作は、電圧VINN及びVOUTNに関する説明から理解することができる。
まず、DC電流I0及びI1は、増幅器20の全動作の間、一定のままであることに留意する。例えば、電流I0が減少すると、電圧VSINも減少する。この結果、VSOUTは、始動する増幅段の各々のバイアス電流を増加させる。バイアス電流Ibiが増大することにより、電流I0iを増加させ、最終的に電流I0が増加する。
DC電流I0の値は、電流源174によって出力された電流の値によって設定される。
ここで、DC電流I0の値は、約360μAに設定されるものとする。また、初期の制御電圧VCTRLは、ゼロに等しいものとする。
ステップ220(図3)にて、増幅器20のパワーオンで、増幅段42〜45が停止する。これは、各増幅段42〜45のスイッチ130及び132が、非導通状態にあることを意味する。
次に、ステップ222(図3)で、増幅段41のコントローラ110は、電圧VCTRLが電位VREF2に対して極めて小さい故に電流I02がゼロになるように分流器104を制御する。従って、この状態では、電流I01及びI12は、それぞれ電流I0及びIb2に等しくなる。更に、増幅器50及び100の抵抗68の値が等しいので、電流Ib1及びIb2も等しくなる。
このステップにおいて、増幅器20の利得は、下限Gminに等しくなる。ここで、Gminは、1に等しい。
この状況は、閾値S1前の図4、及びゼロに等しい制御電圧の図5に表されている。
ここで、電圧VCTRLは、連続して増大する場合を想定する。
従って、ステップ224(図3)にて、コントローラ110は、電流I02を所定の勾配で増大させて、電流I12を電流I02のものと逆の勾配で減少させるように、分流器104を制御する。この結果、電流I01及びI02は、互いに式(1)で関連付けられているので、電流I01は減少する。
[数1]
I01+I02=I0 (1)
I01+I02=I0 (1)
また、電流I01が減少するので、電流Ib1及びIb2も減少する。
これは、閾値S1とS2との間の図4、及び0.625ボルト未満の制御電圧VCTRLの場合における図5にも示されている。
並行して、ステップ226(図3)にて、増幅段42のコントローラ142は、左側トランジスタ86が非導通となるように、分流器138を制御する。
閾値S2付近で、増幅器20の利得は、2に等しくなる。
閾値S2を超えると、電圧VCTRLは、電流I02が電流Ib2のP%に等しくなるように大きくなる。
この結果、ステップ228(図3)にて、制御ユニット120は、増幅段42を始動する。ステップ228にて、制御ユニット120は、増幅段42のスイッチ130及び132を制御して切り換え、これらを導通状態にする。この時点で、図5に示すように、前にゼロであった電流Ib3は、350μAに近い値にステップする。始めに、電流Ib3は、電圧源Vddからその全部を得られるので、電流Ib3は、電流I13に等しい。このとき、電流I03は、ゼロである。従って、電流Ib3の値の該ステップは、電流I0に影響を与えない。より正確には、増幅段42を始動しても、電流I0のDC強度ピーク、又は電圧V0における振幅ピーク電圧を生成することはない。
以後、電圧VCTRLが閾値S3を超えるときに、ステップ230(図3)にて、コントローラ142は、電流I03が増加し始めるように、分流器138の左側トランジスタを制御する。この結果、電流I01及びI02は、図4に示されているように減少する。これにより、バイアス電流Ib1,Ib2,及びIb3は、図5に示されているように減少する。
並行して、ステップ232(図3)にて、増幅段43のコントローラは、電圧VCTRLが電位VREF4に対して極めて小さい故に電流I04がゼロになるように分流器のトランジスタ86を制御する。
閾値S4を超えると、電流I03は、電流Ib3のP%に等しくなる。従って、ステップ234(図3)にて、制御ユニット150は、次の増幅段、即ち増幅段43を始動する。
同様に、電圧VCTRLの値が大きくなるのに従って、次の増幅段44及び45は、相次いで始動する。
より正確には、電圧VCTRLが、
閾値S5を超えると、電流I04が増幅段43の分流器に流れ始め、
閾値S6を超えると、増幅段44が始動し、
閾値S7を超えると、電流I05が増幅段44の分流器に流れ始め、
閾値S8を超えると、増幅段45が始動し、
閾値S9を超えると、電流I06が増幅段45の分流器に流れ始める。
閾値S5を超えると、電流I04が増幅段43の分流器に流れ始め、
閾値S6を超えると、増幅段44が始動し、
閾値S7を超えると、電流I05が増幅段44の分流器に流れ始め、
閾値S8を超えると、増幅段45が始動し、
閾値S9を超えると、電流I06が増幅段45の分流器に流れ始める。
図4では、横軸に平行なラインI0は、電圧VCTRLの値に関らず、全てのDC電流I0iの合計が一定であることを示している。
電圧VCTRLが減少するときの増幅器20の動作は、電圧VCTRLが増加するときについて説明した動作と同様である。増幅段は、前の増幅段の電流I0がバイアス電流IbのP%よりも小さいときに自動的に停止することに留意すべきである。
図6は、増幅段40〜45のいずれかの差動分流器を取り替えることができる2つの分流器250及び252を有する差動分流器の別の実施例を示している。図6では、図2で既に説明した分流器250及び252の要素は、同一の参照番号を付している。
分流器250及び252は、同じである。
分流器250は、トランジスタ86及び90のエミッタが、それぞれ抵抗254及び256を経て点84に接続されるという事実のみ、分流器54と相違する。これにより、出力端116及び118を介して出力される信号内の雑音に対する増幅器20の感度を減少させることができる。
図7は、増幅段40〜45のいずれかの2つの固定利得トランスコンダクタンス増幅器を取り替えることができる差動固定利得トランスコンダクタンス増幅器260を示している。
図7では、入出力点は、図2で用いられるものと同一の参照番号を付している。
図7の回路図は、当業者にとって周知のアプリケーション図である。従って、図2の固定利得トランスコンダクタンス増幅器を取り替えるように変更する必要がある増幅器260の要素のみを詳細に説明する。
増幅器260は、DCバイアス電流を出力するために、可制御電流源262を有する。
可制御スイッチ264は、可制御電流源262の出力端でバイアス電流をスイッチオフするように実装することができる。スイッチ264は、スイッチ130及び132を取り替えるものである。実際上、スイッチ264が非導通状態に切り換えられると、バイアス電流を増幅器260に流すことができない。
可制御電流源262は、ループ190の電圧VSOUTによって制御される。この結果、ループ190は、バイアス電流Ibiの強度を変えることができる。
多くの追加の実施例が可能である。例えば、如何なる種類の固定利得トランスコンダクタンス増幅器も増幅器20にて使用することができる。
増幅器20の回路は、非差動入出力の電気的信号に適合させることができる。
増幅器20が、増幅した周期的電流を出力する必要がある場合、変換器段31を省くようにする。逆に、電流−電圧変換器段を入力端子24及び26の前に加えて、増幅すべき入力AC電流を受信し、増幅した電流又は増幅した電圧のいずれかを出力することができるようにする。
ループ190の利得帯域幅積は、必ずしも3f0よりも大きくなければならないというわけではない。
増幅段の始動及び停止を制御する他のやり方を実装することもできる。
増幅器20は、AGC回路以外の回路で使用することができる。
Claims (10)
- 所望の利得を達成するように制御できる単調な可変利得増幅器であって、
増幅すべき周期的電気入力信号を受信する少なくとも1つの入力端子と、
前記周期的電気入力信号に従って、増幅した振幅を有する周期的電流を、DC電圧を伴って出力する少なくとも1つの出力端子とを備え、
前記単調な可変利得増幅器は、
前記入出力端子間で並列に接続された少なくとも2つの増幅段と、制御ループとを備え、
各増幅段は、
前記周期的電気入力信号を受信する少なくとも1つの入力点、及び前記周期的電気入力信号によって制御されるバイアス電流が流れる周期的電流出力端を有する固定利得トランスコンダクタンス増幅器と、
前記出力端子及び電圧源にそれぞれ接続される第1出力点及び第2出力点、及び前記固定利得トランスコンダクタンス増幅器の周期的電流出力端に接続される入力点を有し、且つ前記第2出力点から得られるバイアス電流量に対する、前記第1出力点から得られるバイアス電流量の比率を変えるように制御可能な可制御分流器とを有し、
前記制御ループは、出力される増幅した周期的電流に併うDC電圧を、一定レベルに保持する、単調な可変利得増幅器。 - 少なくとも1つの前記増幅段は、前記バイアス電流を前記固定利得トランスコンダクタンス増幅器に流すことができる導通状態から、前記バイアス電流を前記固定利得トランスコンダクタンス増幅器に流すことができない非導通状態に、切り換えることができる可制御スイッチを有し、
前記単調な可変利得増幅器は、他の増幅段の各々のバイアス電流が所定の閾値よりも低い値を有し、且つこの他の増幅段だけを用いて所望の利得を達成できる場合に、前記可制御スイッチを非導通状態に自動的に切り換える制御ユニットを有する、請求項1に記載の単調な可変利得増幅器。 - 前記固定利得トランスコンダクタンス増幅器は、利得を一定に保つフィードバックループを有する、請求項1又は2に記載の単調な可変利得増幅器。
- 前記固定利得トランスコンダクタンス増幅器の固定利得値は、2よりも大きい公比を有する等比級数を構成するように選定されている、請求項1〜3のいずれか一項に記載の単調な可変利得増幅器。
- 前記単調な可変利得増幅器は、差動増幅される周期的電気入力信号を受信する2つの入力端子と、差動増幅される周期的電流を出力する2つの出力端子とを有し、
電流制御ループのDC利得による前記制御ループの−3dBでの帯域幅積は、差動入力信号の周波数をf0として、3f0より大きい、請求項1〜4のいずれか一項に記載の単調な可変利得増幅器。 - 前記分流器は、前記第1出力点に接続されるコレクタ、及び抵抗を経て前記入力点に接続されるエミッタを有する左側トランジスタと、前記電圧源に接続されるコレクタ、及び該抵抗に等しい値の別の抵抗を経て前記入力点に接続されるエミッタを有する右側トランジスタとを備える、請求項1〜5のいずれか一項に記載の単調な可変利得増幅器。
- 周期的電気入力信号を受信する少なくとも1つの入力端子、及び増幅される周期的電流を出力する少なくとも1つの出力端子を有する、請求項1〜6のいずれか一項に記載の単調な可変利得増幅器と、
前記周期的電気入力信号の振幅が変化するとしても、前記増幅される周期的電流の振幅を一定に保持するように前記単調な可変利得増幅器の利得を調整する検出器と、
を備える自動利得制御回路。 - 前記可制御スイッチの切り換えを、達成すべき所望の利得の関数として自動的にトリガする、請求項2に記載の単調な可変利得増幅器を制御する制御方法。
- 前記第1の出力点から或る増幅段のバイアス電流量を流さないように、対応する分流器を制御する時点で、該増幅段の前記可制御スイッチを導通状態に切り換えるステップを含む、請求項8の方法。
- 他の増幅段の前記第1の出力点から流れる該他の増幅段の電流バイアス量が、少なくとも80%よりも高い所定の割合のバイアス電流に達するときに、或る増幅段の前記可制御スイッチを導通状態に自動的に切り換えるステップを含む、請求項8又は9の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP05300961 | 2005-11-23 | ||
PCT/IB2006/054387 WO2007060625A1 (en) | 2005-11-23 | 2006-11-22 | A monotonic variable gain amplifier and an automatic gain control circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009516979A true JP2009516979A (ja) | 2009-04-23 |
Family
ID=37794590
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008541886A Withdrawn JP2009516979A (ja) | 2005-11-23 | 2006-11-22 | 単調な可変利得増幅器及び自動利得制御回路 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20090102559A1 (ja) |
EP (1) | EP1955438A1 (ja) |
JP (1) | JP2009516979A (ja) |
CN (1) | CN101313466A (ja) |
WO (1) | WO2007060625A1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101995900B (zh) * | 2010-10-13 | 2014-07-02 | 苏州科山微电子科技有限公司 | 一种用于连续可变增益放大器的坡度电压生成器 |
US9667199B1 (en) * | 2016-06-09 | 2017-05-30 | Nxp Usa, Inc. | Doherty amplifiers with minimum phase output networks |
FR3059493B1 (fr) * | 2016-11-29 | 2019-11-22 | Stmicroelectronics Sa | Regulation d'un amplificateur rf |
CN110011627B (zh) * | 2019-04-26 | 2023-10-03 | 苏州大学 | 一种宽输入范围高共模抑制比运算跨导放大器 |
EP3926827A1 (en) * | 2020-06-18 | 2021-12-22 | Renesas Electronics America Inc. | Variable gain amplifier system, particularly for optical receiver systems |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AU732076B2 (en) | 1997-01-27 | 2001-04-12 | Qualcomm Incorporated | High dynamic range variable gain amplifier |
US5903191A (en) * | 1998-01-23 | 1999-05-11 | Analog Devices, Inc. | Digitally controlled variable transconductance amplifier system |
US6763228B2 (en) * | 2001-01-02 | 2004-07-13 | Intersil Americas, Inc. | Precision automatic gain control circuit |
JP4765521B2 (ja) * | 2005-09-30 | 2011-09-07 | 株式会社日立製作所 | 可変利得増幅器 |
-
2006
- 2006-11-22 CN CNA2006800436902A patent/CN101313466A/zh active Pending
- 2006-11-22 JP JP2008541886A patent/JP2009516979A/ja not_active Withdrawn
- 2006-11-22 WO PCT/IB2006/054387 patent/WO2007060625A1/en active Application Filing
- 2006-11-22 US US12/094,306 patent/US20090102559A1/en not_active Abandoned
- 2006-11-22 EP EP06821532A patent/EP1955438A1/en not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
US20090102559A1 (en) | 2009-04-23 |
EP1955438A1 (en) | 2008-08-13 |
WO2007060625A1 (en) | 2007-05-31 |
CN101313466A (zh) | 2008-11-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8198939B2 (en) | Amplifier with automatic gain profile control and calibration | |
US10608599B2 (en) | Variable gain circuit and transimpedance amplifier using the same | |
US7253700B1 (en) | Circuit for controlling a linear-in-decibels attenuator circuit using an analog control signal | |
JP2009516979A (ja) | 単調な可変利得増幅器及び自動利得制御回路 | |
KR100258644B1 (ko) | 디지탈 자동 이득 제어 회로 | |
US20140340147A1 (en) | Amplifier circuit and amplification method | |
TWI434511B (zh) | 可調增益放大器、自動化測試設備及用以調整放大器增益之方法 | |
US9007127B2 (en) | Electronic circuit with unit for attenuating at least one input signal of an amplifier in an automatic gain control loop | |
US7126427B2 (en) | Electronic circuit | |
KR100835983B1 (ko) | 자동 이득 조절을 위한 검출기 | |
US6400933B1 (en) | Amplifier | |
US10411666B2 (en) | Open-loop linear VGA | |
TWI406512B (zh) | 接收器 | |
WO2008044750A1 (fr) | Amplificateur à faible bruit | |
EP1229644B1 (en) | PWL logarithmic amplifier | |
JP2018500826A (ja) | 差動比較器 | |
US20230378923A1 (en) | Play mute circuit and method | |
JP2007158422A (ja) | 可変利得増幅回路 | |
US20090121789A1 (en) | Device comprising a feedback-less gain controlled amplifier | |
JP2007189413A (ja) | 自動パワー出力制御回路 | |
CN116325494A (zh) | 包括负反馈电阻电路的可变增益放大器 | |
JPH06224666A (ja) | 可変利得広帯域増幅器 | |
KR20040096118A (ko) | 가변 이득 증폭기의 이득 조절 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090904 |