CN108259008B - 具有无源相位补偿电路的多尔蒂放大器 - Google Patents

Abstract

本发明涉及一种包括分别具有第一放大器和第二放大器的第一放大器路径和第二放大器路径、功率分配器、串联延迟元件以及短路短截线的多尔蒂放大器的实施例。功率分配器被配置成接收射频(RF)信号且将RF信号分配到于第一功率分配器输出端和第二功率分配器输出端产生的第一输入信号和第二输入信号中。串联延迟元件耦合于第一功率分配器输出端与第一放大器之间。短路短截线耦合于第一功率分配器输出端与第一放大器之间或第二功率分配器输出端与第二放大器之间。第一放大器路径的特征在于第一频率相关插入相位，第二放大器路径的特征在于第二频率相关插入相位，且第一频率相关插入相位或第二频率相关插入相位的斜率通过短路短截线来改变。

Description

具有无源相位补偿电路的多尔蒂放大器

技术领域

本文中所描述的主题的实施例大体上涉及多尔蒂放大器(Doherty amplifier)。

背景技术

在设计成处理具有高峰值平均功率比(PAPR)的信号的电信系统中，在与其它类型的放大器拓扑相比时，归因于多尔蒂功率放大器架构在回退电平下的相对高线性度和效率，多尔蒂功率放大器架构已经流行起来。常规双向多尔蒂功率放大器包括并联布置的偏置成AB类的主(或“主”)放大器和偏置成C类的峰化放大器。当输入信号具有相对较低的中等功率时，主放大器用以放大输入信号，且峰化放大器最低限度地传导(例如峰化放大器基本上处于断开状态)。在这种操作阶段期间，输出组合器网络中的阻抗变换器确定主放大器将暴露的最大电压驻波比(VSWR)。相反，在输入信号功率增大到主放大器达到电压饱和的水平时，在主放大器路径和峰化放大器路径之间(例如使用3分贝或其它分贝(dB)的功率分离器)分离输入信号，且两个放大器都用以放大它们的输入信号的相应部分。最后，在求和节点处组合放大后的信号以产生最终的放大输出信号。重要的是，当信号达到求和节点时存在主RF信号和峰化RF信号的相位同调性，以使得主RF信号和峰化RF信号可以同相地组合。

当多尔蒂放大器输入信号电平增加超过主放大器在受压下操作的点时，峰化放大器传导也增加，因此向负载供应更多电流。作为响应，主放大器输出的负载线阻抗减小。实际上，发生阻抗调制效应，其中主放大器的负载线响应于输入信号功率而动态地变化(即，峰化放大器提供牵引到主放大器的有源负载)。耦合于主放大器与求和节点之间的输出端的阻抗反相器确保主放大器在回退时出现高值负载线阻抗，以允许主放大器在扩展的输出功率范围内有效地向负载供电。

根据多尔蒂放大器的操作原理，主路径中的阻抗反相器应建立恰当的负载调制特征。阻抗反相器具有频带中心频率fo下的90度的电长度，和相关的群延迟。不利的是，与主输出路径和峰化输出路径中的群延迟的不同相关联的RF带宽限制可以导致，在求和节点处接收的主电流与峰化电流之间的相位同调性在除fo以外的频率下的损失。这种相位同调性的损失可以导致通过主放大器和峰化放大器所见到的负载阻抗的分散，以及频率上的非理想负载调制。利用非理想负载调制进行操作的主要结果是在全频带操作上损失峰值功率能力，或有效降低多尔蒂功率放大器的利用率。这转而可以冲击固定输出功率回退电平可达到的效率性能。

发明内容

根据本发明的第一方面，提供一种具有包括第一放大器的第一放大器路径以及包括第二放大器的第二放大器路径的多尔蒂放大器，所述多尔蒂放大器进一步包括：

功率分配器，所述功率分配器被配置成接收射频(RF)信号且将所述RF信号分配到第一输入信号和第二输入信号中，且所述功率分配器包括被配置成产生所述第一输入信号的第一功率分配器输出端，以及被配置成产生所述第二输入信号的第二功率分配器输出端；

第一串联延迟元件，所述串联延迟元件耦合于所述第一功率分配器输出端与所述第一放大器之间；以及

第一短路短截线，所述第一短路短截线耦合于所述第一功率分配器输出端与所述第一放大器之间或所述第二功率分配器输出端与所述第二放大器之间，且其中所述第一放大器路径由第一频率相关插入相位表征，所述第二放大器路径由第二频率相关插入相位表征，且所述第一频率相关插入相位或所述第二频率相关插入相位的斜率通过所述第一短路短截线来改变。

在一个或多个实施例中，所述第一短路短截线包括：

90度短路短截线，所述短路短截线耦合于所述第一放大器路径与接地参考节点之间。

在一个或多个实施例中，所述第一串联延迟元件包括具有90度电长度的第一传输线，且所述90度短路短截线包括具有90度电长度的第二传输线。

在一个或多个实施例中，所述多尔蒂放大器进一步包括：

至少一个另外的90度短路短截线，所述短路短截线耦合到所述第二放大器路径。

在一个或多个实施例中，所述多尔蒂放大器进一步包括：

至少一个另外的90度短路短截线，所述短路短截线耦合到所述第一放大器路径。

在一个或多个实施例中，所述多尔蒂放大器进一步包括：

第二串联延迟元件，所述第二串联延迟元件耦合到在所述第二功率分配器输出端与所述第二放大器之间的所述第二放大器路径；以及

第三串联延迟元件，所述第三串联延迟元件耦合到在所述第一功率分配器输出端与所述第一放大器之间的所述第一放大器路径。

在一个或多个实施例中，所述多尔蒂放大器进一步包括：

至少一个另外的短路短截线，所述短路短截线耦合于所述第一功率分配器输出端与所述第一放大器之间。

在一个或多个实施例中，所述第一短路短截线通过增大所述第一频率相关插入相位的所述斜率的大小来引起所述第一放大器路径与所述第二放大器路径之间的差分群延迟的过补偿。

在一个或多个实施例中，所述第一短路短截线包括：

90度短路短截线，所述短路短截线耦合于所述第二放大器路径与接地参考节点之间，且其中所述第一短路短截线通过增大所述第二频率相关插入相位的所述斜率的大小来引起差分群延迟的欠补偿。

在一个或多个实施例中，所述短路短截线的特性阻抗处于5欧姆到200欧姆的范围内。

在一个或多个实施例中，所述第一放大器是峰化放大器，且所述第二放大器是主放大器。

在一个或多个实施例中，所述第一放大器是主放大器，且所述第二放大器是峰化放大器。

根据本发明的第二方面，提供一种多尔蒂放大器，包括：

功率分配器，所述功率分配器被配置成接收射频(RF)信号且将所述RF信号分配到主输入信号和峰化输入信号中，其中所述功率分配器包括被配置成产生所述主输入信号的第一功率分配器输出端，以及被配置成产生所述峰化输入信号的第二功率分配器输出端；

主放大器路径，所述主放大器路径耦合于所述第一功率分配器输出端与组合节点之间，其中所述主放大器路径包括主放大器和耦合于所述第一功率分配器输出端与所述主放大器之间的第一输入电路，其中所述第一输入电路包括第一串联延迟元件和第一短路短截线，且其中所述第一输入电路由频率相关插入相位表征，且所述频率相关插入相位的斜率通过所述第一短路短截线来改变；以及

峰化放大器路径，所述峰化放大器路径耦合于所述第一功率分配器输出端与所述组合节点之间，其中所述峰化放大器路径包括峰化放大器和耦合于所述峰化放大器与所述组合节点之间的第二串联延迟元件。

在一个或多个实施例中，所述第一短路短截线包括：

90度短路短截线，所述短路短截线耦合于所述主放大器路径与接地参考节点之间。

在一个或多个实施例中，所述第一串联延迟元件包括具有90度电长度的第一传输线，且所述90度短路短截线包括具有90度电长度的第二传输线。

在一个或多个实施例中，所述第一短路短截线通过增大所述频率相关插入相位的所述斜率的大小来引起差分群延迟的过补偿。

在一个或多个实施例中，所述第一短路短截线将所述频率相关插入相位的所述斜率的所述大小增大至少5％。

根据本发明的第三方面，提供一种功率分配器，包括：

输入端，所述输入端被配置成接收输入射频(RF)信号；

第一输出端；

第二输出端；

功率分配器，所述功率分配器被配置成将所述RF信号分配到第一RF信号和第二RF信号中，其中功率分配器被配置成将所述第一RF信号提供到所述第一输出端；以及

无源补偿电路，所述无源补偿电路包括耦合于所述功率分配器与所述第二输出端之间的串联延迟元件，以及耦合于所述串联延迟元件与接地参考节点之间的短截线，其中所述串联延迟元件被配置成将相位延迟施加到所述第二RF信号以在所述第二输出端处产生延迟的第二RF信号，且其中所述短截线被配置成改变施加到所述第二RF信号的所述相位延迟。

在一个或多个实施例中，所述串联延迟元件包括具有90度电长度的第一传输线，且所述短截线包括具有90度电长度的第二传输线。

在一个或多个实施例中，所述短截线的特性阻抗处于5欧姆到200欧姆的范围内。

本发明的这些和其它方面将根据下文中所描述的实施例显而易见，且参考这些实施例予以阐明。

附图说明

结合以下图式考虑，同时通过参考具体实施方式和权利要求书可得到对主题的较完整理解，其中类似附图标记遍及各图指代相似元件。

图1是常规多尔蒂放大器的简化示意图；

图2是根据实施例的多尔蒂放大器的简化示意图；

图3是根据另一实施例的多尔蒂放大器的简化示意图；

图4包括示出常规多尔蒂放大器和包括无源相位补偿电路的多尔蒂放大器的实施例的群延迟、插入相位以及差分输入相位的曲线图；

图5包括示出常规多尔蒂放大器和包括无源相位补偿电路的多尔蒂放大器的实施例在内部电流发生器参考面处的主负载特征以及峰化负载特征的曲线图和史密斯圆图；

图6包括示出常规多尔蒂放大器和包括无源相位补偿电路的多尔蒂放大器的实施例的AM-AM以及AM-PM特征的曲线图；

图7包括示出常规多尔蒂放大器和包括无源相位补偿电路的多尔蒂放大器的实施例在装置封装参考面处的主负载阻抗轨迹和峰化负载阻抗轨迹相对于功率及频率的史密斯圆图；

图8包括示出常规多尔蒂放大器和包括无源相位补偿电路的多尔蒂放大器的实施例在内部电流发生器参考面处的主负载特征以及峰化负载特征的曲线图和史密斯圆图，所述无源相位补偿电路包括固定系统阻抗；以及

图9包括示出常规多尔蒂放大器和包括无源相位补偿电路的多尔蒂放大器的实施例在内部电流发生器参考面处的主负载特征以及峰化负载特征的曲线图和史密斯圆图，所述无源相位补偿电路包括优化的系统阻抗。

具体实施方式

本发明主题的实施例包括在多尔蒂放大器的主输入路径和峰化输入路径中的任一个路径或两个路径中具有一个或多个无源相位和延迟补偿电路的多尔蒂放大器。如将在下文更详细地论述，每个相位和延迟补偿电路可以实施为单纯的无源电路，所述无源电路包括一个或多个传输线类串联延迟元件以及一个或多个并联90度短路短截线元件。

本文中所描述的无源相位和延迟补偿电路的实施例可以提供比(如通常实施于一些常规多尔蒂放大器拓扑中)可使用简单传输线类串联延迟元件能够提供的更广的补偿范围。具体地说，补偿电路可以引起主放大器路径群延迟与峰化放大器路径群延迟之间的差的过补偿或欠补偿。如随后将更详细地解释，这可以引起对宽带负载阻抗分散和负载调制特征的有益修改以使多尔蒂功率放大器在满功率区域中的利用率最大化。这转而可以实现在固定输出功率回退电平下的较高效率操作。

本文中所论述的补偿电路实施例校正、消除和等化输出电路的群延迟响应，并且还可以优化主放大器和峰化放大器在满功率区域中的负载阻抗分散特征，在所述满功率区域中峰化装置是有源的。补偿电路实施例可以特别设计以减少峰值功率分散。此外，补偿电路实施例可以使多尔蒂功率放大器在满功率区域中的利用率最大化，同时还实现在固定输出功率回退电平下的较高效率操作。

本文中所描述的补偿电路实施例可以具有优于其它输入电路的改良的功率处理能力，所述其它输入电路可使用集总LCR(电感器/电容器/电阻器)元件。此外，当与不包括补偿电路的实施例的多尔蒂放大器相比，总体电路损耗可以降低。另外，补偿电路实施例可以在不使用有源控制电路的情况下实施，由此避免可与这类有源控制电路相关联的另外成本、复杂度和带宽限制。

图1是常规多尔蒂放大器100的简化示意图。放大器100包括输入节点102、输出节点104、功率分配器(或分离器)110、主放大器路径130、峰化放大器路径140和组合节点160。在实施例中，负载106可以通过阻抗变换器108耦合到组合节点160。阻抗变换器108可以在将信号供应到负载106之前将90度相位延迟施加到输出RF信号。

基本上，功率分配器110分配在输入节点102处供应的输入RF信号，且沿主放大器路径130和峰化放大器路径140分别放大分配后的信号。接着将放大后的信号在组合节点160处同相地组合。重要的是，在整个所关注的频带中维持主放大器路径130与峰化放大器路径140之间的相位同调性以确保放大后的主信号和峰化信号同相地到达组合节点160，且因而确保恰当的多尔蒂放大器操作。

主放大器136和峰化放大器146中的每一个放大器包括用于放大通过放大器136、146传导的RF信号的一个或多个单级或多级功率晶体管集成电路(IC)。尽管主功率晶体管IC和峰化功率晶体管IC可以具有相同大小(例如在对称多尔蒂配置中)，但主功率晶体管IC和峰化功率晶体管IC还可以具有不相同的大小(例如在各种不对称多尔蒂配置中)。在不对称多尔蒂配置中，峰化功率晶体管IC通常比主功率晶体管IC大几倍。举例来说，峰化功率晶体管IC可以是主功率晶体管IC的大小的两倍，因此峰化功率晶体管IC的电流承载能力是主功率晶体管IC的两倍。还可以实施除2∶1的比率以外的峰化放大器IC大小与主放大器IC大小的比。

在多尔蒂放大器100的操作期间，偏置主放大器级136以便在AB类模式下操作，且偏置峰化放大器级146以便在C类模式下操作。更具体地说，偏置主放大器级136的晶体管布置以提供在180度与360度之间的传导角度。相反，偏置峰化放大器级146的晶体管布置以提供小于180度的传导角度。

在低功率电平下，其中在节点102处的输入信号的功率低于峰化放大器146的接通阈值电平，放大器100在低功率(或回退)模式下操作，其中主放大器136是将电流供应到负载106的唯一放大器。当输入信号的功率大于峰化放大器146的阈值电平时，放大器100在大功率模式下操作，其中主放大器136和峰化放大器146两个都将电流供应到负载106。此时，峰化放大器146在组合节点160处提供有源负载调制，以允许主放大器136的电流持续线性地增大。

可以在主放大器136的输入端和/或输出端处实施输入阻抗匹配网络134(输入MNm)和输出阻抗匹配网络138(输出MNm)。类似地，可以在峰化放大器146的输入端和/或输出端处实施输入阻抗匹配网络144(输入MNp)和输出阻抗匹配网络148(输出MNp)。在各种情况下，匹配网络134、138、144、148可用于使电路阻抗递增地增大到负载阻抗和源阻抗。此外，主放大器136和峰化放大器146可以具有另外的预匹配输入和/或输出阻抗匹配网络(图1中未示出)，所述预匹配输入和/或输出阻抗匹配网络与功率晶体管管芯集成，或集成在功率晶体管管芯封装内。

与常规非反相多尔蒂放大器相比，多尔蒂放大器100具有“反相”负载网络配置。在反相配置中，配置输入电路以使得相对于在放大器100的操作中心频率fo下供应到峰化放大器146的输入信号，供应到主放大器136的输入信号延迟90度。如将在下文更详细地论述，主路径130与峰化路径140之间的输入电路中的90度差分延迟可以通过主放大器路径130中的90度相位延迟元件132来施加。替代地，功率分配器110和相位延迟元件132可以由复合式功率分离器111置换，所述复合式功率分离器111输出具有所需90度相位差的主信号和峰化信号。

功率分配器110被配置成将在功率分离器输入端112处接收的输入信号102的输入功率分配到输入信号的主部分和峰化部分中。将主输入信号提供到功率分配器输出端114处的主放大器路径130，且将峰化输入信号提供到功率分配器输出端116处的峰化放大器路径140。在满功率模式下操作期间，当主放大器136和峰化放大器146都正将电流供应到负载106时，功率分配器110在放大器路径130、140之间分配输入信号功率。举例来说，功率分配器110可以相等地分配功率，从而将约二分之一的输入信号功率提供到每个路径130、140(例如对于对称多尔蒂放大器配置)。替代地，功率分配器110可以不相等地分配功率(例如对于不对称多尔蒂放大器配置)。

在一些常规系统中，功率分配器110可以实施为威尔金森型(Wilkinson-type)分配器。在放大器100的操作中心频率下，合适的威尔金森型分配器具有在输出端114、116处以信号之间约零度的相位差来输出主输入RF信号和峰化输入RF信号的特征(尽管输出端114、116处的主信号和峰化信号滞后输入端112处的输入RF信号约90度)。如对恰当的多尔蒂放大器操作来说重要的，为了确保主输入RF信号和峰化输入RF信号以约90度的相位差达到主放大器136和峰化放大器146，相位延迟元件132将约90度的相位延迟施加到主输入信号。举例来说，相位延迟元件132可以是四分之一波长传输线，或具有约90度的电长度的其它合适类型的延迟元件。

在其它常规系统中，功率分配器110和相位延迟元件132可以由复合式功率分离器111(也称为反向波耦合器、3dB分离器、5dB分离器等等)置换，所述复合式功率分离器111包括耦合到输入信号节点102的输入端112′、端接端口113(例如以50欧姆端接)以及分离器输出端114′、116′。复合式功率分离器111通过输入端112′接收输入RF信号，分配信号，且在分离器输出端114′、116′处以相对于频率的恒定正交(90度)相移差来输出主输入信号和峰化输入信号。复合式功率分离器111将90度相位延迟施加到主输入信号。因此，当包括复合式功率分离器111时，在放大器100中不需要延迟元件132。更具体地说，当如图1中所示端接时，复合式功率分离器111分配输入端112′处接收的RF信号102，且与在输出端116′处产生的峰化输入信号相比，在输出端114′处产生的主输入信号具有90度相对相位滞后。

根据“反相”多尔蒂放大器100的操作原理且为了建立恰当的负载调制特征，主输出路径被配置成施加约90度的总体相位延迟，所述主输出路径包括输出匹配网络(输出MNm)138加上在主放大器装置136内的任何输出预匹配，且峰化输出路径被配置成施加约180度的总体相位延迟，所述峰化输出路径包括延迟元件150加上输出匹配网络(输出MNp)148加上在峰化放大器装置146内的任何输出预匹配。主输出路径130被配置成施加约90度的总体相位延迟以确保主输出路径充当阻抗反相器，所述主输出路径130包括输出匹配网络138加上在主放大器装置136内的任何输出预匹配。基本上，主输出路径被配置成表现为从组合节点160见到的电压源。延迟元件150加上输出匹配网络148加上在峰化放大器装置146内预匹配的任何输出被配置成施加约180度的总体相位延迟，以确保峰化输出路径表现为在组合节点160处见到的电流源。这对于最大化从组合节点160观察峰化路径输出的阻抗来说也是重要的，以便在低功率(或回退)模式期间使非所要的主路径负载最小化。

为了对放大器136、146的输出端处的主放大器路径130与峰化放大器路径140之间的所得90度相位延迟差进行补偿(即为了确保放大后的信号同相地到达组合节点160处)，输入电路因此被配置成将约90度的相位延迟施加到主放大器136的输入端处的信号。然而，为了确保放大后的信号在所需带宽上同相地到达组合节点160处，考虑以下事实同样重要：峰化放大器路径140在放大器146的输出端处的群延迟大于主放大器路径130在放大器136的输出端处的群延迟。

在包括威尔金森型分配器110和延迟元件132的常规多尔蒂放大器100中，延迟元件132应配置成确保主路径延迟和峰化路径延迟等同。更具体地说，延迟元件132对输出电路中的固有的较长峰化路径延迟进行补偿。如将在下文更详细地描述，峰化放大器路径140的输出电路比主放大器路径130的输出电路长约90度。因此，主放大器路径130的输入电路应具有对应90度相位延迟(即，延迟元件132)以确保在输出端组合节点160处同调地接收电流。延迟元件132基本上在频率上与主路径插入相位特征和峰化路径插入相位特征相匹配，且主信号与峰化信号之间的相位同调性可以通过主放大器路径130和峰化放大器路径140来维持。

简要参看图4，曲线图462示出当在多尔蒂放大器100中实施威尔金森型功率分配器110和90度相位延迟元件132时主输入匹配网络134和峰化输入匹配网络144的输入端处的典型的差分相位特征。更具体地说，曲线图462指示在1800兆赫兹(MHz)到2200MHz的模拟频率范围内的主输入信号与峰化输入信号之间的频率相关相位差分，其中2000MHz对应于操作中心频率fo。如曲线图462示出，使用威尔金森型功率分配器110和相位延迟元件132引起在fo下的主输入信号和峰化输入信号之间的90度相位差，其中较低频率下相位差较小，且较高频率下相位差较大(即，相位差曲线图462具有负斜率)。相位差曲线图的斜率指示输入电路的差分群延迟，且通常设计成与群延迟差分相匹配，所述群延迟差分与包括主放大器136和峰化放大器146的主路径输出电路和峰化路径输出电路相关联。因此，威尔金森型功率分配器110加上相位延迟元件132可以称作“相位跟踪输入分配器”，这是因为这个组合被配置成跟踪(或等化)主路径输出电路(包括主放大器136)和峰化路径输出电路(包括峰化放大器146)在频率上的差分群延迟。换句话说，常规的相位跟踪输入分配器对主输出路径与峰化输出路径之间的群延迟中的差进行补偿。更具体地说，在具有威尔金森型功率分配器110和相位延迟元件132的常规多尔蒂放大器中，相位差曲线图(例如曲线图462)的斜率应与整个主路径输出电路(包括主放大器136)和峰化路径输出电路(包括峰化放大器146)的差分相位的斜率实质上相等。

如本文中所使用，“输入群延迟”包括由输入节点(例如输入节点102、202)与放大器(例如放大器136、236或146、246)的输入端之间的电路施加的累积延迟。相反，“输出群延迟”包括由放大器(例如放大器136、236或146、246)(包括所述放大器的有源部分)、任何输入和/或输出寄生元件(例如输出电容性元件274)、任何输入和/或输出预匹配电路和外部匹配电路(例如包括图2的电路276、278和238、248)以及一直到组合节点(例如组合节点160、260)的放大器输出路径中的任何其它电路施加的累积延迟。如本文中所使用，对主输出路径与峰化输出路径之间的群延迟中的差进行“补偿”的相位跟踪输入分配器(例如分配器110加上延迟元件132)基本上增大相对于主路径插入相位特征的频率的斜率，以与相对于峰化路径插入相位特征的频率的斜率相匹配。如本文中所使用，关于插入相位特征或差分相位特征的斜率的术语“匹配”意味着斜率在彼此的5％内。

具有威尔金森型分配器110和90度相位延迟元件132的传统多尔蒂放大器可以充分地等化路径群延迟，且这可以保证在相对广的带宽上组合节点160处的相位同调性。然而，在这类传统多尔蒂放大器中，在峰值功率条件下的负载阻抗特征可以具有相对较高分散，以及在全频带操作上的非理想负载调制。在全频带操作上所得的峰值功率能力的损失有效地限制多尔蒂功率放大器的利用率。这转而可以对固定输出功率回退电平可达到的效率性能有显著不利的影响。

与威尔金森型分配器110加上相位延迟元件132相比，复合式功率分离器(例如分离器111)在广带宽上施加恒定的90度差分相位偏移。因此，复合式功率分离器111在输出端114′和输出端116′处产生具有与频率无关的90度相位差的输出信号。

再次参看图4，曲线图461示出当在多尔蒂放大器100中实施复合式功率分离器111(无相位延迟元件132)时主输入匹配网络134和峰化输入匹配网络144的输入端处的典型的差分相位特征。更具体地说，曲线图461指示在模拟频率范围(例如1800MHz到2200MHz)内的主信号与峰化信号之间的相位差分。如曲线图461示出，复合式功率分离器111的特征在于在广频率范围内极平坦的差分相位特征。不利的是，对于许多多尔蒂放大器架构，这种特征使得复合式功率分离器111仅适合与相对窄带多尔蒂功率放大器一起使用。对此原因是，由复合式功率分离器111施加的相移并不跟踪(或等化)主路径输出电路(包括主放大器136)和峰化路径输出电路(包括峰化放大器146)的差分群延迟。因此，且当信号频率从中心频率fo移开，放大后的主信号与峰化信号之间的相位同调性在它们达到组合节点160时损耗。

如上文所提及，一些传统多尔蒂放大器架构，例如图1中具有威尔金森型分配器110和90度相位延迟元件132的放大器100，可在峰值功率条件下经历负载阻抗的显著分散，以及频率上的非理想负载调制。所得结果可以包括在全频带操作下的峰值功率能力损失、放大器的受限利用率以及对固定输出功率回退电平可达到的效率性能的显著不利的影响。在下文结合图2到图9更详细地论述本发明主题的实施例，其被配置成改变对多尔蒂放大器中的群延迟差的补偿以有利地操控峰值功率下的负载阻抗特征。在各种实施例中，这通过在多尔蒂放大器的输入电路中包括一个或多个“补偿电路”来实现。各种实施例的实施方案可以引起比使用传统多尔蒂放大器架构可以实现的更低的负载阻抗分散。具体地说，与传统多尔蒂架构相比，各种实施例可以改变宽带负载调制特征以降低峰值功率条件下的负载阻抗分散。这可以实现可使用传统多尔蒂放大器架构实现的较高峰值功率带宽能力，以及放大器的较高利用率。

图2是根据实施例的多尔蒂放大器200的简化示意图。图2的多尔蒂放大器200还具有反相拓扑，意味着与更常规的非反相多尔蒂放大器相比，放大器200具有反相负载网络配置。此外，如将在下文更详细地描述，多尔蒂放大器200包括相位和延迟补偿电路280，其包括到主放大器236的输入电路中的串联延迟元件232(例如90度传输线类串联延迟元件)和并联90度短路短截线233。在实施例中，相位和延迟补偿电路280(下文简称为“补偿电路”)用以对主放大器路径群延迟与峰化放大器路径群延迟之间的差进行过补偿。在替代实施例中，补偿电路280可用以对主放大器路径群延迟和峰化放大器路径群延迟之间的差进行欠补偿。无论哪种方式，补偿电路的实施例可能使得多尔蒂架构能够在峰值功率下实现可能最低的阻抗分散(例如可能最低的峰值功率分散)。

放大器200大体上包括输入电路(即输入节点202与放大器输入端之间的组件)、输出电路(即放大器输出端与组合节点260之间的组件)以及输入端与输出电路之间的多个并联耦合的放大器236、246。更具体地说，放大器200包括输入节点202、输出节点204、功率分配器210、主放大器路径230、峰化放大器路径240和组合节点260。在实施例中，负载206可以通过阻抗变换器208耦合到组合节点260。阻抗变换器208可以在将信号供应到负载206之前将90度相位延迟施加到输出RF信号。替代地，可以不包括阻抗变换器208。

功率分配器210分配在输入节点202处供应的输入RF信号，且沿主放大器路径230和峰化放大器路径240分别放大分配后的信号。接着将放大后的信号在组合节点260处组合。如将在下文更详细地阐释，对并联90度短路短截线233的包括改变相对的主RF信号相位和峰化RF信号相位，以适宜地改变负载阻抗分散特征(例如适宜地改变宽带负载调制特征)。主放大器路径230与峰化放大器路径240之间的相位同调性可以或可以不通过整个频带操作来维持。

主放大器236和峰化放大器246中的每一个放大器都包括用于放大通过放大器236、246传导的RF信号的一个或多个单级或多级功率晶体管集成电路(IC)。尽管主功率晶体管IC和峰化功率晶体管IC可以具有相同大小(例如在对称多尔蒂配置中)，但主功率晶体管IC和峰化功率晶体管IC还可以具有不相同的大小(例如在各种不对称多尔蒂配置中)。在不对称多尔蒂配置中，峰化功率晶体管IC通常比主功率晶体管IC大几倍。举例来说，峰化功率晶体管IC可以是主功率晶体管IC的大小的两倍，因此峰化功率晶体管IC的电流承载能力是主功率晶体管IC的两倍。还可以实施除2∶1的比率以外的峰化放大器IC大小与主放大器IC大小的比。

在多尔蒂放大器200的操作期间，偏置主放大器级236以便在AB类模式下操作，且偏置峰化放大器级246以便在C类模式下操作。更具体地说，偏置主放大器级236的晶体管布置以提供在180度与360度之间的传导角度。相反，偏置峰化放大器级246的晶体管布置以提供小于180度的传导角度。

在低功率电平下，其中在节点202处的输入信号的功率低于峰化放大器246的接通阈值电平，放大器200在低功率(或回退)模式下操作，其中主放大器236是将电流供应到负载206的唯一放大器。当输入信号的功率大于峰化放大器246的阈值电平时，放大器200在大功率模式下操作，其中主放大器236和峰化放大器246两个都将电流供应到负载206。此时，峰化放大器246在组合节点260处提供有源负载调制，以允许主放大器236的电流持续线性地增大。

可以在主放大器236的输入端和/或输出端处实施输入阻抗匹配网络234(输入MNm)和输出阻抗匹配网络238(输出MNm)。类似地，可以在峰化放大器246的输入端和/或输出端处实施输入阻抗匹配网络244(输入MNp)和输出阻抗匹配网络248(输出MNp)。在各种情况下，匹配网络234、238、244、248可用于使电路阻抗递增地增大到负载阻抗和源阻抗。

此外，主放大器236和峰化放大器246可以具有另外的预匹配输入和/或输出阻抗匹配网络，所述预匹配输入和/或输出阻抗匹配网络与功率晶体管管芯集成，或集成在功率晶体管管芯封装内。在图2的右上角中，示出主放大器236和峰化放大器246的输出电路模型的放大绘图。基本上，每个放大器236、246的输出端都可以模型化为具有漏极-源极电容274的电流源272。输出阻抗预匹配电路276和串联电感278(例如串联焊线)可以与晶体管管芯集成和/或集成在功率晶体管封装内。虚线275表示内部电流发生器参考面，所述内部电流发生器参考面将在下文结合图5、图8和图9提到。

如同放大器100，多尔蒂放大器200具有反相负载网络配置。在反相配置中，配置输入电路以使得相对于在放大器200的操作中心频率fo下供应到峰化放大器246的输入信号，供应到主放大器236的输入信号延迟约90度。

功率分配器210被配置成将在功率分离器输入端212处接收的输入信号202的输入功率分配到输入信号的主部分和峰化部分中。将主输入信号提供到功率分配器输出端214处的主放大器路径230，且将峰化输入信号提供到功率分配器输出端216处的峰化放大器路径240。在满功率模式下操作期间，当主放大器236和峰化放大器246都正将电流供应到负载206时，功率分配器210在放大器路径230、240之间分配输入信号功率。举例来说，功率分配器210可以相等地分配功率，从而将约二分之一的输入信号功率提供到每个路径230、240(例如对于对称多尔蒂放大器配置)。替代地，功率分配器210可以不相等地分配功率(例如对于不对称多尔蒂放大器配置)。

根据实施例，功率分配器210被配置成分别在输出端214、216处提供相等相位的主信号和峰化信号。换句话说，功率分配器210具有在输出端214、216处以信号之间约零度的相位差来输出主输入RF信号和峰化输入RF信号的特征(尽管输出端214、216处的主信号和峰化信号滞后输入端212处的输入RF信号约90度)。举例来说，功率分配器210可以是威尔金森型分配器，或具有以上特征的其它合适类型的分配器。在实施例中，主路径230与峰化路径240之间的输入电路中的约90度差分延迟通过主放大器路径230中的相位延迟元件232来在fo下施加。举例来说，相位延迟元件232可以是四分之一波长传输线，或具有约90度的电长度的其它合适类型的延迟元件。在各种替代实施例中，通过相位延迟元件232施加的串联延迟的全部或一部分可以通过功率分配器210代替地提供。在这类替代实施例中，其中通过延迟元件232另外提供的90度延迟的一部分由功率分配器210代替地提供，延迟元件232的电长度可以减小90度延迟的那部分(直到且包括完全排除延迟元件232)。

为了建立恰当的负载调制特征，主输出路径被配置成施加约90度的总体相位延迟，所述主输出路径包括输出匹配网络(输出MNm)238加上在主放大器装置236内预匹配的任何输出(例如输出预匹配276和电感278)加上任何输出寄生单元(例如漏极-源极电容274)，且峰化输出路径被配置成施加约180度的总体相位延迟，所述峰化输出路径包括延迟元件250加上输出匹配网络(输出端MNp)248加上在峰化放大器装置246内预匹配的任何输出(例如输出预匹配276和电感278)加上任何输出寄生单元(例如漏极-源极电容274)。主输出路径230被配置成施加约90度的总体相位延迟以确保主输出路径充当阻抗反相器。基本上，主输出路径被配置成表现为从组合节点260见到的电压源。峰化输出路径240被配置成施加约180度的总体相位延迟以确保峰化输出路径表现为在组合节点260处见到的电流源。这对于最大化从组合节点260观察峰化路径输出的阻抗来说也是重要的，以便在低功率(或回退)模式期间使非所要的主路径负载最小化。

为了对放大器236、246的输出端处主放大器路径230与峰化放大器路径240之间的所得90度相位延迟差进行补偿(即，为了确保放大后的信号实质上同相地到达组合节点260处)，输入电路因此被配置成将约90度的相位延迟施加到主放大器236的输入端处的信号。然而，为了确保放大后的信号在所需带宽下实质上同相地到达组合节点260处，考虑以下事实同样重要：峰化放大器路径240在放大器246的输出端处的群延迟大于主放大器路径230在放大器236的输出端处的群延迟。

延迟元件232被配置成确保主路径延迟和峰化路径延迟实质上等同。更具体地说，延迟元件232对输出电路中的固有的较长峰化路径延迟进行补偿。如将在下文更详细地描述，峰化放大器路径240的输出电路比主放大器路径230的输出电路长约90度。因此，主放大器路径230的输入电路应具有对应90度相位延迟(例如，如通过延迟元件232提供)以确保在输出组合节点260处同调地接收RF信号。延迟元件232基本上在频率上与主路径插入相位特征和峰化路径插入相位特征相匹配，且主信号与峰化信号之间的相位同调性实质上可以通过主放大器路径230和峰化放大器路径240来维持。实际上，由于包括90度短路短截线233，主放大器路径230与峰化放大器路径240之间精确的相位同调性可以或可以不通过整个频带操作来维持。然而，当与传统多尔蒂放大器架构相比时，在峰值功率条件下负载阻抗分散特征的所得有益改变可以引起改良的性能。

功率分配器210加上相位延迟元件232可以称作“相位跟踪输入分配器”，这是因为这个组合被配置成实质上跟踪(或等化)主路径输出电路(包括主放大器236)和峰化路径输出电路(包括峰化放大器246)的差分群延迟。由分配器210加上延迟元件232组成的相位跟踪输入分配器用以对主路径230与峰化路径240之间的差分输出群延迟进行补偿，这是因为分配器210和延迟元件232的组合可以被配置成具有差分相位特征，其中斜率与主路径输出电路(包括主放大器236)和峰化路径输出电路(包括峰化放大器246)的差分相位的斜率实质上相等。在实施例中，如果主放大器236和峰化放大器246(包括任何预匹配电路和/或外部匹配电路)具有不同的群延迟，那么可以添加给定电长度或从延迟元件232的电长度中减去给定电长度以进行补偿。替代地，可在具有较低延迟的路径的输入端处添加偏置延迟线。

根据实施例，沿主输入路径包括并联90度短路短截线233，所述并联90度短路短截线233用以改变功率分配器210和延迟元件232的频率相关相位特征，或改变主放大器236的输入电路的频率相关相位特征的斜率。在一个实施例中，并联90度短路短截线233用以对主路径输出电路(包括主放大器236)和峰化路径输出电路(包括峰化放大器246)的差分群延迟进行“过补偿”。在另一实施例中，并联90度短路短截线可用于对主路径输出电路(包括主放大器236)与峰化路径输出电路(包括峰化放大器246)之间的差分群延迟进行“欠补偿”。为了重新配置放大器200以实现对差分群延迟的欠补偿，举例来说，并联90度短路短截线233可以从图2中示出的位置移动到沿峰化路径240的对应位置(例如90度短路短截线233可以从主路径230移除，且替代地可以耦合到输出端217与输入匹配网络244的输入端之间的峰化路径240)，同时延迟元件232保留在主路径230中。无论哪种方式，对90度短路短截线233的包括可以有利地改变在峰值功率条件下的负载阻抗分散特征。

再次简要参看图4，曲线图463示出在多尔蒂放大器200的实施例的主输入匹配网络234和峰化输入匹配网络244的输入端处的差分相位特征，所述多尔蒂放大器200包括相位跟踪功率分配器(包括分配器210和90度相位延迟元件232)和并联90度短路短截线233。更具体地说，曲线图463指示在1800MHz到2200MHz的模拟频率范围内的主信号与峰化信号之间的频率相关相位差分，其中2000MHz对应于操作中心频率fo。在曲线图463中，针对具有威尔金森型功率分配器和90度相位延迟元件的常规多尔蒂放大器(例如图1的具有分配器110和相位延迟元件132的放大器100)的曲线图462的频率相关相位差分再现为轨迹465。在模拟频率范围内，无补偿放大器的频率相关相位差分(轨迹465)的斜率是约-20度/400MHz，或约-0.05度/MHz，但典型的频率相关相位差分可以更大或更小。

根据实施例，对90度短路短截线233的包括用以通过改变(增大)主放大器路径的频率相关插入相位的斜率的大小(曲线图432中的轨迹442与曲线图433中的轨迹443相比较)来对主路径输出电路(包括主放大器236)与峰化路径输出电路(包括峰化放大器246)之间的差分群延迟进行过补偿，且如由轨迹464指示，因而增大主路径和峰化路径的输入部分之间的频率相关相位差分的斜率。因此，在低于或高于中心频率fo的频率下，多尔蒂放大器200的主输入电路与峰化输入电路之间的相位差分与表征多尔蒂放大器100的输入电路的相位差分显著不同。举例来说，在过补偿实施例中，在1800MHz(曲线图463的左边缘)下，常规多尔蒂放大器100的主输入电路与峰化输入电路之间的相位差分是约80度，然而多尔蒂放大器200的主输入电路与峰化输入电路之间的相位差分是约72度。在模拟频率范围内，过补偿放大器的频率相关相位差分(轨迹464)的斜率是约-38度/400MHz，或约-0.10度/MHz。与无补偿放大器的斜率(迹线465)相比，这表示在1800MHz到2200MHz的操作频带中频率相关相位差分的斜率的大小增大约50％。根据实施例，对输入电路的频率相关相位差分的斜率的大小的改变(视为是对主路径输出电路和峰化路径输出电路的差分群延迟进行“过补偿”)增大插入相位和/或差分相位斜率大小，所述插入相位和/或差分相位斜率大小的增加在一个实施例中大于约5％，或在另一实施例中大于约10％，或在又一实施例中大于约25％，或在又一实施例中大于约50％。过补偿的程度可以通过调整短截线233的特性阻抗Zs来控制(例如较高Zs针对较小过补偿，且较低Zs针对较大过补偿)。

根据替代实施例，且如上文所提及，沿峰化路径240(相对于主路径230)对90度短路短截线(例如短截线233)的包括可用以对主路径输出电路(包括主放大器236)和峰化路径输出电路(包括峰化放大器246)的差分群延迟进行欠补偿。这将通过改变(增大)峰化放大器路径的频率相关插入相位的斜率的大小(即与曲线图432中的轨迹452的斜率相比，增大曲线图433中的轨迹453的斜率)来实现，因而与无补偿放大器(轨迹465)的斜率相比，主路径和峰化路径的输入部分之间的频率相关相位差分(轨迹466)的斜率减小。因此，在低于或高于中心频率fo的频率下，多尔蒂放大器200的主输入电路与峰化输入电路之间的相位差分与多尔蒂放大器100的主输入电路与峰化输入电路之间的相位差分显著不同。举例来说，在欠补偿实施例中，在1800MHz(曲线图463的左边缘)下，多尔蒂放大器100的主输入电路与峰化输入电路之间的相位差分是约80度，然而多尔蒂放大器200的主输入电路与峰化输入电路之间的相位差分是约85度。在模拟频率范围内，欠补偿放大器的频率相关相位差分(轨迹466)的斜率是约-10度/400MHz，或约-0.025度/MHz。与无补偿放大器的斜率(轨迹465)相比，这表示频率相关相位差分的斜率的大小减小约50％。根据实施例，对输入电路的频率相关相位差分的斜率的大小的改变(视为是对主路径输出电路和峰化路径输出电路的差分群延迟进行“欠补偿”)减小插入相位和/或差分相位斜率大小，所述插入相位和/或差分相位斜率大小的减小在一个实施例中大于约5％，或在另一实施例中大于约10％，或在又一实施例中大于约25％，或在又一实施例中大于约50％。欠补偿的程度可以通过调整短截线233的特性阻抗Zs来控制(例如较高Zs针对较小欠补偿，且较低Zs针对较大欠补偿)。

90度短路短截线233可以包括具有90度电长度的传输线，其中对于过补偿实施例，传输线的一个末端连接到主放大器路径230(或对于欠补偿实施例，连接到峰化放大器路径240)，且另一末端连接到接地参考节点。短截线233的特性阻抗Zs是它的宽度的函数。根据各种实施例，且如上文所提及，由90度短路短截线233提供的补偿的大小或程度可以通过调整短截线233的特性阻抗Zs(例如通过调整宽度)来调整。在短截线233的电长度保持相同(例如90度)的情况下，可以(例如)通过减小短截线233的宽度来增大特性阻抗Zs。相反，可以(例如)通过增大短截线233的宽度来减小特性阻抗Zs。举例来说，特性阻抗Zs可以处于约5欧姆到约200欧姆的范围内，但特性阻抗也可以更小或更大(例如小于5欧姆，或在200欧姆与500欧姆之间或更大)。如随后将更详细地解释，可以优化短截线233的特性阻抗Zs以实现最佳系统性能。举例来说，为了提供较大程度的补偿，可以减小短截线233的特性阻抗，而为了提供较小程度的补偿，可以增大短截线233的特性阻抗。

在多尔蒂放大器200的物理实施方案的一些实施例中，可以在印刷电路板(PCB层级为独立组件)上实施功率分配器210、串联延迟元件232和短截线233。举例来说，功率分配器210可以独立地封装或是表面安装装置(SMD)，且串联延迟元件232和短截线233可以是PCB上或PCB内由一个或多个传导层的部分形成的传输线元件。在另一实施例中，串联延迟元件232和短截线233可以一起封装到独立封装装置或SMD中(例如，如由虚线框280所指示)。在再一实施例中，功率分配器210、串联延迟元件232和短截线233都可以一起封装到独立封装装置或SMD中(例如，如由虚线框290所指示)，其中输出端215、217表示分配器/补偿电路SMD 290的输出端。在再一实施例中，实质上多尔蒂放大器200的组件的全部(除负载206之外)都可以一起并入模组中。

图2的多尔蒂放大器200包括主放大器路径230的输入电路中的单个补偿电路280，其中补偿电路280包括单个串联延迟元件232和单个90度短路短截线233。多尔蒂放大器的各种替代实施例可以包括主放大器路径和/或峰化放大器路径的输入电路中的多个补偿电路，所述放大器路径包括多个串联延迟元件和/或多个90度短路短截线。

为了提供对于如何可以通过多种方式修改图2的多尔蒂放大器200的基本理解，图3是根据实施例的多尔蒂放大器300的简化示意图，所述多尔蒂放大器300包括沿主放大器路径330和峰化放大器路径340的输入电路的多个串联延迟元件332、333、334以及多个90度短路短截线336、337、338、339、340、341、342。多尔蒂放大器300与图2的多尔蒂放大器200具有许多类似性，且其中两个图之间元件可以相同，使用相同的附图标记。上文结合相同编号的元件所描述的各种细节以及论述的各种替代实施例同等地适用于图3的元件。出于简洁的目的，不在此复述那些细节和替代实施例。

多尔蒂放大器200与多尔蒂放大器300之间的一个差别是，多尔蒂放大器300包括主放大器路径330的输入电路中的多个串联延迟元件332、333，以及峰化放大器路径340的输入电路中的串联延迟元件334。在实施例中，串联延迟元件332、333中的每一个串联延迟元件可以实施为90度传输线元件，以使得在放大器236、246的输入端处提供的主信号和峰化信号约90度不同相。在每个替代实施例中，且假设每个延迟元件是90度延迟元件，如反相多尔蒂操作所要求的，主路径330中的串联延迟元件(例如元件332、333)的数目应比峰化路径340中的延迟元件(例如元件334)的数目多一个，以维持在fo下主路径330中的90度相位延迟。在实施非反相多尔蒂放大器的替代实施例中，应施加延迟元件的数目之间的相对关系(例如峰化路径中的90度延迟元件的数目应比主路径中的延迟元件的数目多一个，以维持在fo下峰化路径中的90度相位延迟)。

多尔蒂放大器200与多尔蒂放大器300之间的另一差别是，多尔蒂放大器300包括在多个位置处连接到主路径330和峰化路径340的输入电路的多个90度短路短截线336到342。举例来说，所示出的短截线336、337(或短截线340、341)示出一个或多个短截线可以沿输入电路连接到同一节点(即在延迟元件332或延迟元件334的前面的节点)。所示出的短截线338示出一个或多个短截线可以连接在延迟元件332后面或在延迟元件332与333之间。所示出的短截线339和342示出一个或多个短截线可以沿输入电路连接到节点，所述节点在延迟元件333或334与输入匹配网络234或244(输入MNm)的输入端之间。所示出的短截线340到342示出一个或多个短截线可以连接到峰化放大器路径340的输入电路的节点，所述节点在延迟元件334的前面和/或后面。通过包括多个90度串联延迟元件和/或多个90度短路短截线，可以获得广泛范围的差分相位特征。

在多个补偿电路的情况下，过补偿或欠补偿的程度应通过含有最大数目的并联短截线元件的输入路径或者替代地由于各种短截线的所选特性阻抗而具有最大补偿效应的路径来确定。举例来说，在一些实施例中，当放大器300的主输入路径330中的并联短截线的数目大于放大器300的峰化输入路径340中的并联短截线的数目，和/或以胜过峰化输入路径340中的短截线的影响的方式选择主输入路径330中的并联短截线的特性阻抗时，可以实现过补偿。在其它实施例中，当放大器300的主输入路径330中的并联短截线的数目小于放大器300的峰化输入路径340中的并联短截线的数目，和/或以比峰化输入路径340中的短截线具有更小影响的方式选择主输入路径330中的并联短截线的特性阻抗时，可以实现欠补偿。此外，短截线的相对较高特性阻抗可以引起较小补偿，而短截线的相对较低特性阻抗可以引起较高补偿。在任何情况下，如反相多尔蒂操作所要求的，主路径330中的串联延迟元件(例如元件332、333)的数目必须比峰化路径340中的延迟元件(例如元件334)的数目多一个，以维持在fo下主路径330中的90度相位延迟。相对关系施加于非反相多尔蒂操作，这是因为对于非反相多尔蒂操作，主输出路径比峰化输出路径大90度。

虽然图2和图3示出反相多尔蒂放大器拓扑的实施例，但其它实施例包括非反相多尔蒂放大器拓扑。举例来说，放大器200的非反相替代实施例可以包括峰化放大器的输入路径中的相位和延迟补偿电路(例如相位和延迟补偿电路280)，以及主放大器的输出路径中的独立阻抗反相器和延迟元件。类似地，放大器300的这类非反相替代实施例可以具有主输入路径和/或峰化输入路径中的多个相位和延迟补偿电路。

此外，虽然图2和图3示出包括一个主放大器路径230和一个峰化放大器路径240的多尔蒂放大器的实施例，但还可以在包括超过一个峰化放大器路径的多尔蒂放大器中实施相位和延迟补偿电路的实施例。举例来说，替代的多尔蒂放大器实施例可以是具有三向输入分离器、一个主放大器路径和两个峰化放大器路径的三向多尔蒂放大器，其中在所述路径中的一个或多个路径的输入电路中实施一个或多个补偿电路的实施例。其它替代的多尔蒂放大器实施例可以是具有四向输入分离器、一个主放大器路径和三个峰化放大器路径的四向多尔蒂放大器，其中在所述路径中的一个或多个路径的输入电路中实施一个或多个补偿电路的实施例。

提供图4到图9以示出可以通过在多尔蒂放大器的实施例中包括一个或多个无源相位补偿电路来实现的潜在性能优势。图4到图9中的各种曲线图和图表对以三种不同方式配置的多尔蒂放大器可以实现的结果进行比较。如下文所使用：

-“常规放大器A”指的是例如图1的多尔蒂放大器100的常规多尔蒂放大器，所述常规多尔蒂放大器包括将与频率无关的恒定正交相位施加到功率分离器的输出信号的功率分离器，例如图1的复合式功率分离器111。换句话说，功率分离器呈现相对于频率特性的恒定正交相位，或

-“常规放大器B”指的是例如图1的多尔蒂放大器100的常规多尔蒂放大器，所述常规多尔蒂放大器包括将相对于频率的相位跟踪提供到功率分离器的输出信号的功率分离器，例如图1的威尔金森型功率分配器110和呈90度传输线形式的相位延迟元件132，或

其中

l是相位延迟元件132的实体长度，且λ对应于一个波长；以及

-“补偿放大器C”指的是例如图2的多尔蒂放大器200的在主放大器路径中包括单个补偿电路的反相多尔蒂放大器的实施例，，所述反相多尔蒂放大器的实施例包括提供相等相位输出信号的功率分离器210(例如威尔金森型或其它类型的功率分离器)、呈90度传输线形式的延迟元件232以及并联90度短路短截线元件233。在补偿放大器C中，相位/延迟补偿的程度可以通过调整并联90度短路短截线元件(例如短截线233)的特性阻抗Zs来控制。此外，紧接在补偿电路280中的并联短截线元件233前面的主路径RF电流Iin与紧接在补偿电路280中的并联短截线元件233后面的主路径RF电流Iout的关系通过以下来估算：

且其中相位/>

其中Y_{s_in}是在紧接在补偿电路280中的并联短截线元件233前面见到的输入导纳，且Y_out是输出导纳或在90°延迟线元件232的输入端处见到的导纳(例如0.02西门子(S)对应50欧姆输入阻抗)。

在描绘在频率范围内(即，当x轴是频率或史密斯圆图包括在频率范围内绘制的点时)的结果的图4、图5和图7到图9的曲线图和史密斯圆图中，除非另外指示，否则“模拟频率范围”是约1800兆赫兹(MHz)到约2200MHz。虽然结果呈现于特定模拟频率范围内，但具有补偿电路的多尔蒂放大器的实施例可以设计成支持低于或高于模拟频率范围的操作频率。另外，虽然可能已经使用多尔蒂放大器的特定配置实施例(即上文所描述的补偿放大器C)来获得以下结果，但是例子并不意味着限制，且可以使用如本文中其它地方所描述的其它实施例来获得相似或不同的结果。

图4包括曲线图，所述曲线图示出两个常规多尔蒂放大器和在主放大器路径中包括无源相位补偿电路的多尔蒂放大器(例如图2的放大器200)的实施例的输入电路群延迟、插入相位以及差分输入相位特征(主路径与峰化路径之间)。更具体地说，曲线图401、402、403分别示出常规放大器A、常规放大器B和补偿放大器C的主路径输入电路群延迟(轨迹411、412、413)和峰化路径输入电路群延迟(轨迹421、422、423)，以纳秒为单位。如上文所论述，由于包括复合式功率分离器，常规放大器A相对于频率特性呈现恒定正交相位；由于包括威尔金森型功率分离器和90度串联延迟元件，常规放大器B相对于频率呈现相位跟踪；且由于包括相位跟踪输入分配器(例如威尔金森型功率分离器和90度串联延迟元件)和90度短路短截线，补偿放大器C在补偿的情况下呈现相位跟踪。

曲线图431、432、433分别示出常规放大器A、常规放大器B和补偿放大器C在模拟频率范围内的主路径输入电路插入相位(轨迹441、442、443)和峰化路径输入电路插入相位(轨迹451、452、453)，以度为单位。最后，曲线图461、462、463分别示出常规放大器A、常规放大器B和补偿放大器C在模拟频率范围内的输入匹配网络的输入端处的主输入路径与峰化输入路径之间的差分相位，以度为单位。

曲线图403、433、463指示在多尔蒂放大器中对补偿电路的实施例(例如图2的补偿电路280)的包括可以通过修改主路径输入插入相位的斜率(例如对比轨迹442和443的斜率)来提供过补偿差分相位特征(轨迹464)，或通过修改峰化路径输入插入相位的斜率(例如比较轨迹452和453的斜率)来提供欠补偿差分相位特征(轨迹466)。任一方法都引起对主输入路径与峰化输入路径之间的差分插入相位的修改(例如将曲线图462中的轨迹与轨迹464和466相对比)。补偿策略可以引起对主负载阻抗分散特征和峰化负载阻抗分散特征有益的修改。

图5包括曲线图和史密斯圆图，所述曲线图和史密斯圆图示出两个常规不对称多尔蒂放大器(例如不对称版常规放大器A和B)和不对称版补偿放大器C的“优化”实施例的内部电流发生器参考面(例如图2的参考面275)处的主负载特征和峰化负载特征。在由这些结果表示的补偿放大器C的“优化”实施例中，输出电路的系统阻抗Ro以及90度短路短截线的特性阻抗Zs已经进行优化。通过确定和实施这两个参数的最优组合，可以实现本发明主题的全部潜能。所用的负载特征是在Zmod(即低功率，输出功率回退条件)下主装置(内部电流发生器参考面)以及在Zopt(即满功率条件)下主装置和峰化装置(内部电流发生器参考面)的输出端处见到的电压驻波比(VSWR)。

更具体地说，曲线图501、502、503分别示出常规放大器A、常规放大器B和优化后的补偿放大器C在模拟频率范围内在Zmod下的VSWR。此外，曲线图531、532、533分别示出常规放大器A、常规放大器B和优化后的补偿放大器C在模拟频率范围内的主VSWR(轨迹541、542、543)和峰化VSWR(轨迹551、552、553)。最后，在史密斯圆图561、562、563中示出在模拟频率范围内的对应负载阻抗分散特征，其中用轨迹571、572、573指示在Zmod下的主反射系数，用轨迹574、575、576指示在Zopt下的主反射系数，且用轨迹581、582、583指示在Zopt下的峰化反射系数。图5中的最右所示出的是表示最优系统阻抗Ro_opt、计算出的峰值功率分散Pdisp和效率分散Eff_Disp的值。

如从图5可看出，输出电路的最优系统阻抗Ro_opt是取决于输入电路配置。可以看出，在多尔蒂放大器中对相位补偿电路的实施例的包括可以引起与常规放大器A和B的相对低最优值(例如分别14欧姆和16欧姆)相比较高的最优值Ro(例如21欧姆)。这指示包括补偿电路的实施例的多尔蒂放大器的实际设计和实施方案的潜在益处，这是因为由于引起应在输出电路中实施的传输线元件的尺寸增大，系统阻抗低于约20欧姆可能对于使用常规低成本RF电介质材料实施来说相对具有挑战性。

此外，可以看出，在Zopt(例如，在如曲线图531到533中所指示的满功率条件)下具有补偿电路实施例的多尔蒂放大器可以呈现通过主装置和峰化装置见到的负载阻抗分散的剧烈减小。此处同样可以改良在Zmod(例如，在如曲线图501到503中所指示的输出功率回退条件)下主装置的负载阻抗分散，这是因为当与常规放大器A和B相比时，在Zmod下潜在较高的最优系统阻抗(例如约21欧姆的Ro_opt)应在对于较低负载阻抗分散更加有利的区域中。

又另外，在多尔蒂放大器中对补偿电路实施例的包括可以允许显著地减小计算出的峰值功率分散和效率分散。举例来说，常规放大器A的分散特征与具有补偿电路实施例的多尔蒂放大器的分散特征相对比，峰值功率分散从1.26分贝(dB)减小到0.15dB，且效率分散从3.2％减小到2.6％。在可使用补偿电路实施例呈现的峰值功率分散中引起的减小可以直接增大这类宽带多尔蒂功率放大器的利用率，由此潜在地引起在固定输出功率回退电平下的效率另外改良。

图6包括曲线图，所述曲线图示出两个常规对称多尔蒂放大器(例如对称版常规放大器A和B)以及在主放大器路径中包括无源相位补偿电路的多尔蒂放大器的实施例(例如对称版补偿放大器C)的AM-AM和AM-PM特征。在由这些结果表示的补偿放大器C的“半优化”实施例中，不同于结合图5所论述的结果，仅已经优化90度短路短截线的特性阻抗Zs。输出电路的系统阻抗Ro固定在25欧姆。通过仅确定和实施短路短截线的最优特性阻抗而不确定和实施系统阻抗，有可能不能实现本发明主题的全部潜能。尽管这样，可以观察到明显改良，如下所描述且如图6中所指示。

更具体地说，曲线图601分别示出常规放大器A在约1800MHz、约1990MHz和约2170MHz下的AM-AM特征611、612、613(或换能器增益，“TD GAIN”)。曲线图602分别示出常规放大器B在约1800MHz、约1990MHz和约2170MHz下的AM-AM特征621、622、623。最后，曲线图603分别示出半优化版补偿放大器C在约1800MHz、约1990MHz和约2170MHz下的AM-AM特征631、632、633。

此外，曲线图641分别示出常规放大器A在约1800MHz、约1990MHz和约2170MHz下的AM-PM特征651、652、653(相对于功率输出的振幅到相位转换)。曲线图642分别示出常规放大器B在约1800MHz、约1990MHz和约2170MHz下的AM-PM特征661、662、663。最后，曲线图643分别示出优化后的补偿放大器C在约1800MHz、约1990MHz和约2170MHz下的AM-PM特征671、672、673。图6中最右所示出的是示出峰值功率分散Pdisp的值。

如从图6可看出，在多尔蒂放大器中对相位补偿电路的实施例的包括可以引起峰值功率分散减小。举例来说，曲线图601与603的比较指示峰值功率分散从常规放大器A的约1.04dB(即，区域614中的约57.65dBm减去约56.61dBm)减小到补偿放大器C的约0.50dB(即，区域634中的约57.61dBm减去约57.11dBm)。这表示对这类宽带多尔蒂功率放大器的利用率的约0.5dB的改良。

图7包括史密斯圆图，所述史密斯圆图示出常规放大器A和具有等于25欧姆的Zs的补偿放大器C在装置封装参考面处(例如在图2的输出匹配网络238和输出匹配网络248的输入端处的参考面处)相对于功率和频率的主负载阻抗轨迹和峰化负载阻抗轨迹。更具体地说，常规放大器A的主负载阻抗轨迹在史密斯圆图701中示出，其中轨迹711、712、713分别对应于在1800MHz、2000MHz和2170MHz下的轨迹，其中轨迹的末端对应于会聚到区域714中的峰值功率条件。常规放大器A的峰化负载阻抗轨迹在史密斯圆图702中示出，其中轨迹721、722、723分别对应于在1800MHz、2000MHz和2170MHz下的轨迹，其中轨迹的末端对应于会聚到区域724中的峰值功率条件。对于补偿放大器C，主负载阻抗轨迹在史密斯圆图703中示出，其中轨迹731、732、733分别对应于在1800MHz、2000MHz和2170MHz下的轨迹，其中轨迹的末端对应于会聚到区域734中的峰值功率条件。最后，补偿放大器C的峰化负载阻抗轨迹在史密斯圆图704中示出，其中轨迹741、742、743分别对应于在1800MHz、2000MHz和2170MHz下的轨迹，其中轨迹的末端对应于会聚到区域744中的峰值功率条件。

对比史密斯圆图701与703，可以看出，当与常规放大器A在大功率区域714中的主负载阻抗的频率分散相比时，补偿放大器C在大功率区域734中具有更加有利的主负载阻抗的频率分散的取向。此外，对比史密斯圆图702与704，也可以看出，当与常规放大器A在大功率区域724中通过峰化装置见到的阻抗分散相比时，补偿放大器C在大功率区域744中具有通过峰化装置见到的减小的阻抗分散。

图8包括曲线图和史密斯圆图，所述曲线图和史密斯圆图示出两个常规对称多尔蒂放大器(例如对称版常规放大器A和B)和在主放大器路径中包括无源相位补偿电路的多尔蒂放大器的实施例(例如对称版补偿放大器C)在内部电流发生器参考面(例如图2的参考面275)处的主负载特征和峰化负载特征。图8中所示出的曲线图和史密斯圆图更具体地示出当放大器A、B和C中的每一个放大器的系统阻抗Ro固定在25欧姆时所得的分散和计算出的频带边缘峰值功率和效率性能。

图8应与图9同时观察，这是由于当优化了系统阻抗Ro时，图8和图9的比较将强调可实现的有益影响。更具体地说，图9包括相同对称版放大器A和B以及对称版补偿放大器C的曲线图和史密斯圆图，其中系统阻抗Ro已经充分优化到使计算出的频带边缘效率性能最大化。

更具体地说，曲线图801、802、803分别示出常规放大器A、常规放大器B和补偿放大器C在模拟频率范围内在Zmod下的VSWR，具有固定在25欧姆的系统阻抗Ro。这些放大器在以下分别称为放大器A1、B1和C1。此外，曲线图831、832、833分别示出常规放大器A、常规放大器B和补偿放大器C在模拟频率范围内的主VSWR 841、842、843和峰化VSWR 851、852、853，具有固定在25欧姆的系统阻抗Ro。最后，在史密斯圆图861、862、863中示出对应负载阻抗分散特征，其中用轨迹871、872、873指示在Zmod下的主负载反射系数，用轨迹874、875、876指示在Zopt下的主负载反射系数，且用轨迹881、882、883指示在Zopt下的峰化负载反射系数，具有固定在25欧姆的系统阻抗Ro。图8中最右所示出的是表示计算出的峰值功率分散Pdisp、效率分散Eff_Disp、在模拟频率范围内最差情况的计算出的峰值功率(最小峰值功率)Pmin以及在模拟频率范围内最差情况的计算出的效率(最小效率)Eff_min的值。

类似地，曲线图901、902、903分别示出常规放大器A、常规放大器B和补偿放大器C在模拟频率范围内在Zmod下的VSWR，具有优化的系统阻抗Ro。这些放大器在以下分别称为放大器A2、B2和C2。此外，曲线图931、932、933分别示出常规放大器A、常规放大器B和补偿放大器C在模拟频率范围内的主VSWR 941、942、943和峰化VSWR951、952、953，具有优化的系统阻抗Ro。最后，在史密斯圆图961、962、963中示出对应负载阻抗分散特征，其中用轨迹971、972、973指示在Zmod下的主负载反射系数，用轨迹974、975、976指示在Zopt下的主负载反射系数，且用轨迹981、982、983指示在Zopt下的峰化负载反射系数，具有优化的系统阻抗Ro。图9中最右所示出的是表示计算出的峰值功率分散Pdisp、效率分散Eff_Disp、在模拟频率范围内最差情况的计算出的峰值功率(最小峰值功率)Pmin以及在模拟频率范围内最差情况的计算出的效率(最小效率)Eff_min的值。

下表概括在图8和图9中观察到的结果：

如从图8和图9的比较可看出，且如上表中所概括，当与上文所论述的其它案例相比时，具有补偿电路的和优化的系统阻抗的多尔蒂放大器的实施例可以提供最佳总体性能。然而，应注意，当与常规放大器A和B(同样具有固定系统阻抗)相比时，具有补偿电路和固定系统阻抗的多尔蒂放大器的实施例还示出一些改良。因此，可能需要优化系统阻抗以得到增大的在多尔蒂放大器中实施补偿电路的实施例的潜能。此外，图8和图9的结果同样指示在多尔蒂放大器中实施补偿电路的实施例可以具有经增加的益处，即将最优系统阻抗提高到更高、更加实际的水平，这转而可以在相对较低成本的RF基板上实现更加适宜的设计和实施方案。

一种包括分别具有第一放大器和第二放大器的第一放大器路径和第二放大器路径、功率分配器、串联延迟元件以及短路短截线的多尔蒂放大器的实施例。所述功率分配器被配置成接收射频(RF)信号且将所述RF信号分配到于第一功率分配器输出端和第二功率分配器输出端产生的第一输入信号和第二输入信号中。串联延迟元件耦合于第一功率分配器输出端与第一放大器之间。短路短截线耦合于第一功率分配器输出端与第一放大器之间或第二功率分配器输出端与第二放大器之间。第一放大器路径的特征在于第一频率相关插入相位，第二放大器路径的特征在于第二频率相关插入相位，且第一频率相关插入相位或第二频率相关插入相位的斜率是通过短路短截线来改变。

多尔蒂放大器的实施例包括功率分配器、主放大器路径和峰化放大器路径。功率分配器被配置成接收RF信号且将所述RF信号分别分配到于第一功率分配器输出端和第二功率分配器输出端产生的主输入信号和峰化输入信号中。主放大器路径耦合于第一功率分配器输出端与组合节点之间。主放大器路径包括主放大器和耦合于第一功率分配器输出端与主放大器之间的第一输入电路。第一输入电路包括串联延迟元件和短路短截线，且第一输入电路的特征在于频率相关插入相位。频率相关插入相位的斜率通过短路短截线来改变。峰化放大器路径耦合于第一功率分配器输出端与组合节点之间，且峰化放大器路径包括峰化放大器和耦合于峰化放大器与组合节点之间的第二串联延迟元件。

功率分配器的实施例包括：被配置成接收输入RF信号的输入端、第一输出端、第二输出端和功率分配器。功率分配器被配置成将RF信号分配到第一RF信号和第二RF信号中，且功率分配器被配置成将第一RF信号提供到第一输出端。功率分配器还包括无源补偿电路，所述无源补偿电路包括耦合于功率分配器与第二输出端之间的串联延迟元件，以及耦合于串联延迟元件与接地参考节点之间的短截线。串联延迟元件被配置成将相位延迟施加到第二RF信号以在第二输出端处产生延迟的第二RF信号，且短截线被配置成改变施加到第二RF信号的相位延迟。

先前具体实施方式本质上仅为说明性的，且并不意图限制主题的实施例或这类实施例的应用和使用。如本文所使用，词语“示例性”意味着“充当例子、个例或说明”。本文中描述为示例性的任何实施方案未必解释为比其它实施方案优选或有利。此外，不希望受先前技术领域、背景技术或具体实施方式中呈现的任何所表达或暗示的理论的束缚。

本文中包含的各种图中所示出的连接线意图表示各种元件之间的示例性功能关系和/或物理耦合。应注意，许多替代或另外的功能关系或物理连接可存在于主题的实施例中。此外，本文中还可仅出于参考的目的使用特定术语，且因此所述特定术语并不希望具有限制性，且除非上下文清楚地指示，否则指代结构的术语“第一”、“第二”和其它这类数值术语并不暗示序列或次序。

如本文中所使用，“节点”意味着任何内部或外部参考点、连接点、交汇处、信号线、传导元件或类似物，在节点处存在给定信号、逻辑电平、电压、数据模式、电流或数量。另外，两个或更多个节点可以通过一个物理元件来实现(且尽管在共同节点处接收或输出，但是仍然可以对两个或更多个信号进行多路复用、调制或以其它方式区分)。

以上描述指代元件或节点或特征“连接”或“耦合”在一起。如本文中所使用，除非以其它方式明确地陈述，否则“连接”意味着一个元件直接接合到另一元件(或直接与另一元件连通)，且不一定以机械方式接合。同样，除非另外明确地陈述，否则“耦合”意味着一个元件直接或间接接合到另一元件(或直接或间接以电学或其它方式与另一元件连通)，且不一定以机械方式接合。因此，尽管图中所示出的示意图描绘元件的一个示例性布置，但另外的介入元件、装置、特征或组件可存在于所描绘的主题的实施例中。

尽管以上具体实施方式中已经呈现至少一个示例性实施例，但应了解，存在大量变化。还应了解，本文中所描述的示例性实施例并不希望以任何方式限制所主张的主题的范围、适用性或配置。实际上，以上具体实施方式将向本领域的技术人员提供用于实施所描述的一个或多个实施例的方便的指南。应理解，可以在不脱离由权利要求书所限定的范围的情况下对元件的功能和布置作出各种改变，权利要求书所限定的范围包括在提交本专利申请案时的已知等效物和可预见的等效物。

Claims (5)

1.一种包括功率分配器布置的多尔蒂放大器，其特征在于，包括：

用于耦合到包括第一放大器的第一放大器路径的第一输出端，以及

用于耦合到包括第二放大器的第二放大器路径的第二输出端，

其中，所述功率分配器布置进一步包括：

功率分配器，所述功率分配器被配置成接收射频(RF)信号且将所述RF信号分配到第一输入信号和第二输入信号中，且所述功率分配器包括被配置成产生所述第一输入信号的第一功率分配器输出端，以及被配置成产生所述第二输入信号的第二功率分配器输出端；

第一串联延迟元件，所述串联延迟元件耦合到所述第一功率分配器输出端并且可经由所述第一输出端耦合到所述第一放大器；以及

第一短路短截线，所述第一短路短截线耦合到所述第一功率分配器输出端并且可经由所述第一输出端耦合到所述第一放大器或耦合到所述第二功率分配器输出端并且可经由所述第二输出端耦合到所述第二放大器，且其中所述第一放大器路径由第一频率相关插入相位表征，所述第二放大器路径由第二频率相关插入相位表征，且所述第一频率相关插入相位或所述第二频率相关插入相位的斜率通过所述第一短路短截线来改变；

其中所述第一短路短截线包括以下之一：

90度短路短截线，所述短路短截线耦合于所述第一功率分配器输出端与接地参考节点之间，并且其中，所述第一短路短截线通过增大所述第一频率相关插入相位的所述斜率的大小来引起所述第一放大器路径与所述第二放大器路径之间的差分群延迟的过补偿从而增加用于耦合到所述第一放大器路径与所述第二放大器路径的所述第一输出端与所述第二输出端之间的频率相关相位差的斜率；以及

90度短路短截线，所述短路短截线耦合于所述第二功率分配器输出端与接地参考节点之间，并且其中，所述第一短路短截线通过增大所述第二频率相关插入相位的所述斜率的大小来引起差分群延迟的欠补偿从而减小用于耦合到所述第一放大器路径与所述第二放大器路径的所述第一输出端与所述第二输出端之间的频率相关相位差的斜率；

并且其中所述第一串联延迟元件包括基频处具有90度电长度的第一传输线，且所述90度短路短截线包括基频处具有90度电长度的第二传输线，并且其中所述过补偿或所述欠补偿的程度通过调整所述90度短路短截线的特性阻抗来控制。

2.根据权利要求1所述的多尔蒂放大器，其特征在于，包括：

包括耦合到所述第一输出端的所述第一放大器的所述第一放大器路径；以及

包括耦合到所述第二输出端的所述第二放大器的所述第二放大器路径。

3.根据权利要求1所述的多尔蒂放大器，其特征在于，进一步包括：

至少一个另外的90度短路短截线，所述短路短截线耦合到所述第二放大器路径。

4.根据权利要求1所述的多尔蒂放大器，其特征在于，进一步包括：

至少一个另外的90度短路短截线，所述短路短截线耦合到所述第一放大器路径。

5.根据权利要求1所述的多尔蒂放大器，其特征在于，进一步包括：

第二串联延迟元件，所述第二串联延迟元件耦合到在所述第二功率分配器输出端与所述第二放大器之间的所述第二放大器路径；以及

第三串联延迟元件，所述第三串联延迟元件耦合到在所述第一功率分配器输出端与所述第一放大器之间的所述第一放大器路径。

Images