JP6516928B2 - 分布型増幅器及び多段増幅器 - Google Patents

Description

この発明は、入力側伝送線路と出力側伝送線路の間に複数のトランジスタが設けられている分布型増幅器と、複数の分布型増幅器が多段に接続されている多段増幅器とに関するものである。

非特許文献１に開示されている分布型増幅器の出力側回路は、不平衡なトーナメント形回路を構成している。
出力側回路が不平衡なトーナメント形回路を構成していることで、分布型増幅器の広帯域化が図られている。

C. Campbell, L. Taehun, V. Williams, K. Ming-Yih, T. Hua-Quen, P. Saunier, "A Wideband Power Amplifier MMIC Utilizing GaN on SiC HEMT Technology," 2008 CSICS, Oct. 2008.

従来の分布型増幅器は以上のように構成されているので、広帯域な周波数特性を実現する必要がある場合には、出力側回路の配線にインピーダンス変換機能を持たせることができない。出力側回路が、不平衡なトーナメント形回路で、かつ、インピーダンス変換機能を持っていない場合、各々のトランジスタにおける単位ゲート幅当りの最適負荷レジスタンスと、終端インピーダンスを固定する条件とが与えられると、実装するトランジスタの個数や、各トランジスタのゲート幅を変えても、増幅器全体の総ゲート幅が一定になる。このため、出力電力を増やすことも減らすこともできない。したがって、分布型増幅器の出力電力が所望の出力電力より大きくなってしまうような場合、無駄な電力の消費が発生してしまうという課題があった。

具体的には、以下の通りである。
図１８〜図２１はトランジスタにおける単位ゲート幅当りの最適負荷レジスタンスが１２０（Ω・ｍｍ）、終端インピーダンスが５０（Ω）である場合の増幅器全体の総ゲート幅Ｗｇｔ（ｍｍ）を示す説明図である。
図１８は全てのトランジスタのゲート幅Ｗｇｔ（ｍｍ）が等しく、トランジスタの個数が１０個である場合を示し、図１９は全てのトランジスタのゲート幅Ｗｇｔ（ｍｍ）が等しく、トランジスタの個数が８個である場合を示し、図２０は全てのトランジスタのゲート幅Ｗｇｔ（ｍｍ）が等しく、トランジスタの個数が４個である場合を示している。
また、図２１はトランジスタの個数が１０個であり、１０個のトランジスタのうち、入力端子に最も近いトランジスタのゲート幅が、他のトランジスタのゲート幅より広く、他のトランジスタのゲート幅が等しい場合を示している。

図１８〜図２１において、「ＦＥＴ ｎｕｍｂｅｒ」は入力端子に近いトランジスタから順番に割り振られたトランジスタを識別する番号、「Ｒ_ｏｐｔ」は各トランジスタにおける単位ゲート幅当りの最適負荷レジスタンス、Ｚｏ１〜Ｚｏ１０は外部から各トランジスタの出力端子を見たときの合成インピーダンスであり、最も入力端子から遠いトランジスタのＺｏは出力端子に接続される部分の合成インピーダンスである。
増幅器全体の総ゲート幅Ｗｇｔ（ｍｍ）は、図１８〜図２１に示すように、実装しているトランジスタの個数や、各トランジスタのゲート幅Ｗｇｔ（ｍｍ）が変わっても、一定になっている。このため、従来の分布型増幅器では、トーナメント型増幅器と異なり、出力電力を増やすことも減らすこともできない。

この発明は上記のような課題を解決するためになされたもので、出力電力及び消費電力を低減することが可能な分布型増幅器及び多段増幅器を得ることを目的とする。

この発明に係る分布型増幅器は、入力信号を伝送する入力側伝送線路と、出力信号を伝送する出力側伝送線路と、入力側伝送線路により伝送された入力信号を増幅して、増幅後の入力信号である出力信号を出力する複数のトランジスタと、トランジスタの出力端子と出力側伝送線路との間に接続されており、共振周波数がトランジスタの動作周波数より高い共振器とを備えるようにしたものである。

この発明によれば、トランジスタの出力端子と出力側伝送線路の間に、共振周波数がトランジスタの動作周波数より高い共振器が接続されているように構成したので、出力電力及び消費電力を低減することができる効果がある。

この発明の実施の形態１による分布型増幅器を示す構成図である。 トランジスタ５の出力端子５ａにおけるインピーダンスＺａを最適負荷レジスタンス１１と寄生キャパシタンス１２の置き換えた並列回路を示す回路図である。 トランジスタ５の単位ゲート幅当りの最適負荷レジスタンス１１が１２０（Ω・ｍｍ）、終端インピーダンスが５０（Ω）、出力電力密度が３．７５Ｗ／ｍｍ、トランジスタ５の個数が８個である場合の分布型増幅器の総ゲート幅Ｗｇｔ（ｍｍ）と出力電力（Ｗ）を示す説明図である。 ＬＣ共振器６がトランジスタ５の出力端子５ａに接続されている状態でのインピーダンスＺａ，Ｚｂを示す回路図である。 インピーダンスＺａ，Ｚｂを並列抵抗１３と並列キャパシタンス１４に置き換えた並列回路を示す回路図である。 Ｃ_ｏｐｔが０．１５（ｐＦ）、Ｒ_ｏｐｔが８００（Ω）、Ｃ_１ａが０（ｐＦ）、周波数が２０（ＧＨｚ）である場合の並列抵抗１３の抵抗値Ｒ_ｂ及び並列キャパシタンス１４の容量値Ｃ_ｂについてのＬ_１ａ依存性を示す説明図である。 ＬＣ共振器６におけるキャパシタ８の容量値Ｃ_１ａを可変パラメータとして、並列抵抗１３の抵抗値Ｒ_ｂが４００（Ω）になるようなインダクタンスＬ_１ａを示す説明図である。 この発明の実施の形態１による分布型増幅器の性能を示す説明図である。 ８個のトランジスタ５のうち、４個のトランジスタ５の出力端子５ａにＬＣ共振器６が接続されている場合の分布型増幅器の性能を示す説明図である。 この発明の実施の形態１による他の分布型増幅器を示す構成図である。 この発明の実施の形態１による他の分布型増幅器を示す構成図である。 この発明の実施の形態２による分布型増幅器を示す構成図である。 この発明の実施の形態２による分布型増幅器の性能を示す説明図である。 この発明の実施の形態３による分布型増幅器のトランジスタ５における入力端子側及び出力端子側を示す等価回路である。 この発明の実施の形態３による分布型増幅器を示す構成図である。 トランジスタ５のゲート幅Ｗｇｔが０．３（ｍｍ）である場合と０．１５（ｍｍ）である場合の入力端子を通過する際の純損失量の計算結果を示す説明図である。 この発明の実施の形態４による多段増幅器を示す構成図である。 トランジスタにおける単位ゲート幅当りの最適負荷レジスタンスが１２０（Ω・ｍｍ）、終端インピーダンスが５０（Ω）である場合の増幅器全体の総ゲート幅Ｗｇｔ（ｍｍ）を示す説明図である。 トランジスタにおける単位ゲート幅当りの最適負荷レジスタンスが１２０（Ω・ｍｍ）、終端インピーダンスが５０（Ω）である場合の増幅器全体の総ゲート幅Ｗｇｔ（ｍｍ）を示す説明図である。 トランジスタにおける単位ゲート幅当りの最適負荷レジスタンスが１２０（Ω・ｍｍ）、終端インピーダンスが５０（Ω）である場合の増幅器全体の総ゲート幅Ｗｇｔ（ｍｍ）を示す説明図である。 トランジスタにおける単位ゲート幅当りの最適負荷レジスタンスが１２０（Ω・ｍｍ）、終端インピーダンスが５０（Ω）である場合の増幅器全体の総ゲート幅Ｗｇｔ（ｍｍ）を示す説明図である。

以下、この発明をより詳細に説明するために、この発明を実施するための形態について、添付の図面にしたがって説明する。

実施の形態１．
図１はこの発明の実施の形態１による分布型増幅器を示す構成図である。
図１において、入力端子１は増幅対象の信号である高周波信号（入力信号）を入力する端子である。図１では、入力端子１が「ＲＦｉｎ」のように表記している。高周波信号としては、例えば、マイクロ波やミリ波などの信号が考えられる。
入力側伝送線路２は入力端子１から入力された高周波信号を伝送する線路である。

出力側伝送線路３はトランジスタ５により増幅された高周波信号（出力信号）を伝送する線路である。
出力端子４は出力側伝送線路３と接続されており、出力側伝送線路３により伝送された高周波信号を出力する端子である。図１では、出力端子４が「ＲＦｏｕｔ」のように表記している。
トランジスタ５は入力側伝送線路２により伝送された高周波信号を増幅して、出力端子５ａから増幅後の高周波信号を出力する。

ＬＣ共振器６はインダクタ７とキャパシタ８が並列に接続されている共振器であり、トランジスタ５の出力端子５ａと出力側伝送線路３の間に接続されている。
ＬＣ共振器６の共振周波数は、トランジスタ５の動作周波数より高い周波数である。
図１の例では、ＬＣ共振器６が、全てのトランジスタ５の出力端子５ａと出力側伝送線路３との間に接続されているが、１つ以上のトランジスタ５の出力端子５ａと出力側伝送線路３との間に接続されていればよい。
この実施の形態１では、インダクタ７とキャパシタ８が並列に接続されているＬＣ共振器６をトランジスタ５の出力端子５ａと出力側伝送線路３の間に接続している例を説明するが、共振器はＬＣ共振器に限るものではなく、例えば、抵抗とキャパシタが並列に接続されているＲＣ共振器をトランジスタ５の出力端子５ａと出力側伝送線路３の間に接続しているものであってもよい。

次に動作について説明する。
トランジスタ５の出力端子５ａにおけるインピーダンスＺａについては、図２に示すように、最適負荷レジスタンス１１と寄生キャパシタンス１２との並列回路に置き換えることができる。
図２はトランジスタ５の出力端子５ａにおけるインピーダンスＺａを最適負荷レジスタンス１１と寄生キャパシタンス１２の置き換えた並列回路を示す回路図である。
図２において、Ｒ_ｏｐｔは最適負荷レジスタンス１１のレジスタンス値を示し、Ｃ_ｏｐｔは寄生キャパシタンス１２の容量値を示している。

ＬＣ共振器６がトランジスタ５の出力端子５ａに接続されていない従来の分布型増幅器と、ＬＣ共振器６がトランジスタ５の出力端子５ａに接続されている実施の形態１の分布型増幅器とを比較するため、各種のパラメータを定義して、従来の分布型増幅器の出力電力を計算すると、従来の分布型増幅器の出力電力は図３のようになる。
図３はトランジスタ５の単位ゲート幅当りの最適負荷レジスタンス１１が１２０（Ω・ｍｍ）、終端インピーダンスが５０（Ω）、出力電力密度が３．７５Ｗ／ｍｍ、トランジスタ５の個数が８個である場合の分布型増幅器の総ゲート幅Ｗｇｔ（ｍｍ）と出力電力（Ｗ）を示す説明図である。

図３において、「ＦＥＴ ｎｕｍｂｅｒ」は入力端子１に近いトランジスタ５から順番に割り振られたトランジスタ５を識別する番号、Ｚｏ１〜Ｚｏ８は外部から各トランジスタ５の出力端子５ａを見たときの合成インピーダンスであり、最も入力端子１から遠いトランジスタ５のＺｏは出力端子４に接続される部分の合成インピーダンスである。
総ゲート幅Ｗｇｔ（ｍｍ）は分布型増幅器が有する全てのトランジスタ５のゲート幅Ｗｇｔの総和を示し、出力電力（Ｗ）は分布型増幅器全体の出力電力を示している。

トランジスタ５の出力電力（Ｗ）及び最適負荷レジスタンス１１は、トランジスタ５のゲート幅Ｗｇｔにより決まるパラメータである。換言すると、トランジスタ５における単位ゲート幅当りの最適負荷レジスタンス１１が決まると、トランジスタ５の出力電力（Ｗ）が一意に決まる。
したがって、トランジスタ５における単位ゲート幅当りの最適負荷レジスタンス１１と出力電力（Ｗ）の関係を変えることができれば、分布型増幅器の出力電力を低減することが可能になる。

図４はＬＣ共振器６がトランジスタ５の出力端子５ａに接続されている状態でのインピーダンスＺａ，Ｚｂを示す回路図である。
図４において、Ｌ_１ａはＬＣ共振器６におけるインダクタ７のインダクタンス、Ｃ_１ａはＬＣ共振器６におけるキャパシタ８の容量値である。
インピーダンスＺｂは、ＬＣ共振器６と出力側伝送線路３の接続点からトランジスタ５側を見たインピーダンスであり、下記の式（１）のように表される。

式（１）において、ωは角周波数である。

図４のインピーダンスＺａ，Ｚｂについては、図５に示すように、並列抵抗１３と並列キャパシタンス１４との並列回路に置き換えることができる。
図５はインピーダンスＺａ，Ｚｂを並列抵抗１３と並列キャパシタンス１４に置き換えた並列回路を示す回路図である。
図５において、Ｒ_ｂは並列抵抗１３の抵抗値を示し、Ｃ_ｂは並列キャパシタンス１４の容量値を示している。
並列抵抗１３の抵抗値Ｒ_ｂは、下記の式（２）のように表され、並列キャパシタンス１４の容量値Ｃ_ｂは、下記の式（３）のように表される。

式（２）において、ｒｅａｌ（）はカッコ内の実部を抽出する演算記号、式（３）において、ｉｍａｇｉｎａｒｙ（）はカッコ内の虚部を抽出する演算記号である。

図６はＣ_ｏｐｔが０．１５（ｐＦ）、Ｒ_ｏｐｔが８００（Ω）、Ｃ_１ａが０（ｐＦ）、周波数が２０（ＧＨｚ）である場合の並列抵抗１３の抵抗値Ｒ_ｂ及び並列キャパシタンス１４の容量値Ｃ_ｂについてのＬ_１ａ依存性を示す説明図である。
図６から明らかなように、ＬＣ共振器６におけるインダクタ７のインダクタンスＬ_１ａが大きくなるほど、並列抵抗１３の抵抗値Ｒ_ｂが小さくなり、並列キャパシタンス１４の容量値Ｃ_ｂが大きくなることが分かる。

図７はＬＣ共振器６におけるキャパシタ８の容量値Ｃ_１ａを可変パラメータとして、並列抵抗１３の抵抗値Ｒ_ｂが４００（Ω）になるようなインダクタンスＬ_１ａを示す説明図である。
図７から明らかなように、ＬＣ共振器６におけるキャパシタ８の容量値Ｃ_１ａを大きくすると、同じ抵抗値Ｒ_ｂが実現するために必要なインダクタ７のインダクタンスＬ_１ａを小さくすることができる。換言すると、小型のインダクタ７で、所望の並列抵抗１３を実現することができる。
ただし、インダクタ７とキャパシタ８の共振周波数が分布型増幅器の動作帯域と重なる場合、ＬＣ共振器６をトランジスタ５の出力端子５ａと直列に接続すると、トランジスタ５の出力端子５ａから出力された高周波信号がＬＣ共振器６を通過することができなくなるため、トランジスタ５の出力端子５ａから出力された高周波信号が出力端子４に到達しなくなる。
よって、インダクタ７とキャパシタ８の共振周波数は、トランジスタ５の動作周波数よりも高い周波数である必要がある。

各種のパラメータを定義して、ＬＣ共振器６がトランジスタ５の出力端子５ａに接続されていない従来の分布型増幅器と、ＬＣ共振器６がトランジスタ５の出力端子５ａに接続されている実施の形態１の分布型増幅器とを比較する。
従来の分布型増幅器の性能は、トランジスタ５の単位ゲート幅当りの最適負荷レジスタンス１１が１２０（Ω・ｍｍ）、トランジスタ５の単位ゲート幅当りの寄生容量が１ｐＦ／ｍｍ、終端インピーダンスが５０（Ω）、分布型増幅器の高域端周波数が２０（ＧＨｚ）、トランジスタ５の個数が８個である場合、図３に示すように、出力電力が９（Ｗ）になる。
この実施の形態１では、出力電力が従来の分布型増幅器における出力電力の半分の４．５（Ｗ）になるように、８個のトランジスタ５のゲート幅Ｗｇｔを０．１５（ｍｍ）とし、並列抵抗１３の抵抗値Ｒ_ｂが４００（Ω）となるように、インダクタ７のインダクタンスＬ_１ａとキャパシタ８の容量値Ｃ_１ａとを設定すると、分布型増幅器の性能は、図８のようになる。
図８はこの発明の実施の形態１による分布型増幅器の性能を示す説明図である。
この実施の形態１の分布型増幅器では、上述したように、出力電力が４．５（Ｗ）になっている。

この実施の形態１では、８個のトランジスタ５の出力端子５ａの全てにＬＣ共振器６が接続されているものを示したが、一部のトランジスタ５の出力端子５ａだけにＬＣ共振器６が接続されているものであっても、出力電力を変化させることができる。
図９は８個のトランジスタ５のうち、４個のトランジスタ５の出力端子５ａにＬＣ共振器６が接続されている場合の分布型増幅器の性能を示す説明図であり、出力電力が６．７５（Ｗ）になっている。６．７５（Ｗ）の出力電力は、従来の分布型増幅器の出力電力と比較して、７５％に低減されている。

以上で明らかなように、この実施の形態１によれば、トランジスタ５の出力端子５ａと出力側伝送線路３の間に、共振周波数がトランジスタ５の動作周波数より高いＬＣ共振器６が接続されているように構成したので、出力電力を低減することができる効果を奏する。
この実施の形態１の分布型増幅器に適用している回路要素は、全てリアクティブ部品であるため、無損失である。つまり、適用回路の有無に関わらず、分布型増幅器の動作効率が変動しない。このため、分布型増幅器の出力電力が低減した分だけ、消費電力も低減する効果が得られる。
また、任意の数のトランジスタ５のサイズを変えることができるため、必要な出力電力に応じて、分布型増幅器を自在に設計することが可能である。

この実施の形態１では、インダクタ７とキャパシタ８が並列に接続されているＬＣ共振器６を設けているものを示したが、ＬＣ共振器６のキャパシタ８については、図１０に示すように、配線間の結合によるキャパシタ８ａを用いるものであってもよい。
また、図１１に示すように、ＬＣ共振器６のインダクタ７をループ状の配線で構成し、そのループ状の配線における交差点での配線間容量８ｂをＬＣ共振器６のキャパシタ８として用いるようにしてもよい。また、その配線間に誘電体を挟んでいるＭＩＭ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｍｅｔａｌ）キャパシタをＬＣ共振器６のキャパシタ８として用いるようにしてもよい。

実施の形態２．
上記実施の形態１では、出力側伝送線路３に終端抵抗が接続されていない例を示したが、この実施の形態２では、出力側伝送線路３に終端抵抗が接続されている例を説明する。
図１２はこの発明の実施の形態２による分布型増幅器を示す構成図であり、図１２において、図１と同一符号は同一または相当部分を示すので説明を省略する。
終端抵抗２０は抵抗器２１、ＤＣカット用のコンデンサ２２及びビアホール２３を備えており、一端が出力側伝送線路３に接続されている。
抵抗器２１は一端が出力側伝送線路３に接続されている抵抗である。
コンデンサ２２は直流成分をカットするために、一端が抵抗器２１の他端と接続されている容量である。
ビアホール２３は図示せぬグランドと接続されており、コンデンサ２２を介して、抵抗器２１を終端している。

この実施の形態２では、終端抵抗２０を出力側伝送線路３に接続する代わりに、分布型増幅器を構成しているトランジスタ５の個数を減らす態様について説明する。
上記実施の形態１では、８個のトランジスタ５を実装している場合の分布型増幅器の性能を図８に示している。
この実施の形態２では、上記実施の形態１における分布型増幅器を構成しているトランジスタ５と同じサイズのトランジスタ５を７個実装し、かつ、終端抵抗２０を出力側伝送線路３に接続したときの分布型増幅器の性能を図１３に示している。
図１３はこの発明の実施の形態２による分布型増幅器の性能を示す説明図である。

図８と図１３を比較すると明らかなように、トランジスタ５の個数を減らすことで、分布型増幅器全体の出力電力（Ｗ）が減少している。
終端抵抗２０を接続することで、トランジスタ５のゲート幅Ｗｇｔを変えずに、トランジスタ５の個数を減らすことができている。
終端抵抗２０を接続することによる効果として、次のような効果も得られる。

１つ目の効果として、分布型増幅器における周波数特性の改善が挙げられる。
トランジスタ５の寄生キャパシタンス１２、ＬＣ共振器６のインダクタ７及びＬＣ共振器６のキャパシタ８は、リアクティブな部品であるために周波数特性を有している。そのため、分布型増幅器の周波数特性はリップル成分を有している。
分布型増幅器の中に、リアクティブ成分を有していない抵抗器２１を装荷することで、その抵抗器２１がダンピング抵抗として作用する。そのため、その抵抗器２１がリップル成分を打ち消して、分布型増幅器の周波数特性を改善することができる。
２つ目の効果として、電源バイアス回路への転用が挙げられる。
例えば、小出力電力の分布型増幅器では、電源電流が極めて小さいため、電源経路上の抵抗は問題にならない。そのため、例えば、抵抗器２１とコンデンサ２２の接続点から電源を印加することで、電源と分布型増幅器を、マイクロ波周波数で遮断することができる。

終端抵抗２０におけるＤＣカット用のコンデンサ２２については、ＭＩＭキャパシタ、配線間の結合容量、あるいは、チップコンデンサで構成するものであってもよい。
この実施の形態２では、ビアホール２３を設けているが、バランなどを用いて、同じトランジスタ５が平衡して動作している場合、各々のトランジスタ５におけるＤＣカット用のコンデンサ２２の他端を繋ぐことで、バーチャルショートが構成されるため、ビアホール２３が不要になる。
また、分布型増幅器を構成している基板の表面にグランドが配線されている場合、ＤＣカット用のコンデンサ２２を基板の表面に配置されているグランドに接続するようにしてもよい。

この実施の形態２では、終端抵抗２０を図１の分布型増幅器に適用している例を示しているが、これに限るものではなく、例えば、終端抵抗２０を図１０や図１１の分布型増幅器に適用しているものであってもよい。

実施の形態３．
この実施の形態３では、複数のトランジスタ５に含まれている第１のトランジスタのゲート幅Ｗｇｔが、複数のトランジスタ５に含まれている第２のトランジスタのゲート幅Ｗｇｔより狭く、出力端子４から第１のトランジスタまでの距離が、出力端子４から第２のトランジスタまでの距離より短い分布型増幅器について説明する。
この実施の形態３では、説明の便宜上、第１のトランジスタが、複数のトランジスタ５の中で、出力端子４からの距離が最も短いトランジスタ５であるものとする。また、第２のトランジスタは、第１のトランジスタ以外のトランジスタ５であればよく、例えば、出力端子４からの距離が最も長いトランジスタ５であるものとする。

トランジスタ５は、ミラー効果によって、入力端子側の等価回路と出力端子側の等価回路とに分けて考えることができる。
図１４はこの発明の実施の形態３による分布型増幅器のトランジスタ５における入力端子側及び出力端子側を示す等価回路である。
トランジスタ５の入力端子側は、寄生抵抗３１と入力容量３２で表され、トランジスタ５の出力端子側は、寄生抵抗３３と出力容量３４で表される。

例えば、トランジスタ５における単位ゲート幅当りの入力容量３２を２（ｐＦ／ｍｍ）、寄生抵抗３１を１（Ω・ｍｍ）と仮定する。
図１５はこの発明の実施の形態３による分布型増幅器を示す構成図であり、図１５において、図１と同一符号は同一または相当部分を示すので説明を省略する。
図１５では、説明の便宜上、複数のトランジスタ５の中の１つのトランジスタ５の入力端子側の等価回路を示している。
また、図１５では、１つのトランジスタ５だけにＬＣ共振器６が接続されているが、上記実施の形態１，２と同様に、全てのトランジスタ５にＬＣ共振器６が接続されていてもよい。また、上記実施の形態２と同様に、終端抵抗２０が出力側伝送線路３に接続されていてもよい。

図１６はトランジスタ５のゲート幅Ｗｇｔが０．３（ｍｍ）である場合と０．１５（ｍｍ）である場合の入力端子を通過する際の純損失量の計算結果を示す説明図である。
トランジスタ５の入力端子を通過する際の純損失量の計算式は、下記の式（４）で表される。

式（４）において、Ｓ_１１，Ｓ_２１はＳパラメータである。

図１６より、分布型増幅器の入力端子１から入力された高周波信号の電力がトランジスタ５を通過する際、高周波信号の電力が寄生抵抗３１で熱に変化することと、トランジスタ５のゲート幅Ｗｇｔが狭くなるほど損失量が小さくなることが分かる。また、入力端子１から遠いほど到達電力が小さくなる。
また、トランジスタ５におけるソース電極のビアホール数は変わらないため、トランジスタサイズが小さくなると、単位ゲート幅当りのソースインダクタが小さくなり、利得が高くなる。
そこで、この実施の形態３では、複数のトランジスタ５の中で、入力回路での純損失によって到達電力が小さくなるトランジスタ５、即ち、出力端子４からの距離が最も短いトランジスタ５のゲート幅Ｗｇｔを一番狭くしている。
これにより、純損失分を補償するようにトランジスタ５の利得を上げて、分布型増幅器全体の利得を上げることができる。

この実施の形態３では、インダクタ７とキャパシタ８が並列に接続されているＬＣ共振器６を設けているものを示したが、ＬＣ共振器６のキャパシタ８については、図１０に示すように、配線間の結合によるキャパシタ８ａを用いるものであってもよい。
また、図１１に示すように、ＬＣ共振器６のインダクタ７をループ状の配線で構成し、そのループ状の配線における交差点での配線間容量８ｂをＬＣ共振器６のキャパシタ８として用いるようにしてもよい。また、その配線間に誘電体を挟んでいるＭＩＭキャパシタをＬＣ共振器６のキャパシタ８として用いるようにしてもよい。

実施の形態４．
この実施の形態４では、複数の分布型増幅器が多段に接続されている多段増幅器について説明する。
図１７はこの発明の実施の形態４による多段増幅器を示す構成図であり、図１７において、図１と同一符号は同一または相当部分を示すので説明を省略する。
図１７では、２段の多段増幅器の例を示しており、ドライバ段（前段）の分布型増幅器が、上記実施の形態１で示している分布型増幅器で実現されており、出力段の分布型増幅器が、従来の分布型増幅器で実現されている例を示している。従来の分布型増幅器とは、ＬＣ共振器６がトランジスタ５の出力端子５ａに接続されていない分布型増幅器のことである。
図１７では、ドライバ段の分布型増幅器が、上記実施の形態１で示している分布型増幅器で実現されている例を示しているが、上記実施の形態２，３で示している分布型増幅器で実現されているものであってもよい。

ドライバ段の分布型増幅器が、上記実施の形態１で示している分布型増幅器で実現され、出力段の分布型増幅器が、従来の分布型増幅器で実現されることで、ドライバ段での消費電力を低減して、多段増幅器全体の消費電力を低減することができる。
以下、ドライバ段及び出力段の分布型増幅器が、従来の分布型増幅器で実現されている場合の消費電力と、ドライバ段の分布型増幅器が、上記実施の形態１で示している分布型増幅器で実現され、出力段の分布型増幅器が、従来の分布型増幅器で実現されている場合の消費電力とを比較する。
ただし、ここでは説明の便宜上、従来の分布型増幅器の動作効率と、上記実施の形態１で示している分布型増幅器の動作効率は、共に５０％であると仮定する。
また、ここでは、従来の分布型増幅器の性能が図３で示される性能であり、上記実施の形態１で示している分布型増幅器の性能が図８で示される性能であるものとする。

この場合、従来の分布型増幅器の出力電力が９（Ｗ）で、上記実施の形態１で示している分布型増幅器の出力電力が４．５（Ｗ）であるため、ドライバ段及び出力段の分布型増幅器が、従来の分布型増幅器で実現されている場合の消費電力Ｐ_１は、下記の式（５）のように表される。

また、ドライバ段の分布型増幅器が、上記実施の形態１で示している分布型増幅器で実現され、出力段の分布型増幅器が、従来の分布型増幅器で実現されている場合の消費電力Ｐ_２は、下記の式（６）のように表される。

したがって、ドライバ段の分布型増幅器が、上記実施の形態１で示している分布型増幅器で実現され、出力段の分布型増幅器が、従来の分布型増幅器で実現されている場合、ドライバ段及び出力段の分布型増幅器が、従来の分布型増幅器で実現されている場合と比べて、消費電力を７５％（＝（６．７５／９）×１００％）に低減することができる。

この実施の形態４では、ドライバ段の分布型増幅器が、上記実施の形態１で示している分布型増幅器で実現され、出力段の分布型増幅器が、従来の分布型増幅器で実現されている２段の多段増幅器の例を示しているが、例えば、ドライバ段に高耐電力が必要なＬＮＡ（Ｌｏｗ Ｎｏｉｓｅ Ａｍｐｌｉｆｉｅｒ）などの増幅器では、ドライバ段の分布型増幅器が、従来の分布型増幅器で実現され、出力段の分布型増幅器が、上記実施の形態１〜３で示している分布型増幅器で実現されていれば、高耐電力と低消費電力を実現することができる。
また、この実施の形態４では、２つの分布型増幅器が多段に接続されている多段増幅器について示しているが、３つ以上の分布型増幅器が多段に接続されており、１つ以上の分布型増幅器が、上記実施の形態１〜３で示している分布型増幅器で実現されている多段増幅器であってもよい。

なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。

この発明は、入力側伝送線路と出力側伝送線路の間に複数のトランジスタが設けられている分布型増幅器に適している。
また、この発明は、複数の分布型増幅器が多段に接続されている多段増幅器に適している。

１ 入力端子、２ 入力側伝送線路、３ 出力側伝送線路、４ 出力端子、５ トランジスタ、５ａ 出力端子、６ ＬＣ共振器、７ インダクタ、８ キャパシタ、８ａ キャパシタ、８ｂ 配線間容量、１１ 最適負荷レジスタンス、１２ 寄生キャパシタンス、１３ 並列抵抗、１４ 並列キャパシタンス、２０ 終端抵抗、２１ 抵抗器、２２ コンデンサ、２３ ビアホール、３１ 寄生抵抗、３２ 入力容量、３３ 寄生抵抗、３４ 出力容量。

Claims (5)

1. 入力信号を伝送する入力側伝送線路と、
   出力信号を伝送する出力側伝送線路と、
   前記入力側伝送線路により伝送された入力信号を増幅して、増幅後の入力信号である出力信号を出力する複数のトランジスタと
   前記トランジスタの出力端子と前記出力側伝送線路との間に接続されており、共振周波数が前記トランジスタの動作周波数より高い共振器と
   を備えた分布型増幅器。
2. 前記出力側伝送線路に終端抵抗が接続されていることを特徴とする請求項１記載の分布型増幅器。
3. 前記複数のトランジスタに含まれている第１のトランジスタのゲート幅が、前記複数のトランジスタに含まれている第２のトランジスタのゲート幅より狭く、前記出力側伝送線路に接続されている出力端子から前記第１のトランジスタまでの距離が、前記出力端子から前記第２のトランジスタまでの距離より短いことを特徴とする請求項１記載の分布型増幅器。
4. 入力信号を伝送する入力側伝送線路と、
   出力信号を伝送する出力側伝送線路と、
   前記入力側伝送線路と前記出力側伝送線路の間に設けられ、前記入力側伝送線路により伝送された入力信号を増幅して、増幅後の入力信号である出力信号を前記出力側伝送線路に出力する複数のトランジスタとを備えた分布型増幅器が多段に接続されており、
   多段に接続されている複数の分布型増幅器の中で、１つ以上の分布型増幅器に含まれている前記トランジスタの出力端子と前記出力側伝送線路の間に、共振周波数が前記トランジスタの動作周波数より高い共振器が接続されていることを特徴とする多段増幅器。
5. ２つの分布型増幅器が多段に接続されており、
   前段の分布型増幅器に含まれている前記トランジスタの出力端子と前記出力側伝送線路の間に、共振周波数が前記トランジスタの動作周波数より高い共振器が接続されていることを特徴とする請求項４記載の多段増幅器。

Images