WO2014178261A1 - 分布型増幅器 - Google Patents
分布型増幅器 Download PDFInfo
- Publication number
- WO2014178261A1 WO2014178261A1 PCT/JP2014/060018 JP2014060018W WO2014178261A1 WO 2014178261 A1 WO2014178261 A1 WO 2014178261A1 JP 2014060018 W JP2014060018 W JP 2014060018W WO 2014178261 A1 WO2014178261 A1 WO 2014178261A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- transmission line
- input
- amplification
- capacitance
- amplification block
- Prior art date
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 223
- 239000003990 capacitor Substances 0.000 claims abstract description 128
- 230000003321 amplification Effects 0.000 claims description 193
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 193
- 230000008054 signal transmission Effects 0.000 claims 3
- 238000010586 diagram Methods 0.000 description 12
- 230000000694 effects Effects 0.000 description 8
- 230000007423 decrease Effects 0.000 description 5
- 101100283966 Pectobacterium carotovorum subsp. carotovorum outN gene Proteins 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/56—Modifications of input or output impedances, not otherwise provided for
- H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/42—Modifications of amplifiers to extend the bandwidth
- H03F1/48—Modifications of amplifiers to extend the bandwidth of aperiodic amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
- H03F3/605—Distributed amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
Definitions
- the present invention relates to a distributed amplifier having high gain, high output, and wideband characteristics.
- FIG. 18 is a block diagram showing a distributed amplifier disclosed in Non-Patent Document 1 below.
- the input transmission line 101 is connected to one end of the signal input terminal RF in, is a line for transmitting a RF signal inputted from the signal input terminal RF in.
- N amplification blocks 103-1 to 103-N are connected to the input transmission line 101, but the connection interval of the N amplification blocks 103-1 to 103-N with respect to the input transmission line 101 is one. I'm doing it. That is, the lengths of the transmission lines 101-1, 101-2,..., 101-N between the connection positions of the amplification blocks 103-1 to 103-N in the input transmission line 101 are the same.
- One end of the output transmission line 102 is connected to the signal output terminal RF out and is a line for transmitting the RF signal amplified by the amplification blocks 103-1 to 103-N.
- the amplification blocks 103-1 to 103-N are connected between the input transmission line 101 and the output transmission line 102, amplify the RF signal input from the input transmission line 101, and output the amplified RF signal for output transmission. Output to the line 102.
- Each of the amplification blocks 103-1 to 103-N includes an input capacitor 104 having one end connected to the input transmission line 101, a bias resistor 105 connected in parallel to the input capacitor 104, and an input terminal other than the input capacitor 104.
- the transistor 106 is connected to the end and the output terminal is connected to the output transmission line 102.
- the input transmission line 101-n and the impedances of the input capacitor 104, the bias resistor 105, and the transistor 106 in the amplification block 103-n are combined and regarded as a pseudo transmission line.
- n 1, 2,..., N.
- the characteristic impedance of each pseudo transmission line is given by the number N of stages of the amplification block 103 and the impedance of the signal source connected to the amplification block 103.
- the difference in characteristic impedance necessary for each pseudo transmission line is given by setting the capacitance values of the input capacitors 104 in the amplification blocks 103-1 to 103-N to different values.
- the conventional distributed amplifier is configured as described above, by setting the capacitance values of the input capacitors 104 in the amplification blocks 103-1 to 103-N to different values, the necessary characteristics for each pseudo transmission line are obtained. For example, if the number of stages of the amplification block 103 is increased in order to increase the output, the characteristic impedance of the pseudo transmission line on the far side from the signal input terminal RF in becomes high impedance. For this reason, the capacitance value of the input capacitor 104 in the pseudo transmission line far from the signal input terminal RF in needs to be small, and the input terminal of the transistor 106 in the pseudo transmission line far from the signal input terminal RF in The RF voltage amplitude between the grounds is reduced. As a result, since the gain of the amplification block 103 is reduced, there is a problem that it is difficult to achieve high gain and high output at the same time.
- the present invention has been made to solve the above-described problems, and an object of the present invention is to obtain a distributed amplifier capable of simultaneously achieving high gain, high output and wide band.
- connection interval of the plurality of amplification blocks with respect to the input transmission line increases as the distance from the signal input terminal increases, and the input farther from the signal input terminal in the plurality of amplification blocks.
- the capacitor in the amplification block connected to the transmission line has a smaller capacitance value.
- connection interval of the plurality of amplification blocks with respect to the input transmission line increases as the distance from the signal input terminal increases, and the input transmission line far from the signal input terminal in the plurality of amplification blocks. Since the capacitor in the connected amplification block is configured to have a smaller capacitance value, there is an effect that a high gain, a high output, and a wide band can be simultaneously achieved.
- FIG. 1 is a configuration diagram illustrating a distributed amplifier according to a first embodiment of the present invention.
- FIG. 7 is an explanatory diagram showing input pseudo transmission lines 7-1 to 7-N in a distributed amplifier. This is an equivalent circuit of the amplification block 3-n. It is a table showing the characteristic impedance Z n of the input artificial transmission line in a heterogeneous distributed amplifier.
- the input capacitor 4 (capacitance value C n ) of the amplification block 3-n, the inductance component L n of the input transmission line 1-n, and the characteristic impedance Z n of the input pseudo transmission line 7- n FIG.
- the input capacitor 4 (capacitance value C n ) of the amplification block 3-n, the inductance component L n of the input transmission line 1-n, and the characteristic impedance Z of the input pseudo transmission line 7-n It is a table
- the input capacitor 4 (capacitance value C n ) of the amplification block 3-n, the inductance component L n of the input transmission line 1-n, and the characteristic impedance Z of the input pseudo transmission line 7-n and n it is a table showing the relationship between the cutoff frequency of the input artificial transmission line 7-n.
- FIG. I is an explanatory diagram showing the difference in voltage amplitude at the input capacitance Ct n transistor 6 of the amplification blocks 3-10.
- the input capacitor 4 (capacitance value C n ) of the amplification block 3-n in the conventional distributed amplifier, the inductance component L n of the input transmission line 1-n, the characteristic impedance Z n of the input pseudo transmission line 7-n, is a table showing a relationship between a combined capacitance of the input capacitor Ct n and the input capacitor 4 of the transistor 6 (capacitance C n).
- the input capacitor 4 (capacitance value C n ) of the amplification block 3-n, the inductance component L n of the input transmission line 1-n, and the characteristic impedance Z of the input pseudo transmission line 7-n and n it is a table showing a relationship between a combined capacitance of the input capacitor Ct n and the input capacitor 4 of the transistor 6 (capacitance C n).
- the input capacitor 4 (capacitance value C n ) of the amplification block 3-n, the inductance component L n of the input transmission line 1-n, and the characteristic impedance Z n of the input pseudo transmission line 7-n It is a table
- the input capacitor 4 (capacitance value C n ) of the amplification block 3-n, the inductance component L n of the input transmission line 1-n, and the characteristic impedance Z of the input pseudo transmission line 7-n
- surface figure which shows the relationship with n .
- 1 is a configuration diagram illustrating a distributed amplifier disclosed in Non-Patent Document 1.
- FIG. 1 is a block diagram showing a distributed amplifier according to Embodiment 1 of the present invention.
- the input transmission line 1 is connected to one end of the signal input terminal RF in, is a line for transmitting a RF signal inputted from the signal input terminal RF in.
- N amplification blocks 3-1 to 3-N are connected to the input transmission line 1, but the connection interval of the N amplification blocks 3-1 to 3-N with respect to the input transmission line 1 is as follows. The distance from the signal input terminal RF in increases.
- the length of the transmission lines 1-1, 1-2,..., 1-N between the connection positions of the amplification blocks 3-1 to 3-N in the input transmission line 1 is set to Len in1 , Len in2 ,. ⁇
- Len inN When expressed as Len inN , the following relationship is established. Len in1 ⁇ Len in2 ⁇ ... ⁇ Len inN
- One end of the output transmission line 2 is connected to the signal output terminal RF out and transmits the RF signal amplified by the amplification blocks 3-1 to 3-N.
- N amplification blocks 3-1 to 3-N are connected to the output transmission line 2, but the connection interval of the N amplification blocks 3-1 to 3-N with respect to the output transmission line 2 is as follows. It spreads increasing distance from the signal output terminal RF out. That is, the lengths of the transmission lines 2-1, 2-2,..., 2-N between the connection positions of the amplification blocks 3-1 to 3 -N in the output transmission line 2 are set to Len out1 , Len out2 ,. .. , Len outN has the following relationship. Len out1 > Len out2 >...> Len outN
- the amplification blocks 3-1 to 3-N are connected between the input transmission line 1 and the output transmission line 2 (the amplification block 3 connected to the input transmission line 1 on the side closer to the signal input terminal RF in , is connected to the output transmission line 2 of the signal output terminal RF out side away), it amplifies the RF signal inputted from the input transmission line 1, and outputs the RF signal after amplification to the output transmission line 2.
- Each of the amplification blocks 3-1 to 3-N includes an input capacitor 4 having one end connected to the input transmission line 1, a bias resistor 5 connected in parallel with the input capacitor 4, and an input terminal (for example, a gate terminal). Is connected to the other end of the input capacitor 4 and has an output terminal (for example, drain terminal) connected to the output transmission line 2 and a transistor 6.
- the capacitance value of the input capacitor 4 in the amplification block 3 connected to the input transmission line 1 far from the signal input terminal RF in is smaller. That is, when the capacitance values of the input capacitors 4 in the amplification blocks 3-1 to 3-N are represented by C 1 , C 2 ,..., C N , the following relationship is established. C 1 > C 2 >...> C N In the first embodiment, the resistance value of the bias resistor 5, the capacitance value C 1, C 2 of the input capacitor 4,..., Much greater than the absolute value of the impedance calculated from C N, a negligible To do.
- the input capacitance of the transistor 6 in the amplification block 3-n is Ct n
- the capacitance value of the input capacitor 4 in the amplification block 3-n is C n .
- the combined capacitance of the input capacitance Ct n and the input capacitor 4 (capacitance value C n ) of the transistor 6 in the amplification block 3-n and the inductance component of the input transmission line 1-n are considered.
- the input pseudo transmission line is configured so as to obtain a desired characteristic impedance.
- FIG. 3 is an explanatory diagram showing the input pseudo transmission lines 7-1 to 7-N in the distributed amplifier.
- FIG. 4 is an equivalent circuit of the amplification block 3-n.
- the current amplitude (gain) Id of the amplification block 3-n is determined by the following equation (2), the voltage Vtr n applied across the input capacitance Ct n of the transistor 6 as the capacitance value C n of the input capacitor 4 decreases. Decreases, and the gain of the amplification block 3-n decreases.
- g n denotes the transconductance, which is a constant value regardless of the transistor 6.
- Input artificial transmission line 7-1 and 7-2 of heterogeneous distributed amplifier ..., the characteristic impedance of the 7-N Z 1, Z 2 , ⁇ , When Z N, n-th input artificial transmission
- the characteristic impedance Z n of the line 7-n is given by the following equation (3).
- Z in is the impedance of the signal source connected to the distributed amplifier.
- the characteristic impedances Z 1 , Z 2 ,..., 7-N of the input pseudo transmission lines 7-1, 7-2,. .., ZN is as shown in FIG. From FIG. 5, among the input pseudo transmission lines 7-1, 7-2,..., 7-N, the input pseudo transmission line 7-n having a large n (the input pseudo transmission line 7 far from the signal input terminal RF in). It can be seen that the characteristic impedance Z n increases as ⁇ n).
- the inductance component of the input transmission line 1-n is L n
- the characteristic impedance Z n of the input pseudo transmission line 7- n is the inductance of the input transmission line 1-n as shown in the following equation (4). and component L n, determined by the input capacitance Ct n transistor 6, the input capacitor 4 (capacitance C n).
- the connection interval of the N amplification blocks 3-1 to 3-N with respect to the input transmission line 1 becomes farther from the signal input terminal RF in.
- the input capacitor 4 in the amplification block 3 connected to the input transmission line 1 on the far side from the signal input terminal RF in among the N amplification blocks 3-1 to 3-N is set so as to expand.
- the value is set to be small. That is, in the first embodiment, the input capacitor 4 (capacitance value C n ) of the amplification block 3-n, the inductance component L n of the input transmission line 1-n, and the characteristic impedance Z of the input pseudo transmission line 7-n.
- the gain Id of the distributed amplifier of the first embodiment is the conventional one. It can be seen that the gain is 6 times higher than the gain Id of the distributed amplifier, and a high gain is achieved.
- the input capacitor 4 (capacitance value C n ) of the amplification block 3-n and the inductance of the input transmission line 1-n.
- the component L n and the characteristic impedance Z n of the input pseudo transmission line 7- n are as shown in FIG.
- Signal input terminal RF in the input artificial transmission line as 7-n close to a low cut-off frequency, the signal input terminal as RF in the far input artificial transmission line 7-n, are higher cutoff frequency.
- the higher cutoff frequency is small reflection loss, distributed preferably visible but as an amplifier, the power of the RF signal incident from the signal input terminal RF in the highest signal input terminal RF in the input artificial transmission line closer to Since the signal is reflected to the signal input terminal RF in at 7-1, it does not reach the input pseudo transmission lines 7-2, 7-3,..., 7-N. Therefore, even if the cutoff frequency of the input pseudo transmission lines 7-2, 7-3,..., 7-N is higher than the cutoff frequency of the input pseudo transmission line 7-1, the power of the RF signal having a high frequency is high. It is not input to the transistors 6 of the amplification blocks 3-2 to 3-N, and the gain as the distributed amplifier is lost. Therefore, it can be said that the cutoff frequency of the entire distributed amplifier is determined by the cutoff frequency of the input pseudo transmission line 7-1.
- the lengths of the input transmission lines 1-n are changed, and the cutoff frequencies of the input pseudo transmission lines 7-1, 7-2,. and, at the same time, it has to meet the characteristic impedance Z n of the desired input artificial transmission line 7-n required for the distributed amplifier. That is, the relationship between the input capacitor 4 (capacitance value C n ) of the amplification block 3-n, the inductance component L n of the input transmission line 1-n, and the characteristic impedance Z n of the input pseudo transmission line 7-n is shown in FIG. Is set to satisfy.
- the gain Id of the distributed amplifier of the first embodiment is the conventional one. It can be seen that the gain is higher by 9 times than the gain Id of the distributed amplifier.
- the cutoff frequency is a product of the combined capacitance of the input capacitance Ct n and the input capacitor 4 (capacitance value C n ) of the transistor 6 of the amplification block 3-n and the inductance component L n of the input transmission line 1-n. Therefore, under the condition of FIG. 9, the cutoff frequency is the same regardless of the value of n. In this example, the cutoff frequency is the same regardless of the value of n. However, if the cutoff frequency is approximately equal, the cutoff frequency is not consistent even if there is a slight difference. Higher gain.
- the connection interval of the N amplification blocks 3-1 to 3-N with respect to the input transmission line 1 increases as the distance from the signal input terminal RF in increases.
- the capacitance value C n of the input capacitor 4 in the amplification block 3 -n connected to the signal input terminal RF in and the input transmission line 1 on the far side is larger. Since it is configured to be small, there is an effect that it is possible to simultaneously achieve high gain, high output, and wide band.
- the product of the component L n is the inductance component of the n-th composite capacitance of the input capacitor Ct n and the input capacitor 4 of the amplifying block 3-n transistor 6 in (capacitance value C n) and the input transmission line 1-n L n Therefore, the cut-off frequencies of the input pseudo transmission lines 7-1, 7-2,..., 7-N coincide with each other, thereby further increasing the gain. There is an effect that can be done. However, even when the above products do not completely match, the cut-off frequencies of the input pseudo transmission lines 7-1, 7-2,. There is an effect that the gain can be increased.
- Embodiment 2 the resistance value of the bias resistor 5, the capacitance value C 1, C 2 of the input capacitor 4,..., Much greater than the absolute value of the impedance calculated from C N, as negligible As described above, in some cases, the resistance value of the bias resistor 5 may not be increased. In the second embodiment, a case where the resistance value of the bias resistor 5 cannot be increased will be described.
- FIG. 10 is a table showing the relationship between the input capacitor 4 (capacitance value C n ) and the inductance component L n of the input transmission line 1-n in the conventional distributed amplifier when the resistance value of the bias resistor 5 is 300 ⁇ .
- FIG. 10 shows the connection interval of the N amplification blocks 3-1 to 3-N with respect to the input transmission line 1 as the distance from the signal input terminal RF in increases.
- the capacity of the input capacitor 4 in the amplification block 3-n connected to the input transmission line 1 on the far side from the signal input terminal RF in is larger.
- the value C n is set to be small.
- the input capacitor 4 (capacitance value C n ) of the amplification block 3-n and the inductance component L n of the input transmission line 1-n are so as to satisfy the relationship of FIG. 11, the input capacitance Ct n transistor 6 of the amplifying block 3-n, the resistance value of the input capacitor 4 (capacitance C n) and a bias resistor 5, the inductance of the input transmission line 1-n It has set the component L n.
- FIG. 12 is an explanatory diagram showing the difference in voltage amplitude at the input capacitance Ct n transistor 6 of the amplification blocks 3-10.
- FIG. 12 shows a value obtained by dividing the voltage amplitude amount of the distributed amplifier of the second embodiment by the voltage amplitude amount of the conventional distributed amplifier.
- the connection interval of the N amplification blocks 3-1 to 3-N with respect to the input transmission line 1 is increased as the distance from the signal input terminal RF in increases. and sets, in consideration of the effect of the bias resistor 5, so as to provide the parameters to meet the characteristic impedance Z n of the input artificial transmission line 7-n required.
- the gate widths of the transistors 6 of the N amplification blocks 3-1 to 3-N are all the same, but the gate widths of the transistors 6 are different. May be.
- a specific configuration of the input transmission line 1-n is not mentioned, but the input transmission line 1-n may be configured by a wire, It may be a combination of transmission lines.
- the bias resistor 5 is connected in parallel with the input capacitor 4. However, when the transistor 6 that does not require a bias resistor is used, the bias resistor 5 is omitted. Also good.
- the transistor 6 and the input capacitor 4 are connected in series. However, when the input capacitance Ct n of the transistor 6 is sufficiently small, the input capacitor 4 is omitted (capacitance value). May be infinite).
- the amplifier block 3-n is mounted with the transistor 6 (single transistor). However, instead of the transistor 6, for example, a cascode amplifier is mounted. Also good.
- connection interval of the N amplification blocks 3-1 to 3-N with respect to the input transmission line 1 increases as the distance from the signal input terminal RF in increases, and the N amplification blocks among the 3-1 ⁇ 3-n, what is more input capacitor 4 capacitance value C n in the amplification block 3-n connected to the input transmission line 1 of the signal input terminal RF in the far side is smaller
- the connection interval of the N amplification blocks 3-1 to 3-N with respect to the input transmission line 1 increases as the distance from the signal input terminal RF in increases, and the N amplification blocks 3-1 to 3 are increased.
- the amplified block 3-n connected to the signal input terminal RF in and the input transmission line 1 on the far side is the combined capacitance of the input capacitance Ct n of the transistor 6 and the input capacitor 4 (capacitance value C n ). Is small It may be as. That, combined capacitance of the input capacitor Ct n and the input capacitor 4 of the transistor 6 in the amplification block 3-n (capacitance C n) it is, may be are smaller as the value of n increases.
- the parameters of the transistor 6 in the amplification block 3-1 are the same as those in the first embodiment.
- the third embodiment is compared with the conventional distributed amplifier.
- the gate width of the transistor 6 in the amplification block 3-1 is 1.5 times the gate width of the transistor 6 in the amplification blocks 3-2 to 3-N
- the input of the transistor 6 in the amplification block 3-1 is 1.5 times the input capacitance Ct n of the transistor 6 in the amplification blocks 3-2 to 3-N.
- FIG. 13 shows the input capacitor 4 (capacitance value C n ) of the amplification block 3-n, the inductance component L n of the input transmission line 1-n, and the characteristic impedance Z of the input pseudo transmission line 7-n in the conventional distributed amplifier. and n, it is a table showing a relationship between a combined capacitance of the input capacitor Ct n and the input capacitor 4 of the transistor 6 (capacitance C n).
- the connection interval of the N amplification blocks 3-1 to 3-N with respect to the input transmission line 1 is set so as to increase as the distance from the signal input terminal RF in increases, and the N amplification blocks 3 ⁇ 1 to 3-N, the input block Ct n of the transistor 6 and the input capacitor 4 (capacitance value C n) of the amplification block 3-n connected to the signal input terminal RF in and the input transmission line 1 on the far side. ) Is set to be small. That is, in the third embodiment, the input capacitor 4 (capacitance value C n ) of the amplification block 3-n, the inductance component L n of the input transmission line 1-n, and the characteristic impedance Z of the input pseudo transmission line 7-n.
- An input capacitor 4 (capacitance value C n ) and an inductance component L n of the input transmission line 1-n are set.
- the gain Id of the distributed amplifier of the third embodiment is the conventional one. It can be seen that the gain is 6 times higher than the gain Id of the distributed amplifier, and a high gain is achieved. Therefore, in the third embodiment, the gain of the distributed amplifier can be increased even if the number of stages of the amplification block 3 is increased. Therefore, as in the first embodiment, the gain is increased, the output is increased, and the bandwidth is increased. There is an effect that can be achieved simultaneously.
- the gate width of the transistor 6 in the amplification block 3-1 is shown to be larger than the gate width of the transistor 6 in the amplification blocks 3-2 to 3-N.
- the combination of the gate widths of the transistors 6 at ⁇ N may be different.
- the specific configuration of the input transmission line 1-n is not mentioned, but the input transmission line 1-n may be formed of a wire, or the wire and the transmission line May be combined.
- the bias resistor 5 is connected in parallel with the input capacitor 4. However, when the transistor 6 that does not require a bias resistor is used, the bias resistor 5 may be omitted. . Further, the resistance values of the bias resistors 5 in the amplification blocks 3-1 to 3-N may be different.
- the amplifier block 3-n has the transistor 6 (single transistor) mounted thereon.
- a cascode amplifier may be mounted instead of the transistor 6. .
- Embodiment 4 FIG.
- FIG. 15 shows the input capacitor 4 (capacitance value C n ) of the amplification block 3-n, the inductance component L n of the input transmission line 1-n, and the characteristic impedance Z of the input pseudo transmission line 7-n in the conventional distributed amplifier. It is a table
- connection interval of the N amplification blocks 3-1 to 3-N with respect to the input transmission line 1 is set so as to increase as the distance from the signal input terminal RF in increases, and the nth amplification block 3 and the combined capacitance of the capacitance component Cp n input capacitance Ct n and the input capacitor 4 (capacitance C n) and the input transmission line 1-n transistor 6 in -n, and an inductance component L n of the input transmission line 1-n product is, the combined capacitance of the N-th input capacitance Ct N and the input capacitor 4 of the transistor 6 in the amplification block 3-N (capacitance value C N) and capacitance component Cp N input transmission line 1-N, the input transmission The line 1-N is set so as to be coincident with the product of the inductance component LN (including a case where they are almost coincident).
- the input capacitor 4 (capacitance value C n ) of the amplification block 3-n, the inductance component L n of the input transmission line 1-n, and the characteristic impedance Z n of the input pseudo transmission line 7- n So that the relationship shown in FIG. 16 is satisfied.
- the number of transistors 6 can be ten.
- the distributed amplifier of the fourth embodiment has a value about 12 times larger than that of the conventional distributed amplifier. I understand that.
- the gain Id of the distributed amplifier of the fourth embodiment is the conventional one. It can be seen that the gain is increased 12 times higher than the gain Id of the distributed amplifier.
- the gain of the distributed amplifier can be increased even if the number of stages of the amplification block 3 is increased. Therefore, as in the first embodiment, higher gain, higher output, and wider bandwidth are achieved. There is an effect that can be achieved simultaneously. Even when the same gain as that of the conventional distributed amplifier is sufficient, the distributed amplifier of the fourth embodiment can increase the number of transistors as compared with the conventional distributed amplifier. High output can be achieved.
- the gate widths of the transistors 6 of the N amplification blocks 3-1 to 3-N are all the same, but the gate widths of the transistors 6 may be different. Good.
- a specific configuration of the input transmission line 1-n is not mentioned, but the input transmission line 1-n may be configured by a wire, or a wire and a transmission line May be combined.
- the bias resistor 5 is connected in parallel with the input capacitor 4 in the fourth embodiment, the bias resistor 5 may be omitted when the transistor 6 that does not require a bias resistor is used. .
- the amplifier block 3-n is mounted with the transistor 6 (single transistor).
- a cascode amplifier may be mounted instead of the transistor 6. .
- Embodiment 5 FIG.
- the characteristic impedance Zn of the input pseudo transmission line 7- n is determined.
- equation (4) simply based on, in order to increase the characteristic impedance Z n at the same time obtain the capacitance value C n, and to increase the inductance component L n of the input transmission line 1-n. This achieves higher gain, higher output and wider bandwidth of the distributed amplifier.
- Equation (4) simply based on, in order to increase the characteristic impedance Z n at the same time obtain the capacitance value C n, and to increase the inductance component L n of the input transmission line 1-n. This achieves higher gain, higher output and wider bandwidth of the distributed amplifier.
- an inductor parameter is added to Equation (4) will be described.
- FIG. 17 is a block diagram showing a distributed amplifier according to Embodiment 5 of the present invention.
- the short stubs 8-1 to 8-N are parallel inductors having one ends connected to the connection points of the amplification blocks 3-1 to 3-N and the input transmission lines 1-1 to 1-N.
- the other end of ⁇ 8-N is connected to the via hole 9.
- the via hole 9 is grounded.
- Equation (4) can be rewritten as the following equation (5).
- Equation (4) is that the term of the inductance component Ls n is included in the denominator.
- the gain of the amplification block 3-n can be improved by increasing the capacitance value C n , thereby improving the gain of the distributed amplifier.
- the equation (5) to provide a small inductance component Ls n of the short stub 8-n, without changing the value of the input capacitance Ct n and the characteristic impedance Z n of the input artificial transmission line 7-n of the transistors 6, the capacity The value C n can be increased. Therefore, the distributed amplifier according to the fifth embodiment can improve the gain of each amplification block, thereby improving the gain of the distributed amplifier.
- short stubs 8-1 to 8-N which are parallel inductors, are added to the distributed amplifier of the first embodiment.
- the short stub 8 is connected to a composite capacitance of the input capacitance Ct n and the input capacitor 4 of the transistor 6 (capacitance C n) in the n-th amplification block 3-n, the n-th amplification block 3-n
- the product of ⁇ n (parallel inductor) and the combined inductance of the inductance component L n of the input transmission line 1-n is the input capacitance Ct N and the input capacitor 4 (capacitance value C) of the transistor 6 in the Nth amplification block 3-N.
- the product of the combined inductance of the N-th amplification block 3-N are connected to the short stub 8-N (parallel inductor) and the input transmission line 1-N of the inductance component L N ( (Including the case where they are generally matched).
- the cutoff frequencies of the input pseudo transmission lines 7-1, 7-2,..., 7-N coincide with each other, and an effect of further increasing the gain can be achieved.
- the short-circuit stubs 8-1 to 8-N that are parallel inductors are added to the distributed amplifier of the first embodiment, but the distribution of the second embodiment is described. Short stubs 8-1 to 8-N that are parallel inductors may be added to the type amplifier.
- the input capacitance Ct n transistor 6 in the n-th amplification block 3-n, and the combined capacitance of the input capacitor 4 (capacitance C n) and a bias resistor 5 is connected to the n-th amplification block 3-n short stub 8-n product of the combined inductance of the inductance component L n of (parallel inductor) and the input transmission line 1-n is the input capacitance Ct n transistors 6 in the n-th amplification block 3-n
- the input capacitor 4 are (Capacitance value C N ) and the combined capacitance of the bias resistor 5, the short stub 8-N (parallel inductor) connected to the Nth amplification block 3-N, and the inductance component L N of the input transmission line 1-N It is configured so as to be consistent with the product of the combined inductance (including the case where they are generally matched).
- short stubs 8-1 to 8-N that are parallel inductors may be added to the distributed amplifiers of the third and fourth embodiments.
- the combined capacitance of the Cp n of n-th input capacitance Ct n and the input capacitor 4 (capacitance C n) and the input transmission line 1-n transistor 6 in the amplification block 3-n, n-th amplification block 3-n to the connected short stub 8-n product of the combined inductance of the inductance component L n of (parallel inductor) and the input transmission line 1-n are input transistor 6 in the n-th amplification block 3-n
- the present invention is suitable for a distributed amplifier that needs to achieve high gain, high output, and wide bandwidth at the same time.
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microwave Amplifiers (AREA)
- Amplifiers (AREA)
Abstract
Description
図18において、入力伝送線路101は一端が信号入力端子RFinに接続されており、信号入力端子RFinから入力されたRF信号を伝送する線路である。
なお、入力伝送線路101には、N個の増幅ブロック103-1~103-Nが接続されているが、入力伝送線路101に対するN個の増幅ブロック103-1~103-Nの接続間隔は一致している。
即ち、入力伝送線路101における増幅ブロック103-1~103-Nの接続位置間の伝送線路101-1,101-2,・・・,101-Nの長さが一致している。
出力伝送線路102は一端が信号出力端子RFoutに接続されており、増幅ブロック103-1~103-Nにより増幅されたRF信号を伝送する線路である。
増幅ブロック103-1~103-Nは、一端が入力伝送線路101に接続されている入力コンデンサ104と、入力コンデンサ104と並列に接続されているバイアス抵抗105と、入力端子が入力コンデンサ104の他端に接続され、出力端子が出力伝送線路102に接続されているトランジスタ106とから構成されている。
各々の擬似伝送線路の特性インピーダンスは、増幅ブロック103の段数Nと、増幅ブロック103に接続される信号源のインピーダンスとによって与えられる。
このとき、各擬似伝送線路に必要な特性インピーダンスの差は、増幅ブロック103-1~103-Nにおける入力コンデンサ104の容量値を異なる値にすることで与えられている。
実施の形態1.
図1はこの発明の実施の形態1による分布型増幅器を示す構成図である。
図1において、入力伝送線路1は一端が信号入力端子RFinに接続されており、信号入力端子RFinから入力されたRF信号を伝送する線路である。
なお、入力伝送線路1には、N個の増幅ブロック3-1~3-Nが接続されているが、入力伝送線路1に対するN個の増幅ブロック3-1~3-Nの接続間隔が、信号入力端子RFinから遠くなるほど広がっている。
即ち、入力伝送線路1における増幅ブロック3-1~3-Nの接続位置間の伝送線路1-1,1-2,・・・,1-Nの長さをLenin1,Lenin2,・・・,LeninNで表すと、下記の関係になっている。
Lenin1<Lenin2<・・・<LeninN
なお、出力伝送線路2には、N個の増幅ブロック3-1~3-Nが接続されているが、出力伝送線路2に対するN個の増幅ブロック3-1~3-Nの接続間隔が、信号出力端子RFoutから遠くなるほど広がっている。
即ち、出力伝送線路2における増幅ブロック3-1~3-Nの接続位置間の伝送線路2-1,2-2,・・・,2-Nの長さをLenout1,Lenout2,・・・,LenoutNで表すと、下記の関係になっている。
Lenout1>Lenout2>・・・>LenoutN
増幅ブロック3-1~3-Nは、一端が入力伝送線路1に接続されている入力コンデンサ4と、入力コンデンサ4と並列に接続されているバイアス抵抗5と、入力端子(例えば、ゲート端子)が入力コンデンサ4の他端に接続され、出力端子(例えば、ドレイン端子)が出力伝送線路2に接続されているトランジスタ6とから構成されている。
即ち、増幅ブロック3-1~3-Nにおける入力コンデンサ4の容量値をC1,C2,・・・,CNで表すと、下記の関係になっている。
C1>C2>・・・>CN
この実施の形態1では、バイアス抵抗5の抵抗値は、入力コンデンサ4の容量値C1,C2,・・・,CNから計算されるインピーダンスの絶対値より遥かに大きく、無視できるものとする。
分布型増幅器の利得を決める要因は、増幅ブロック3-1~3-Nにおける入力コンデンサ4の容量値C1,C2,・・・,CNである。
図2は増幅ブロック3-1~3-Nのうち、信号入力端子RFinに近い側からn番目(n=1,2,・・・,N)の増幅ブロック3-nを示す構成図である。
ここでは、増幅ブロック3-nにおけるトランジスタ6の入力容量がCtn、増幅ブロック3-nにおける入力コンデンサ4の容量値がCnであるとする。
図3は分布型増幅器における各々の入力擬似伝送線路7-1~7-Nを示す説明図である。
また、図4は増幅ブロック3-nの等価回路である。
式(1)より、トランジスタ6の入力容量Ctnの両端に掛かる電圧Vtrnは、入力コンデンサ4の容量値Cnが小さくなるほど小さくなる。
式(2)において、gnは相互コンダクタンスを意味し、トランジスタ6によらず一定値である。
不均一分布型増幅器の入力擬似伝送線路7-1,7-2,・・・,7-Nの特性インピーダンスをZ1,Z2,・・・,ZNとすると、n番目の入力擬似伝送線路7-nの特性インピーダンスZnは、下記の式(3)で与えられる。
式(3)において、Zinは分布型増幅器に接続する信号源のインピーダンスである。
図5より、入力擬似伝送線路7-1,7-2,・・・,7-Nの中で、nが大きい入力擬似伝送線路7-n(信号入力端子RFinから遠い入力擬似伝送線路7-n)ほど、特性インピーダンスZnが高くなることが分かる。
また、入力伝送線路1-nのインダクタンス成分をLnとすると、入力擬似伝送線路7-nの特性インピーダンスZnは、下記の式(4)に示すように、入力伝送線路1-nのインダクタンス成分Lnと、トランジスタ6の入力容量Ctnと、入力コンデンサ4(容量値Cn)とによって決まる。
図6より、n=10における入力コンデンサ4の容量値C10が、n=1における入力コンデンサ4の容量値C1と比べて極めて小さいことが分かる。
そのため、n=10における増幅ブロック3-10の利得と、n=1における増幅ブロック3-1の利得との間で大きな差が生じる。
このように、信号入力端子RFinから遠い増幅ブロック3での利得が極めて低くなるため、従来の分布型増幅器では、トランジスタ6の数を一定以上増やしても高出力化ができなかった。
言い換えると、高出力化のためにトランジスタ6の数を増やすと、分布型増幅器の利得が低下してしまう問題があった。
即ち、この実施の形態1では、増幅ブロック3-nの入力コンデンサ4(容量値Cn)と、入力伝送線路1-nのインダクタンス成分Lnと、入力擬似伝送線路7-nの特性インピーダンスZnとが図7の関係を満足するように、増幅ブロック3-nのトランジスタ6の入力容量Ctn及び入力コンデンサ4(容量値Cn)と、入力伝送線路1-nのインダクタンス成分Lnとを設定している。
この実施の形態1と従来の分布型増幅器において、n=10における増幅ブロック3-10の利得Idを式(2)によって計算すると、この実施の形態1の分布型増幅器の利得Idは、従来の分布型増幅器の利得Idより6倍高く、高利得化が図られていることが分かる。
信号入力端子RFinに近い入力擬似伝送線路7-nほど、カットオフ周波数が低く、信号入力端子RFinから遠い入力擬似伝送線路7-nほど、カットオフ周波数が高くなっている。
一見、カットオフ周波数が高い方が反射損失が少ないため、分布型増幅器として望ましく見えるが、信号入力端子RFinから入射されたRF信号の電力は、最も信号入力端子RFinに近い入力擬似伝送線路7-1で、信号入力端子RFin側に反射されてしまうため、入力擬似伝送線路7-2,7-3,・・・,7-Nに到達しない。
そのため、入力擬似伝送線路7-2,7-3,・・・,7-Nのカットオフ周波数が入力擬似伝送線路7-1のカットオフ周波数より高くても、高い周波数のRF信号の電力が増幅ブロック3-2~3-Nのトランジスタ6に入力されず、分布型増幅器としての利得が無くなる。
よって、分布型増幅器全体のカットオフ周波数は、入力擬似伝送線路7-1のカットオフ周波数によって決まると言える。
即ち、増幅ブロック3-nの入力コンデンサ4(容量値Cn)と、入力伝送線路1-nのインダクタンス成分Lnと、入力擬似伝送線路7-nの特性インピーダンスZnとが図9の関係を満足するように設定している。
この実施の形態1と従来の分布型増幅器において、n=10における増幅ブロック3-10の利得Idを式(2)によって計算すると、この実施の形態1の分布型増幅器の利得Idは、従来の分布型増幅器の利得Idより9倍高く、高利得化が図られていることが分かる。
また、カットオフ周波数は、増幅ブロック3-nのトランジスタ6の入力容量Ctnと入力コンデンサ4(容量値Cn)との合成容量と、入力伝送線路1-nのインダクタンス成分Lnとの積で与えられるため、図9の条件では、nがどの値であってもカットオフ周波数が等しくなっている。
ここでは、nがどの値であってもカットオフ周波数が等しいものを示したが、カットオフ周波数が略等しければ、若干の相違があっても、従来のようにカットオフ周波数が不一致である場合よりも高利得化が図られる。
ただし、上記の積が完全に一致していない場合でも、概ね一致していれば、入力擬似伝送線路7-1,7-2,・・・,7-Nのカットオフ周波数が概ね一致するため、高利得化を図ることができる効果を奏する。
上記実施の形態1では、バイアス抵抗5の抵抗値が、入力コンデンサ4の容量値C1,C2,・・・,CNから計算されるインピーダンスの絶対値より遥かに大きく、無視できるものとして説明したが、場合によっては、バイアス抵抗5の抵抗値を大きくできない場合がある。
この実施の形態2では、バイアス抵抗5の抵抗値を大きくできない場合について説明する。
この実施の形態2では、バイアス抵抗5の抵抗値を考慮しながら、入力伝送線路1に対するN個の増幅ブロック3-1~3-Nの接続間隔が、信号入力端子RFinから遠くなるほど広がるように設定するとともに、N個の増幅ブロック3-1~3-Nの中で、信号入力端子RFinと遠い側の入力伝送線路1に接続される増幅ブロック3-n内の入力コンデンサ4ほど容量値Cnが小さくなるように設定している。
即ち、この実施の形態2では、バイアス抵抗5の抵抗値を考慮して、増幅ブロック3-nの入力コンデンサ4(容量値Cn)と、入力伝送線路1-nのインダクタンス成分Lnとが図11の関係を満足するように、増幅ブロック3-nのトランジスタ6の入力容量Ctn、入力コンデンサ4(容量値Cn)及びバイアス抵抗5の抵抗値と、入力伝送線路1-nのインダクタンス成分Lnとを設定している。
図12は増幅ブロック3-10のトランジスタ6の入力容量Ctnにおける電圧振幅の差異を示す説明図である。
図12では、この実施の形態2の分布型増幅器の電圧振幅量を従来の分布型増幅器の電圧振幅量で割った値を示している。
この実施の形態2では、バイアス抵抗5が存在していても、入力伝送線路1に対するN個の増幅ブロック3-1~3-Nの接続間隔が、信号入力端子RFinから遠くなるほど広がるように設定するとともに、バイアス抵抗5の効果を考慮して、必要な入力擬似伝送線路7-nの特性インピーダンスZnを満たすようにパラメータを与えるようにする。
これにより、従来の分布型増幅器と比較して、トランジスタ6の入力容量Ctnにおける電圧振幅を大きくすることができるようになり、その結果として、増幅ブロック3-nの利得Idを高くすることができることが分かる。
上記実施の形態1,2では、入力伝送線路1-nの具体的な構成を言及していないが、入力伝送線路1-nがワイヤで構成されているものであってもよいし、ワイヤと伝送線路が組み合わされたものであってもよい。
上記実施の形態1,2では、入力コンデンサ4と並列にバイアス抵抗5が接続されているものを示したが、バイアス抵抗が不要なトランジスタ6を使用する場合、バイアス抵抗5を省略するようにしてもよい。
上記実施の形態1,2では、増幅ブロック3-nがトランジスタ6(単体トランジスタ)を実装しているものを示したが、トランジスタ6の代わりに、例えば、カスコード構成の増幅器を実装するようにしてもよい。
上記実施の形態1,2では、入力伝送線路1に対するN個の増幅ブロック3-1~3-Nの接続間隔が、信号入力端子RFinから遠くなるほど広がっており、かつ、N個の増幅ブロック3-1~3-Nの中で、信号入力端子RFinと遠い側の入力伝送線路1に接続される増幅ブロック3-n内の入力コンデンサ4ほど容量値Cnが小さくなっているものを示したが、入力伝送線路1に対するN個の増幅ブロック3-1~3-Nの接続間隔が、信号入力端子RFinから遠くなるほど広がっており、かつ、N個の増幅ブロック3-1~3-Nの中で、信号入力端子RFinと遠い側の入力伝送線路1に接続される増幅ブロック3-nほど、トランジスタ6の入力容量Ctn及び入力コンデンサ4(容量値Cn)の合成容量が小さくなっているようにしてもよい。
即ち、増幅ブロック3-nにおけるトランジスタ6の入力容量Ctn及び入力コンデンサ4(容量値Cn)の合成容量が、nの値が大きくなるほど小さくなっているようにしてもよい。
この実施の形態3では、バイアス抵抗5の抵抗値は、入力コンデンサ4の容量値C1,C2,・・・,CNから計算されるインピーダンスの絶対値より遥かに大きく、無視できるものとする。
ここでは、増幅ブロック3-1におけるトランジスタ6のゲート幅が、増幅ブロック3-2~3-Nにおけるトランジスタ6のゲート幅の1.5倍であるため、増幅ブロック3-1におけるトランジスタ6の入力容量Ct1が、増幅ブロック3-2~3-Nにおけるトランジスタ6の入力容量Ctnの1.5倍である例を説明する。
この実施の形態3では、入力伝送線路1に対するN個の増幅ブロック3-1~3-Nの接続間隔が、信号入力端子RFinから遠くなるほど広がるように設定するとともに、N個の増幅ブロック3-1~3-Nの中で、信号入力端子RFinと遠い側の入力伝送線路1に接続される増幅ブロック3-nほど、トランジスタ6の入力容量Ctn及び入力コンデンサ4(容量値Cn)の合成容量が小さくなるように設定している。
即ち、この実施の形態3では、増幅ブロック3-nの入力コンデンサ4(容量値Cn)と、入力伝送線路1-nのインダクタンス成分Lnと、入力擬似伝送線路7-nの特性インピーダンスZnと、トランジスタ6の入力容量Ctnと入力コンデンサ4(容量値Cn)の合成容量とが図14の関係を満足するように、増幅ブロック3-nのトランジスタ6の入力容量Ctnと、入力コンデンサ4(容量値Cn)と、入力伝送線路1-nのインダクタンス成分Lnとを設定している。
この実施の形態3と従来の分布型増幅器において、n=10における増幅ブロック3-10の利得Idを式(2)によって計算すると、この実施の形態3の分布型増幅器の利得Idは、従来の分布型増幅器の利得Idより6倍高く、高利得化が図られていることが分かる。
したがって、この実施の形態3では、増幅ブロック3の段数を増やしても、分布型増幅器の利得を高めることができるため、上記実施の形態1と同様に、高利得化、高出力化及び広帯域化を同時に図ることができる効果を奏する。
この実施の形態3では、入力伝送線路1-nの具体的な構成を言及していないが、入力伝送線路1-nがワイヤで構成されているものであってもよいし、ワイヤと伝送線路が組み合わされたものであってもよい。
この実施の形態3では、入力コンデンサ4と並列にバイアス抵抗5が接続されているものを示したが、バイアス抵抗が不要なトランジスタ6を使用する場合、バイアス抵抗5を省略するようにしてもよい。また、増幅ブロック3-1~3-Nにおけるバイアス抵抗5の抵抗値が異なっていてもよい。
この実施の形態3では、増幅ブロック3-nがトランジスタ6(単体トランジスタ)を実装しているものを示したが、トランジスタ6の代わりに、例えば、カスコード構成の増幅器を実装するようにしてもよい。
上記実施の形態1では、n番目の増幅ブロック3-nにおけるトランジスタ6の入力容量Ctn及び入力コンデンサ4(容量値Cn)の合成容量と、入力伝送線路1-nのインダクタンス成分Lnとの積が、N番目の増幅ブロック3-Nにおけるトランジスタ6の入力容量CtN及び入力コンデンサ4(容量値CN)の合成容量と、入力伝送線路1-Nのインダクタンス成分LNとの積と一致しているものを示したが、n番目の増幅ブロック3-nにおけるトランジスタ6の入力容量Ctn及び入力コンデンサ4(容量値Cn)と入力伝送線路1-nの容量成分Cpnとの合成容量と、入力伝送線路1-nのインダクタンス成分Lnとの積が、N番目の増幅ブロック3-Nにおけるトランジスタ6の入力容量CtN及び入力コンデンサ4(容量値CN)と入力伝送線路1-Nの容量成分CpNとの合成容量と、入力伝送線路1-Nのインダクタンス成分LNとの積と一致(概ね一致している場合も含む)しているものであってもよい。
この実施の形態4では、バイアス抵抗5の抵抗値は、入力コンデンサ4の容量値C1,C2,・・・,CNから計算されるインピーダンスの絶対値より遥かに大きく、無視できるものとする。
ただし、入力伝送線路1-1~1-Nの容量成分Cp1~CpNが0.01pFであるものとする。
図15は従来の分布型増幅器における増幅ブロック3-nの入力コンデンサ4(容量値Cn)と、入力伝送線路1-nのインダクタンス成分Lnと、入力擬似伝送線路7-nの特性インピーダンスZnとの関係を示す表図である。
図15において、入力コンデンサ4(容量値Cn)に注目すると、n>9で必要な容量がマイナスとなる。当然ながら、負の容量成分を作成することはできないので、従来の分布型増幅器の場合、設定したトランジスタ6のパラメータの元では、トランジスタ6の数は8個が限界となる。
このように設定することで、増幅ブロック3-nの入力コンデンサ4(容量値Cn)と、入力伝送線路1-nのインダクタンス成分Lnと、入力擬似伝送線路7-nの特性インピーダンスZnとの関係が、図16に示す関係を満足するようにしている。
例えば、n=8の入力コンデンサ4(容量値C8)に注目すると、この実施の形態4の分布型増幅器では、従来の分布型増幅器と比較して、約12倍の大きさの値になることが分かる。
この実施の形態4と従来の分布型増幅器において、n=8における増幅ブロック3-10の利得Idを式(2)によって計算すると、この実施の形態4の分布型増幅器の利得Idは、従来の分布型増幅器の利得Idより12倍高く、高利得化が図られていることが分かる。
したがって、この実施の形態4では、増幅ブロック3の段数を増やしても、分布型増幅器の利得を高めることができるため、上記実施の形態1と同様に、高利得化、高出力化及び広帯域化を同時に図ることができる効果を奏する。
なお、従来の分布型増幅器と同じ利得で良い場合でも、この実施の形態4の分布型増幅器であれば、従来の分布型増幅器と比較して、トランジスタの数を増やすことができるため、増幅器を高出力化することができる。
この実施の形態4では、入力伝送線路1-nの具体的な構成を言及していないが、入力伝送線路1-nがワイヤで構成されているものであってもよいし、ワイヤと伝送線路が組み合わされたものであってもよい。
この実施の形態4では、入力コンデンサ4と並列にバイアス抵抗5が接続されているものを示したが、バイアス抵抗が不要なトランジスタ6を使用する場合、バイアス抵抗5を省略するようにしてもよい。
この実施の形態4では、増幅ブロック3-nがトランジスタ6(単体トランジスタ)を実装しているものを示したが、トランジスタ6の代わりに、例えば、カスコード構成の増幅器を実装するようにしてもよい。
上記実施の形態1では、上記の式(4)に示すように、入力伝送線路1-nのインダクタンス成分Lnと、トランジスタ6の入力容量Ctnと、入力コンデンサ4(容量値Cn)とから入力擬似伝送線路7-nの特性インピーダンスZnが決まるものを示している。
式(4)を元に単純に言い換えると、特性インピーダンスZnを得ると同時に容量値Cnを大きくするために、入力伝送線路1-nのインダクタンス成分Lnを大きくしている。これにより、分布型増幅器の高利得化、高出力化及び広帯域化を実現している。
この実施の形態5では、式(4)にインダクタのパラメータを加えた場合について説明する。
ショートスタブ8-1~8-Nは一端が増幅ブロック3-1~3-Nと入力伝送線路1-1~1-Nの接続箇所に接続されている並列インダクタであり、ショートスタブ8-1~8-Nの他端はビアホール9に接続されている。
ビアホール9はグランドに接地されている。
式(5)より、ショートスタブ8-nの小さなインダクタンス成分Lsnを与えることで、トランジスタ6の入力容量Ctn及び入力擬似伝送線路7-nの特性インピーダンスZnの値を変えることなく、容量値Cnを大きくすることができる。
そのため、この実施の形態5の分布型増幅器は、各増幅ブロックの利得を改善することができ、それによって分布型増幅器の利得を改善することができる。
この場合、n番目の増幅ブロック3-nにおけるトランジスタ6の入力容量Ctn及び入力コンデンサ4(容量値Cn)の合成容量と、n番目の増幅ブロック3-nに接続されているショートスタブ8-n(並列インダクタ)と入力伝送線路1-nのインダクタンス成分Lnの合成インダクタンスとの積が、N番目の増幅ブロック3-Nにおけるトランジスタ6の入力容量CtN及び入力コンデンサ4(容量値CN)の合成容量と、N番目の増幅ブロック3-Nに接続されているショートスタブ8-N(並列インダクタ)と入力伝送線路1-Nのインダクタンス成分LNの合成インダクタンスとの積と一致(概ね一致している場合も含む)しているように構成する。
これにより、入力擬似伝送線路7-1,7-2,・・・,7-Nのカットオフ周波数が一致し、更なる高利得化を図ることができる効果を奏する。
この場合、n番目の増幅ブロック3-nにおけるトランジスタ6の入力容量Ctn、入力コンデンサ4(容量値Cn)及びバイアス抵抗5の合成容量と、n番目の増幅ブロック3-nに接続されているショートスタブ8-n(並列インダクタ)と入力伝送線路1-nのインダクタンス成分Lnの合成インダクタンスとの積が、N番目の増幅ブロック3-Nにおけるトランジスタ6の入力容量CtN、入力コンデンサ4(容量値CN)及びバイアス抵抗5の合成容量と、N番目の増幅ブロック3-Nに接続されているショートスタブ8-N(並列インダクタ)と入力伝送線路1-Nのインダクタンス成分LNの合成インダクタンスとの積と一致(概ね一致している場合も含む)しているように構成する。
この場合、n番目の増幅ブロック3-nにおけるトランジスタ6の入力容量Ctn及び入力コンデンサ4(容量値Cn)と入力伝送線路1-nのCpnとの合成容量と、n番目の増幅ブロック3-nに接続されているショートスタブ8-n(並列インダクタ)と入力伝送線路1-nのインダクタンス成分Lnの合成インダクタンスとの積が、N番目の増幅ブロック3-Nにおけるトランジスタ6の入力容量CtN及び入力コンデンサ4(容量値CN)と入力伝送線路1-NのCpNとの合成容量と、N番目の増幅ブロック3-Nに接続されているショートスタブ8-N(並列インダクタ)と入力伝送線路1-Nのインダクタンス成分LNの合成インダクタンスとの積と一致(概ね一致している場合も含む)しているように構成する。
Claims (12)
- 一端が信号入力端子に接続されている入力伝送線路と、
一端が信号出力端子に接続されている出力伝送線路と、
一端が上記入力伝送線路に接続されているコンデンサと、入力端子が上記コンデンサの他端に接続され、出力端子が上記出力伝送線路に接続されているトランジスタとからなる複数の増幅ブロックとを備え、
上記複数の増幅ブロックの中で、上記信号入力端子と近い側の入力伝送線路に接続されている増幅ブロックほど、上記信号出力端子と遠い側の出力伝送線路に接続されている分布型増幅器において、
上記入力伝送線路に対する上記複数の増幅ブロックの接続間隔が、上記信号入力端子から遠くなるほど広がっており、かつ、上記複数の増幅ブロックの中で、上記信号入力端子と遠い側の入力伝送線路に接続される増幅ブロック内のコンデンサほど容量値が小さくなっていることを特徴とする分布型増幅器。 - N個の増幅ブロックが接続されている入力伝送線路において、
上記信号入力端子に近い側からn番目(n=1,2,・・・,N)の増幅ブロックが接続されている位置と、(n+1)番目の増幅ブロックが接続されている位置との間の伝送線路をTLn+1で表すと、
上記n番目の増幅ブロックにおけるトランジスタの入力容量とコンデンサとの合成容量と、上記伝送線路TLnのインダクタンス成分との積が、
上記N番目の増幅ブロックにおけるトランジスタの入力容量とコンデンサとの合成容量と、上記伝送線路TLNのインダクタンス成分との積と一致していることを特徴とする請求項1記載の分布型増幅器。 - 一端が上記増幅ブロックと上記入力伝送線路の接続箇所に接続され、他端が接地されている複数の並列インダクタを備えたことを特徴とする請求項1記載の分布型増幅器。
- N個の増幅ブロックが接続されている入力伝送線路において、
上記信号入力端子に近い側からn番目(n=1,2,・・・,N)の増幅ブロックが接続されている位置と、(n+1)番目の増幅ブロックが接続されている位置との間の伝送線路をTLn+1で表すと、
上記n番目の増幅ブロックにおけるトランジスタの入力容量とコンデンサとの合成容量と、上記n番目の増幅ブロックに接続されている並列インダクタと上記伝送線路TLnのインダクタンス成分の合成インダクタンスとの積が、
上記N番目の増幅ブロックにおけるトランジスタの入力容量とコンデンサとの合成容量と、上記N番目の増幅ブロックに接続されている並列インダクタと上記伝送線路TLNのインダクタンス成分の合成インダクタンスとの積と一致していることを特徴とする請求項3記載の分布型増幅器。 - 一端が信号入力端子に接続されている入力伝送線路と、
一端が信号出力端子に接続されている出力伝送線路と、
一端が上記入力伝送線路に接続されているコンデンサと、入力端子が上記コンデンサの他端に接続され、出力端子が上記出力伝送線路に接続されているトランジスタと、上記コンデンサと並列に接続されている抵抗とからなる複数の増幅ブロックとを備え、
上記複数の増幅ブロックの中で、上記信号入力端子と近い側の入力伝送線路に接続されている増幅ブロックほど、上記信号出力端子と遠い側の出力伝送線路に接続されている分布型増幅器において、
上記入力伝送線路に対する上記複数の増幅ブロックの接続間隔が、上記信号入力端子から遠くなるほど広がっており、かつ、上記複数の増幅ブロックの中で、上記信号入力端子と遠い側の入力伝送線路に接続される増幅ブロック内のコンデンサほど容量値が小さくなっていることを特徴とする分布型増幅器。 - N個の増幅ブロックが接続されている入力伝送線路において、
上記信号入力端子に近い側からn番目(n=1,2,・・・,N)の増幅ブロックが接続されている位置と、(n+1)番目の増幅ブロックが接続されている位置との間の伝送線路をTLn+1で表すと、
上記n番目の増幅ブロックにおけるトランジスタの入力容量、コンデンサ及び抵抗の合成容量と、上記伝送線路TLnのインダクタンス成分との積が、
上記N番目の増幅ブロックにおけるトランジスタの入力容量、コンデンサ及び抵抗の合成容量と、上記伝送線路TLNのインダクタンス成分との積と一致していることを特徴とする請求項5記載の分布型増幅器。 - 一端が上記増幅ブロックと上記入力伝送線路の接続箇所に接続され、他端が接地されている複数の並列インダクタを備えたことを特徴とする請求項5記載の分布型増幅器。
- N個の増幅ブロックが接続されている入力伝送線路において、
上記信号入力端子に近い側からn番目(n=1,2,・・・,N)の増幅ブロックが接続されている位置と、(n+1)番目の増幅ブロックが接続されている位置との間の伝送線路をTLn+1で表すと、
上記n番目の増幅ブロックにおけるトランジスタの入力容量、コンデンサ及び抵抗の合成容量と、上記n番目の増幅ブロックに接続されている並列インダクタと上記伝送線路TLnのインダクタンス成分の合成インダクタンスとの積が、
上記N番目の増幅ブロックにおけるトランジスタの入力容量、コンデンサ及び抵抗の合成容量と、上記N番目の増幅ブロックに接続されている並列インダクタと上記伝送線路TLNのインダクタンス成分の合成インダクタンスとの積と一致していることを特徴とする請求項7記載の分布型増幅器。 - 一端が信号入力端子に接続されている入力伝送線路と、
一端が信号出力端子に接続されている出力伝送線路と、
一端が上記入力伝送線路に接続されているコンデンサと、入力端子が上記コンデンサの他端に接続され、出力端子が上記出力伝送線路に接続されているトランジスタとからなる複数の増幅ブロックとを備え、
上記複数の増幅ブロックの中で、上記信号入力端子と近い側の入力伝送線路に接続されている増幅ブロックほど、上記信号出力端子と遠い側の出力伝送線路に接続されている分布型増幅器において、
上記入力伝送線路に対する上記複数の増幅ブロックの接続間隔が、上記信号入力端子から遠くなるほど広がっており、かつ、上記複数の増幅ブロックの中で、上記信号入力端子と遠い側の入力伝送線路に接続される増幅ブロックほど、トランジスタの入力容量とコンデンサとの合成容量が小さくなっていることを特徴とする分布型増幅器。 - N個の増幅ブロックが接続されている入力伝送線路において、
上記信号入力端子に近い側からn番目(n=1,2,・・・,N)の増幅ブロックが接続されている位置と、(n+1)番目の増幅ブロックが接続されている位置との間の伝送線路をTLn+1で表すと、
上記n番目の増幅ブロックにおけるトランジスタの入力容量及びコンデンサと上記伝送線路TLnの容量成分との合成容量と、上記伝送線路TLnのインダクタンス成分との積が、
上記N番目の増幅ブロックにおけるトランジスタの入力容量及びコンデンサと上記伝送線路TLNの容量成分との合成容量と、上記伝送線路TLNのインダクタンス成分との積と一致していることを特徴とする請求項9記載の分布型増幅器。 - 一端が上記増幅ブロックと上記入力伝送線路の接続箇所に接続され、他端が接地されている複数の並列インダクタを備えたことを特徴とする請求項9記載の分布型増幅器。
- N個の増幅ブロックが接続されている入力伝送線路において、
上記信号入力端子に近い側からn番目(n=1,2,・・・,N)の増幅ブロックが接続されている位置と、(n+1)番目の増幅ブロックが接続されている位置との間の伝送線路をTLn+1で表すと、
上記n番目の増幅ブロックにおけるトランジスタの入力容量及びコンデンサと上記伝送線路TLnの容量成分との合成容量と、上記n番目の増幅ブロックに接続されている並列インダクタと上記伝送線路TLnのインダクタンス成分の合成インダクタンスとの積が、
上記N番目の増幅ブロックにおけるトランジスタの入力容量及びコンデンサと上記伝送線路TLNの容量成分との合成容量と、上記N番目の増幅ブロックに接続されている並列インダクタと上記伝送線路TLNのインダクタンス成分の合成インダクタンスとの積と一致していることを特徴とする請求項11記載の分布型増幅器。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015514795A JPWO2014178261A1 (ja) | 2013-04-30 | 2014-04-04 | 分布型増幅器 |
EP14791833.8A EP2993784A1 (en) | 2013-04-30 | 2014-04-04 | Distributed amplifier |
US14/785,484 US20160099690A1 (en) | 2013-04-30 | 2014-04-04 | Distributed amplifier |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013-095234 | 2013-04-30 | ||
JP2013095234 | 2013-04-30 |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2014178261A1 true WO2014178261A1 (ja) | 2014-11-06 |
Family
ID=51843396
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2014/060018 WO2014178261A1 (ja) | 2013-04-30 | 2014-04-04 | 分布型増幅器 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20160099690A1 (ja) |
EP (1) | EP2993784A1 (ja) |
JP (1) | JPWO2014178261A1 (ja) |
WO (1) | WO2014178261A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017199365A1 (ja) * | 2016-05-18 | 2017-11-23 | 三菱電機株式会社 | 分布型増幅器及び多段増幅器 |
CN111628737A (zh) * | 2020-07-22 | 2020-09-04 | 成都华光瑞芯微电子股份有限公司 | 一种改进型超宽带高效率功率放大器 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60233912A (ja) * | 1984-04-16 | 1985-11-20 | レイセオン カンパニ− | 分布増幅器 |
JPS61140211A (ja) * | 1984-12-13 | 1986-06-27 | Nippon Telegr & Teleph Corp <Ntt> | 高周波電力増幅装置 |
US4864250A (en) * | 1987-01-29 | 1989-09-05 | Harris Corporation | Distributed amplifier having improved D.C. biasing and voltage standing wave ratio performance |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4846250A (en) * | 1987-02-13 | 1989-07-11 | Bedner Richard J | Method of casting a handle for a surgical blade |
US5081706A (en) * | 1987-07-30 | 1992-01-14 | Texas Instruments Incorporated | Broadband merged switch |
US6342815B1 (en) * | 2000-10-04 | 2002-01-29 | Trw Inc. | Manufacturable HBT power distributed amplifier for wideband telecommunications |
KR101484056B1 (ko) * | 2007-10-01 | 2015-01-19 | 노스-웨스트 유니버시티 | 분포 저잡음 증폭기 |
-
2014
- 2014-04-04 EP EP14791833.8A patent/EP2993784A1/en not_active Withdrawn
- 2014-04-04 US US14/785,484 patent/US20160099690A1/en not_active Abandoned
- 2014-04-04 JP JP2015514795A patent/JPWO2014178261A1/ja active Pending
- 2014-04-04 WO PCT/JP2014/060018 patent/WO2014178261A1/ja active Application Filing
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60233912A (ja) * | 1984-04-16 | 1985-11-20 | レイセオン カンパニ− | 分布増幅器 |
JPS61140211A (ja) * | 1984-12-13 | 1986-06-27 | Nippon Telegr & Teleph Corp <Ntt> | 高周波電力増幅装置 |
US4864250A (en) * | 1987-01-29 | 1989-09-05 | Harris Corporation | Distributed amplifier having improved D.C. biasing and voltage standing wave ratio performance |
Non-Patent Citations (1)
Title |
---|
S. MASUDA; A. AKASEGAWA; T. OHKI; K. MAKIYAMA; N. OKAMOTO; K. IMANISHI; T. KIKKAWA; H. SHIGEMATSU: "Over 10W C-Ku Band GaN MMIC Non-uniform Distributed Power Amplifier with Broadband Couplers", IEEE MTT SYMP, May 2010 (2010-05-01), pages 1388 - 1391 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017199365A1 (ja) * | 2016-05-18 | 2017-11-23 | 三菱電機株式会社 | 分布型増幅器及び多段増幅器 |
JPWO2017199365A1 (ja) * | 2016-05-18 | 2018-10-18 | 三菱電機株式会社 | 分布型増幅器及び多段増幅器 |
CN111628737A (zh) * | 2020-07-22 | 2020-09-04 | 成都华光瑞芯微电子股份有限公司 | 一种改进型超宽带高效率功率放大器 |
Also Published As
Publication number | Publication date |
---|---|
EP2993784A1 (en) | 2016-03-09 |
JPWO2014178261A1 (ja) | 2017-02-23 |
US20160099690A1 (en) | 2016-04-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10164579B2 (en) | Distributed amplifier | |
US8581665B2 (en) | Doherty amplifier | |
JP5479284B2 (ja) | 電子回路 | |
CN107925386B (zh) | 多频带放大器和双频带放大器 | |
TWI475800B (zh) | 改良低頻率效率和雜訊指數之修改式分散放大器 | |
TWI655843B (zh) | 多路射頻功率放大裝置 | |
JP2014179738A (ja) | 高周波広帯域増幅回路 | |
US7804362B2 (en) | Distributed amplifier with negative feedback | |
WO2014178261A1 (ja) | 分布型増幅器 | |
WO2014050611A1 (ja) | マイクロ波増幅器 | |
JP6635358B2 (ja) | 高周波増幅器 | |
US9923531B2 (en) | Power processing circuit, two-path power processing circuit and multiplex power processing circuit | |
JP4202088B2 (ja) | 増幅器 | |
TWI483542B (zh) | 放大器電路 | |
US9356564B1 (en) | Broadband linear amplifier architecture by combining two distributed amplifiers | |
JP6837602B2 (ja) | 分布型増幅器 | |
CN112020826A (zh) | 放大器 | |
JP5349119B2 (ja) | 高周波増幅器 | |
KR20160069376A (ko) | 저잡음 증폭기 및 신호 분배기 | |
JP2009038550A (ja) | 高周波増幅器 | |
Dakua et al. | Study on design and performance analysis of low noise high speed amplifier | |
CN112583371A (zh) | 一种基于lc谐振负载的宽频带共源共栅极低噪声放大器 | |
JP5484206B2 (ja) | 差動増幅回路 | |
TWI542141B (zh) | RF power amplifier | |
US9634630B2 (en) | Amplifier |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 14791833 Country of ref document: EP Kind code of ref document: A1 |
|
ENP | Entry into the national phase |
Ref document number: 2015514795 Country of ref document: JP Kind code of ref document: A |
|
REEP | Request for entry into the european phase |
Ref document number: 2014791833 Country of ref document: EP |
|
WWE | Wipo information: entry into national phase |
Ref document number: 2014791833 Country of ref document: EP |
|
WWE | Wipo information: entry into national phase |
Ref document number: 14785484 Country of ref document: US |
|
NENP | Non-entry into the national phase |
Ref country code: DE |