JP4712546B2 - マイクロ波増幅器 - Google Patents

Description

この発明は、マイクロ波およびミリ波で使用されるマイクロ波増幅器に関するものである。

従来のマイクロ波増幅器について図１３及び図１４を参照しながら説明する（例えば、特許文献１参照）。図１３は、従来のマイクロ波増幅器の構成を示す回路図である。また、図１４は、図１３のショートスタブ回路をＭＭＩＣ（Monolithic Microwave Integrated Circuits）で実現した場合の等価回路を示す図である。

以下の説明において、電界効果トランジスタは、ＦＥＴと呼ぶ。また、構成図上で対称性をもつものに対して、例えばＦＥＴ１ａ、ＦＥＴ１ｂのように符号を付加する。特に、ＦＥＴ１ａ、ＦＥＴ１ｂの両方を総称して適宜、ＦＥＴ１と呼ぶ。

図１３において、従来のマイクロ波増幅器は、１段目のＦＥＴ１ａ、１ｂと、２段目のＦＥＴ２ａ、２ｂと、増幅器の入力端子３と、増幅器の出力端子４と、入力整合回路５と、段間整合回路６ａ、６ｂと、出力整合回路７とが設けられている。

また、分布定数線路８ａ、８ｂと、分布定数線路１０ａ、１０ｂと、分布定数線路１２ａ、１２ｂと、分布定数線路１４ａ、１４ｂと、キャパシタ９ａ、９ｂと、キャパシタ１１と、キャパシタ１３ａ、１３ｂと、キャパシタ１５と、ドレインバイアス端子１６、１７とが設けられている。

ショートスタブ回路２９は、分布定数線路１０ａ、１０ｂと、キャパシタ１１とから構成される。また、ショートスタブ回路３０は、分布定数線路１４ａ、１４ｂと、キャパシタ１５とから構成される。

分布定数線路８ａ、８ｂは、キャパシタ９ａ、９ｂによってそれぞれ一端が短絡されており、ショートスタブとして作用する。分布定数線路８ａは、ドレインバイアス端子１６から印加されるバイアスをＦＥＴ１ａに供給しているので、バイアス回路としても作用している。ショートスタブ回路２９の分布定数線路１０ａ、１０ｂは一端が相互接続され、該接続点はキャパシタ１１を介して接地されており、ショートスタブとして作用する。また、ショートスタブ回路２９はドレインバイアス端子１６から印加されるバイアスを分布定数線路１０ａ、１０ｂを経由してＦＥＴ１ｂに供給しているので、バイアス回路としても作用している。

２段目のＦＥＴ２の出力側に設けられた分布定数線路１２ａ、１２ｂは、１段目のＦＥＴ１の出力側に設けられた分布定数線路８ａ、８ｂと同様に作用する。また、２段目のＦＥＴ２の出力側に設けられたショートスタブ回路３０は、１段目のＦＥＴ１の出力側に設けられたショートスタブ回路２９と同様に作用する。

つぎに、従来のマイクロ波増幅器の動作について図面を参照しながら説明する。入力端子３から入力された信号は、入力整合回路５において２分配され、並列に動作する１段目のＦＥＴ１ａ、１ｂにそれぞれ入力され、ＦＥＴ１ａ、１ｂによって増幅された信号は、段間整合回路６ａ、６ｂを介して２段目のＦＥＴ２ａ、２ｂに入力される。ＦＥＴ２ａ、２ｂによって増幅されたそれぞれの信号は、出力整合回路７において合成され、出力端子４から出力される。

先に説明したように１段目のＦＥＴ１ａ、１ｂの出力側に設けられた分布定数線路８ａ、８ｂ、１０ａ、１０ｂは、ショートスタブとして作用し、これにより１段目のＦＥＴ１のドレイン・ソース間の容量成分を打ち消して広帯域整合を行う。２段目のＦＥＴ２ａ、２ｂの出力側に設けられた分布定数線路１２ａ、１２ｂ、１４ａ、１４ｂについても１段目と同様に作用する。以上のように１段目及び２段目のＦＥＴの出力側にショートスタブ回路を設けることで広帯域整合が行えるとともに、ショートスタブ回路を構成する分布定数線路１０ａ、１０ｂ及び１４ａ、１４ｂを相互にそれぞれ接続することにより、並列に動作する各段のＦＥＴのドレイン端子を直流的に接続できる。また、ドレインバイアスは、各段それぞれ共通の端子１６、１７からバイアス回路として作用する分布定数線路８ａ、１２ａを介して１段目のＦＥＴ１ａ、１ｂ及び２段目のＦＥＴ２ａ、２ｂに印加することができる。

特許第３０１２７１７号公報

上述したような従来のマイクロ波増幅器は、ショートスタブ回路をバイアス回路としても用いることでバイアス回路を簡素化して小形にしている。しかしながら、従来のショートスタブ回路を例えばＭＭＩＣで実現する場合を考えると以下のような問題点が生じる。図１４は従来回路で用いられているショートスタブ回路２９をＭＭＩＣで実現した場合の等価回路である。図１４において、端子２０、２１と、分布定数線路１０ａ、１０ｂと、接続点２２と、ＭＩＭキャパシタ２５と、ＶＩＡホールのインダクタ２６とが図示されている。ＭＩＭキャパシタ２５には、寄生インダクタ２３と、キャパシタ２４とが図示されている。実際の回路においては、理想的なキャパシタは実現できず、必ず寄生のインダクタンス成分が生じる。また、キャパシタの一端を接地する場合もＶＩＡホールのインダクタンス成分が生じる。接続点２２からＭＩＭキャパシタ側を見込んだインピーダンスをＺ１とする。端子２０、端子２１から流れる電流を対称性からＩとするとＭＩＭキャパシタとＶＩＡホールに流れる電流は２Ｉとなる。ＭＩＭキャパシタ２５とＶＩＡホールから構成される回路の電圧をＶとすると、電圧Ｖは以下のように表される。

よって、インピーダンスＺ１は以下のように表される。

図１４のＭＩＭキャパシタ２５とＶＩＡホールから構成される回路は、ＭＩＭキャパシタ２５とＶＩＡホールを共通化して用いているため、式（２）からも分かるように、ＭＩＭキャパシタ２５とＶＩＡホールを共通化せず、分離して用いた場合と比較して、インダクタ成分が２倍の値となる。このことから周波数が高くなってくると、インピーダンスＺ１はインダクタンス成分により、インピーダンスが高くなる。従って、高い周波数では、端子２０から入力された信号は、接続点２２で十分に短絡とならないため、端子２１側に抜けていく。すなわち、図１４に示す回路は周波数が高くなるとショートスタブ回路のアイソレーション特性が劣化する。アイソレーション特性が劣化すると、図１３に示す従来のマイクロ波増幅器は、ＦＥＴ１ａ、１ｂもしくは入力整合回路５でアンバランスが生じた場合、回路内にループ１を形成することになり、ループ発振を生じる危険性や特性が大きく劣化するという問題点があった。

また、従来の回路はショートスタブのキャパシタを共通化しているため、図１３のようにショートスタブを構成する分布定数線路が相互接続されている点にキャパシタを装荷する必要があった。従って、従来の回路では、短いショートスタブを形成しようとしたとき、物理的な制約条件により、分布定数線路を相互接続できず、最適な長さのショートスタブが得られないため、十分な広帯域特性を得られないという問題点があった。

この発明は、上述のような課題を解決するためになされたもので、その目的は、並列に動作するＦＥＴにアンバランスが生じた場合でも安定に動作させることができ、広帯域なマイクロ波増幅器を得るものである。

この発明に係るマイクロ波増幅器は、入力された信号を２分配する入力整合回路と、２分配された信号をそれぞれ増幅する、並列に動作する１段目の第１及び第２の電界効果トランジスタと、前記第１及び第２の電界効果トランジスタにそれぞれ接続された第１及び第２の段間整合回路と、前記第１及び第２の段間整合回路からの出力信号をそれぞれ増幅する、並列に動作する２段目の第３及び第４の電界効果トランジスタと、前記第３及び第４の電界効果トランジスタによって増幅されたそれぞれの信号を合成して出力する出力整合回路と、前記１段目の第１及び第２の電界効果トランジスタの出力側に設けられた第１のショートスタブ回路と、前記２段目の第３及び第４の電界効果トランジスタの出力側に設けられた第２のショートスタブ回路とを設け、前記第１のショートスタブ回路は、一端が前記第１の電界効果トランジスタのドレイン端子に接続され、かつ他端が第１のキャパシタを介して接地された第１の分布定数線路と、一端が前記第２の電界効果トランジスタのドレイン端子に接続され、かつ他端が第２のキャパシタを介して接地された第２の分布定数線路と、前記第１及び第２の分布定数線路の他端同士を接続する第３の分布定数線路とを含むとともに、前記第２のショートスタブ回路は、一端が前記第３の電界効果トランジスタのドレイン端子に接続され、かつ他端が第３のキャパシタを介して接地された第４の分布定数線路と、一端が前記第４の電界効果トランジスタのドレイン端子に接続され、かつ他端が第４のキャパシタを介して接地された第５の分布定数線路と、前記第４及び第５の分布定数線路の他端同士を接続する第６の分布定数線路とを含むものである。

この発明に係るマイクロ波増幅器は、並列に動作するＦＥＴにアンバランスが生じた場合でも安定に動作させることができるという効果を奏する。

実施の形態１．
この発明の実施の形態１に係るマイクロ波増幅器について図１から図４までを参照しながら説明する。図１は、この発明の実施の形態１に係るマイクロ波増幅器の構成を示す回路図である。なお、各図中、同一符号は同一又は相当部分を示す。

図１において、この実施の形態１に係るマイクロ波増幅器は、１段目のＦＥＴ１ａ、１ｂ（第１の電界効果トランジスタ、第２の電界効果トランジスタ）と、２段目のＦＥＴ２ａ、２ｂ（第３の電界効果トランジスタ、第４の電界効果トランジスタ）と、増幅器の入力端子３と、増幅器の出力端子４と、入力整合回路５と、段間整合回路６ａ、６ｂ（第１の段間整合回路、第２の段間整合回路）と、出力整合回路７とが設けられている。

また、分布定数線路８ａ、８ｂと、分布定数線路１０ａ、１０ｂと、分布定数線路１２ａ、１２ｂと、分布定数線路１４ａ、１４ｂと、分布定数線路１８と、分布定数線路１９と、キャパシタ９ａ、９ｂと、キャパシタ１１ａ、１１ｂと、キャパシタ１３ａ、１３ｂと、キャパシタ１５ａ、１５ｂと、ドレインバイアス端子１６、１７とが設けられている。

ショートスタブ回路３１（第１のショートスタブ回路）は、分布定数線路１０ａ、１０ｂ、１８（第１の分布定数線路、第２の分布定数線路、第３の分布定数線路）と、キャパシタ１１ａ、１１ｂ（第１のキャパシタ、第２のキャパシタ）とから構成される。また、ショートスタブ回路３２（第２のショートスタブ回路）は、分布定数線路１４ａ、１４ｂ、１９（第４の分布定数線路、第５の分布定数線路、第６の分布定数線路）と、キャパシタ１５ａ、１５ｂ（第３のキャパシタ、第４のキャパシタ）とから構成される。

分布定数線路８ａ、８ｂは、キャパシタ９ａ、９ｂによってそれぞれ一端が短絡されており、ショートスタブとして作用する。分布定数線路８ａは、ドレインバイアス端子１６から印加されるバイアスをＦＥＴ１ａに供給しているので、バイアス回路としても作用している。ショートスタブ回路３１の分布定数線路１０ａ、１０ｂは、一端がキャパシタ１１ａ、１１ｂを介して接地されており、ショートスタブとして作用する。また、ショートスタブ回路３１は、ドレインバイアス端子１６から印加されるバイアスを分布定数線路１０ａ、１８、１０ｂを経由してＦＥＴ１ｂに供給しているので、バイアス回路としても作用している。２段目のＦＥＴ２の出力側に設けられた分布定数線路１２ａ、１２ｂは、１段目のＦＥＴ１の出力側に設けられた分布定数線路８ａ、８ｂと同様に作用する。また、２段目のＦＥＴ２の出力側に設けられたショートスタブ回路３２は、１段目のＦＥＴ１の出力側に設けられたショートスタブ回路３１と同様に作用する。

つぎに、この実施の形態１に係るマイクロ波増幅器の動作について図面を参照しながら説明する。図２は、図１のショートスタブ回路をＭＭＩＣで実現した場合の等価回路を示す図である。図３は、使用する周波数のインピーダンスＺ２及びＺ３をスミスチャートにプロットした図である。図４は、本実施の形態１のショートスタブ回路と従来のショートスタブ回路のアイソレーション特性の計算結果の比較を示す図である。

入力端子３から入力された信号は、入力整合回路５において２分配され、並列に動作する１段目のＦＥＴ１ａ、１ｂにそれぞれ入力され、ＦＥＴ１ａ、１ｂによって増幅された信号は、段間整合回路６ａ、６ｂを介して２段目のＦＥＴ２ａ、２ｂに入力される。ＦＥＴ２ａ、２ｂによって増幅されたそれぞれ信号は、出力整合回路７において合成され、出力端子４から出力される。

先に説明したように、１段目のＦＥＴ１ａ、１ｂの出力側に設けられた分布定数線路８ａ、８ｂ、ショートスタブ回路３１は、ショートスタブとして作用し、これにより１段目のＦＥＴ１のドレイン・ソース間の容量成分を打ち消して広帯域整合を行う。このとき、ショートスタブ回路３１の分布定数線路１０ａ、１０ｂは、それぞれがキャパシタ１１ａ、１１ｂを介して短絡されているので、形成できるショートスタブの長さに自由度があり、容易に最適な長さのショートスタブを実現可能である。また、分布定数線路１８の長さもしくは形状を調整することで、分布定数線路１０ａと分布定数線路１０ｂを接続できるので、従来と同様にＦＥＴ１のドレイン端子を直流的に接続することができる。２段目のＦＥＴ２の出力側に設けられた分布定数線路１２およびショートスタブ回路３２についても、上記の１段目のＦＥＴ１の出力側に設けられた分布定数線路８およびショートスタブ回路３１と同様に作用する。

図２は、本実施の形態１で用いているショートスタブ回路３１をＭＭＩＣで実現した場合の等価回路を示す。図２において、端子２０、２１と、分布定数線路１０ａ、１０ｂ、１８と、接続点２７、２８と、ＭＩＭキャパシタ２５ａ、２５ｂと、ＶＩＡホールのインダクタ２６ａ、２６ｂとが図示されている。ＭＩＭキャパシタ２５ａ、２５ｂには、それぞれ、寄生インダクタ２３ａ、２３ｂと、キャパシタ２４ａ、２４ｂとが図示されている。接続点２７からＭＩＭキャパシタ２５ａ側を見込んだインピーダンスＺ１ａは、以下のように表される。

式（２）と比較すると分かるように、ＭＩＭキャパシタ２５ａとＶＩＡホールを共通化せず用いることで、共通化したときと比較してＭＩＭキャパシタ２５ａの寄生のインダクタンス成分とＶＩＡホールのインダクタンス成分を１／２にでき、ＶＩＡホールを介して一端が接地されているＭＩＭキャパシタ２５ａのインピーダンスを低くすることができる。つまり、ＭＩＭキャパシタ２５ａとＶＩＡホールを共通化したときと比べて、高い周波数でも接続点２７をより短絡に近づけることができる。

接続点２８から端子２１側を見込んだインピーダンスとＭＩＭキャパシタ２５ｂ側を見込んだインピーダンスの合成インピーダンスをＺ３とすると、接続点２８からＭＩＭキャパシタ２５ｂ側を見込んだインピーダンスＺ１ｂはＺ１ａ＝Ｚ１ｂであり、十分に低インピーダンスであるから、Ｚ３は低インピーダンスと見なすことができる。接続点２７と接続点２８は分布定数線路１８で接続されており、Ｚ３は分布定数線路１８を介して接続点２７から端子２１側を見たインピーダンスＺ２に変換される。

図３は、使用する周波数のインピーダンスＺ３とＺ２をスミスチャートにプロットしたものである。ここで、使用する周波数は３０ＧＨｚとしている。Ｚ３は低インピーダンスであるが、分布定数線路１８により、高インピーダンスＺ２に変換されることが分かる。Ｚ２＞＞Ｚ１ａであるから、端子２０から入力される信号は、ほとんど端子２１側にもれずに、ＭＩＭキャパシタ２５ａ側に流れる。従って、接続点２７と接続点２８の間に分布定数線路１８を装荷することによりショートスタブ回路のアイソレーション特性を向上させることができる。

図４は、本実施の形態１のショートスタブ回路と従来のショートスタブ回路のアイソレーション特性の計算結果の比較を示す。本実施の形態１のショートスタブ回路のアイソレーション特性が従来回路に比べて向上していることが分かる。

以上のように、図１に示すマイクロ波増幅器は、最適な長さのショートスタブを実現できるので、広帯域な特性を得ることができる。また、ショートスタブ回路のアイソレーション特性が向上することにより、ループ発振を抑圧し、ＦＥＴを安定に動作させることができるという利点を持つ。

実施の形態２．
この発明の実施の形態２に係るマイクロ波増幅器について図５及び図６を参照しながら説明する。図５は、この発明の実施の形態２に係るマイクロ波増幅器の構成を示す回路図である。

図５において、ＦＥＴ１から分布定数線路１９、ショートスタブ回路３１、３２は、図１と同一であり、端子２０、２１と、接続点２７、２８が図示されている。また、ＦＥＴ１から分布定数線路１９、ショートスタブ回路３１、３２は、上記の実施の形態１と同様に作用する。なお、分布定数線路１８、１９は、使用する周波数で電気長がλ／４の長さである。

つぎに、この実施の形態２に係るマイクロ波増幅器の動作について図面を参照しながら説明する。図６は、この発明の実施の形態２に係るマイクロ波増幅器の注目の分布定数線路１８の電気長を変化させたときの２つの端子２０、２１のアイソレーション特性の計算結果を示す図である。

接続点２８はキャパシタ１１ｂを介して接地されており、使用する周波数において十分に短絡されているとすると、接続点２７と接続点２８の間に使用数する周波数で電気長がλ／４の長さの分布定数線路１８を接続することで、端子２０から端子２１を見込んだインピーダンスはオープンにすることができる。従って、端子２０から入力された信号は、端子２１側に流れ込まず、端子２０と端子２１のアイソレーションを使用する周波数で最も向上させることができる。図６中の電気長Ｅの単位は．ｄｅｇであり、９０．ｄｅｇのときがλ／４に対応する。図６中の縦軸は、Ｅ＝０のときのアイソレーションの値で規格化されている。図６を見ると分かるように、電気長Ｅが９０．ｄｅｇ、すなわちλ／４のときにアイソレーション特性が最も良い。２段目のＦＥＴ２の出力側に設けられたショートスタブ回路３２も、１段目のＦＥＴ１の出力側に設けられたショートスタブ回路３１と同様に作用する。

以上のように、図５に示すマイクロ波増幅器は、使用する周波数においてショートスタブ回路３１、３２のアイソレーション特性を最も向上させることができる。そのため、使用する周波数において回路内にアンバランスが生じた場合でも、ループ発振を抑圧し、特性の劣化を最も小さくすることができるという利点を持つ。

実施の形態３．
この発明の実施の形態３に係るマイクロ波増幅器について図７及び図８を参照しながら説明する。図７は、この発明の実施の形態３に係るマイクロ波増幅器の構成を示す回路図である。

図７において、ＦＥＴ１から分布定数線路１９は図１と同一である。端子２０、２１と、接続点２７、２８と、抵抗３３、３４（第１の抵抗、第２の抵抗）とがさらに図示されている。ショートスタブ回路３１は、分布定数線路１０ａ、１０ｂ、１８と、キャパシタ１１ａ、１１ｂと、抵抗３３とから構成される。また、ショートスタブ回路３２について、同様に、分布定数線路１４ａ、１４ｂ、１９と、キャパシタ１５ａ、１５ｂと、抵抗３４とから構成される。分布定数線路１０ａ、１０ｂ、１４ａ、１４ｂは、一端がキャパシタ１１、１５で接地されており、図１と同様にショートスタブとして作用する。ショートスタブ回路３１、３２を流れる電流は、直流的には分布定数線路１０ａ、１０ｂ、１８や、分布定数線路１４ａ、１４ｂ、１９を通るため、抵抗３３、３４による電圧降下は生じず、バイアス回路としても作用している。

つぎに、この実施の形態３に係るマイクロ波増幅器の動作について図面を参照しながら説明する。図８は、本実施の形態３のショートスタブ回路と従来のショートスタブ回路の低い周波数でのアイソレーション特性の計算結果を示す図である。

本実施の形態３のショートスタブ回路３１、３２は、上記実施の形態１と同様に作用するため、使用する周波数において従来回路よりアイソレーション特性が向上する。ここで、使用する周波数より低い周波数における、ショートスタブ回路３１の動作を考える。ショートスタブ回路３１の接続点２７、接続点２８からキャパシタ１１ａ、１１ｂを見込んだインピーダンスは、周波数が低くなるほど高くなる。そのため、接続点２７、接続点２８において十分な短絡点が得られないので、端子２０から入力された信号は、端子２１側に抜けていくが、分布定数線路１８に並列に抵抗３３を装荷しているため、一部の電流は抵抗３３を流れ損失が生じる。従って、図８に示すように、ショートスタブ回路３１は、低い周波数において、アイソレーション特性が向上する。分布定数線路１８に並列に抵抗３３を装荷することで低い周波数でのアイソレーション特性が改善できていることが分かる。ショートスタブ回路３２についても、ショートスタブ回路３１と同様に作用する。

以上のように、図７に示すマイクロ波増幅器は、使用する周波数より低い周波数でのショートスタブ回路３１、３２のアイソレーション特性を向上させることができる。そのため、使用する周波数より低い周波数において回路内にアンバランスが生じた場合でも、ループ発振を抑圧することができるという利点を持つ。

実施の形態４．
この発明の実施の形態４に係るマイクロ波増幅器について図９から図１１までを参照しながら説明する。図９は、この発明の実施の形態４に係るマイクロ波増幅器の構成を示す回路図である。図１０は、図９のショートスタブ回路の構成を示す回路図である。

図９において、ＦＥＴ１からキャパシタ９、分布定数線路１２からキャパシタ１３、ドレインバイアス端子１６、１７は、図１と同一である。ショートスタブ回路３１、３２は、図１０に示すような回路構成である。

図１０において、分布定数線路１０ａ、１０ｂ、１８ａ、１８ｂ（第１の分布定数線路、第２の分布定数線路、第７の分布定数線路、第８の分布定数線路）と、キャパシタ１１ａ、１１ｂ、３５（第１のキャパシタ、第２のキャパシタ、第５のキャパシタ）と、端子２０、２１と、接続点２７、２８、３６とが図示されている。分布定数線路１０ａ、１０ｂは、一端がキャパシタ１１ａ、１１ｂで接地されており、ショートスタブとして作用する。また、ショートスタブ回路３１の分布定数線路１０ａ、１０ｂ、１８ａ、１８ｂは、直流的に接続されており、バイアス回路としても作用している。分布定数線路１８ａ、１８ｂは、使用する周波数で電気長がλ／４の長さである。なお、図示していないが、ショートスタブ回路３２を構成する分布定数線路１４ａ、１４ｂ、１９ａ、１９ｂ（第４の分布定数線路、第５の分布定数線路、第９の分布定数線路、第１０の分布定数線路）と、キャパシタ１５ａ、１５ｂ、３７（第３のキャパシタ、第４のキャパシタ、第６のキャパシタ）の作用は、ショートスタブ回路３１と同様である。

つぎに、この実施の形態４に係るマイクロ波増幅器の動作について図面を参照しながら説明する。図１１は、本実施の形態４のショートスタブ回路と実施の形態１のショートスタブ回路のアイソレーション特性の計算結果を示す図である。

図１０において、接続点３６は、キャパシタ３５を介して接地されているので、使用する周波数で短絡されているとする。接続点２７から端子２１側を見込んだインピーダンスは、短絡点からλ／４の長さの分布定数線路１８ａが接続されているためオープンとなる。従って、端子２０から入力される信号は、端子２１側に流れ込まず、キャパシタ１１ａを介してＧＮＤに流れるため、端子２０と端子２１のアイソレーション特性が向上する。また、図１０に示すショートスタブ回路は、実施の形態１に示す回路よりも端子２０と端子２１の距離が離れているため、アイソレーション特性が向上する。図１１に示すように、上記実施の形態１のショートスタブ回路よりも本実施の形態４のショートスタブ回路のアイソレーション特性が向上していることが分かる。

以上のように、図９に示すマイクロ波増幅器は、使用する周波数においてショートスタブ回路３１、３２のアイソレーション特性を上記実施の形態１のマイクロ波増幅器よりも向上させることができる。そのため、使用する周波数において回路内にアンバランスが生じた場合でも、ループ発振を抑圧し、特性の劣化をより小さくすることができるという利点を持つ。

実施の形態５．
この発明の実施の形態５に係るマイクロ波増幅器について図１２を参照しながら説明する。図１２は、この発明の実施の形態５に係るマイクロ波増幅器の構成を示す回路図である。

図１２において、ＦＥＴ１から分布定数線路１９、ショートスタブ回路３１、３２は図１と同一である。ただし、キャパシタ１１ａ、１１ｂ、１５ａ、１５ｂは、インタデジタルキャパシタである。

つぎに、この実施の形態５に係るマイクロ波増幅器の動作について図面を参照しながら説明する。

ショートスタブ回路３１、３２は、上記実施の形態１と同様に動作する。キャパシタ１１ａ、１１ｂ、１５ａ、１５ｂをＭＩＭキャパシタで形成する場合は、ＭＩＭキャパシタの誘電体の厚さがプロセスにより変化するので、容量値が変化してしまう。従って、ショートスタブの電気的な長さが変化し、増幅器の特性に影響を与えてしまう。ショートスタブを構成するキャパシタにインタデジタルキャパシタを用いることでプロセスばらつきを低減でき、ショートスタブの電気的な長さを一定に保つことができる。

以上のように、図１２に示すマイクロ波増幅器は、プロセスばらつきによる特性変動が小さいという利点を有する。なお、キャパシタ９ａ、９ｂ、１３ａ、１３ｂにインタデジタルキャパシタを用いても同様の効果が得られる。

この発明の実施の形態１に係るマイクロ波増幅器の構成を示す回路図である。 この発明の実施の形態１に係るマイクロ波増幅器のショートスタブ回路をＭＭＩＣで実現した場合の等価回路を示す図である。 この発明の実施の形態１に係るマイクロ波増幅器で使用する周波数のインピーダンスＺ２及びＺ３をスミスチャートにプロットした図である。 この発明の実施の形態１に係るマイクロ波増幅器のショートスタブ回路と従来のショートスタブ回路のアイソレーション特性の計算結果の比較を示す図である。 この発明の実施の形態２に係るマイクロ波増幅器の構成を示す回路図である。 この発明の実施の形態２に係るマイクロ波増幅器の注目の分布定数線路の電気長を変化させたときの２つの端子のアイソレーション特性の計算結果を示す図である。 この発明の実施の形態３に係るマイクロ波増幅器の構成を示す回路図である。 この発明の実施の形態３に係るマイクロ波増幅器のショートスタブ回路と従来のショートスタブ回路の低い周波数でのアイソレーション特性の計算結果を示す図である。 この発明の実施の形態４に係るマイクロ波増幅器の構成を示す回路図である。 この発明の実施の形態４に係るマイクロ波増幅器のショートスタブ回路の構成を示す回路図である。 この発明の実施の形態４に係るマイクロ波増幅器のショートスタブ回路と実施の形態１のショートスタブ回路のアイソレーション特性の計算結果を示す図である。 この発明の実施の形態５に係るマイクロ波増幅器の構成を示す回路図である。 従来のマイクロ波増幅器の構成を示す回路図である。 従来のマイクロ波増幅器のショートスタブ回路をＭＭＩＣで実現した場合の等価回路を示す図である。

符号の説明

１ ＦＥＴ、２ ＦＥＴ、３ 入力端子、４ 出力端子、５ 入力整合回路、６ 段間整合回路、７ 出力整合回路、８ 分布定数線路、９ キャパシタ、９ キャパシタ、１０ 分布定数線路、１１ キャパシタ、１２ 分布定数線路、１３ キャパシタ、１４ 分布定数線路、１５ キャパシタ、１６、１７ ドレインバイアス端子、１８ 分布定数線路、１９ 分布定数線路、３１ ショートスタブ回路、３２ ショートスタブ回路、３３ 抵抗、３４ 抵抗、３５ キャパシタ。

Claims (5)

1. 入力された信号を２分配する入力整合回路と、
   ２分配された信号をそれぞれ増幅する、並列に動作する１段目の第１及び第２の電界効果トランジスタと、
   前記第１及び第２の電界効果トランジスタにそれぞれ接続された第１及び第２の段間整合回路と、
   前記第１及び第２の段間整合回路からの出力信号をそれぞれ増幅する、並列に動作する２段目の第３及び第４の電界効果トランジスタと、
   前記第３及び第４の電界効果トランジスタによって増幅されたそれぞれの信号を合成して出力する出力整合回路と、
   前記１段目の第１及び第２の電界効果トランジスタの出力側に設けられた第１のショートスタブ回路と、
   前記２段目の第３及び第４の電界効果トランジスタの出力側に設けられた第２のショートスタブ回路とを備え、
   前記第１のショートスタブ回路は、
   一端が前記第１の電界効果トランジスタのドレイン端子に接続され、かつ他端が第１のキャパシタを介して接地された第１の分布定数線路と、
   一端が前記第２の電界効果トランジスタのドレイン端子に接続され、かつ他端が第２のキャパシタを介して接地された第２の分布定数線路と、
   前記第１及び第２の分布定数線路の他端同士を接続する第３の分布定数線路とを含むとともに、
   前記第２のショートスタブ回路は、
   一端が前記第３の電界効果トランジスタのドレイン端子に接続され、かつ他端が第３のキャパシタを介して接地された第４の分布定数線路と、
   一端が前記第４の電界効果トランジスタのドレイン端子に接続され、かつ他端が第４のキャパシタを介して接地された第５の分布定数線路と、
   前記第４及び第５の分布定数線路の他端同士を接続する第６の分布定数線路とを含む
   ことを特徴とするマイクロ波増幅器。
2. 前記第３及び第６の分布定数線路は、使用する周波数で電気長がλ／４の長さである
   ことを特徴とする請求項１記載のマイクロ波増幅器。
3. 前記第１のショートスタブ回路は、前記第３の分布定数線路に並列に接続された第１の抵抗をさらに含むとともに、
   前記第２のショートスタブ回路は、前記第６の分布定数線路に並列に接続された第２の抵抗をさらに含む
   ことを特徴とする請求項１又は２記載のマイクロ波増幅器。
4. 前記第１のショートスタブ回路は、前記第３の分布定数線路の代わりに、
   一端が前記第１の分布定数線路に接続され、かつ他端が第５のキャパシタを介して接地され、使用する周波数で電気長がλ／４の長さの第７の分布定数線路と、
   一端が前記第２の分布定数線路に接続され、かつ他端が前記第５のキャパシタを介して接地され、使用する周波数で電気長がλ／４の長さの第８の分布定数線路とを含み、
   前記第７及び第８の分布定数線路の他端同士が接続されており、
   前記第２のショートスタブ回路は、前記第６の分布定数線路の代わりに、
   一端が前記第４の分布定数線路に接続され、かつ他端が第６のキャパシタを介して接地され、使用する周波数で電気長がλ／４の長さの第９の分布定数線路と、
   一端が前記第５の分布定数線路に接続され、かつ他端が前記第６のキャパシタを介して接地され、使用する周波数で電気長がλ／４の長さの第１０の分布定数線路とを含み、
   前記第９及び第１０の分布定数線路の他端同士が接続されている
   ことを特徴とする請求項１記載のマイクロ波増幅器。
5. 前記第１、第２、第３、及び第４のキャパシタは、インタデジタルキャパシタである
   ことを特徴とする請求項１から請求項４までのいずれかに記載のマイクロ波増幅器。

Images