JP2010050611A - ドハティ増幅器 - Google Patents

Abstract

【課題】 インピーダンス変換器の物理長を変化させることなく増幅器のインピーダンス調整を行えるようにして、容易に最適な特性を得ることができるドハティ増幅器を提供する。
【解決手段】 キャリア増幅器１４の出力側に設けられた出力整合回路１５０に、半固定可変コンデンサ１５３を備えたドハティ増幅器としており、半固定可変コンデンサ１５３の静電容量を変化させることによりインピーダンスを調整して、インピーダンス変換器１６に設けられているマイクロストリップラインの物理長を変化させることなく、容易に最適な特性が得られるインピーダンスに調整することができるものである。
【選択図】 図１

Description

本発明は、ドハティ増幅器に係り、特にインピーダンスを容易に調整でき最適な特性が得られるドハティ増幅器に関する。

［先行技術の説明：図３］
一般に、ピーク／平均電力比が高い変調波信号を増幅する場合、電力効率を高めるために増幅器のバックオフを小さくすると線形性が悪化して、大きな歪を生じ、逆に、線形性をよくするためにバックオフを大きくすると、効率が低下することが知られている。

十分なバックオフを維持しながら効率を高める方法として、ドハティ増幅器がある。
一般的なドハティ増幅器について図３を用いて説明する。図３は、一般的なドハティ増幅器の構成ブロック図である。
図３に示すように、ドハティ増幅器は、入力端子１１と、分配器１２と、入力整合回路１３と、キャリア増幅器１４と、出力整合回路１５と、インピーダンス変換器（Ｒ，θ）１６と、位相オフセット線路１７と、入力整合回路１８と、ピーク増幅器１９と、出力整合回路２０と、インピーダンス変換器（Ｒ，Φ）２１と、合成点２２と、インピーダンス変換器（Ｒ／√２，λ／４）２３と、出力端子２４とから構成され、出力端子２４には出力負荷２５が接続されている。尚、図中では、入力整合回路１３，１８及び出力整合回路１５，２０は「Ｍ」で示されている。

ここで、キャリア増幅器１４は、ＡＢ級もしくはＢ級にバイアスされており、ピーク増幅器１９はＣ級にバイアスされている。
また、キャリア増幅器１４側のインピーダンス変換器１６は、電気長θであり、ピーク増幅器１９側のインピーダンス変換器２１は、電気長Φである。インピーダンス変換器１６，２１は、例えば、基板上に設けられたマイクロストリップライン等で構成される。

位相オフセット線路１７は、キャリア増幅器１４で増幅された信号と、ピーク増幅器１９で増幅された信号が、合成点２２において合成される際に、合成される信号の位相を等しくするものであり、キャリア増幅器１４とピーク増幅器１９の通過位相が等しい場合、電気長は｜θ−Φ｜である。
ここで、θ−Φの値が正ならば、位相オフセット線路１７は図３に示すようにピーク増幅器１９の入力側に配置され、θ−Φの値が負ならば、位相オフセット線路１７はキャリア増幅器１４の入力側に配置される。

ドハティ増幅器の動作は、低入力電力動作と高入力電力動作で説明される。高入力電力動作では、入力端子１１から入力された信号は、分配器１２で分配され、その一方は入力整合回路１３を経てキャリア増幅器１４で増幅され、出力整合回路１５を介してインピーダンス変換器１６を通り合成点２２に出力される。

分配器１２で分配されたもう一方の信号は、位相オフセット線路１７と、入力整合回路１８を経て、ピーク増幅器１９で増幅され、出力整合回路２０を介してインピーダンス変換器２１を通り合成点２２に出力される。尚、ピーク増幅器１９はＣ級にバイアスされており、高い入力電力信号を増幅する。

合成点２２では、上述した２つの増幅された信号が合成され、インピーダンス変換機２３を通り出力端２４から出力される。出力端２４の出力負荷２５の値がＲであり、インピーダンス変換機２３の特性インピーダンスがＲ／√２で、電気長が１／４波長（λ／４）である場合、図３に示すように、インピーダンス変換機１６とインピーダンス変換器２１から負荷終端を見込むインピーダンスＺxは、それぞれＲとなる（Ｚx＝Ｒ）。
このときのキャリア増幅器１４から負荷終端を見込むインピーダンスＺＬをＺL_highとする。

一方、低入力電力動作では、分配器１２を経てピーク増幅器１９に入力された信号は、低い入力信号であるため、Ｃ級にバイアスされたピーク増幅器１９では増幅されず、ピーク増幅器１９はオフ状態となって電力を消費しない。ピーク増幅器１９がオフ状態であるため、インピーダンス変換器２１の電気長Φを変化させることで、合成点２２からピーク増幅器１９を見込むインピーダンスをオープンにすることができる。

低入力電力時のドハティ増幅器の等価回路を図４に示す。図４は、低入力電力時のドハティ増幅器の等価回路を示す回路図である。尚、キャリア増幅器１４及びピーク増幅器１９より前段の構成部分は図３と同様であるため省略する。
図４に示すように、低入力電力時には、ピーク増幅器１９はオフ状態であり、合成点２２からピーク増幅器１９を見込むインピーダンスはオープンである。
このとき、インピーダンス変換器１６から負荷終端を見込むインピーダンスＺxは２Ｒとなる（Ｚx＝２Ｒ）。このときのキャリア増幅器１４から負荷終端を見込むインピーダンスＺLをＺL_lowとする。

すなわち、ドハティ増幅器を最適な特性にするためには、ＺL_highを最大出力電力が得られるインピーダンスに調整し、ＺL_lowを最大効率が得られるインピーダンスに調節すればよい。
ＺL_highをＺL_lowで表すと次式のようになる。
ＺL_high＝ＺL_low・（cosθ＋j2sinθ）/（2cosθ＋jsinθ） （式１）

キャリア増幅器１４から負荷終端を見込む反射係数Γは、規格化インピーダンスをＺL_highとすると、（式１）から、
Γ＝（−1/3）・（cos2θ−jsin2θ） （式２）
となる。

次に、（式２）の関係をスミスチャートを用いて説明する。図５（ａ）は、従来の増幅器におけるインピーダンス調整を示すスミスチャート図であり、（ｂ）は、（ａ）のエリアＢの拡大図であり、（ｃ）は、（ａ）のエリアＣの拡大図である。
図５（ａ）に示すように、軌跡２０１は、インピーダンス変換器１６の電気長θに応じて時計回りに変化するＺL_lowの軌跡ＺL_low（θ）を示す。
また、図５（ｂ）において、インピーダンス２０２はＺL_highを示し、図５（ｃ）において、インピーダンス２０３はインピーダンス変換器１６の電気長がθ1の場合のＺL_low（θ1）を示す。

ここで、増幅器に使用する増幅素子のばらつき等により、最大効率インピーダンスが、図５（ｃ）に示すインピーダンス２０４になった場合、ドハティ増幅器として最適な特性を得るためには、インピーダンス変換器１６の電気長θ1を、ＺL_low（θ）の軌跡上でインピーダンス２０４を得るための電気長θ2に変えなければならない。

［先行技術文献］
尚、ドハティ増幅器の調整に関する先行技術としては、特開２００６−３４５３４１号公報（特許文献１）がある。
特許文献１には、キャリア増幅器の出力側に設けられたインピーダンス変換器と、ピーク増幅器の出力側に設けられたインピーダンス変換器が、それぞれ、電気長の異なる複数の伝送線路から成り、入力信号の周波数に応じていずれかの伝送線路に接続を切り替えて適切な整合を取ることにより増幅効率を向上させるドハティ増幅器が記載されている。

特開２００６−３４５３４１号公報

しかしながら、従来のドハティ増幅器では、最適な特性を得るためにインピーダンスの調整を行う際には、インピーダンス変換器のマイクロストリップラインの物理長を変えて電気長を調整しなければならず、調整が容易ではないという問題点があった。

本発明は上記実状に鑑みて為されたもので、インピーダンス変換器の物理長を変化させることなくインピーダンスの調整を行えるようにして、容易に最適な特性を得ることができるドハティ増幅器を提供することを目的とする。

上記従来例の問題点を解決するための本発明は、ＡＢ級又はＢ級で動作する増幅素子を備えたキャリア増幅器と、Ｃ級で動作する増幅素子を備えたピーク増幅器と、キャリア増幅器の後段に備えられた第１のインピーダンス変換器と、ピーク増幅器の後段に備えられた第２のインピーダンス変換器と、第１のインピーダンス変換器の出力と第２のインピーダンス変換器の出力を合成する合成点とを備えたドハティ増幅器において、キャリア増幅器と前記第１のインピーダンス変換器の間に、一端が接続し他端が接地するインピーダンス調整用の半固定可変コンデンサを有する整合回路を備えたことを特徴としている。

本発明によれば、ＡＢ級又はＢ級で動作する増幅素子を備えたキャリア増幅器と、Ｃ級で動作する増幅素子を備えたピーク増幅器と、キャリア増幅器の後段に備えられた第１のインピーダンス変換器と、ピーク増幅器の出力の後段に備えられた第２のインピーダンス変換器と、第１のインピーダンス変換器の出力と第２のインピーダンス変換器の出力を合成する合成点とを備えたドハティ増幅器において、キャリア増幅器と前記第１のインピーダンス変換器の間に、一端が接続し他端が接地するインピーダンス調整用の半固定可変コンデンサを有する整合回路を備えたドハティ増幅器としているので、半固定可変コンデンサの静電容量を調整することにより、インピーダンス変換器の物理長を変えることなく最適なインピーダンスに調整することができ、ドハティ増幅器の特性を容易に最適に調整することができる効果がある。

［発明の概要］
本発明の実施の形態について図面を参照しながら説明する。
本発明の実施の形態に係るドハティ増幅器は、キャリア増幅器の出力側に設けられる出力整合回路として、少なくとも１つの半固定可変コンデンサを含む整合回路を備えたものであり、当該半固定コンデンサの静電容量を調整することにより、キャリア増幅器の出力側に設けられるインピーダンス変換器の物理長を変化させることなく、最適なインピーダンスに調整することを可能とし、容易に最適な特性を得ることができるものである。

本発明の実施の形態に係るドハティ増幅器（本増幅器）の構成について説明する。本増幅器の基本的な構成は、図３に示した一般的なドハティ増幅器と同様であるが、キャリア増幅器の出力側に設けられている出力整合回路の構成が図３のものとは異なっている。尚、図３と同一の構成を取る部分については同一の符号を付して説明する。

図１は、本発明の実施の形態に係るドハティ増幅器の特徴部分の構成を示す構成ブロック図である。
図１に示すように、本増幅器では、キャリア増幅器１４の出力側に設けられた出力整合回路１５０の構成が図３の出力整合回路１５とは一部異なっており、整合回路１５１と、整合回路１５２と、半固定可変コンデンサ１５３とから構成されている。
具体的には、整合回路１５１と１５２とが直列に接続され、半固定可変コンデンサ１５３の一端が整合回路１５１と１５２の間に接続され、他端が接地されている。

整合回路１５１及び１５２は、一例として、マイクロストリップラインで形成されているものとする。
半固定可変コンデンサ１５３は、静電容量を変化させることでインピーダンスの調整を行うものであり、増幅素子等のばらつきによりインピーダンスが変化した場合に、後段のインピーダンス変換回路１６におけるマイクロストリップラインの物理長を変化させることなくインピーダンスの調整を可能とするものである。
尚、ここでは整合回路１５１と１５２の間に半固定可変コンデンサ１５３を１つ設けた構成を示しているが、半固定可変コンデンサを複数並列に設けてもよい。

また、本増幅器の別の構成例として、半固定可変コンデンサ１５３の挿入位置を変えたものもある。図６は、本増幅器の別の構成例を示すブロック図である。尚、図６（ａ）（ｂ）においては、出力整合回路１５０ａ，１５０ｂ以外の構成は、図１と同様であるためこれらの説明は省略する。
図６（ａ）に示すように、出力整合回路１５０ａにおいては、半固定可変コンデンサ１５３の一端が整合回路１５１′の後段に接続され、他端が設置されている。ここで、整合回路１５１′は、１つの整合回路であっても、複数の整合回路であっても構わない。すなわち、半固定コンデンサ１５３が整合回路の後段に設けられているものである。

また、図６（ｂ）に示すように、出力整合回路１５０ｂにおいては、半固定可変コンデンサ１５３の一端が整合回路１５２′の前段に接続され、他端が設置されている。図６（ａ）の場合と同様に、整合回路１５２′は、１つの整合回路であっても、複数の整合回路であってもよく、半固定コンデンサ１５３が整合回路の前段に設けられている構成である。
図６（ａ）（ｂ）のように、整合回路の後段又は前段に半固定可変コンデンサ１５３を設けても、図１の場合と同様にインピーダンスの調整を行うことができるものである。

次に、本増幅器におけるインピーダンスの調整について図２を用いて説明する。図２（ａ）は、図１に示した本増幅器におけるインピーダンスの調整を示すスミスチャート図であり、（ｂ）は、（ａ）のエリアＢの拡大図であり、（ｃ）は、（ａ）のエリアＣの拡大図である。
図２（ａ）に示すように、本装置において、半固定可変コンデンサ１５３の静電容量ＣがＣ1である場合のＺL_low（θ）の軌跡を図（ａ）のＺL_low（Ｃ1，θ）２０５とする。また、半固定可変コンデンサ１５３の静電容量ＣがＣ2である場合のＺL_low（θ）の軌跡を（ａ）のＺL_low（Ｃ2，θ）２０６とする。

そして、図２（ｂ）に示すように、半固定可変コンデンサ１５３の静電容量ＣがＣ1の時のＺL_highをＺL_high（Ｃ1）２０７とする。ここで、（ｂ）に示した範囲２０９は、同一の最大出力電力が得られるインピーダンスの範囲を示すものである。
また、インピーダンス変換器１６の電気長θがθ1の場合のＺL_low（θ1）を図２（ｃ）のＺL_low（Ｃ1，θ１）２１０であるとする。

ところで、最大効率インピーダンスが図２（ｃ）のＺL_low（Ｃ1，θ2）２１１で与えられ、同一の最大効率インピーダンスの範囲が、図２（ｃ）の範囲２１３で与えられた場合、現状のＺL_low（Ｃ1，θ１）２１０は範囲２１３から外れてしまい、この状態ではドハティ増幅器は最適な特性が得られない。

そこで、本増幅器では、高入力電力時のインピーダンスＺL_highが、図２（ｂ）に示した同一最大出力電力のインピーダンス範囲２０９内となり、且つ、インピーダンス変換器１６の電気長θをθ1に固定した時のＺL_lowが、図２（ｃ）に示した最大効率インピーダンス２１１に最も近くなるような静電容量Ｃを求め、半固定可変コンデンサ１５３の静電容量を当該静電容量に調整する。図２の例では、半固定可変コンデンサ１５３の静電容量ＣをＣ2に調整する。

その結果、高入力電力時のインピーダンスＺL_highは、図２（ｂ）に示すようにＺL_high（Ｃ2）２０８となって、同一の最大出力電力が得られ、且つ、低入力電力時のインピーダンスＺL_lowは、図２（ｃ）に示すようにＺL_low（Ｃ2，θ1）２１２となって、最大効率インピーダンス２１１に近くなる。
これにより、本装置では、インピーダンス変換器１６の電気長をθ1としたままでドハティ増幅器として最適な特性を得ることができるものである。

インピーダンスの調整について、具体的な数値を用いたシミュレーション例で説明する。
周波数が１．９６GHzの時、半固定可変コンデンサ１５３の静電容量Ｃが１．５pFでＺL_high（Ｃ1）＝ＺL_high（１．５p）の値が１．３６−ｊ４．８２Ωとなり、且つ、インピーダンス変換器１６の電気長が１４．５９°の時に、ＺL_low（Ｃ1，θ１）＝ＺL_low（１．５p，１４．５９°）の値が２．６６−ｊ４．６１Ωとなる比誘電率εｒ＝２．５、誘電体厚０．７６２mmのマイクロストリップ線路整合回路について、最大効率インピーダンス２１１が２．６８−ｊ４．８５Ωで与えられた場合について考える。

半固定可変コンデンサ１５３の静電容量Ｃを１．５pFに固定して、ＺL_low（１．５pF，θ）の値を最大効率インピーダンス２１１の値２．６８−ｊ４．８５Ωにしようとすると、インピーダンス変換器１６の電気長θを１７．７４°にする必要がある。この場合、インピーダンス変換器１６の物理長を０．９２mm長くしなければならない。

一方、半固定可変コンデンサ１５３の静電容量Ｃを１．６pFにすると、インピーダンス変換器１６の電気長は１４．５９°のまま、ＺL_high（１．６p）の値は、同一最大出力のインピーダンス範囲２０９内の１．３５−ｊ４．８８Ωになり、また、ＺL_low（１．６p，１４．５９°）の値は２．６４−ｊ４．８３Ωとなって、最大効率インピーダンス２１１の値２．６８−ｊ４．８５Ωに近く、且つ同一電力効率のインピーダンス範囲２１３内となる。図２（ａ）（ｂ）（ｃ）は、上記数値でのシミュレーションの結果も合わせて示している。
このように、本増幅器では、インピーダンス変換回路１６の電気長を変えることなくインピーダンスを最大出力及び最大効率が得られるように調整することが可能となるものである。

［実施の形態の効果］
本発明の実施の形態に係るドハティ増幅器によれば、キャリア増幅器１４の出力側に設けられた出力整合回路１５０に、半固定可変コンデンサ１５３を備えた構成としているので、半固定可変コンデンサ１５３の静電容量を変化させることによりインピーダンスを調整して、インピーダンス変換器１６に設けられているマイクロストリップラインの物理長を変化させることなく、容易に最適な特性が得られるインピーダンスに調整することができる効果がある。

また、上述した例では半固定可変コンデンサを１つ備えた出力整合回路について説明したが、半固定可変コンデンサを複数備えることも可能であり、インピーダンスの一層の微調整を行うことができる効果がある。

本発明は、インピーダンスを容易に調整でき最適な特性が得られるドハティ増幅器に適している。

本発明の実施の形態に係るドハティ増幅器の特徴部分の構成を示す構成ブロック図である。 （ａ）は、本増幅器におけるインピーダンス調整を示すスミスチャート図であり、（ｂ）は、（ａ）のエリアＢの拡大図であり、（ｃ）は、（ａ）のエリアＣの拡大図である。 一般的なドハティ増幅器の構成ブロック図である。 低入力電力時のドハティ増幅器の等価回路を示す回路図である。 （ａ）は、従来の増幅器におけるインピーダンス調整を示すスミスチャート図であり、（ｂ）は、（ａ）のエリアＢの拡大図であり、（ｃ）は、（ａ）のエリアＣの拡大図である。 図６は、本増幅器の別の構成例を示すブロック図である。

符号の説明

１１…入力端子、 １２…分配器、 １３，１８…入力整合回路、 １４…キャリア増幅器、 １５，２０，１５０…出力整合回路、 １６，２１，２３…インピーダンス変換器、 １７…位相オフセット線路、 １９…ピーク増幅器、 ２２…合成点、 ２４…出力端子、 ２５…出力負荷、 １５１，１５２…整合回路、 １５３…半固定可変コンデンサ、 ２０１…ＺL_highで正規化したＺL_lowの軌跡（ＺL_low（θ））、 ２０２…ＺL_high、 ２０３…ＺL_low（θ1）、 ２０４…ＺL_low（θ2）（最大効率インピーダンス）、 ２０５…ＺL_high（Ｃ1）で正規化したＣ＝Ｃ1の時のＺL_lowの軌跡（ＺL_low（Ｃ1，θ））、 ２０６…ＺL_high（Ｃ1）で正規化したＣ＝Ｃ2の時のＺL_lowの軌跡（ＺL_low（Ｃ2，θ））、 ２０７…ＺL_high（Ｃ1）で正規化したＣ＝Ｃ1の時のＺL_high（Ｃ1）、 ２０８…ＺL_high（Ｃ1）で正規化したＣ＝Ｃ1の時のＺL_high（Ｃ2）、 ２０９…同一最大出力電力のインピーダンス範囲、 ２１０…Ｃ＝Ｃ1、θ＝θ1時のＺL_low（ＺL_low（Ｃ1，θ1））、 ２１１…Ｃ＝Ｃ1、θ＝θ2時のＺL_low（Ｃ1，θ2）（最大効率インピーダンス）、 ２１２…Ｃ＝Ｃ2、θ＝θ1時のＺL_low（Ｃ2，θ1）（ＺL_low（Ｃ1，θ1））、 ２１３…同一電力効率のインピーダンス範囲

Claims (1)

1. ＡＢ級又はＢ級で動作する増幅素子を備えたキャリア増幅器と、
   Ｃ級で動作する増幅素子を備えたピーク増幅器と、
   前記キャリア増幅器の後段に備えられた第１のインピーダンス変換器と、
   前記ピーク増幅器の後段に備えられた第２のインピーダンス変換器と、
   前記第１のインピーダンス変換器の出力と前記第２のインピーダンス変換器の出力を合成する合成点とを備えたドハティ増幅器において、
   前記キャリア増幅器と前記第１のインピーダンス変換器の間に、一端が接続し他端が接地するインピーダンス調整用の半固定可変コンデンサを有する整合回路を備えたことを特徴とするドハティ増幅器。

Images