JP2021093594A - 高周波増幅器 - Google Patents

Abstract

【課題】小型化が可能な高周波増幅器を提供する。【解決手段】高周波増幅器１は、第１の経路上に設けられたキャリアアンプＱ２０１と、第２の経路上に設けられキャリアアンプ２０１よりも飽和出力が大きなピークアンプＱ３０１と、キャリアアンプＱ２０１の出力と出力端子ＲＦ−Ｏｕｔとの間に１／４波長伝送線路ＴＲＬ２と、キャリアアンプの入力と入力端子の間に、第１の経路を伝搬する高周波信号の位相と、第２の経路を伝搬する高周波信号の位相を出力合成点ＲＦ−Ｏｕｔにおいて整合する位相調整回路２１を備えている。キャリアアンプＱ２０１、ピークアンプＱ３０１、１／４波長伝送線路ＴＲＬ４、および、位相調整回路２１は回路基板に搭載され、位相調整回路２１はバンドパスフィルタ２５を備えている。【選択図】図１

Description

本開示は、高周波増幅器に関する。

近年、移動体通信システムでは、メール送受信や音声通信だけでなく、データ通信を主軸として音楽や映像などの幅広いコンテンツを楽しむ多用性の高いものへと変化しており、大容量かつ広帯域の通信システム化が進められている。このため、システムの基地局装置などで用いられる無線電力増幅器には、低消費電力化・高効率化、小型・広帯域化が望まれる。高効率化を実現するための電力増幅器として、キャリアアンプ（「メインアンプ」ともいう。）およびピークアンプを有するドハティアンプが知られている。例えば、特許文献１には、ドハティ型増幅器（ドハティアンプ）の構造が開示されている。

特開２００２-１２４８４０号公報

ここで、キャリアアンプとピークアンプが同じ形式の増幅器である場合、端的には、両アンプがトランジスタ（ＦＥＴ）一段構成であり、採用するトランジスタが同じもので、そのゲートバイアス条件のみが異なる時のドハティアンプは対称ドハティアンプと呼ばれる。また、ピークアンプがキャリアアンプに比較してサイズが大きい場合（飽和出力が大きい場合）には非対称ドハティアンプと呼ばれる。ドハティアンプでは、通常キャリアアンプ、ピークアンプの各トランジスタの前、後段にはマッチング回路を設けられる。非対称ドハティアンプの場合、二つのトランジスタの構成が異なるため、それぞれの位相シフト量（ゲート−ドレイン間では理想的にはその信号位相がπだけ異なる）が同様であるとしても、トランジスタ外部に設けるマッチング回路の構成が異なるため、その位相シフト量が異なる。

例えば、特許文献１に開示されたドハティ型増幅回路では、ピークアンプの入力側に、１／４波長線路に加えて位相器を設けて２つのアンプの出力電力の合成を行っている。しかしながら、非対称ドハティアンプでは、ピークアンプの入力側に設ける位相器を、一般的な伝送線路で構成した場合、増幅器の小型化が難しいという問題がある。

本開示は、これらの実情に鑑みてなされたものであり、小型化が可能な高周波増幅器を提供することをその目的とする。

本開示の一態様に係る高周波増幅器は、入力端子と出力端子を有し、前記入力端子に入力された高周波信号を増幅し前記出力端子を介して出力する高周波増幅器であって、前記入力端子と前記出力端子を接続する第１の経路上にあって、前記高周波信号の増幅動作を行うキャリアアンプと、前記該入力端子と前記出力端子との間で前記第１の経路と並列に設けられた第２の経路上であって、前記キャリアアンプと大きさの異なる飽和出力を有し、かつ、前記キャリアアンプの出力が所定の値より大きくなった場合に増幅動作を開始するピークアンプと、前記キャリアアンプの出力と前記出力端子との間に設けられ前記キャリアアンプの出力信号を位相遅延する１／４波長伝送線路と、前記キャリアアンプの入力と前記入力端子の間に設けられ、前記第１の経路を伝搬する前記高周波信号の位相と、前記第２の経路を伝搬する前記高周波信号の位相を前記出力端子において整合する位相調整回路と、前記キャリアアンプ、前記ピークアンプ、前記１／４波長伝送線路、および、前記位相調整回路を搭載する回路基板と、を有し、前記位相調整回路はバンドパスフィルタを備える。

本開示によれば、高周波増幅器の小型化を達成できる。

本開示の一態様に係る高周波増幅器の回路ブロック図である。 本開示の一態様に係る高周波増幅器の実装図である。 本開示の一態様に係る高周波増幅器のドライバアンプ部の回路図である。 本開示の一態様に係る高周波増幅器のドライバアンプ部の実装図である。 本開示の一態様に係る高周波増幅器のドハティアンプ部の回路図である。 本開示の一態様に係る高周波増幅器のドライバアンプ部の実装図である。 周波数に対する位相シフト量を説明するためのグラフである。 周波数に対する通過特性を説明するためのグラフである。 反射特性を説明するためのスミスチャートである。

［本開示の実施形態の説明］
最初に本開示の実施態様を列記して説明する。
本開示に係る高周波増幅器は、（１）入力端子と出力端子を有し、前記入力端子に入力された高周波信号を増幅し前記出力端子を介して出力する高周波増幅器であって、前記入力端子と前記出力端子を接続する第１の経路上にあって、前記高周波信号の増幅動作を行うキャリアアンプと、前記該入力端子と前記出力端子との間で前記第１の経路と並列に設けられた第２の経路上であって、前記キャリアアンプと大きさの異なる飽和出力を有し、かつ、前記キャリアアンプの出力が所定の値より大きくなった場合に増幅動作を開始するピークアンプと、前記キャリアアンプの出力と前記出力端子との間に設けられ前記キャリアアンプの出力信号を位相遅延する１／４波長伝送線路と、前記キャリアアンプの入力と前記入力端子の間に設けられ、前記第１の経路を伝搬する前記高周波信号の位相と、前記第２の経路を伝搬する前記高周波信号の位相を前記出力端子において整合する位相調整回路と、前記キャリアアンプ、前記ピークアンプ、前記１／４波長伝送線路、および、前記位相調整回路を搭載する回路基板と、を有し、前記位相調整回路はバンドパスフィルタを備える。キャリアアンプの入力側にチップ部品から構成可能な位相調整回路を設けているため、高周波増幅器の小型化を達成できる。

（２）本開示の高周波増幅器の一態様は、前記バンドパスフィルタが、第１のチップインダクタとチップキャパシタの並列回路により構成される。これにより、位相調整回路を伝送線路で形成する場合に比べて、高周波増幅器の小型が可能になる。

（３）本開示の高周波増幅器の一態様は、前記位相調整回路が、前記バンドパスフィルタの前段にインピーダンス調整回路をさらに備える。これにより、位相調整尤度を大きくするとともに、高周波増幅器の透過特性および反射特性が良好になる。

（４）本開示の高周波増幅器の一態様は、前記インピーダンス調整回路が、第２のチップインダクタを含む。これにより、高周波増幅器の小型が可能になる。

（５）本開示の高周波増幅器の一態様は、前記入力端子に与えられた前記高周波信号を前記第１の経路および前記第２の経路に分配する３ｄＢカプラをさらに含む。これにより、高周波増幅器の小型が可能になる。

（６）本開示の高周波増幅器の一態様は、前記入力端子と前記３ｄＢカプラとの間に、前記高周波信号を増幅するドライバアンプをさらに有する。これにより、高周波増幅器の高出力化を図ることができる。

［本開示の実施形態の詳細］
以下、図面を参照しながら、本開示の高周波増幅器に係る好適な実施形態について説明する。以下の説明において、異なる図面においても同じ符号を付した構成は同様のものであるとして、その説明を省略する場合がある。なお、本発明はこれらの実施形態での例示に限定されるものではなく、特許請求の範囲に記載された事項の範囲内および均等の範囲内におけるすべての変更を含む。また、複数の実施形態について組み合わせが可能である限り、本発明は任意の実施形態を組み合わせたものを含む。

図１は、本開示の一態様に係る高周波増幅器の回路ブロック図であり、図２は、本開示の一態様に係る高周波増幅器の実装図である。
高周波増幅器１は、ドハティアンプ部１００を備えており、このドハティアンプ部１００の入力側に、さらにドライバアンプ部１０が設けられていてもよい。以下の実施形態では、ドライバアンプ部１０を備えた高周波増幅器１について説明する。

ドライバアンプ部１０は、例えば、出力１０ＷのドライバアンプＱ１０１を備えており、ドライバアンプＱ１０１の前後に、それぞれ入力マッチング回路１１と出力マッチング回路１２を有している。ドハティアンプ部１００は、波長λの入力信号を均等に二分する分配器としての３ｄＢカプラ２０と、二分したそれぞれの信号を受ける第１の経路に設けられたキャリアアンプＱ２０１と、第２の経路に設けられたピークアンプＱ３０１と、キャリアアンプＱ２０１とピークアンプＱ３０１のアンプの出力を合成する回路、とにより構成される。

キャリアアンプＱ２０１の前後には、それぞれ入力マッチング回路２２と出力マッチング回路２３が設けられており、入力マッチング回路２２の前段には、位相調整回路２１が設けられている。位相調整回路２１は、インピーダンス調整回路２４、バンドパスフィルタ２５を含む。また、ピークアンプＱ３０１の前後にも、それぞれ入力マッチング回路３１と出力マッチング回路３２が設けられている。本実施形態では、例えば、キャリアアンプＱ２０１は出力１５Ｗ、ピークアンプＱ３０１は出力３０Ｗのアンプが用いられ、非対称ドハティアンプとして構成される。ここで、１０Ｗ出力とは専らＦＥＴのサイズを表し、常に１０Ｗを出力しているわけではなく、１０Ｗ出力に足るサイズを有しているという意味で用いている。また、対象とする周波数は、３．６ＧＨｚ、４．８ＧＨｚ、２．６ＧＨｚの三種である。

キャリアアンプＱ２０１はＡ級またはＡＢ級で動作するため、入力信号が如何なる強度であろうとも増幅動作を行う。ただし、出力飽和点が存在する。ピークアンプＱ３０１は、Ｂ級またはＣ級で動作する。具体的には、キャリアアンプＱ２０１が飽和点に達した時に増幅動作を開始する。そして、キャリアアンプＱ２０１が飽和点に維持されている間、順次その出力を高めていく。ピークアンプＱ３０１が増幅動作を行っていない時は、その出力は理想的にはオープンと見做される。そのため、キャリアアンプＱ２０１の出力が１／４波長（またはλ／４）伝送線路ＴＲＬ２を介して出力合成点ＲＦ−Ｏｕｔに現れ、この出力合成点ＲＦ−Ｏｕｔから図示しないインピーダンス（Ｚ）変換用伝送線を介して負荷に与えられる。

ピークアンプＱ３０１が動作を開始すると、その出力インピーダンスはオープン状態から次第に有意な値に減じ、キャリアアンプＱ２０１、ピークアンプＱ３０１がともに出力飽和点に達した時に、出力インピーダンスはともに、例えば５０Ωと見做されるように１／４波長伝送線路ＴＲＬ２のインピーダンスが設定される。ちなみに、キャリアアンプＱ２０１のみが動作する小出力領域では、キャリアアンプＱ２０１の出力効率を最大とするために、その負荷は５０Ωより大きな値、例えば、１００Ωに設定されることが多い。

本実施形態の高周波増幅器１は、通常のＰＣＢ基板２上に伝送線路を含む配線、チップキャパシタ等の部品をソルダリングするためのランドを形成し、ドライバアンプＱ１０１、キャリアアンプＱ２０１、ピークアンプＱ３０１、および、３ｄＢカプラ２０等を搭載している。ＰＣＢ基板２の裏面は全面金属とし、かつ、放熱のために図示しない金属製ベースとなる金属板を接着している。ドライバアンプＱ１０１、キャリアアンプＱ２０１、ピークアンプＱ３０１の各アンプは、ＰＣＢ基板２を刳り貫き、金属製ベース上に直接搭載し、その後、黒樹脂によりポッティング封止されている。３ｄＢカプラ２０はパッシブカプラであり、高周波信号の波長λに対して、二つの１／４波長伝送線路を平行させ、両者間の距離で分岐量を調整している。キャリアアンプＱ２０１出力側の１／４波長伝送線路ＴＲＬ２は配線パターンで形成している。なお、３ｄＢカプラ２０もλ／４伝送線路を含んでいるが、３ｄＢカプラの基板の厚さ、その材質（誘電率）により、１／４波長線路ＴＲＬ２とは長さが異なる。

次に、高周波増幅器１の詳細について説明する。まず、ドライバアンプ部１０の回路構成の例について説明する。図３は、本開示の一態様に係る高周波増幅器のドライバアンプ部の回路図であり、図４は、本開示の一態様に係る高周波増幅器のドライバアンプ部の実装図である。

図３に示すように、ドライバアンプ部１０の入力端子ＲＦ−Ｉｎから入力した高周波信号は、入力マッチング回路１１を介して、１０Ｗ出力のＦＥＴからなるドライバアンプＱ１０１のゲートに入力される。入力マッチング回路１１は、インダクタＬ１０１、キャパシタＣ１０１、キャパシタＣ１０２から構成されており、ドライバアンプＱ１０１のゲートを入力端子ＲＦ−Ｉｎから見込んだインピーダンスが、例えば５０Ωに変換するためのマッチング回路となる。ドライバアンプＱ１０１のゲートバイアスは、バイアス電源Ｖｇ１からインダクタＬ１０２を介して与えられる。インダクタＬ１０２の値は、例えば３．９ｎＨであり、バイアス電源Ｖｇ１を高周波信号に対して交流的に遮断する十分な大きさを有する。キャパシタＣ１０３はバイアス電源Ｖｇ１のバイパスキャパシタである。

ドライバアンプＱ１０１のドレイン出力は、インダクタＬ１０３を介して取り出される。インダクタＬ１０３は、キャパシタＣ１０５とキャパシタＣ１０６とともに出力マッチング回路１２を構成している。出力マッチング回路１２は、インピーダンス（Ｚ）整合を目的とするものではなく、ドライバアンプＱ１０１の効率を最大とするように、インダクタＬ１０３、キャパシタＣ１０５、および、キャパシタＣ１０６の値が設定される。出力マッチング回路１２からの高周波信号出力は、出力端子ａに出力される。ドレインバイアスはゲートバイアスと同様に、バイアス電源Ｖｄ１からインダクタＬ１０４を介して供給される。インダクタＬ１０４の値は、例えば３．９ｎＨであり、出力信号の周波数に対して十分高いインピーダンスとなる値を有する。キャパシタＣ１０４は、キャパシタＣ１０３と同様のバイアス電源Ｖｄ１のバイパスキャパシタである。

図４の実装図に示すように、バイアス電源Ｖｇ１、Ｖｄ１から各ゲート、ドレインに向けて幅の狭い配線を介して各バイアスが供給される。この狭幅配線もインダクタンス効果を発揮している。なお、実装図では、ゲートにＣ、ゲートバイアスにＲで示される部品が実装されているが、これは実際の回路ではショートされる部品である。

次に、ドハティアンプ部１００の回路構成の例について説明する。図５は、本開示の一態様に係る高周波増幅器のドハティアンプ部の回路図であり、図６は、本開示の一態様に係る高周波増幅器のドハティアンプ部の実装図である。

ドライバアンプＱ１０１のドレイン出力は、出力マッチング回路１２を介して、ドライバアンプ部１０の出力端子ａから３ｄＢカプラ２０に与えられる。ドライバアンプ部１０の出力端子ａは、ドハティアンプ部１００にとっては入力端子ａとなる。３ｄＢカプラ２０は、入力端子ＩＮから入力した信号は、ＩＳＯ（Isolation）端子が二つの抵抗Ｒ４０１、Ｒ４０２の並列回路により５０Ωの値で終端されることで、ＴＨＲＵ（Through）端子と、ＣＯＵＰ（Couple）端子に等分される。ＣＯＵＰ端子は、第１の経路に設けられたキャリアアンプ（メインアンプ）Ｑ２０１に、また、ＴＨＲＵ端子は、第１の経路と並列の第２の経路に設けられたピークアンプＱ３０１にそれぞれ接続される。

３ｄＢカプラ２０のＣＯＵＰ端子から提供され３ｄＢカプラ２０の入力信号の１／２の電力を有する高周波信号は、第２のインダクタＬ２からなるインピーダンス調整回路２４を通過した後、第１のインダクタＬ３、キャパシタＣ２からなるバンドパスフィルタ２５に入力される。すなわち、バンドパスフィルタ２５は、３ｄＢカプラ２０のＣＯＵＰ端子に接続されたインダクタＬ２の出力側とグランド電位部ＧＮＤに接続された、インダクタＬ３とキャパシタＣ２との並列回路とから構成されており、Ｌ３//Ｃ２と表現できる。ここで、「//」は並列接続を意味する。

キャパシタＣとインダクタＬの並列回路Ｃ//Ｌは、１／（Ｃ×Ｌ）^-1/2で決定される共振周波数ｆｃでインピーダンスが最大値となる。したがって、Ｌ３//Ｃ２のバンドパスフィルタ２５は共振周波数ｆｃの周波数の信号を通過させ、それ以外の信号を遮断するバンドパスフィルタとして機能する。また、このバンドパスフィルタ２５は、通過高周波信号の位相を、共振周波数ｆｃを中心として大きく変化させる。共振周波数ｆｃより十分低い帯域では位相変化はほぼ０°、十分に高い周波数では１８０°、ゆえに共振周波数ｆｃでの９０°を中心に±９０°の位相変化を与える。実際には後段に接続するキャリアアンプＱ２０１を含めた回路のインピーダンスに依存して、その周波数特性（通過強度、位相）は変動するが、バンドパスフィルタとして機能する点に変わりはない。本実施形態のドハティアンプ部１００では、キャリアアンプＱ２０１の入力段に、このバンドパスフィルタを設けることで、キャリアアンプＱ２０１の出力とピークアンプＱ３０１の出力とを出力合成点ＲＦ−Ｏｕｔでそれらの位相差が０°になるように合波させている。

位相調整回路２１の後段には、キャパシタＣ２０１、Ｃ２０２、Ｃ２０３で構成される入力マッチング回路２２を設けている。キャリアアンプＱ２０１のゲートはキャパシタＣ２０２によって、前段の位相調整回路２１と直流的に遮断されているため、バイアス電源Ｖｇ２からのゲートバイアスはキャリアアンプＱ２０１を的確にバイアスすることができる。インダクタＬ２０２、キャパシタＣ２０４の構成はドライバアンプＱ１０１のそれらと同様である。また、図６の実装図を参照すると、このバイアス回路にも調整用の抵抗Ｒ１を設けているが、抵抗Ｒ１は実際の回路ではショートされる。

キャリアアンプＱ２０１のドレイン出力は直流遮断用のキャパシタＣ２０６（３ｐＦ）介して、ドハティネットワークと呼ばれる出力ネットワークに与えられる。キャパシタＣ２０６の前段にはインダクタＬ２０３を介して、バイアス電源Ｖｄ２からドレインバイアスが提供される。キャパシタＣ２０５は、バイアス電源Ｖｄ２のバイパスキャパシタである。図６の実装図に示すように、ドレインバイアス回路はドライバアンプＱ１０１と相違して幅狭の線路ではなく比較的広幅線路を介して供給される。これは、キャリアアンプＱ２０１がドライバアンプＱ１０１よりも大電流が流れるためである。出力マッチング回路２３は伝送線路ＴＲＬ１、キャパシタＣ２０７で構成される。そして、キャリアアンプＱ２０１側のドハティネットワークは、この出力マッチング回路３２と信号を９０°位相遅延するための１／４波長伝送線路ＴＲＬ２とから構成される。図６では、１／４波長伝送線路ＴＲＬ２のレイアウトは簡略化されて描かれているが、実際の実装では所望の特性が得られるように工夫されたレイアウトが行われる。

３ｄＢカプラ２０のＣＯＵＰ端子から提供され３ｄＢカプラ２０の入力信号の１／２の電力を有する高周波信号は、キャパシタＣ３０１、インダクタＬ３０１、キャパシタＣ３０２、キャパシタＣ３０３の２段のマッチング回路を有する入力マッチング回路３１を介して、ピークアンプＱ３０１に入力される。ピークアンプＱ３０１のゲートバイアスは、バイアス電源Ｖｇ３からインダクタＬ３０２、抵抗Ｒ２を介して提供される。抵抗Ｒ２の機能はドライバアンプＱ１０１の抵抗Ｒ、キャリアアンプＱ２０１の抵抗Ｒ１と同様の調整用のものであり、実際の回路では抵抗Ｒ２はショートされる。キャパシタＣ３０４は、バイアス電源Ｖｇ３のバイパスキャパシタである。

ピークアンプＱ３０１のドレイン出力は、直流遮断のためのキャパシタＣ３０６を介して、出力ネットワークであるピークアンプＱ３０１側のドハティネットワークに提供される。キャパシタＣ３０６の前段からインダクタＬ３０３を介して、バイアス電源Ｖｄ３からドレインバイアスが提供される。キャパシタＣ３０５は、バイアス電源Ｖｄ３のバイパスキャパシタである。ピークアンプＱ３０１の出力マッチング回路３２はキャパシタＣ３０７、伝送線路ＴＲＬ３、および、キャパシタＣ３０８により構成される。

本実施形態では、ピークアンプＱ３０１はその飽和出力の大きさが、キャリアアンプＱ２０１の２倍となっているので、出力マッチング回路３２で最適マッチングを得るための位相回転量が、ピークアンプＱ３０１の方がキャリアアンプＱ２０１の場合よりも大きい。この位相回転量をキャパシタ１段で得るためにはキャパシタの容量が大きくなり、キャパシタ（チップキャパシタ）有する寄生成分に影響により、１段のキャパシタで必要な位相回転量を達成するには無理が生ずる。このため、本実施形態では、ピークアンプＱ３０１側の出力マッチング回路３２をキャパシタ２段の構成としている。そして、ピークアンプＱ３０１側のドハティネットワークは、この出力マッチング回路３２と伝送線路ＴＲＬ４により構成している。図６では、伝送線路ＴＲＬ４のレイアウトは簡略化されて描かれているが、実際の実装では所望の特性が得られるように工夫されたレイアウトが行われる。

非対称ドハティアンプでは、ピークアンプの大きさ（サイズ、端的にはゲート幅）をキャリアアンプに対して大きく設定する。本実施形態では、ピークアンプＱ３０１の大きさをキャリアアンプＱ２０１の２倍に設定している。この場合、ピークアンプＱ３０１側での位相回転量が大きくなる。一般の対称ドハティアンプでは、ピークアンプＱ３０１の入力段に９０°の位相遅延のための伝送線路（１／４波長伝送路線）を挿入してドハティネットワークの出力段におけるキャリアアンプからの信号とピークアンプからの信号の位相を一致させている。

しかしながら、本実施形態のような非対称ドハティアンプでは、ピークアンプＱ３０１側の位相回転量が大きくなるため、ピークアンプＱ３０１側のドハティネットワークに特段の位相遅延回路を挿入しない場合であっても、ピークアンプ経路の位相遅れが９０°以上になる場合がある。この場合、キャリアアンプＱ２０１側に位相遅延回路を挿入することにより、小さい位相遅延回路によって、キャリアアンプＱ２０１とピークアンプＱ３０１の出力を０°の位相差で合波させることが可能になる。

なお、キャリアアンプの出力段に挿入される９０°位相遅延のための伝送線路（１／４伝送線路）ＴＲＬ２は、キャリアアンプとピークアンプの２つのアンプの出力を合成するために必須の構成である。この伝送線路を、例えば、９０°の位相遅延より小さい（短い）伝送線路、あるいは、９０°の位相遅延より大きい（長い）伝送線路に変更することはできない。ドハティアンプでは、この伝送線路が９０°の位相遅延を有することが要請される。

本実施形態では、キャリアアンプＱ２０１の入力段に位相調整回路２１を設け、さらに、この位相調整回路２１をバンドパスフィルタ、具体的には、信号線とグランド電位部ＧＮＤとの間に挿入されるＬ//Ｃ（ＬＣ並列）回路Ｌ３//Ｃ２とすることで、位相調整尤度を大きくすると同時に信号周波数以外の周波数を遮断している。さらに、Ｌ//Ｃ回路のチップ部品を基板上に搭載したことによって、伝送線路で位相調整を行う場合と比較して、各段に小さい基板サイズを実現することを可能にしている。例えば、図２に示す実装図では、縦７ｍｍ×横１０ｍｍの基板サイズを実現している。チップ部品であれば、多種の規格（サイズ、インダクタ／キャパシタ値）の製品が市場で入手可能であり、限られた面積のＰＣＢ基板２上に搭載可能となり、かつ、位相シフト量も部品交換で容易に実現できる。

（位相シフト特性）
次に、位相調整回路２１の位相シフト特性について説明する。図７は、周波数に対する位相シフト量を説明するためのグラフである。図７において、実線で示す特性１１は、位相シフトを長さ３ｍｍ、幅０．４ｍｍの伝送線路で行った際の特性を示し、点線で示す特性１２は、バンドパスフィルタ２５を構成する、信号線とグランド電位部ＧＮＤに挿入されるインダクタＬ３を０．７ｎＨ、信号線とグランド電位部ＧＮＤに挿入されるキャパシタＣ２を１．９ｐＦの値に設定した際の特性を示している。バンドパスフィルタ２５の各チップ部品の値を、これらの値に設定すると、点Ｐ１で示すように、周波数がほぼ５ＧＨｚにおいて、必要な位相シフト量−２９°が得られる。

この場合、各チップ部品の大きさは、０．６ｍｍ×０．３ｍｍであり、チップ部品間隔０．１５ｍｍと仮定すると、位相調整回路２１の面積は、（０．３×３＋０．１５×２）×０．６＝０．７２ｍｍ^２となる。これにより、位相シフトを伝送線路で行う場合の１．２ｍｍ^２（＝３×０．６）に比べて、４０％の面積の削減が可能となる。

（通過特性と反射特性）
次に、バンドパスフィルタ２５とインピーダンス調整回路２４に関する通過特性と反射特性について説明する。図８は、周波数に対する通過特性を説明するためのグラフであり、図９は反射特性を説明するためのスミスチャートである。図９では、位相調整回路２１の入力端子からキャリアアンプＱ２０１を見込んだときの反射特性（Ｓ１１）を示している。図８、図９において、実線で示す特性２１、特性３１は、インピーダンス変換を伝送線路のみで構成した場合の特性を示し、破線で示す特性２２、特性３２は、インピーダンス変換をバンドパスフィルタ２５で行った場合の特性を示し、さらに、一点差線で示す特性２２、特性３２は、バンドパスフィルタ２５にさらに前段にインダクタＬ２からなるインピーダンス調整回路２４を追加したときの特性を示している。伝送線路およびバンドパスフィルタ２５の構成は、図７で説明したものと同じである。

図８の特性２１に示すように、位相シフトを伝送路線で行う場合は、周波数の変化する損失はゼロとなり、伝送線路の幅で決定される反射特性（Ｓ１１）は、図９の特性３１で示すように、中央（Ｚｏ）から等距離の円となる。そして、周波数が５ＧＨｚでは、点Ｐ２で示すＺｏ×(１．０７２＋ｊ０．１５９)＝１．０８３×Ｚｏで与えられる位相シフトを示す。なお、伝送線路の幅が規定値とおりであれば、特性３１は中心点に収斂する。

バンドパスフィルタ２５のみを設けた場合は、インダクタＬとキャパシタＣの抵抗成分が実質ゼロであると仮定すると、図８の特性２２で示すように、共振周波数ｆｃの５ＧＨｚでは、点Ｐ１で示すように損失は０ｄＢとなる。しかし、反射特性（Ｓ１１）については、周波数が５ＧＨｚでは、図９の特性３２の点Ｐ２で示すように、Ｚｏ×(０．７４４−ｊ０．４１８)＝０．８８×Ｚｏとなり、Ｚｏからずれてしまう。

バンドパスフィルタ２５にインダクタＬ２からなるインピーダンス調整回路２４を追加したときは、図８の特性２３で示すように、共振周波数ｆｃの５ＧＨｚの点Ｐ１で示すように損失は０ｄＢとなる。さらに、反射特性（Ｓ１１）についても、周波数が５ＧＨｚでは、図９の特性３３の点Ｐ３で示すように、Ｚｏ×(１．１４５−ｊ０．２３５)＝１．１７×Ｚｏとなり、透過特性および反射特性とも実用可能な値が得られる。

このように、本実施形態では、非対称ドハティアンプのキャリアアンプ側の前段に、位相シフトのための位相調整回路として、バンドパスフィルタを適用し、位相シフトを行っている。このため、位相調整回路を小型のチップ部品（チップインダクタ、チップキャパシタ）により構成することが可能となり、高周波増幅器の小型化が可能となっている。また、バンドパスフィルタによる帯域外周波数の利得を低減することができる。また、バンドパスフィルタの前段にインピーダンス調整回路を挿入することにより、バンドパスフィルタの入力インピーダンスを５０Ωにコントロールできるため、キャリアアンプの入力マッチング回路への影響及び損失が少ない。さらに、チップ部品であれば、多種の規格（サイズ、インダクタ／キャパシタ値）の製品が市場で入手可能であるため、位相シフト量も部品交換で容易に実現できる。

１…高周波増幅器、
２…ＰＣＢ基板、
１０…ドライバアンプ部、
１１…入力マッチング回路、
１２…出力マッチング回路、
２０…３ｄＢカプラ、
２１…位相調整回路、
２２…入力マッチング回路、
２３…出力マッチング回路、
２４…インピーダンス調整回路、
２５…バンドパスフィルタ、
３１…入力マッチング回路、
３２…出力マッチング回路、
１００…ドハティアンプ部、
Ｃ,Ｃ２,Ｃ１０１〜Ｃ１０６,Ｃ２０１〜Ｃ２０７，Ｃ３０１〜Ｃ３０８…キャパシタ、
ＧＮＤ…グランド電位部、
Ｌ，Ｌ２，Ｌ３，Ｌ１０１〜Ｌ１０４，Ｌ２０２，Ｌ２０３、Ｌ３０１〜Ｌ３０３…インダクタ、
Ｑ１０１…ドライバアンプ、
Ｑ２０１…キャリアアンプ、
Ｑ３０１…ピークアンプ、
Ｒ，Ｒ４０１，Ｒ４０２…抵抗、
ＲＦ−Ｉｎ…入力端子、
ＲＦ−Ｏｕｔ…出力合成点、
ＴＲＬ１…伝送線路、
ＴＲＬ２…１／４波長伝送線路、
ＴＲＬ３，ＴＲＬ４…伝送線路、
Ｖｄ１，Ｖｄ２，Ｖｄ３…バイアス電源、
Ｖｇ１，Ｖｇ２，Ｖｇ３…バイアス電源
ａ…出力端子（入力端子）。

Claims (6)

1. 入力端子と出力端子を有し、前記入力端子に入力された高周波信号を増幅し前記出力端子を介して出力する高周波増幅器であって、
   前記入力端子と前記出力端子を接続する第１の経路上にあって、前記高周波信号の増幅動作を行うキャリアアンプと、
   前記該入力端子と前記出力端子との間で前記第１の経路と並列に設けられた第２の経路上であって、前記キャリアアンプと大きさの異なる飽和出力を有し、かつ、前記キャリアアンプの出力が所定の値より大きくなった場合に増幅動作を開始するピークアンプと、
   前記キャリアアンプの出力と前記出力端子との間に設けられ前記キャリアアンプの出力信号を位相遅延する１／４波長伝送線路と、
   前記キャリアアンプの入力と前記入力端子の間に設けられ、前記第１の経路を伝搬する前記高周波信号の位相と、前記第２の経路を伝搬する前記高周波信号の位相を前記出力端子において整合する位相調整回路と、
   前記キャリアアンプ、前記ピークアンプ、前記１／４波長伝送線路、および、前記位相調整回路を搭載する回路基板と、
   を有し、
   前記位相調整回路はバンドパスフィルタを備える、高周波増幅器。
2. 前記バンドパスフィルタが、第１のチップインダクタとチップキャパシタの並列回路により構成される請求項１に記載の高周波増幅器。
3. 前記位相調整回路は、前記バンドパスフィルタの前段にインピーダンス調整回路をさらに備える、請求項1または請求項２に記載の高周波増幅器。
4. 前記インピーダンス調整回路が、第２のチップインダクタを含む、請求項３に記載の高周波増幅器。
5. 前記入力端子に与えられた前記高周波信号を前記第１の経路および前記第２の経路に分配する３ｄＢカプラをさらに含む、請求項１から請求項４のいずれか１項に記載の高周波増幅器。
6. 前記入力端子と前記３ｄＢカプラとの間に、前記高周波信号を増幅するドライバアンプをさらに有する、請求項５に記載の高周波増幅器。

Images