JP2005516444A6 - 補償されたｒｆ増幅器デバイス - Google Patents

Abstract

【課題】 より高い周波数で減結合を行うためのRF増幅器デバイスを提供すること。
【解決手段】 減結合回路が、補償回路 (26、28) に直接接続され、増幅器要素 (56, 80) と、 増幅器要素 (56, 80) の端末キャパシタンスを補償するために、増幅器要素 (56、80) の端末と並列にアレンジされた補償インダクタンス (58、60、62) と補償キャパシタンス (64、92) とを持つ内部シャント・インダクタ、を有する補償回路と、補償キャパシタンス (64、92)、および／または、減結合回路 (100)、および／または、補償キャパシタンスと減結合回路とを組み合わせたもの (130) に接続される、減結合および電源用のリード (76、98)と、を有する、その出力キャパシタンスと、その電源 (26) から減結合されている周波数が、補償回路 (26、28) により補償されている増幅器要素 (24) を含むRF増幅器デバイス (22) と、このRF増幅器デバイスのモジュールと、前述のRF増幅器デバイスを減結合させる方法。

Description

本発明は、周波数に依存するゲインを有する増幅器要素であって、当該周波数依存性が入力キャパシタンスおよび／または出力キャパシタンスにより生じ、当該周波数依存性が補償回路により補償される、RF増幅器デバイスに関する。

通信プロバイダは、伝送器または基地局をあらゆる場所に配置しているので、誰でも自分の電話をどこでも使用することができる。これらの基地局は、増幅器を有している。これらの増幅器は、（1GHzまたは2GHzの）高周波キャリアに基づいて変調されているデジタル信号を増幅する。この結果、複雑なスペクトルを持つ非常に複雑な信号が得られてしまう。基地局と携帯電話間でデータを伝送するために用いられる規格には、例えば、GSM、エッジGSM、およびCDMAが挙げられる。これらのシステムに続いて、広帯域CDMA信号（いわゆるW-CDMA）が用いられている。W-CDMAでのデータ処理は、伝送されるデータ量が非常に大きいので、最も複雑である。

異なる周波数を有する2つ（または2つ以上）の信号が増幅される場合、差動トーンつまり差動周波数が発生する。例えば、第一周波数を有する第一信号と、第二周波数を有する第二信号とによって、第一周波数から第二周波数を引いたものに等しい第三周波数を有する差動第三信号Cが得られるであろう。この差動第三信号は、バイアス変調効果を生成してしまい、この結果、増幅器の線形性が乏しくなり、かつスペクトルが非対称になってしまう（メモリ効果）ので、望ましくない。このような望ましくない効果をなくすために、差動第三信号を除去する必要がある。したがって、基地局増幅器には、差動トーンに対する、広帯域減結合回路が必要である。（複数キャリア）W-CDMAのような規格の場合、最大50 MHzまで減結合させる必要がある。低周波数は、電解キャパシタンスを有するトランジスタ・ダイから「遠く離れた所に」短絡させることができるが、5〜10 MHzより上の周波数を十分に短絡させるためには、減結合キャパシタンスへの経路を非常に短くする必要がある。

さらに、従来の基地局増幅器の場合、供給電圧は、1/4波長ライン（λ/4ライン）を介して、増幅トランジスタに接続される。この1/4波長ラインによる技術は、場所をとってしまい、かつ狭帯域のソリューションしか提供しない。この1/4波長ラインは、2ポート・ネットワークのB端末が短絡されて、ゼロに等しい電圧および短絡電流 I_short が得られた場合、この2ポート・ネットワークのA端末で回路が開放された状況となり、ゼロに等しい電流と短絡電圧 V_short とがA端末上で測定され、かつこの逆の場合も同様である、という理論に基づいている。こうして、1/4波長ラインをフィルタとして使用することができる。しかしながら、最大10 MHzまでの高周波数に対しては、この1/4波長ラインの経路長のため、低オームの短絡を得ることが非常に困難となってしまう。さらに、1/4波長ラインによる技術は場所をとってしまうので、小型化の世界では望ましくない。

図1は、電源接続層16と減結合キャパシタンス18とを有する、従来のバイアス電圧供給アレンジメントを示している。RF増幅器デバイス2は、アクティブ・ダイ4と直流遮断キャパシタンス6を有する。アクティブ・ダイ4は、INSHINインダクタンスを形成する結合ワイヤ8を介して、直流遮断キャパシタンス6に接続され、かつさらなる結合ワイヤ9を介して、マッチング回路10に接続されている。マッチング回路10は、1/4波長ライン12を介して、RF短絡キャパシタンス20と減結合キャパシタンス18とに接続されている。減結合キャパシタンス18は、電源接続層16とアース14との間に接続されている。

一般に、基地局の増幅器は、出力キャパシタンスを補償するために、その出力におけるINSHIN (INternal SHunt INductor) インダクタを特徴とする。INSHINインダクタは、トランジスタ・パッケージ内に組み込まれ、かつアクティブ・ダイ4と直流遮断キャパシタンス6とに接続されたボンド・ワイヤ8によって形成される。INSHINインダクタは、一般に、20 Wより上の出力パワーを持つRFパワー・トランジスタ内で使用される。アクティブ・ダイ4と直流遮断キャパシタンス6との間のボンド・ワイヤ8により形成されているINSHINインダクタは、直流遮断キャパシタンス6と直列になっている。この直列回路は、アクティブ・ダイ4の出力と並列になっている。このINSHINインダクタ8は、直流遮断キャパシタンス6によってアースに接続されている。

1/4波長ラインの原理に関連付けて上述したように、1/4波長ラインの短絡は、直流を遮断しかつRF信号を短絡させる、アースに接続されたRF終端キャパシタンスと比較することができる。周波数が変化すると、電気長はもはや1/4ではなくなり、かつ電源接続層16の直流バイアスがマッチング回路10を干渉してしまうので、1/4波長ライン12は、かなり狭い周波数帯域上でしか稼動しなくなってしまう。つまり換言すれば、1/4波長ライン12は狭帯域となってしまう。2 GHzでの1/4波長ラインのスタブの電気長は、プリント回路基板の物質に応じて、7〜20 mmとなる。

1/4波長ラインによるソリューションによって、トランジスタからキャパシタンスまでの経路は長くなってしまう。経路長を増加させることにより、インピーダンスも増加する。周波数が非常に低い場合 (< 500 kHz)、経路長のインピーダンスは無視できるが、差動周波数が高くなるにつれて、経路長はより重要となる。このことにより、5〜10 MHzよりも上の周波数では、実際のトランジスタ上で良好な短絡を達成することが困難になってしまう。

例えば、差動周波数を短絡させるためのキャパシタンスが、最も近いトランジスタ・ダイから約20 mmの間隔を置いている場合、この間隔は、5 MHzより高い差動周波数を短絡させるには長過ぎる距離であることが分かる。換言すれば、直流バイアスが設けられている場合、電源接続層16の直流バイアスは、RFマッチング回路10の機能を妨げてはならないので、1/4波長ラインが必要となる。このソリューションは、回路基板上の空間をとってしまう。極めて微小な設計の世界では、回路基板上の空間をとり過ぎてしまうことは望ましくない。差動周波数を短絡させる、トランジスタからキャパシタンスへの経路長が長くなってしまうことも、望ましくない。

増幅器の性能を良好なものにさせるためには、差動周波数を短絡しなければならない。電源からマッチング回路への影響は排除しなければならないので、低周波数での差動周波数を短絡させるために、減結合キャパシタンス18が設けられる。減結合キャパシタンス18は、電源接続層16に接続され、かつ追加的なフィルタとして必要となる。

一般に、基地局増幅器は、出力キャパシタンスを補償するために、その出力でのシャント・インダクタ8を特徴とする。シャント・インダクタは、一般に、20 Wより上の出力パワーを有するRFパワー・トランジスタと併用される。シャント・インダクタ8は、直流遮断キャパシタンス6と直列に接続され、かつ直流遮断キャパシタンス6を通してアースに結合される。

欧州特許出願第368,329号は、自動等化型の多段式ラジオ周波数パワー増幅器を開示している。二段式ラジオ周波数パワー増幅デバイスの線形性と効率は、ドライバ段内の2つの同調回路と、高パワー段内の2つの同調回路とを採用することにより増加する。効率、線形性、およびパワー出力が得られるように高パワー段を最適化するために、同調回路の要素が選択された後、同調回路が、ドライバ段に関連付けられている相互変調出力のコンポーネントに、個々の高パワー段に関連付けられている相互変調出力のコンポーネントに対して180゜未満の位相角を持たせるように、各要素が選択される。この位相角関係には、ドライバ段と高パワー段からの相互変調出力コンポーネントのプロダクトを相殺させる効果がある。シャント・インダクタを有する回路は、アースに接続された直流遮断キャパシタンスと直列であり、かつトランジスタ・デバイスの外側に回路段を形成する。

英国特許出願第2,225,683号は、パラメータ振動を防止する高周波増幅器を開示している。増幅器内の寄生的なパラメータ振動は、増幅器の入力または出力の何れかに共振回路を結合させることにより防止できる。この共振回路は、増幅された信号の半分の周波数に等しい共振周波数を持っている。この共振回路は、増幅器の出力または入力に接続されたインダクタの一部しか有していない。

英国特許出願第2,225,683号の場合、直流電源は直流遮断キャパシタンスに供給されない。さらに差動周波数は、直流遮断キャパシタンスにより減結合されない。さらに、シャント・インダクタンスは、トランジスタから分離したデバイスであり、かつユーザがアクセスすることはできない。

欧州特許出願第368,329号 英国特許出願第2,225,683号

本発明の目的は、より高い周波数で減結合を行うためのRF増幅器デバイスを提供することである。

この目的を達成するために、本発明は、当該補償回路が電源端末に結合され、当該電源端末が減結合回路に接続された、第一段落によるRF増幅器デバイス、を提供する。

本発明のデバイスの場合、減結合回路から増幅トランジスタまでの経路長は、電源および／または減結合回路を補償キャパシタンスに接続させることにより激減する。この結果、減結合周波数がより高くなり、かつバイアス接続が単純化される。さらに、回路に必要な領域が減少し、この結果、生産コストが下がる。

本発明のデバイスの好ましい実施例によると、RF増幅器デバイスは、
増幅器要素と、
補償インダクタンスと補償キャパシタンスとを持つ内部シャント・インダクタを有する補償回路と、
を有し、
当該補償回路が、前記デバイスの入力および／または出力のキャパシタンスを補償するために、前記増幅器要素の出力と並列にアレンジされ、
当該デバイスが、当該減結合回路を通して当該増幅器要素に接続されている電源端末をさらに有し、
このことによって、前記減結合回路が、当該電源端末を介して前記補償キャパシタンスに結合される。電源と減結合回路とを補償キャパシタンスに結合させることにより、減結合回路から増幅トランジスタまでの経路長が減少する。この結果、減結合周波数がより高くなり、かつバイアス接続が単純化される。

本発明のデバイスのさらなる好ましい実施例によると、前記減結合回路は、インダクタンス要素を通して前記補償キャパシタンスに結合される。接続要素を機能素子として使用することにより、別途インダクタンスを購入しかつ実装する必要がなくなるので、回路基板の空間、および製造にかかる時間と金額を節約することができる。

本発明のデバイスの別のさらなる好ましい実施例によると、前記インダクタンス要素は、少なくとも1つのボンド・ワイヤである。ボンド・ワイヤの数、直径、および長さにより、インダクタンスの値を顧客の条件に容易にマッチングさせることができる。

本発明のデバイスの別のさらなる好ましい実施例によると、前記減結合回路は、アースと前記電源との間に接続される。この結果、より単純なアレンジメントが得られる。さらに、回路に必要な空間が減る。

本発明のデバイスの別のさらなる好ましい実施例によると、前記減結合回路は、少なくとも一つの減結合キャパシタンスを有する。減結合キャパシタンスの数により、減結合インピーダンスのキャパシタンスを回路条件にマッチングさせることができる。

本発明のデバイスの別のさらなる好ましい実施例によると、
電源接続領域と、
減結合回路接続領域と、
ボンド・ワイヤ接続領域と、
を有する、前記補償キャパシタンスの隣にアレンジされた電源ラインが設けられる。この結果、減結合周波数がかなり高くなり、かつ電源接続層が単純化される。

本発明のデバイスの別の好ましい実施例によると、当該RF増幅器デバイスは、トランジスタである。

本発明のデバイスの別のさらなる好ましい実施例によると、
前記補償回路を有する前記増幅器要素と、
前記減結合回路と、
電源のための前記接続領域と前記減結合回路のための接続領域とを持つ接続ラインと、
が回路基板上にアレンジされ、
前記接続ラインが、前記回路基板上で前記補償キャパシタンスの隣に位置する。上述した機能部分の場所が狭いことが、回路空間を減少させることに貢献する。

本発明のデバイスの別のさらなる好ましい実施例によると、
前記増幅器要素 (56、80) の端末キャパシタンスを補償するために前記増幅器要素 (56、80) の端末と並列にアレンジされた補償キャパシタンス (64、92) と直列の補償インダクタンス (58、60、62) を持つ内部シャント・インダクタを有し、
前記補償キャパシタンス (64、92)、および／または、減結合回路 (100)、および／または、前記補償キャパシタンスと前記減結合回路 (130) とを組み合わせたものに接続された、減結合と電源用のリード (76、98) をさらに有する、増幅器要素 (56、80) と補償回路とを有するデバイス、が開示されている。

このデバイス内では、電源および／または減結合回路を補償キャパシタンスに接続することにより、減結合回路から増幅トランジスタまでの経路長が減少する。このことにより、減結合周波数がより高くなり、かつバイアス接続が単純化される。さらに、回路に必要な空間が減少し、この結果、生産コストが減少する。

本発明のデバイスの別の好ましい実施例によると、前記増幅器要素の前記端末は、前記増幅器要素の入力端子および／または出力端子である。この実施例の有利な特徴は、この入力端子および／または出力端子のキャパシタンスが補償されることである。

本発明のデバイスの別のさらなる好ましい実施例によると、前記減結合回路は、インダクタンス要素を介して補償キャパシタンスに接続される。

本発明のデバイスの別のさらなる好ましい実施例によると、前記インダクタンス要素は、少なくとも１つのボンド・ワイヤを有する。

本発明のデバイスの別のさらなる好ましい実施例によると、前記減結合回路、および／または、前記補償キャパシタンスと前記減結合回路との前記組み合わせが、前記減結合と電源用のリードと、前記補償キャパシタンスとの間、または、前記減結合と電源用のリードと、前記増幅器要素の前記端末との間に接続される。この好ましい実施例の場合、電源および／または減結合回路を補償キャパシタンスに接続させることにより、減結合回路から増幅トランジスタまでの経路長が減少する。このことにより、減結合周波数がより高くなり、かつバイアス接続が単純化される。さらに、回路に必要な空間が減少し、かつ減結合周波数が増加する。

本発明のデバイスの別のさらなる好ましい実施例によると、前記減結合回路は、少なくとも一つの減結合キャパシタンスを有する。

本発明のデバイスの別のさらなる好ましい実施例によると、前記増幅器要素はトランジスタである。

本発明のデバイスの別のさらなる好ましい実施例によると、
前記補償回路、および／または、前記減結合回路、および／または、前記補償キャパシタンスと前記減結合回路との前記組み合わせを有する前記増幅器要素と、前記減結合と電源用のリードとが、回路基板上にアレンジされる。1つの回路基板上に集積化させることにより回路はさらに小型化され、このことにより回路基板上の空間が節約される。

本発明によるモジュールは、RF増幅器デバイスを有し、当該モジュールは、
プリント回路基板 (pcb) がその上に半田付けされる、ディスクリート・トランジスタのための実装ベース；
マッチング・ネットワーク；
バイアス回路；
少なくとも1つの減結合キャパシタンス、
をさらに有する。このモジュールには、経路長が減少するという利点がある。この利点により、減結合周波数がより高くなる。

本発明によるモジュールの好ましい実施例によると、前記プリント回路基板は、多層プリント回路基板である。この特徴によって、回路基板の領域が著しく減少する。

本発明によるモジュールのさらなる好ましい実施例によると、前記プリント回路基板は、前記マッチング・ネットワークおよび／または前記バイアス回路のすべてまたは一部を含む。この特徴により、マッチング・ネットワークおよび／またはバイアス回路が、プリント回路基板上の少なくとも一部に実装可能となるので、回路設計と実装技術の柔軟性が高まる。

本発明によるモジュールの別のさらなる好ましい実施例によると、
信号経路が、前記pcbの上層上にあり、かつ減結合と電源用の経路が、前記pcbの中間層上にあるか、またはこれとは反対に、信号経路が、前記pcbの中間層上にあり、かつ減結合と電源用の経路が、前記pcbの上層 (238) 上にある。

本発明によるモジュールの別のさらなる好ましい実施例によると、増幅器要素のダイ、および／または、補償キャパシタンスのダイ、および／または、減結合回路のダイ、および／または、前記補償キャパシタンスと前記減結合回路とを組み合わせたもののダイ、と並列である。

本発明による方法は、
周波数に依存するゲインを有する増幅器要素を有するRF増幅器デバイスであって、
当該周波数依存性が、入力および／または出力のキャパシタンスにより生じ、
当該周波数依存性が、補償回路により補償され、
当該補償回路が、電源端末に結合され、
当該電源端末が、周波数に依存するインピーダンスを介してアースに結合される、RF増幅器デバイス、
を減結合させるようにアレンジされている。

本発明による方法では、電源および／または減結合回路を補償キャパシタンスに接続することにより、減結合回路から増幅トランジスタまでの経路長が激減する。この結果、減結合周波数がより高くなり、かつバイアス接続が単純化される。さらに、回路に必要な領域が減少し、この結果、生産コストが下がる。

本発明を特徴付ける、これらおよび他の様々な利点と新規な特徴は、本明細書に添付されかつ本明細書の一部を形成している請求項の中で詳細に示されている。しかしながら、本発明、本発明の利点、および本発明を用いることにより得られる目的をより良く理解するためには、本明細書のさらなる部分を形成する図面と、本発明の好ましい実施例がその中に示されかつ説明されている付随の説明事柄とを参照すべきである。

図2は、本発明によるアレンジメントを示す。図2は、半導体増幅器要素を有するアクティブ・ダイ24と、直流遮断キャパシタンス26とを有するRF増幅器デバイス22を示している。アクティブ・ダイ24は、ボンド・ワイヤ28を介して直流遮断キャパシタンス26に接続されている。直流遮断キャパシタンス26は、ボンド・ワイヤ32を介して電源接続層36に接続されている。

アクティブ・ダイ24は、ボンド・ワイヤ40を介してマッチング回路30に接続されている。電源接続層36は、減結合キャパシタンス38の一方側に接続されている。減結合キャパシタンス38の他方側は、アース34に接続されている。ボンド・ワイヤ28と直流遮断キャパシタンス26は、INSHIN回路を形成している。直流遮断キャパシタンス26は、RF短絡である。このことは、RFマッチング回路30の動作に影響を及ぼすことなく、いかなる回路要素でも直流遮断キャパシタンス26に接続できることを意味する。アクティブ・ダイ24は、ボンド・ワイヤ40を通してマッチング回路30に接続されている。

電源接続層36と減結合キャパシタンス38を直流遮断キャパシタンス26に接続することにより、減結合キャパシタンス38からアクティブ・ダイ24までの経路長が激減する。この結果、減結合周波数がはるかに高くなり、かつ電源接続層36への接続が単純化される。

換言すれば、電源接続層36は、ボンド・ワイヤ28により形成されているINSHINインダクタとアースとの間で、直流遮断キャパシタンス26に直接接続される。直流遮断キャパシタンス26は、稼動周波数にとって非常に良好な短絡であり、かつ直流遮断キャパシタンス26に対して行われている接続は、アクティブ・ダイ24またはマッチング回路30の性能にまったく影響を及ぼさない。電源接続層36を直流遮断キャパシタンス26に直接接続することにより、図1の1/4波長ライン12は無用となる。

望ましくない差動周波数つまり差動トーンを短絡させる減結合キャパシタンス38を、アクティブ・ダイ24のすぐ隣に配置することもできる。このことにより、減結合キャパシタンス38からアクティブ・ダイ24までの経路長が劇的に減少し、この結果、最高50 MHzまでの周波数にとって良好な短絡が得られる。

図3は、A曲線として示されている、従来の減結合を有するRF増幅器デバイスと、Ｂ曲線として示されている、本発明の減結合アレンジメントを有するRF増幅器デバイスとの間のインピーダンスの大きさの違いを示す線図である。垂直軸の単位はΩであり、水平軸の単位はHzである。両方の減結合アレンジメントでは、単純な100 nF 1206 SMDキャパシタンスが用いられている。

0.5 Ωというインピーダンス・レベルが充分な短絡であると考えられる場合、従来の減結合は、A曲線が最大20 MHzまで0.5 Ωレベルを下回っている、30 kHzから20 MHzまで稼動する。B曲線は、最大75 MHzまで0.5 Ωのラインを下回ったままなので、本発明の減結合アレンジメントは、30 kHzから75 MHzまで稼動する。このことは、本発明の減結合アレンジメントを持つRF増幅器デバイスの性能が優れていることを、明確に示している。

図4は、標準的なRFディスクリート・パワー・トランジスタの側面図（上部分）と上面図（下部分）を示している。標準的なパワー・トランジスタ42は、実装ベース44上に実装されている。トランジスタ42と実装ベース44との間には、窒化アルミ (AlN) のリング46が実装されている。トランジスタ42は、ドレイン・リード48とゲート・リード50により他の回路部分に接続されている。

基地局用のLDMOSトランジスタに使用されている標準的なトランジスタ・パッケージの場合、銅／タングステン合金実装ベースが、トランジスタ42を電気的かつ熱的にアースに接続させる。この実装ベース44上には、窒化アルミのリング46が実装されている。窒化アルミのリング46の上には、リード48、50が、このAlNリング46により実装ベース44から電気的に分離された状態で、接続されている。リード48、50は、トランジスタ42を、回路基板上のマッチング・ネットワークに接続させ、かつ両方の直流バイアスおよびRFパワーを転移させる。

図5は、RFディスクリート・パワー・トランジスタが、2つの付加的なリード52、54により適合化された場合を示している。図5には、図4に相当する番号と相当する部分とが示されている。図5の適合化されたパワー・トランジスタ42は、中間のリード48と50、および外側のリード52と54の一方または両方により供給される、図5の適合化されたパワー・トランジスタ42への直流バイアスにより、RFパワーを転移させる。さらに、リード52と54は、図5のトランジスタ42を、接続されている回路部分から減結合させるために用いられる。図5の適合化されたRFパワー・トランジスタは、ディスクリート・トランジスタ内でのINSHIN減結合に関する以下の説明の中で用いられている。

図6〜図9は、ディスクリート・トランジスタ内のINSHIN減結合と電源の異なる実施例を示している。図6〜図9では、トランジスタのドレイン・リードが半分しか示されていない。

トランジスタ・ダイ56は、ボンド・ワイヤ58、60、および62により、INSHINキャパシタンス64に接続されている。キャパシタンス64と、ボンド・ワイヤ58、60、および62のインダクタンスとにより、トランジスタ・ダイ56の入力端末または出力端末のキャパシタンスが補償される。トランジスタ・ダイ56は、ボンド・ワイヤ66と68によりRFリード70に接続されている。減結合と電源用のリード76は、ボンド・ワイヤ72と74によりINSHINキャパシタンス64に接続されている。減結合と電源用のリード76は、トランジスタ・ダイ56にパワーを供給し、かつ接続されている回路部分からトランジスタ・ダイ56を減結合させるために用いられる。減結合と電源用のリード76、およびRFリード70は、AlNリング78上に実装されている。

トランジスタ・ダイ80は、ボンド・ワイヤ82、84、および86によりINSHINキャパシタンス92に接続されている。INSHINキャパシタンス92と、ボンド・ワイヤ82、84、および86の機能は、上記と同様である。トランジスタ・ダイ80は、ボンド・ワイヤ88および90によりRFリード70に接続される。INSHINキャパシタンス92は、ボンド・ワイヤ94と96により減結合と電源用のリード98に接続されている。減結合と電源用のリード98も、AlNリング78上に実装されている。

この実施例は、基本的な実施例である。この実施例は、INSHINキャパシタンスとの外部接続を有するディスクリート・トランジスタを示している。この実施例の利点は、構成が単純であること、分離したリードを通して直流バイアスを供給しかつ減結合を行うこと、トランジスタにバイアスをかけるための、RF経路上の1/4波長ラインが不要であること、およびトランジスタの近くでバイアスと減結合が行われることである。

図7の実施例は、図6の実施例にかなり類似している。図7の場合、減結合キャパシタンス100が、図6の実施例と異なっている。減結合キャパシタンス100は、ボンド・ワイヤ106と108により、電源リード76内の減結合に接続され、かつ減結合キャパシタンス100は、ボンド・ワイヤ102と104により、減結合と電源用のリード98に接続されている。ボンド・ワイヤ58、60、および62は、トランジスタ・ダイ56を、INSHINキャパシタンス64と減結合キャパシタンス100に接続させる。ボンド・ワイヤ82、84、および86は、トランジスタ・ダイ80を、INSHINキャパシタンス92と減結合キャパシタンス100に接続させる。キャパシタンス100は、例えば、1片のHi-K物質として作ることができる。

キャパシタンス100の利点は、このキャパシタンスによって、低周波の減結合が著しく高められることである。さらなる利点は、トランジスタ56と80の直流バイアスと減結合が、分離したリード76、98を通して供給され、かつトランジスタ56と80にバイアスをかける1/4波長ラインが不要となることである。

図8は、図7の実施例にかなり類似した実施例を示している。図7と図8の間の主な相違点は、図7の減結合キャパシタンス100が、2つの減結合キャパシタンス110と120に分割されていることである。減結合キャパシタンス110は、ボンド・ワイヤ116と118により、電源リード76内の減結合に接続されている。減結合キャパシタンス110は、ボンド・ワイヤ112と114により、INSHINキャパシタンス64に接続されている。減結合キャパシタンス120は、ボンド・ワイヤ122と124により、INSHINキャパシタンス92に接続されている。減結合キャパシタンス120は、ボンド・ワイヤ126と128により減結合と電源用のリード98に接続されている。

2つの減結合キャパシタンス110と120が、トランジスタ・ダイ56と80の側面にあり、かつINSHINキャパシタンスダイ64と92の側面にあることによって、リードへのドレイン・ワイヤをより短くすることができる。これは、マッチング目的に有利である。

図9は、INSHINと減結合キャパシタンスとを組み合わせたキャパシタンス130に、トランジスタ・ダイ56が、ボンド・ワイヤ132、134、および136によって接続されている実施例を示している。トランジスタ・ダイ80は、ボンド・ワイヤ138、140、および142により、キャパシタンス130に接続されている。キャパシタンス130は、ボンド・ワイヤ144と146により、減結合と電源用のリード76に接続されている。キャパシタンス130は、ボンド・ワイヤ148と150により、減結合と電源用のリード98に接続されている。

減結合キャパシタンスが、キャリヤ周波数を効果的に短絡させるために十分な場合、INSHINキャパシタンスを省略して、2つの機能を1つのキャパシタンスに組み合わせてもよい。組み合わされる第一機能は、低周波のプロダクトを短絡させることである。これは通常、減結合キャパシタンスにより行われる。第二機能は、キャリヤ周波数で信号を短絡させることである。これは通常、INSHINキャパシタンスにより行われる。

図9の実施例の利点は、トランジスタ内の空間が節約され、INSHINキャパシタンスの使用が節約され、低周波での減結合が非常に良好になることである。この実施例のさらなる利点は、最新技術による実施例よりも製造がはるかに容易であり、かつドレイン・ボンド・ワイヤが短いので、このことがマッチング属性の改善に有利となる場合があることである。

図6〜図9に示されている実施例に特有な特徴を明らかにするために、これらの実施例間の相違点しか説明されていない。同一の部分には、同一の番号が付されている。

図10〜図13は、モジュール内のINSHIN減結合と電源の異なる実施例を示している。ディスクリート・トランジスタ内で用いられる設計はすべて、モジュール内でも用いることができる。モジュールの特徴は、ディスクリート・トランジスタを実装ベースとして、この上にプリント回路基板 (pcb) が半田付けされることである。この回路基板には、マッチング・ネットワークのすべてまたは一部、バイアス回路と減結合キャパシタンスのすべてまたは幾つかの部分を含めてもよい。モジュールの利点は、多層プリント回路基板を使用することができ（ディスクリート・トランジスタは１つのAlNリングしか持っていない）、このことにより、接続部分の数を広げることが可能となることである。

図10の上部分は、モジュール内のINSHIN減結合と電源の実施例を示している。図10の下部分には、側面図が示されている。

トランジスタ・ダイ210は、ボンド・ワイヤ218、220、および222により、減結合キャパシタンス208に接続されている。トランジスタ・ダイ210は、さらに、ボンド・ワイヤ230と232により、RF経路206に並列接続されている。減結合キャパシタンス208は、減結合と電源用の経路202に接続されている。

トランジスタ・ダイ212は、ボンド・ワイヤ224、226、および228により減結合キャパシタンス208に接続されている。トランジスタ・ダイ212は、ボンド・ワイヤ234と236によりRF経路206に接続されている。減結合キャパシタンス208は、減結合と電源用の経路204に接続されている。

図10の下部分は、この実施例の側面図を示している。RF経路206は上層238上に実装され、かつ減結合と電源用の経路204は中間層240上に実装される。バイアによって上層238に接続し、ここに減結合キャパシタンスを配置することができる。

この実施例の利点は、直流のバイアシングおよび減結合が、プリント回路基板200上の分離経路を通して行われることである。RF経路206上の1/4波長ラインによってトランジスタ210と212にバイアスをかける必要はない。このバイアシングと減結合は、トランジスタ210と212の近くで行われる。キャパシタンスを横方向に流れ通る直流バイアス電流は存在しない。この代わりに、直流バイアス電流は、ボンド・ワイヤ218、220、222、224、226、228、230、232、234、および236を介して、プリント回路基板200からトランジスタ・ダイ210、212へ流れる。

図11は、基本的に図10と同じ図を示している。相違点は、RF信号経路206が中間層240内にあり、かつ減結合と電源用の経路204が上層238上にあることである。利点は、上記の通りである。この設計のさらなる利点は、ドレイン・ボンド・ワイヤがより短いことである。このことは、広帯域にマッチングさせる際に、前のレイアウトよりも有利である。

図12は、図10と図11の実施例にかなり類似した実施例を示している。上述した実施例との相違点は、分離した減結合キャパシタンス208があることである。トランジスタ・ダイ210は、ボンド・ワイヤ242、244、および246により、INSHINキャパシタンス214、減結合キャパシタンス208、および減結合と電源用の経路に接続されている。トランジスタ・ダイ210は、ボンド・ワイヤ230と232により、RF経路206に接続されている。トランジスタ212は、ボンド・ワイヤ248、250、および252により、INSHINキャパシタンス216、減結合キャパシタンス208、および減結合と電源用の経路に接続されている。トランジスタ212は、ボンド・ワイヤ234と236により、RF経路206に接続されている。図12の下部分は、RF経路206が上層238上にあり、かつ減結合と電源用の経路204が中間層240上にあることを示している。

図12に示されている実施例は、図7に示されている実施例に似ているが、電源接続が、ダイ208、210、212、214、および216と並列になっている。

利点は、トランジスタ内部のキャパシタンス208により、低周波の減結合が劇的に高められることである。直流によるバイアシング、およびトランジスタ210と212の減結合は、プリント回路基板200上の分離経路により行われる。1/4波長ラインが、トランジスタ210と212にバイアスをかける必要はない。このバイアシングと減結合は、トランジスタ210と212の近くで行われる。キャパシタンス208、214、および216を横方向に流れ通るバイアス電流は存在しない。この代わりに、バイアス電流は、プリント回路基板から、ボンド・ワイヤ242、244、246、248、250および252を介して、トランジスタ210と212に流れる。

図13は、図9にあるような、INSHINと減結合キャパシタンスを組み合わせたもの266を示している。トランジスタ210は、ボンド・ワイヤ254、256および258により、減結合と電源用の経路、およびキャパシタンス266に接続されている。トランジスタ212は、ボンド・ワイヤ260、262および264により、組み合わされたキャパシタンス266、および減結合と電源用の経路に接続されている。トランジスタ210は、ボンド・ワイヤ230と232により、RF経路206に接続されている。トランジスタ212は、ボンド・ワイヤ234と236により、RF経路206に接続されている。図13の下部分は、この実施例の構造を示している。

この実施例の利点は、この実施例によりモジュール内部の空間が節約されることである。さらに、この実施例は、INSHINキャパシタンスの使用を節約させ、低周波の減結合が非常に良好であり、これと同時に、分離したINSHINキャパシタンスが不要でかつドレイン・ボンド・ワイヤがかなり短い場合、製造がより容易となる。このことは、マッチングにとって有効である。

前述の説明では、本明細書に含まれている本発明の新たな特徴と利点を規定してきた。しかしながら、この開示は、多くの点で単に例示的なものであることが理解されるであろう。詳細部分、特に形状、サイズに関する事柄、および部品のアレンジメントを、本発明の範囲を超えることなく変更してもよい。本発明の範囲は、勿論、添付の請求の範囲が表現されている言語で定義されている。

バイアス供給および減結合キャパシタンスの従来のアレンジメントを示す。 本発明に対応するアレンジメントを示す。 従来の減結合を有するRF増幅器デバイスと、本発明の好ましい実施例の減結合アレンジメントを有するRF増幅器デバイスとの間のインピーダンスの大きさの違いを示す線図である。 RFディスクリート・パワー・トランジスタの標準的な場合を示す。 RFパワー・トランジスタが2つの付加的なリードにより適合化された場合を示す。 ディスクリート・トランジスタ内のINSHIN減結合と電源の実施例を示す。 ディスクリート・トランジスタ内のINSHIN減結合と電源の実施例を示す。 ディスクリート・トランジスタ内のINSHIN減結合と電源の実施例を示す。 ディスクリート・トランジスタ内のINSHIN減結合と電源の実施例を示す。 モジュール内のINSHIN減結合と電源の実施例を示す。 モジュール内のINSHIN減結合と電源の実施例を示す。 モジュール内のINSHIN減結合と電源の実施例を示す。 モジュール内のINSHIN減結合と電源の実施例を示す。

符号の説明

22…RF増幅器デバイス
24…増幅器要素
26…補償回路
28…ボンド・ワイヤ
32…ボンド・ワイヤ
34…アース
36…電源端末
38…減結合回路
40…ボンド・ワイヤ
44…実装ベース
56…増幅器要素
58…補償インダクタンス
60…補償インダクタンス
62…補償インダクタンス
64…補償キャパシタンス
76…前記減結合と電源用のリード
80…増幅器要素
82…インダクタンス要素
84…インダクタンス要素
86…インダクタンス要素
92…補償キャパシタンス
98…前記減結合と電源用のリード
100…減結合回路
110…減結合回路
120…減結合回路
130…減結合回路
200…多層プリント回路基板
202…減結合と電源用の経路
204…減結合と電源用の経路
206…信号経路
208…減結合回路
210…増幅器要素
212…増幅器要素
214…補償キャパシタンス
216…補償キャパシタンス
238…上層
240…中間層
266…補償キャパシタンスと減結合回路とを組み合わせたもの

Claims (23)

1. 周波数に依存するゲインを有する増幅器要素を有するRF増幅器デバイスであって、
   当該周波数依存性が、入力および／または出力のキャパシタンスにより生じ、
   当該周波数依存性が、補償回路により補償され、
   当該補償回路が、電源端末に結合され、
   当該電源端末が、減結合回路に接続される、
   RF増幅器デバイス。
2. 増幅器要素と、
   補償インダクタンスと補償キャパシタンスとを持つ内部シャント・インダクタを有する補償回路と、
   を有し、
   当該補償回路が、前記デバイスの入力および／または出力のキャパシタンスを補償するために、前記増幅器要素の出力と並列にアレンジされ、
   当該デバイスが、当該減結合回路を通して当該増幅器要素に接続されている電源端末をさらに有し、
   このことによって、前記減結合回路が、当該電源端末を介して前記補償キャパシタンスに結合される、
   請求項1に記載のデバイス。
3. 前記減結合回路が、インダクタンス要素を通して前記補償キャパシタンスに結合される、請求項2に記載のデバイス。
4. 前記インダクタンス要素が、少なくとも1つのボンド・ワイヤを有する、請求項2に記載のデバイス。
5. 前記減結合回路が、アースと前記電源とに接続される、請求項2に記載のデバイス。
6. 前記減結合回路が、少なくとも1つの減結合キャパシタンスを有する、請求項3に記載のデバイス。
7. 電源接続領域と、
   減結合回路接続領域と、
   ボンド・ワイヤ接続領域と、
   を有する、前記補償キャパシタンスの隣にアレンジされた電源ラインが設けられた、
   請求項2に記載のデバイス。
8. 当該RF増幅器デバイスがトランジスタである、請求項2に記載のデバイス。
9. 前記補償回路を有する前記増幅器要素と、
   前記減結合回路と、
   電源のための前記接続領域と前記減結合回路のための接続領域とを持つ接続ラインと、
   が回路基板上にアレンジされ、
   前記接続ラインが、前記回路基板上で前記補償キャパシタンスの隣に位置する、
   前記請求項の何れかに記載のデバイス。
10. 前記増幅器要素の端末キャパシタンスを補償するために前記増幅器要素の端末と並列にアレンジされた補償キャパシタンスと直列の補償インダクタンスを持つ内部シャント・インダクタを有し、
    前記補償キャパシタンス、および／または、減結合回路、および／または、前記補償キャパシタンスと前記減結合回路とを組み合わせたものに接続された、減結合と電源用のリードをさらに有する、
    増幅器要素と補償回路とを有する、請求項1に記載のデバイス。
11. 前記増幅器要素の前記端末が、前記増幅器要素の入力端子および／または出力端子である、請求項10に記載のデバイス。
12. 前記減結合回路が、インダクタンス要素を通して前記補償キャパシタンスに接続される、請求項10に記載のデバイス。
13. 前記インダクタンス要素が、少なくとも1つのボンド・ワイヤを有する、請求項10に記載のデバイス。
14. 前記減結合回路、および／または、前記補償キャパシタンスと前記減結合回路との前記組み合わせが、前記減結合と電源用のリードと、前記補償キャパシタンスとの間、または、前記減結合と電源用のリードと、前記増幅器要素の前記端末との間に接続される、請求項10に記載のデバイス。
15. 前記減結合回路が、少なくとも1つの減結合キャパシタンスを有する、請求項10に記載のデバイス。
16. 前記増幅器要素が、トランジスタである、請求項10に記載のデバイス。
17. 前記補償回路、および／または、前記減結合回路、および／または、前記補償キャパシタンスと前記減結合回路との前記組み合わせを有する前記増幅器要素と、
    前記減結合と電源用のリードと、
    が、回路基板上にアレンジされる、前記請求項の何れかに記載のデバイス。
18. プリント回路基板 (pcb) がその上に半田付けされる、ディスクリート・トランジスタのための実装ベース；
    マッチング・ネットワーク；
    バイアス回路；
    少なくとも1つの減結合キャパシタンス、
    を有する、前記請求項の何れかに記載のRF増幅器デバイスを有するモジュール。
19. 前記プリント回路基板が、多層プリント回路基板である、請求項18に記載のモジュール。
20. 前記プリント回路基板が、前記マッチング・ネットワークおよび／または前記バイアス回路のすべてまたは一部を含む、請求項18に記載のモジュール。
21. 信号経路が、前記pcbの上層上にあり、かつ減結合と電源用の経路が、前記pcbの中間層上にあるか、またはこれとは反対に、
    信号経路が、前記pcbの中間層上にあり、かつ減結合と電源用の経路が、前記pcbの上層上にある、
    請求項18、請求項19、または請求項20に記載のモジュール。
22. 前記減結合と電源用の経路が、
    増幅器要素のダイ、および／または、補償キャパシタンスのダイ、および／または、減結合回路のダイ、および／または、前記補償キャパシタンスと前記減結合回路とを組み合わせたもののダイ、
    と並列である、請求項18、請求項19、請求項20、または請求項21に記載のモジュール。
23. 周波数に依存するゲインを有する増幅器要素を有するRF増幅器デバイスであって、
    当該周波数依存性が、入力および／または出力のキャパシタンスにより生じ、
    当該周波数依存性が、補償回路により補償され、
    当該補償回路が、電源端末に結合され、
    当該電源端末が、周波数に依存するインピーダンスを介してアースに結合される、RF増幅器デバイス、を減結合させる方法。