KR101123505B1 - 고 효율 증폭기 및 그의 설계 방법 - Google Patents

고 효율 증폭기 및 그의 설계 방법 Download PDF

Info

Publication number
KR101123505B1
KR101123505B1 KR1020057017835A KR20057017835A KR101123505B1 KR 101123505 B1 KR101123505 B1 KR 101123505B1 KR 1020057017835 A KR1020057017835 A KR 1020057017835A KR 20057017835 A KR20057017835 A KR 20057017835A KR 101123505 B1 KR101123505 B1 KR 101123505B1
Authority
KR
South Korea
Prior art keywords
circuit
output
amplifier
hybrid
port
Prior art date
Application number
KR1020057017835A
Other languages
English (en)
Other versions
KR20050116385A (ko
Inventor
에드워드 빈센트 루이스
로버트 이. 마이어
쿤 위예 로
로렌 프랜시스 루트
Original Assignee
앤드류 엘엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=33134801&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR101123505(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Priority claimed from US10/402,800 external-priority patent/US6922102B2/en
Application filed by 앤드류 엘엘씨 filed Critical 앤드류 엘엘씨
Publication of KR20050116385A publication Critical patent/KR20050116385A/ko
Application granted granted Critical
Publication of KR101123505B1 publication Critical patent/KR101123505B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
    • H03F3/602—Combinations of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0261—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A
    • H03F1/0266—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A by using a signal derived from the input signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0288—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers using a main and one or several auxiliary peaking amplifiers whereby the load is connected to the main amplifier using an impedance inverter, e.g. Doherty amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/198—A hybrid coupler being used as coupling circuit between stages of an amplifier circuit

Abstract

증폭기(20)는 주 증폭 회로(22) 및 적어도 하나의 보조 증폭 회로(24)를 포함한다. 증폭될 RF 신호(26)의 부분들은 주(22) 및 보조(24) 증폭기로 전송된다. 보조 증폭 회로(24)는, 예컨대, RF 신호(26)의 레벨에 기초하여 주 증폭 회로(22)와 조합하여 동작하도록 선택적으로 동작 가능하다. 적어도 하나의 하이브리드 결합 회로(44)는 주 증폭 회로(22) 및 보조 증폭 회로(24)의 출력과 결합된 입력 포트를 갖는다. 하이브리드 결합 회로(44)는 결합기의 제 1 출력 포트(29)에 증폭 회로의 출력 신호를 조합하도록 동작 가능하다. 결합기의 제 2 출력 포트(28)는 전기적 단락 및 전기적 개방 회로 중 하나로 종단된다.
주 증폭 회로, 보조 증폭 회로, 하이브리드 결합 회로, 종단부.

Description

고 효율 증폭기 및 그의 설계 방법{HIGH EFFICIENCY AMPLIFIER AND METHOD OF DESIGNING SAME}
이 출원은 2003년 3월 28일자로 출원되고, 명칭이 "고 효율 증폭기"인 계류중인 미국 특허 출원 제10/402,800호의 연속 출원이다.
본 발명은 일반적으로, 예컨대 무선 통신에 이용되는 RF 증폭기에 관한 것으로서, 특히, 상당한 피크 대 평균비의 전력 응용을 처리하는 RF 증폭기 및 그의 효율적인 설계에 관한 것이다.
RF 증폭기는, 예컨대, 기지국에서 다운링크 신호를 증폭하거나 전송하기 위해 무선 통신 시스템에서 다양한 응용에 이용된다. 결과적으로, 이 증폭기는 이와 같은 무선 통신 시스템과 관련된 전력 요건을 처리할 수 있어야 한다. 어떤 무선 응용은 고 피크 대 평균 신호비를 가지며, 고 피크 대 평균 신호비를 가진 응용에 이용되는 이들 증폭기는 정규 또는 평균 부하 이상의 상당한 피크 전력 레벨을 처리하거나 전달할 수 있어야 한다. 예컨대, 10 dB 피크 대 평균비를 가진 신호를 증폭하면서, 최소량의 비선형 왜곡을 생성시키기 위해, 증폭기는 약 200 와트의 전력을 전달하여 20 와트의 평균 전력을 가진 출력 신호를 발생시킬 수 있어야 한다.
무선 RF 증폭기에서 증폭에 이용되는 트랜지스터는 사실상 이들의 최대 전력 용량에 근접하여 출력하거나 포화 모드로 동작할 시에 가장 효율적으로 실행한다. 그러나, 포화는 또한 신호 왜곡을 유발시킨다. 통상적으로, 포화에 근접하여 증폭기가 동작될수록, 비선형 왜곡의 량은 더 많이 출력한다. 그래서, 비선형 왜곡이 수용 가능한 레벨에 있을 때까지 특정 증폭기의 증폭기 출력을 감소시키거나 "백 오프(back off)"시키는 것이 표준 절차가 되었다. 결과로서, 증폭기에서 고 피크 대 평균 신호비를 처리하기 위해, 수개의 증폭 장치 또는 증폭기는 보통 함께 동작되어 이들의 출력을 조합시킨다. 이와 같은 증폭기에서, 장치 또는 보조 증폭기는 저 전력으로 대부분의 시간을 비효율적으로 동작되어, 신호의 고 피크가 증폭될 시에 비교적 짧은 시간 주기 동안에 최대 전력을 얼마간 더욱 효율적으로 전달할 수 있다.
어떤 무선 통신 응용을 위한 원하는 전력 요건을 더욱 효율적으로 전달하기 위해 선형성을 개선하는 기술이 개발되었다. 당업자에게는 친밀한 증폭기 설계의 수개의 선형 회로 구조가 개발되었다(예컨대, 피드-포워드, 교차 소거, 전치 보상 등). 더욱이, 이와 같은 구조의 효율을 개선하기 위해, 증폭 설계는, 수많은 트랜지스터 기술(예컨대, LDMOS, GaN, SiC 및 Bipolar 등)뿐만 아니라, 다수의 증폭기 구조(예컨대, Doherty, LINC, Envelope Elimination 및 Restoration, Bias Adaptation 등)를 채용했다.
도허티(Doherty) 증폭기 구조는, 신호 레벨이 낮을 시에 증폭기의 포화 전력 레벨을 효율적으로 감소시켜, 신호 피크가 그것을 요구할 시에 최대 전력 용량까지 신속히 램프(ramp)함으로써 증폭기 효율을 개선한다. 통상적으로, 도허티 설계는 임피던스 변환 및 반전 소자로서 1/4 파장 전송 라인을 이용하며, 이는 약간 커서, 일반적으로 인쇄 회로 기판상에 표면 설치하기 위해 쉽게 축소되지 않는다. 게다가, 어떤 경우에, 이들 1/4 파장 전송 라인은 증폭기가 효율적으로 동작할 수 있는 대역폭을 제한할 수 있다. 더욱이, 1/4 파장 전송 라인의 물리적 크기 때문에 저주파를 위한 고전(classic) 도허티 설계를 구현하기가 종종 곤란하다.
원출원인 미국 특허 출원 제10/402,800호는 종래 기술의 많은 결점을 처리하여, 효율적 및 선형의 증폭을 제공한다. 그러나, 제조, 신뢰성 및 성능을 개선하기 위한 그러한 증폭기의 설계 특성을 개선하는 것이 바람직하다.
따라서, 고 피그 대 평균 신호비와 관련된 RF 응용에 대한 증폭 기법을 더 개선하는 것이 바람직하다. 또한, 저 전력 및 고 전력 피크 요건 중에 효율적 및 선형의 증폭을 제공함으로써 종래 기술의 결점을 처리하는 것이 더 바람직할 수 있다. 이들 및 다른 목적은 여기에 기술되고 청구된 본 발명에 의해 다루어진다.
이 명세서의 일부에 포함되고, 이의 일부를 구성하는 첨부한 도면은, 상술한 일반적인 설명과 함께 본 발명의 실시예를 도시하며, 후술하는 실시예에 대한 상세한 설명은 본 발명의 원리를 설명한다.
도 1은 하이브리드 결합 회로의 블록도이다.
도 2A는 본 발명의 한 양태에 따른 증폭기의 조합 회로의 블록도이다.
도 2B는 본 발명의 다른 양태에 따른 조합 회로의 블록도이다.
도 3A는 본 발명의 원리에 따른 증폭 회로의 한 실시예의 블록도이다.
도 3B는 본 발명의 원리에 따른 증폭 회로의 다른 실시예의 블록도이다.
도 4는 증폭기의 출력 임피던스 특성을 도시한 블록도이다.
도 5A는 본 발명의 원리에 따른 증폭 회로의 선택적인 실시예의 블록도이다.
도 5B는 본 발명의 원리에 따른 증폭 회로의 다른 선택적인 실시예의 블록도이다.
도 6은 본 발명의 실시예에 대한 증폭기 효율의 플롯(plot)이다.
도 7은 본 발명의 원리에 따른 증폭 회로의 선택적인 실시예의 블록도이다.
도 8은 다중 보조 증폭기를 이용하는 본 발명의 원리에 따른 증폭 회로의 선택적인 실시예의 블록도이다.
도 9는 다중 보조 증폭기를 이용하는 본 발명의 원리에 따른 증폭 회로의 다른 선택적인 실시예의 블록도이다.
도 10은 다중 보조 증폭기를 이용하는 본 발명의 원리에 따른 증폭 회로의 다른 선택적인 실시예의 블록도이다.
도 11은 다중 보조 증폭기를 이용하는 본 발명의 원리에 따른 증폭 회로의 다른 선택적인 실시예의 블록도이다.
도 12는 다중 보조 증폭기를 이용하는 본 발명의 원리에 따른 증폭 회로의 다른 선택적인 실시예의 블록도이다.
도 13은 다중 보조 증폭기를 이용하는 본 발명의 원리에 따른 증폭 회로의 다른 선택적인 실시예의 블록도이다.
도 14는 본 발명의 실시예의 효율의 그래프이다.
도 15A, 15B는 반사 계수 파라미터를 나타낸 본 발명의 원리에 따른 증폭 회로의 부가적인 실시예의 블록도이다.
도 16A, 16B는 원하는 반사 계수를 달성하기 위해 본 발명에 이용된 출력 결합기의 실시예의 블록도이다.
도 17은 본 발명의 원리에 따른 증폭 회로의 다른 실시예의 블록도이다.
도 18은 도허티 증폭기의 블록도이다.
도 19는 도허티 증폭기에 대한 전송 라인 조정을 위상 조정하는(phasing) 블록도이다.
도 20은 본 발명의 원리에 따른 증폭 회로의 부가적인 실시예의 블록도이다.
도 21은 본 발명의 원리에 따른 증폭 회로의 다른 부가적인 실시예의 블록도이다.
상술한 목적뿐만 아니라 다른 목적도 본 발명에 의해 다루어지며, 이는 고 피크 대 평균 신호비 응용을 효율적으로 처리하기 위한 고 효율 증폭기 구조를 제공한다. 이 증폭기는, 복잡하고 값비싼 전자 장치 및 RF 스위치없이, 그렇게 행한다. 더욱이, 증폭기는, 디지털, 아날로그 및 하이브리드 전치 보상, 피드 포워드 및 교차 소거를 포함하는 선형 기법에 의해 실행 가능하다. 더욱이, 그것은 드레인 바이어스 변조 기법과 양립할 수 있다.
본 발명은 고전 도허티 증폭기와 같이 부하 변조 기법을 이용한 새로운 고 효율 전력 증폭기를 제공하여, 고 피크 대 평균비를 가진 신호를 증폭할 시에 증폭기 효율을 개선한다. 본 발명의 한 실시예에서 도허티 회로의 토폴로지(topology)의 일부를 이용할 동안, 새로운 출력 토폴로지는 본 발명의 양태를 달성하는데 이용된다. 그 때문에, 당업자에게 공지되어 있는 고전 도허티 회로의 동작의 약간의 설명은 본 발명의 동작을 이해하는데 유용하다.
일반적으로, 간단한 도허티 회로는 반송 증폭기와 같은 주 증폭기 및 피킹(peaking) 증폭기와 같은 보조 증폭기의 출력을 조합할 것이다. 증폭기로의 입력 신호는 분할(split)되고, 분할된 신호는 반송 증폭기 및 피킹 증폭기로 지향된다. 반송 증폭기의 출력은 1/4 파장 임피던스 인버터를 통해 피킹 증폭기의 출력과 조합되고, 조합된 출력은 1/4 파장 변환기를 통해 부하 ZL로 지향된다. 피킹 증폭기의 출력은 전기적으로 전류원처럼 작용하고, 출력이 포화 상태에 도달할 때까지 고 출력 임피던스를 갖는다. 출력이 포화 상태에 도달한 후, 반송 또는 주 증폭기의 출력은 전압원처럼 작용하고, 저 임피던스를 갖는다.
저 입력 신호 레벨 구동 조건 하에, 피킹 증폭기는 턴 오프되고, 그의 고 출력 임피던스는 출력 회로를 많이 장전(load)하지 않는 것으로 추정된다. 그 후, 반송 증폭기의 부하 임피던스는 대략 2× 공칭 설계 레벨인 대략 2 ZL이어서, 증폭기는 유사한 공칭 효율로 동작한다. 입력 신호 구동 레벨이 반송 증폭기가 포화 상태에 도달하는 경우에 증가되면, 피킹 증폭기는 턴 온되어, 전류를 출력 회로에 공급한다. 부가적인 전류는 효율적인 임피던스 인버터의 출력을 증가시켜, 결과적으로, 반송 증폭기의 출력에서 부하 임피던스를 감소시킨다. 입력 구동이 계속 상승함에 따라, 반송 증폭기는 전압 포화 상태로 유지되지만, 포화 상태의 전력 레벨은 부하 임피던스의 감소로 인해 증가한다. 동시에, 피킹 증폭기는 전력을 증폭기의 출력에 제공한다. 최고 입력 구동 레벨에서, 반송 및 피킹 증폭기의 양방은 이들의 각각의 출력에서 지정된 공칭 부하 임피던스 ZL을 가져, 이들의 최대 파워 레이팅을 부하로 전달한다.
주 및 보조 증폭기의 조합을 이용할 동안, 본 발명은 증폭기 출력 신호를 조합하기 위해 임피던스 인버터 및 임피던스 변환기를 형성하는 출력에서 분리 1/4 파장 전송 라인을 이용하지 않는다. 오히려, 본 발명은 출력 변환/조합 회로의 하이브리드 결합기를 이용한다. 이것은 종래 기술과의 명백한 차이이다. 출력 결합기는 상당한 이점을 제공하고, 1/4 파장 라인을 가진 고전 도허티 설계보다 구현하기가 상당히 더 간단하다. 예컨대, 하이브리드 결합기는 상업적으로 이용 가능하고, 인쇄 회로 기판상에 표면 설치될 수 있다. 표면 설치된 하이브리드 결합기는 통상적으로 고 유전 상수 재료에 의해 구현되므로, 이들 결합기는 고전 도허티 설계에 이용된 1/4 파장 전송 라인보다 물리적으로 더 간단할 수 있다. 하이브리드 결합기를 사용함으로써, 고전 도허티 회로에 의해 이용하는 것보다 증폭기에 대한 더욱 광대역폭 응답이 제공된다. 더욱이, 하이브리드 결합기를 사용함으로써, 본 발명이 큰 1/4 파장 전송 라인으로 구현하기가 곤란한 저주파로 연장된다. 따라서, 본 발명은 고전 도허티 설계에 비해 상당한 이득을 제공한다.
본 발명은 주 및 보조 증폭기의 출력에 대한 조합 회로로서 하이브리드 결합기를 이용한다. 그래서, 하이브리드 결합기의 동작에 대한 간단한 설명은 본 발명을 이해하는데 도움이 된다.
도 1을 참조하면, 하이브리드 결합기(10)는 포트 번호(1 내지 4)를 갖는 것으로 도시되어 있다. 상술한 바와 같이, 포트(2 및 3)는 입력 포트로 고려되고, 포트(1 및 4)는 출력 포트로 고려된다. 일반적으로, 포트(1,3 및 4)는, 50 Ohms과 같지만, 이로 제한되지 않는 결합기의 특성 임피던스로 종단되고, 입력 신호가 포트(2)에 인가될 경우, 입력 신호의 전력 Pi의 일부는 포트(1)에서 생성되고, 입력 신호의 전력의 잔여 부분은 포트(4)에서 생성된다. 이상적으로, 포트(3)의 출력에서는 전력이 거의 생성되지 않거나 전혀 생성되지 않는다. 일반적으로, 당업자에 의해 이해되는 바와 같이, 포트(4)에서의 출력 신호 부분은 포트(1)에서의 출력 신호 부분에 대해 -90 도 시프트되는 위상을 가질 것이다. 포트(2)가 종단되고, 입력 신호가 포트(3)에 인가될 시에 유사한 동작이 발생한다. 이상적으로, 포트(2)에서는 어떤 전력도 생성되지 않는다. 포트(1)에서의 신호 부분은 포트(4)에서의 출력 신호 부분에 대해 -90 도 시프트되는 위상을 가질 것이다. 매우 일반적인 하이브리드 결합기의 일례로서 -3 dB 하이브리드 결합기가 있으며, 이는 일반적으로 출력 포트(1 및 4) 사이에서 포트(2)와 같은 입력 신호를 스플릿한다.
본 발명에서, 이용된 하이브리드 결합기는 많은 상이한 방식으로 구현될 수 있다. 예컨대, 도 1의 하이브리드 결합기(10)는 전송 라인, 결합된 전송 라인, 집 중 소자(lumped element) 인덕터, 커패시터 및 변환기를 이용하여 구현될 수 있다. 본 발명의 한 실시예에서, 결합된 전송 라인 설계는 ＞500 MHz 영역 내에서 결합기 설계를 위해 이용된다. 그러나, 새로운 시스템이 다른 구현의 이용을 방해하지 않는다. 예컨대, HF 또는 VHF에 대한 하이브리드 결합기는 변환기를 이용할 수 있다.
도 2A 및 도 2B는 전류 고 효율 전력 증폭기 발명의 출력 신호 조합에 적용 가능한 상이한 2개의 하이브리드 결합기 종단 기법을 설명한다.
도 2A에서, 하이브리드 결합기(12)의 경우, 하이브리드 결합기의 포트(1)는 단락 회로에서 종단되고, 포트(4)는 부하 임피던스 ZLOAD에서 종단되며, 이 부하 임피던스는 예컨대 결합기의 특성 임피던스와 정합할 수 있다. 포트(2)는 종단되지 않거나 개방 회로로서 남게 된다. 이와 같은 경우에, 도 2A에 도시된 바와 같이, 결합기가 -3 dB 설계인 경우에, 입력 임피던스 Zi는 2 ZLOAD와 동일하다.
선택적인 구성은 도 2B에 도시되는데, 여기서, 하이브리드 결합기(12)의 포트(1)는 단락되기 보다는 개방 회로에서 종단되고, 포트(4)는 결합기의 특성 임피던스 ZLOAD에서 종단된다. 포트(3)는 종단되지 않거나 개방 회로로서 남게 된다. 이 경우에, -3 dB 하이브리드 결합기의 경우에, 입력 임피던스 Zi는 또한 2 ZLOAD와 동일하다.
도 2A 및 도 2B의 결합기 구성은 본 발명의 원리에 따라 주 및 보조 증폭기의 출력을 조합하는데 이용된다.
도 3A 및 도 3B는 본 발명의 원리에 따라 하이브리드 결합기를 통해 결합되 는 출력을 가진 주 증폭 회로 및 보조 증폭 회로를 이용한 본 발명의 실시예를 도시한 것이다. 도 3A는 본 발명의 한 실시예의 블록도이며, 여기서, 증폭기(20)는 주 증폭 회로 또는 반송 증폭기(22) 및 보조 증폭 회로 또는 피킹 증폭기(24)를 포함한다. 본 발명의 한 양태에 따르면, 보조 증폭 회로(24)는 주 증폭 회로(22)와 조합하여 선택된 시간에 동작하도록 선택적으로 동작 가능하다. 즉, 보조 증폭 회로(24)는 피크 전력 요건이 증폭기(20)로부터 보다 고 출력을 요구할 때까지 턴 오프로 유지될 수 있고, 어느 시간에 그것은 턴 온되어, 증폭기(20)의 출력을 증대시키도록 동작된다. 여기서, 용어 "선택적으로 동작 가능하다(selectively operable)"는 증폭기의 연산 상태가 외부 신호에 응답하여 변화함을 나타낸다. 그 외부 신호는 증폭될 입력 신호, 아날로그 제어 신호 또는 디지털 제어 신호일 수 있지만, 이것으로 제한되지 않는다. 예컨대, C급 증폭기의 연산 상태는 그의 입력 신호에 응답하여 변화한다. 여기서, 용어 "증폭 회로"는 각종 증폭기의 부품을 나타내는데 이용되며, 이 부품은 신호를 증폭하도록 동작하고, 그 자체가 보다 큰 전체 증폭기, 예컨대 증폭기(20)의 부분들일 수 있다. 그래서, 용어 "증폭 회로"는 단일 증폭기 또는 단일 증폭단으로 제한되지 않는다. 예컨대, 주 증폭 회로(22) 및 보조 증폭 회로(24)의 각각은 각종 증폭단을 포함할 수 있지만, 여기서 일반적으로 증폭 회로로서 지칭될 것이다.
일반적으로, 증폭기(20)는 주 증폭기 입력 또는 제 1 증폭기 입력(26) 및 증폭기 출력(28)을 포함한다. 즉, (26)에서의 RF 신호 입력은 증폭되어, 출력(28)에 서 부하 또는 효율적인 부하 임피던스 ZLOAD에 제공되지만, 증폭기 출력(28)은 본 발명에 따라 주 증폭 회로(22) 및 보조 증폭 회로(24)로부터의 조합된 증폭 신호를 포함할 수 있다.
입력 신호(26)는 주 증폭 회로(22) 및 보조 증폭 회로(24) 사이로 분할된다. 본 발명의 한 양태에 따르면, 입력 하이브리드 결합 회로(30)는 입력 신호(26)를 개별 신호 또는 신호 성분(32,34)으로 스플릿하는데 이용된다. 스플릿 결합기(30)로부터의 신호(32)는 입력 신호로서 주 증폭 회로(22)에 결합되지만, 신호(34)는 입력 신호로서 보조 증폭 회로(24)에 결합된다. 그래서, 결합 회로(30)는 스플릿 결합 회로로서 작용하여 입력 신호(26)를 스플릿하거나 분할한다. 결합기의 분할비는 신호(32 및 34)의 상대 진폭을 결정한다. 이 분할비는 보조 증폭기의 선택적으로 동작 가능한 특성을 부분적으로 결정하는데 이용될 수 있다. 본 발명의 한 실시예에서, 하이브리드 결합 회로(30)는 -3 dB 하이브리드 결합기이다. -3 dB 결합 회로(30)는 입력 신호(26)를 증폭 회로(22, 24)에 대해 일반적으로 동일한 진폭의 입력 신호로 분할한다. 결합 회로(30)의 다른 입력(36)은 50 Ohm과 같은 적절한 임피던스의 저항기(38)를 통해 접지로 종단된다. 그 후, 분할 또는 스플릿 신호는 제각기 주 증폭 회로(22), 또는 보조 증폭기(24)와 조합한 주 증폭 회로에 의해 증폭된다. 증폭 회로는 또한 도면에서 "주" 및 "보조"에 대한 "M" 및 "A"로서 나타낸다. 상술한 바와 같이, 보조 증폭 회로는, 피크 전력 요건 또는 응용에 필요할 시에, 주 증폭 회로(22)와 조합하여 동작하도록 선택적으로 동작 가능하다.
본 발명의 양태에 따르면, 하이브리드 결합 회로(44)는 주 증폭 회로(22) 및 보조 증폭기(24)의 출력과 결합된다. 특히, 증폭된 출력 신호(40,42)는 제각기 결합 회로(44)의 입력 포트(3,2)에 결합된다. 하이브리드 결합 회로(44)는, 하이브리드 결합 회로(30)와 유사하게도, 예컨대, -3 dB 하이브리드 결합기일 수 있다. 본 발명의 한 양태에 따르고, 여기서 아래에 더 논의되는 바와 같이, 위상 조정 라인(46,48)은, 증폭 회로 출력(40,42) 및 제각기 증폭 회로(22 및 24) 간의 인라인(in-line) 및, 출력 하이브리드 결합 회로(44)에 결합된다. 일반적으로, 위상 조정 라인(46,48)은 전송 라인의 짧은 길이이며, 이는 선택 가능한 길이를 가져, 원하는 특성 임피던스를 결합 회로(44)의 입력에 제공하는데 이용된다. 위상 조정 라인(46,48)은, 후술되는 바와 같이, 증폭 회로의 어떤 출력 정합 회로와 관련하여 동작하여, 이용되는 하이브리드 결합기 구성에 따라, 효율적인 증폭기 출력 임피던스 Zout를 최대화하거나 최소화하기 위해 선택된다. 한 실시예에서, 보조 증폭 회로(24)는 전력 요건을 처리하기 위해 요구되는 바와 같이 턴 온 및 오프되도록 선택적으로 동작 가능하다. 선택적인 실시예에서, 주 증폭기(22)는 또한 그것을 턴 오프하도록 선택적으로 동작 가능하다.
하이브리드 결합 회로(44)는, 증폭기(20)로부터의 출력을 반영하는 결합기의 제 1 출력(28)으로서 출력 포트(4)에서 증폭 회로의 출력을 조합하도록 동작 가능하다. 본 발명은 다른 출력 포트(1)를 전기적 단락 또는 전기적 개방 회로 중 하나로 종단한다. 이것은, 도 3A 및 도 3B에 도시된 바와 같이, 동조된 개방 회로의 전 송 라인(50)을 이용함으로써 포트에서 직접 행해지거나 포트로부터 일정한 간격을 두고 행해질 수 있다. 동조된 개방 회로의 전송 라인은, 일반적으로 원하는 단락 회로 또는 개방 회로를 하이브리드 결합기(44)의 각각의 출력 포트(1)에 반영하도록 선택된 길이를 갖는다. 특히, 개방 회로의 전송 라인(50)은 동축 케이블의 길이와 같은 전송 라인의 길이의 형태일 수 있으며, 이는 특히 증폭기(20)에 효율적인 출력(28)을 제공하도록 동조되거나 치수가 정해진다.
도 3A는, 도 2A에 도시된 바와 같이, 하이브리드 결합기 구성을 반영하며, 여기서, 출력 포트(1)는 개방 회로의 전송 라인(50)을 이용하여 단락으로 종단되어, 전기적 단락을 하이브리드 결합기(44)의 포트(1)에 반영한다. 선택적으로, 효율적인 단락 회로는, 도 2A에 도시된 바와 같은 구성과 유사하게도, 하이브리드 결합기의 포트(1)에 바로 인접하여 물리적으로 배치된다. 그러나, 1/4 파장(90도) 전송 라인과 같은 전송 라인 부분(50)은, 단락 회로이든 개방 회로이든 간에, 종단이 결합기 포트로부터 떨어져 이동되도록 할 것이다. 본 발명의 양태에 따르면, 개방 회로의 전송 라인(50)의 길이는 출력 포트(1)에서 전기적 단락 또는 전기적 개방 회로 중 하나를 반영하도록 선택된다.
도 3B는 본 발명의 선택적인 실시예를 도시한 것으로서, 개방 회로는, 예컨대, 전송 라인(50)의 길이가 한 단부에서 단락으로 선택되어 개방 회로를 하이브리드 결합기(44)에 반영하는 바와 같이 포트(1)의 종단에 이용된다. 도 3A 및 3B에서, 동일한 부품은 유사한 참조 번호로 제공된다. 도 3B의 실시예에서, 주(M) 증폭 회로 또는 반송 증폭기(22)의 위치 및 보조(A) 증폭 회로 또는 피킹 증폭기(24)의 위치는 도 3A에 도시된 바와 같은 실시예에 대해 반대로 된다.
도 3A 및 3B에 도시된 양방의 구성의 경우, 증폭기의 동작은 본 발명이 개선하는 고전 도허티 시스템의 동작과 유사한 형식으로 고려된다. -3 dB 결합기의 경우에, 입력(26)에서의 입력 전력이 낮을 시에, 보조(A) 증폭 회로 또는 피킹 증폭기(24)는 턴 오프되고, 그의 출력은 개방 회로인 것 같다. 그 전력 레벨에서, 반송 증폭기의 부하는 2 ZLOAD이다. 신호 레벨이 증가되고, 피킹 증폭기(24)가 턴 온될 시에, 반송 증폭기(22)에 대한 부하 임피던스는 공칭 설계 ZLOAD로 점진적으로 감소할 것이다.
본 발명의 한 양태에 따르면, 보조 증폭 회로(24)는 피크 전력 요건을 위해 필요 시 선택적으로 턴 온 및 오프된다. 이와 같이, 주 증폭 회로(22)만이 동작하는 시간이 상당히 많이 있을 수 있다. 결합기의 포트(1)에 제공되는 단락 또는 개방 회로와 함께, 본 발명은 결합기의 특성 임피던스로 포트를 간단히 종단하는 상당한 이점을 제공한다. 50 Ohm 저항과 같은 특정 임피던스를 통해 접지로 종단되는 한 출력 포트(예컨대, 포트(1))를 가진 하이브리드 결합기에서, 보조 증폭 회로가 턴 오프할 시에 6 dB 전력 손실이 실현된다. 예컨대, 보조 증폭 회로(24)와 같이, 증폭 회로 중 하나가 턴 오프되면, 잔여 증폭기의 전력의 절반은 결합 회로의 50 Ohm 종단된 출력을 통해 상실될 것이다. 이것은, 결과적으로, 턴 오프되는 보조 증폭 회로로부터의 3 dB 손실 및, 잔여 증폭기의 전력(주 증폭 회로)의 거의 절반이 50 Ohm 종단 부하를 통해 상실되는 것으로 인한 다른 3 dB 손실을 포함하여 6 dB 손실을 유발시킨다. 보조 증폭기가 완전히 턴 오프하지 않을지라도, 증폭기 중 하나가 그의 출력(예컨대, 진폭 또는 위상)을 상당히 변화시킬 경우, 비례량의 전력이 출력 차의 함수로서 50 Ohm 종단 부하를 통해 상실된다.
일반적으로, 전송 라인(50)의 길이 및 그의 임피던스 특성은, 전기적 단락 또는 전기적 개방 회로가 결합 회로(44)를 다시 반영하도록 선택된다. 원하는 전기적 단락 특성을 결합 회로의 출력 포트에 제공하도록 선택되거나 동조되면, 전송 라인의 특성은 본질적으로 동조되는 것으로 설정될 수 있다. 그래서, 전송 라인(50)의 길이 또는 폭이 그의 전기적 길이 또는 임피던스 특성을 변화시키도록 변경되면, 그것은 보조 증폭 회로(24)가 턴 온 또는 오프되는 여부에 관계없이 선택된 길이 또는 폭으로 유지할 수 있다. 선택적으로, 전송 라인(50)은 본 발명의 회로 상의 효과를 가능하게 동적으로 변화시키기 위해 선택 가능한 유효 길이 및 유효 임피던스 특성을 갖지만, 이와 같은 조정은 필요하지 않을 수 있다.
이와 같이, 이러한 새로운 증폭기 구조는, 부가적인 보조(A) 증폭 회로와 같은 부가적인 증폭기가 예컨대 피크 전력 응용을 처리하기 위해 전력 증대를 필요로 할 시에 부가되도록 한다. 필요하지 않을 시에, 보조 증폭 회로는 차단될 수 있거나, 그의 출력은 신호 진폭의 상당한 조합 손실없이 감소될 수 있다. 주 증폭 회로는 가능한 적은 왜곡으로 효율적으로 동작될 수 있고, 보조 증폭 회로는 가능한 효율적으로 선택적으로 이용될 수 있다. 그래서, 증폭기의 효율은 상당히 개선되면서, 피크 전력 요건을 처리할 수 있다.
상술한 바와 같이, 통상적인 도허티 증폭기 동작 동안, 포화 상태 아래에서, 주 증폭기 및 보조 증폭기의 양방의 출력 임피던스는 전류원으로서 작용하도록 높을 필요가 있다. 그러나, 대부분의 피킹 및 반송 증폭기에서, 최종단 장치, 보통 트랜지스터는 정합 네트워크에 후행하며, 이 정합 네트워크는, 증폭기의 출력에서의 편리한 임피던스 레벨(보통, 50 Ohms이지만, 이로 제한되지 않음)을 트랜지스터 단자에서의 보다 덜 편리한 임피던스 레벨(아마, 2 Ohms 정도)로 변환한다.
도 4를 참조하면, 증폭 회로가 본 발명에 따라 조합한 하이브리드 결합기(44)에 결합할 시에 증폭 회로의 출력에 대한 바람직한 임피던스를 달성하기 위한 위상 조정 라인과 조합하여 출력 정합 네트워크를 도시한 예시적인 출력 회로가 도시된다. 특히, 증폭기 트랜지스터(60)의 출력 단자(62)는 정합 네트워크(64)와 결합되어 저 임피던스 레벨 ZL'을 달성한다. ZL'의 값은 트랜지스터 소자(60)으로부터 최적의 성능을 획득하도록 선택된다. 일반적으로, 정합 네트워크(64)에 이용되는 정확한 토폴로지에 따라, 임피던스 버젼이 생성할 수 있다. 임피던스 버젼을 생성시키는 정합 네트워크는 출력 임피던스 Zout가 트랜지스터 출력 임피던스 ZD가 높을 시에 낮게 한다. 게다가, 출력 정합 네트워크(64)가 임피던스 버젼을 생성할 시에는, 증폭기를 보다 효율적인 모드로 동작시키도록 공칭 설계 레벨(즉, ＜ZL)보다 낮은 임피던스로 증폭 회로를 적재할 필요가 있다. 또한, 이런 동작 모드에서, 증폭기의 이득은 부하 임피던스의 감소에 따라 증가함을 알 수 있다. 이와 같은 조건은 도허티 증폭기 동작의 반전 모드를 반영한다. 본 발명에서, 도 4를 다시 참조하면, 출력 임피던스 Zout는 고 Zout가 바람직할 시에 최대 가능 값으로 되지 않을 것이다. 마찬가지로, 출력 임피던스는 저 Zout가 바람직할 시에 최소로 되지 않을 것이다. 그래서, 본 발명의 다른 양태에 따르면, 특성 임피던스 ZL를 가진 전송 라인(66)의 짧은 길이가 선택된다. 도 4에 도시된 바와 같이, 전송 라인(66)의 길이는 출력 정합 회로와 부하 ZL 사이에 결합된다. 본 발명의 원리에 따르면, 주 증폭 회로 및 보조 증폭 회로의 위치에 이용되는 증폭기의 구성에 따라, 위상 조정 라인(66)이 Zout'을 최대화하거나 최소화하도록 선택된다.
도 5A 및 도 5B는, 반전 모드로 동작할 시에, 즉 트랜지스터 출력이 고 임피던스를 가지고, 출력 정합 네트워크가 임피던스 반전을 유발시켜, 출력 임피던스가 낮아질 시에 본 발명의 고 효율 증폭기의 기본 구성을 도시한 것이다. 도 5A 및 도 5B를 참조하면, 이들 도면은 도 3A 및 도 3B에서 이용된 바와 같은 구성과 유사하지만, 주(M) 증폭 회로(반송 증폭기) 및 보조(A) 증폭 회로(피킹 증폭기)의 물리적 위치는 도 3A 및 도 3B에 도시된 위치와 반대이다. 이런 동작 모드에서, 피킹 증폭기가 턴 오프되면, 반송 증폭기의 부하는 ZL의 공칭 설계값보다 낮은 c2ZL이다. -3 dB 결합기가 이용되는 경우에, 반송 증폭기는 대략 ZL/2의 임피던스를 갖는다. 입력 신호가 증가될 시에, 피킹 증폭기는 턴 온되어, 반송 증폭기 상의 부하 임피던스는 ZL의 공칭 설계값으로 점진적으로 증가할 것이다. 이런 구성의 경우, 위상 조정 라인(46,48)의 길이 및 이들의 효과는 결합기(44)의 입력에 제공되는 원하는 저 Zout' 를 달성하도록 선택된다. 이것은, 위상 조정 라인(46,48)의 길이 및 이들의 효과는 결합기(44)의 입력에 제공되는 원하는 고 Zout'를 달성하도록 선택되는 도 3A 및 3B에 도시된 경우와 대조적이다.
일반적으로, 도 3A 및 3B에 도시된 비반전 모드, 또는 도 5A 및 5B에 도시된 반전 모드와 같은 동작 모드의 선택은 피킹 및 반송 증폭기의 정합 회로 설계가 완성된 후에 최상으로 결정된다. 생성된 증폭기의 임피던스가 높을 시에는, 도 3A 및 3B에 도시된 이들 토폴로지가 바람직하다. 생성된 증폭기의 임피던스가 낮을 시에는, 도 5A 및 5B에 도시된 이들 토폴로지가 바람직하다.
본 발명의 한 실시예에서, 일반적으로 동일한 출력 용량 또는 파워 레이팅(power rating)을 가진 주 증폭 회로 및 보조 증폭 회로가 이용된다. 이와 같이, 이 출력을 이용하는 하이브리드 결합기(44)는 동일한 파워 레이팅을 가진 증폭기에 적절한 -3 dB 하이브리드 결합기일 수 있다. 선택적으로, 상당한 고 피크 대 평균비를 가진 신호를 증폭할 시에는, 주 또는 반송 증폭기보다 더 높은 정격 출력을 가진 보조 또는 피킹 증폭기를 이용하는 것이 유리할 수 있다. 예컨대, 보조 증폭기는 반송 증폭기의 출력의 2배로 평가된다. 이와 같은 경우에, 여기에 기술된 본 발명의 여러 실시예에 따르면, 결합기의 설계는 여러 증폭기 부품의 정격 출력 간의 어떤 차를 처리하도록 선택될 수 있다. 예컨대, 주 증폭기의 출력의 2배로 평가되는 보조 증폭기의 경우, -4.77 dB 설계가 이용될 수 있다. 일반적으로, 조합한 하이브리드 결합기(44)에 대한 입력 결합기 값의 선택은 주 및 보조 증폭기의 상대 이득에 의존한다. 일반적으로, 여기서 도면에 도시된 각종 구성은 보조 증폭기 대 주 증폭기의 파워 레이팅의 어떤 비로 동작하도록 설계될 수 있다.
본 발명에서, 고전 도허티 증폭기와 같이, 피킹 증폭기의 상대 사이즈가 증대될 시에, 증폭기가 그의 제 1 효율 피크에 도달하는 출력은 감소할 것이다. 도 6의 플롯은 이 효과를 나타낸다. 수직 축은 증폭기의 효율(1=100%)인 반면에, 수평 축은 최대 정격에 대한 출력 신호 전압 레벨이다. 보조 증폭기 및 주 증폭기가 동일한 파워 레이팅을 가질 시에는, α=0.5 곡선이 이상적인 결과치를 나타낸다. 보조 증폭기의 파워 레이팅이 주 증폭기의 3배(3×)일 시에는, α=0.25 곡선이 이상적인 결과치를 나타낸다.
본 발명의 다른 양태에 따르면, 턴 온 특성 때문에 표준 RF 트랜지스터를 이용하여 도 6에서와 같은 바람직한 효율 곡선을 달성할 수 없다. 오히려, 도 7에 도시된 바와 같이, 게이트 제어 회로(70)가 보조 증폭 회로(24)의 턴 온 특성을 제어하는데 이용될 수 있다. 상술한 바와 같이, 주 증폭 회로(22)는 또한 턴 온 및 오프되도록 선택적으로 동작되어, 또한 게이트 제어 회로(70)를 이용할 수 있다. 그러나, 설명을 위해, 게이트 제어 회로(70)는 보조 증폭 회로(24)와 함께 그의 사용에 대해 기술될 것이다. 유사한 참조 번호는 상술한 바와 같이 유사한 부품에 이용된다.
검출기(72)는 입력(26)에서 순시 전력을 검출하고, 감쇠기(74)는 검출기로 전달된 입력 신호를 조정하거나 조절하는데 이용될 수 있다. 검출기의 출력은 게이트 제어 회로(70)에 대한 입력이다. 입력 신호(26)의 한 부분은 하이브리드 결합 회로(30)에 제공된 신호의 한 부분과 함께 결합기(76)에 의해 결합 해제되며, 신호의 다른 부분(79)은 게이트 제어 회로(70)에 제공된다.
게이트 제어 경로(82)에서 검출기(72)에 의해 검출된 신호(79)의 레벨에 따라, 게이트 제어 회로(70)는 보조 증폭 회로(24)의 턴 온 특성을 제어하도록 동작된다. 특히, 게이트(또는 베이스 또는 그리드) 바이어스는 변조되어 턴 온 특성을 제어한다. 이와 같은 게이트 바이어스 변조 및 게이트 제어를 위한 각종 상이한 기술은 당업자에게 공지되어 있고, 이와 같은 적절한 기술이 이용될 수 있다. 이것은, 보다 고 입력 신호 레벨이 도달될 때까지 보조 증폭기(24)가 턴 오프를 유지하도록 하면서, 보조 증폭기가 피크 입력 신호 레벨에서 그의 최대 출력 용량에 도달하도록 한다. 아래에 더 기술되는 바와 같이, 게이트 제어의 사용은 어떤 개시된 실시예에 이용될 수 있다.
도 8 및 도 9는 주(M) 증폭 회로 이외에 다수의 보조(A) 증폭 회로를 이용하는 본 발명의 선택적인 실시예를 도시한 것이다. 즉, 본 발명은 2 이상의 증폭기를 가진 경우로 확장될 수 있다. 다수의 보조 증폭 회로는 주 증폭 회로와 다양하게 조합하여 동작되도록 선택적으로 동작 가능하다. 그래서, 본 발명의 증폭기는 더욱 많은 증대 전력이 보다 큰 효율을 달성하도록 증대할 시에 피크 전력 응용을 처리할 수 있다.
도 8은 직렬 조합 장치로 배치된 다중 증폭기를 이용하는 본 발명의 한 실시예를 도시한 것이다. 그 때문에, 하이브리드 결합 회로는, 이와 같은 직렬 피드(feed) 및 출력 조합에서 입력 신호의 레벨을 각종 증폭기로 제어하는데 적절한 상 이한 결합 특성을 가질 것이다. 유사한 참조 번호는 다른 실시예에 대해 상술한 바와 같은 유사한 부품에 이용된다. 증폭기(100)의 경우, 주 증폭 회로(102)는 3개의 보조 증폭 회로(104,106,108)와 조합하여 이용된다. 상술한 바와 같이, 여기에서 설명된 실시예가 다수의 보조 증폭기를 도시하지만, 이와 같이 설명된 실시예는 제한하지 않으며, 보다 많거나 보다 적은 수의 주 및 보조 증폭 회로가 이용될 수 있다. 주지된 바와 같이, 공통의 참조 번호는 상기 실시예에서 기술된 바와 같이 공통의 부품에 이용된다.
입력 신호(26)는 하이브리드 결합 회로로 입력되어, 경로 상에서, 신호를 더 스플릿하는 결합 회로(110,114,118)로 지향된다. 신호(26)는 -6 dB 하이브리드 결합 회로(110)와 같은 제 1 하이브리드 결합기로 지향된다. 하이브리드 결합 회로(110)의 출력 포트로부터의 한 출력 신호(111)는 보조 증폭기(108)로 지향되는 반면에, 다른 출력(112)은 -4.77 dB 결합기일 수 있는 제 2 하이브리드 결합 회로(114)로 지향된다. 다수의 결합기의 결합 값은, 일반적으로 동일한 신호를 다수의 주 및 보조 증폭 회로(102-108)로 입력하기 위해 직렬 피드(serial feed) 장치에 기초하여 변할 수 있다. 도 8 및 도 9에 도시된 장치는 주 및 보조 증폭기에 대해 일반적으로 동일한 출력 용량을 갖는 것으로 추정한다. 선택적으로, 상이한 사이즈의 증폭기가 이용되며, 결합기의 값은 이에 따라 증폭기에 대해 동일하지 않은 파워 레이팅에 적합하도록 조정된다.
하이브리드 결합 회로(114)로부터의 출력(115)은 보조 증폭 회로(106)로 지향되는 반면에, 다른 출력(116)은 결합 회로(118)로 지향된다. 결합 회로(118)는, 보조 증폭기(104) 및 주 증폭기(102)로 제각기 지향되는 각각의 출력(119, 120)을 가진 -3 dB 결합기일 수 있다. 다수의 증폭 회로(102-108) 중에서 입력 신호를 분할하는 직렬 장치는, 더 후술하는 바와 같이, 출력에서 이용되는 직렬 조합 장치를 반영한다.
주 및 보조 증폭 회로(102-108)의 출력 신호는 위상 조정 라인(130)을 통해 직렬 조합 장치에 배치된 결합 회로(132,134,142)에 결합된다. 보조 증폭기(106,108)의 출력은 -3 dB 결합기와 같은 결합 회로(132)로 지향된다. 상술한 바와 같이, 결합 회로(132)의 한 출력 신호(136)는 다른 하이브리드 결합 회로(134)로 지향되는 반면에, 다른 출력 포트는 전기적 단락을 결합 회로에 반영하도록 동조되는 동조된 전송 라인(135)에 결합된다. 다른 출력(136)은 보조 증폭 회로(104)로부터의 출력(138)과 조합된다. -4.77 dB 결합 회로일 수 있는 결합 회로(134)는 동조된 전송 라인(138)에 결합된 출력 포트를 갖는 반면에, 다른 출력(140)은 하이브리드 결합 회로(142)로 이송되며, 여기서, 이 출력은 주 증폭 회로(102)로부터의 출력(143)과 조합된다. 결합 회로(142)는 상술한 바와 같이 -6 dB 결합기일 수 있다. 마찬가지로, 동조된 개방 회로의 전송 라인(144)은 단락을 그 포트에 반영하도록 결합 회로(142)의 출력 포트와 결합된다. 다른 출력(145)은 다수의 증폭기 및 결합 회로로부터의 조합된 출력을 반영하여, 증폭기(100)의 출력을 제공한다. 동작 시, 예컨대, 주 증폭 회로(102)가 턴 온되고, 순차적으로, 보조 증폭 회로(104, 106, 108)가 입력 신호의 레벨에 따라 턴 온된다. 도 8 및 도 9의 위상 조정 라인이 선택됨으로써, 최대 출력 임피던스가 결합기(132,134 및 142)의 입력에 제공된다.
도 8에 도시된 본 발명의 실시예는 또한 도 9에 도시된 바와 같이 게이트 제어와 함께 이용될 수 있으며, 여기서, 동일한 참조 번호는 도 7에서와 같이 게이트 제어 회로를 도시하는데 이용된다. 특히, 도 9에서, 결합 회로(76)는 감쇠기(74) 및 검출기(72)를 통해 적절한 게이트 제어 회로(70)로 지향되는 신호(79)의 일부를 결합 해제한다. 게이트 제어 회로의 출력은 보조 증폭 회로의 턴 온 특성에 적절히 결합된다.
본 발명의 다른 선택적인 실시예는 도 10 및 도 11에 도시되며, 이는 제각기 게이트 제어를 가지며, 게이트 제어를 가지지 않은 "반전 모드" 특성과 같은 저 임피던스 특성을 가진 다중 증폭기를 도시한다.
도 10을 참조하면, 도 8 및 도 9에 도시된 바와 같이 동일한 번호는 유사한 부품을 명시하는데 이용되고, 주 및 보조 증폭기(102-108)는, 이들의 각각의 위상 조정 라인과 조합하여, 결합기의 입력 포트에서 저 출력 임피던스를 반영할 것이다. 위상 조정 라인(130)에는 각 증폭기 간에 공통 참조 번호가 제공되지만, 그것은 이와 같은 위상 조정 라인이 일반적으로 동일한 길이를 갖는다는 것을 나타내지 않는다. 오히려, 위상 조정 라인의 길이는 최대화하거나, 도 10 및 도 11의 경우에서와 같이, 출력 임피던스를 최소화하도록 도시된다(도 4 참조). 주 증폭기 및 보조 증폭기는 도 8 및 도 9에 설명된 바와 같이 배치되며, 보조 또는 피킹 증폭기는 증가하는 입력 구동 레벨에서 턴 온되도록 바이어스된다. 마찬가지로, 턴 온 시퀀스는 증폭기(104), (106) (108) 순서일 것이다. 도 10 및 도 11이 다중 증폭 회로의 반전 모드 동작을 도시하므로, 위상 조정 전송 라인(130)은 저 임피던스가 다수 의 하이브리드 결합 회로(132,134, 및 142)의 입력 포트에 제공되도록 설정된다. 그러나, 도 8 및 도 9에 도시된 바와 같이, 전기적 단락 회로를 가진 하이브리드 결합 회로의 절연 포트를 종단하기보다는, 개방 회로가 출력 결합기의 절연 포트에 제공된다. 도 10이 단락으로 종단된 전송 라인의 길이를 도시하고, 개방 회로를 반영하여, 결합기로부터 종단부를 멀리 이동시키지만, 출력 포트에서의 단일 개방 회로는 또한 이용될 수 있다.
도 11은 도 10과 유사하고, 보조 증폭기를 위한 턴 온 바이어스를 제어하는 게이트 제어 회로의 이용을 설명한 것이다.
주지된 바와 같이, 많은 실시예가 여기에 도시되고, 증폭기의 출력 용량은 동일하거나 동일하지 않을 수 있다. 일반적으로, 하이브리드 결합 회로 및 이들의 결합 값은 상대 증폭기의 출력 용량을 반영하도록 선택될 수 있다. 다수의 실시예, 특히, 2개의 증폭기를 이용하는 실시예의 경우, -3 dB 하이브리드 결합기는 일반적으로 동일한 출력 용량을 가진 주 및 보조 증폭기에 적절할 수 있다. -4.77 결합기와 같은 상이한 결합기 값은 주 및 보조 증폭기가 동일하지 않은 전력 용량을 갖는 상황에 이용될 수 있다.
도 8-11의 실시예에는 증폭기로의 직렬 신호 피드가 도시된다. 선택적인 다중 증폭기의 실시예에서, 통합(corporate) 또는 병렬 피드 장치가 이용될 수 있다. 도 12를 참조하면, 주 증폭 회로(162) 및 보조 증폭 회로(164,166,168)를 가진 증폭기(160)가 도시된다. 이 증폭 회로는, -3 dB 하이브리드 결합 회로일 수 있는 결합 회로(170,172)를 포함하는 병렬 또는 통합 신호 분할 장치에 의해 피드된다.
다수의 증폭 회로(162-168)는 통합 장치에 피드되어, 하이브리드 결합 회로의 다중 스테이지를 필요로 한다. 그래서, 하이브리드 결합 회로(174)는 증폭 회로를 피드하는 결합 회로(170,172) 사이로 착신 입력 신호를 일반적으로 균등하게 분할하는데 이용된다. 다른 도면에 대해 상술한 바와 같이, 도 12 및 도 13에서, 동일한 번호는 유사한 신호 및 회로 부품에 이용된다. 입력 결합 회로 또는 스플릿 결합 회로(170,172,174)는 50 Ohm 저항기(38)를 통해 접지로 종단되는 한 입력을 갖는다.
본 발명의 원리에 따르면, 주 증폭 회로(162)와 함께, 보조 증폭 회로(164,166,168)는 하이브리드 결합 회로(182,184,186)에 결합되어, 이들의 각종 출력을 단일 RF 출력(118)과 조합한다. 그 때문에, 주 증폭 회로(162) 및 보조 증폭 회로(164)의 출력은 적절한 위상 조정 라인(180)을 통해 각각의 결합 회로(182)에 결합된다. 마찬가지로, 보조 증폭기(166,168)는 위상 조정 라인(180)을 통해 각각의 결합 회로(184)에 결합된다. 그 후, 결합 회로(182,184)로부터의 출력은 다른 결합 회로(186)를 통해 조합되어 출력 신호(118)를 형성한다. 결합 회로(182,184,186)는 도시된 바와 같은 -3 dB 하이브리드 결합기이거나 어떤 다른 적절한 결합 회로일 수 있다. 이 결합 회로는 통합 조합 장치로 배치된다. 본 발명의 원리에 따르면, 각 결합 회로의 출력 중 하나는 증폭 회로 또는 여기에 접속된 다른 부품으로부터의 조합된 신호이다. 다른 결합기의 출력 포트는, 예컨대 전송 라인 세그먼트를 통해 단락 또는 개방 회로 중 하나에 결합된다. 특히, 도 12를 참조하면, 결합 회로(182)는, 증폭 회로(162,164)로부터의 증폭기의 출력 신호를 조합 하여, 결합 회로(186)로 통과시키는 제 1 결합기의 출력(188)을 갖는다. 신호 상태 조절을 위해, 고 임피던스를 결합 회로(186)에 제공하기 위해, 위상 조정 라인(190)은 결합 회로(182)와 결합 회로(186) 사이에 이용된다. 마찬가지로, 위상 조정 라인(190)은 결합 회로(184) 및 그의 출력(188)에 이용되어, 증폭 회로(166,168)를 반영한다. 결합 회로(182,184)의 각각의 다른 결합기의 출력(192)은 개방 회로 동조된 전송 라인(194)에 피드하여, 전기적 단락이 제각기 결합 회로(182,184)로 다시 반영되도록 선택된다. 상술한 바와 같이, 일반적으로 개방 회로 전송 라인(194)의 길이는 결정되어, 특정 증폭 회로 및 각각의 결합 회로에 설정되어 동조 상태로 될 것이다. 결합 회로(186)는 개방 회로 동조된 전송 라인(196)에 의해 종단되어, 개방 회로를 결합 회로(186)의 출력 포트로 다시 반영하기 위해 동조된다. 그래서, 본 발명의 원리에 따르면, 증폭 회로의 출력은 효율적으로 조합됨으로써, 보조 증폭 회로가 증폭기(160)에 피크 출력을 제공하도록 선택적으로 동작될 수 있다.
본 발명의 다른 실시예에 따르면, 도 13에 도시된 바와 같이, 게이트 제어 회로(70)는, 신호 피크가 검출기(72)에 의해 검출될 시에 바라는 바대로 보조 증폭 회로(164-168)를 선택적으로 턴 온하도록 동작될 수 있다. 예컨대, 특정 신호가 검출될 시에, 주 증폭기(162)는 온될 수 있고, 보조 증폭기(168)는 턴 온될 수 있다. 상술한 바와 같이, 게이트 제어 회로(70)는 보조 증폭기(168)의 턴 온 특성을 제어한다. 검출기(72)가 상승된 입력 신호 레벨을 검출할 시에, 게이트 제어 회로(70)는 회로(164 및 166)와 같은 다른 보조 증폭 회로를 턴 온하는데 이용될 수 있다. 결합 회로(182,184 및 186)는 주 및 보조 증폭 회로로부터의 신호를 증폭기(160)에 대한 단일 출력(118)에 조합한다.
도 14는, 예컨대 도 8에 도시된 것과 유사한 시스템으로 획득될 수 있는 효율 특성을 도시한 것이다. 다중 증폭 시스템은, 일반적으로 2개의 증폭 시스템으로 획득되는 것보다 더 광범위한 신호 진폭의 범위에 걸쳐 더 양호한 효율을 제공한다(도 6과 비교).
본 발명은 고 피크 대 평균 특성을 필요로 하는 증폭기 응용에 대한 효율 성능을 개선하는데 이용된다. 본 발명은 디지털, 아날로그 및 하이브리드 전치 보상, 피드 포워드 및 교차 소거를 포함하는 다양한 선형 기법에 의해 실행 가능하다. 그것은 또한 드레인 바이어스 변조 기법과 양립할 수 있다.
상술한 증폭기 및 증폭 회로의 실시예는 결합기의 입력면에서 일반적으로 저 또는 고 출력 임피던스를 갖도록 구성되는 회로를 다룬다. 그 후, 조합 결합기의 출력 포트에 대한 단락 회로 또는 개방 회로 종단이 선택된다. 특히, 출력 포트 중 하나의 출력 종단은, 단락 회로 또는 개방 회로의 상태를 증폭 회로의 저 또는 고 출력 임피던스에 따른 결합기의 출력 포트에 반영하도록 지향된다. 예컨대, 도 3A 및 3B에 도시된 바와 같이, 본 발명의 한 양태에 따른 고 출력 임피던스 포인트를 가진 증폭기용 회로가 선택될 수 있다. 더욱이, 동작 모드(예컨대, 도 3A의 모드 A 또는 도 3B의 모드 B)가 선택된다. 선택적으로, 도 5A 및 5B는 증폭 회로의 출력 임피던스가 비교적 저 임피던스일 시에 이용되는 실시예를 도시한다.
그러나, 여러 경우가 또한 존재하는데, 여기서, 증폭기=출력 임피던스 Zout가 저 또는 고 임피던스로 정확히 고려되지 않지만, 대략 이 조건의 중간에 있다. 도 3A 및 도 3B와 도 5A 및 5B의 실시예 뿐만 아니라 여기에 개시된 다른 실시예에서는, 주 및 보조 증폭기의 정합 회로 설계가 완성한 후에 특정 증폭기 토폴로지를 선택하는 것이 바람직할 수 있다. 즉, 정합 네트워크는 주 및 보조 증폭 회로의 각각을 위해 설계된다. 그 후, 정합 네트워크에 기초하여, 위상 조정 라인은 출력 결합 회로의 입력에 의해 확인되는 바람직한 저 또는 고 출력 임피던스를 반영하는데 이용된다.
그러나, 회로의 다양한 레이아웃에 따라, 증폭 회로의 바람직한 출력 임피던스가 바람직하지 않은 회로 설계에 의해서만 달성되는 회로 설계를 이용할 필요가 있을 수 있다. 예컨대, 정합 네트워크 및 위상 조정 네트워크는 전체 설계에 잘 맞지 않을 수 있다. 이와 같이, 원하는 것보다 더 큰 회로 레이아웃을 이용할 필요가 있을 수 있다. 더욱이, 가능한 증폭기의 출력 정합 네트워크에 근접한 결합기의 입력을 갖는 것이 바람직하다. 그러나, 증폭기에 대한 저 출력 임피던스 또는 고 출력 임피던스를 확립하기 위한 필요성은 달성하기가 곤란한 간격 문제를 만들 수 있다. 도 15A-15B, 도 16A-16B 및 17에서 더 후술되는 바와 같이, 본 발명의 실시예는 증폭 회로의 대안을 개시하는데, 여기서, 설계 문제 및 간격이 바람직한 출력 효율을 달성하기 위해 고려될 수 있다.
특히, 도 15A-17은 피킹 및 보조 증폭기의 출력 임피던스가 "저" 또는 "고" 임피던스 포인트로 제한되지 않는 일반적 증폭기 설계를 개시한다. 도 3A-3B 및 도 5A-5B에 도시된 바와 같은 증폭기 동작의 각종 특정 모드는 도 15A-17에 도시된 동작의 더욱 일반적 모드의 특정 경우로 고려된다.
도 15A에서, 증폭기=출력 임피던스 Zout를 탐구하기보다는, 관련 파라미터, 출력 반영 계수 ┏out가 조사된다. ┏out는 식 1의 다음의 관계에 의해 Zout에 관련된다:
┏out = (Zout - Z0)/(Zout + Z0)
여기서, Z0는 시스템 임피던스, 통상적으로 50 Ohms(그러나, 이 값으로 제한되지 않음).
도 15A를 참조하면, 회로(250)는 본 발명의 한 양태에 따른 증폭 회로를 개시하며, 여기서, 출력 결합기(44)의 절연 포트(1)에서의 임피던스는 반영 계수 ┏Y로 나타낸다. 부하는 출력 포트(4)에 결합된다. 도 15-17에서, 동일한 참조 번호는 상술한 도면에서 주지된 동일한 부품을 나타내는데 이용된다. 이와 같은 참조 번호는 본 발명에 대해 결코 제한하지 않는다. 도 15A를 참조하면, 증폭기의 입력(26)은 입력 결합 회로(30)와 같은 스플리터로 지향된다. 회로(30)의 다른 입력 포트는 적절한 임피던스(38)를 통해 종단된다. 입력 신호(26)는 주 증폭 회로(22)와 보조 증폭 회로(24) 사이로 분할된다. 그 후, 주 및 보조 증폭기의 양방의 출력은 포트(2 및 3)에서 하이브리드 결합 회로(44)로 피드되어, 출력은 결합되어, 결합기의 출력 포트(4)에서 ZLOAD로 나타낸 부하로 지향된다. 절연 포트로서 지정되는 다른 출력 단자(1)는 반영 계수 ┏Y로 나타내는 종단 임피던스에 의해 종단되는 것으로 나타낸다. 도 15B는 약간 유사하지만, 상이한 동작 모드를 가진 회로를 도시한 것으로, 여기서, 주 및 보조 증폭기의 위치는 상기 도 3A-3B 및 5A-5B에서 설명된 상이한 모드와 유사하게 스위치된다.
일반적으로, 양 ┏ 및 Z는 복소수이다. 본 발명의 한 양태에 따르면, 식 2에 따른 크기 및 각을 이용한 극 형식의 복소수┏를 나타내는 것이 편리하다:
Figure 112005053153444-pct00001
시스템 임피던스 Z0가 대략 50 Ohms이라고 하면, 증폭기의 "저" 출력 임피던스, 예컨대, 10 Ohms는 식 1 및 2에 따라 0.667의 크기 및 1800의 각을 산출한다. 마찬가지로, 예컨대, 250 Ohms의 "고" 임피던스는 또한 0.667의 크기를 갖지만, 00의 각을 산출한다. 본 발명은 ang(┏out ) = 0 또는 1800에서의 동작으로 제한되지 않는다. 수용 가능한 ang(┏out ) 값의 범위는 -1800 내지 +1800 범위에 걸친다.
이상적으로, 고 효율 증폭기의 경우, ┏Y의 크기는 1에 근접한다. 각 성분 도는 ang(┏Y)은 도 15A의 모드(모드 A) 또는 도 15B의 모드(모드 B)와 같이 선택되는 모드에 의존하고, 반영 계수의 각 성분은 증폭기의 출력 ┏out 또는 ang(┏out )에 의존한다. 특히, 선택된 모드에 따라, 아래 식 3 또는 4 중 어느 하나에 의한 관계식이 규정된다.
식 3:(모드 A의 경우) ang(┏Y) = 1800 -ang(┏out )
식 4:(모드 B의 경우) ang(┏Y) = -ang(┏out )
예컨대, 도 15A에 도시된 모드 A의 경우, 식 3이 관계를 규정한다. 도 15B에 도시된 모드 B의 경우, 식 4가 관계를 규정한다. 그 점에서, 도 3A 및 5B는 모드 A 동작에 대응한다. 한편, 도 3B 및 5A는 모드 B 동작에 대응한다. 도 3A 및 3B에서, 출력 임피던스 Zout 는 "고"로 된다. 도 3A의 모드 A 동작에 의하면, 식 3에 따라 ang(┏out )=0 및 ang(┏Y) = 1800이다. 한편, 도 3B는 ang(┏out )=00 및 ang(┏Y) = 00에 따른 모드 B 동작에 대응한다.
마찬가지로, 도 5A 및 5B는 저 출력 임피던스를 가진 증폭 회로를 개시한다. 모드 B 동작에 대응하는 도 5B는 ang(┏out )= 1800 및 ang(┏Y) = 1800를 갖는다. 한편, 도 5B는 ang(┏out )= 1800 및 ang(┏Y) = 00에 따른 모드 A 동작에 대응한다. ang(┏ )= 1800 는 ang(┏) = 1800와 동일한 포인트인 것에 주의를 요한다.
본 발명은, 어떤 위상 조정 라인에 대한 바람직한 레이아웃을 제공함으로써, 증폭 회로의 더욱 바람직하고 효율적인 설계 및, 비용, 공간 문제 등에 기초한 증 폭기에 대한 바람직한 물리적 설계를 제공한다. 상술한 다수의 실시예에서, 회로 설계를 통해, "고" 또는 "저"인 증폭기의 출력 임피던스를 달성하는 것이 바람직하다. 보통, 증폭기에 대한 정합 네트워크가 설계된다. 그 후, 부품에 이용 가능한 공간 또는 증폭기에 대한 다른 레이아웃 문제와 무관하게, 위상 조정 라인 네트워크는 결합기의 평면에서 바람직한 출력 임피던스를 달성하도록 설계된다. 최종으로, 단락 회로 또는 개방 회로는, 바람직한 동작 모드 및, 결합 회로에 대한 주 및 보조 증폭기의 위치 설정에 따라 선택된다.
그러나, 도 15A-17에 도시된 실시예에서, 증폭 회로의 출력 임피던스가 궁극적으로 "고" 또는 "저"로 되는 지에 대한 특정 관심을 갖지 않고, 위상 조정 라인은 증폭기의 바람직한 레이아웃 및 물리적 설계를 위해 선택될 수 있다. 오히려, 바람직한 레이아웃이 선택되면, 절연 포트는 반영 계수 ┏Y를 가진 소자로 종단되어, 증폭 회로의 특정 동작 모드에 기초하여 결합기의 평면에서 바람직한 ┏out 를 달성한다. 그런 식으로, 증폭기의 제조 능력은 개선된다.
특히, 증폭기의 바람직한 물리적 설계에 적합한 바람직한 위상 조정 라인을 이용하는 증폭기의 레이아웃이 선택된다. 그런 식으로, 설계는 위상 조정 라인에 의해 요구되는 공간 문제 또는 위상 조정 라인의 특정 길이로 제한되지 않는다. 그 다음, 선택된 바람직한 위상 조정 라인에 의해, 예컨대, 네트워크 분석기를 이용함으로써, 위상 조정 라인을 따른 어떤 임의의 기준점에서 반영 계수 ┏로 측정이 행해진다. 예컨대, 반영 계수는 측정되어, 그의 극 형식으로 0.7(-600)만큼 반영된다. 그 후, 임의의 측정 포인트에서 출력 결합 회로(44)의 가장자리 또는 결합기의 평면까지의 위상 조정 라인의 물리적 길이로 결정이 행해진다. 그 물리적 길이를 인지함에 의해, 그 후, ┏out 는, 도 15A 및 15B에 도시된 바와 같이 출력 반영 계수로서 결정된다. 증폭기의 레이아웃 및, 이용될 동작 모드(예컨대, 도 15A에 도시된 바와 같은 모드 A, 도 15B에 도시된 바와 같은 모드 B)에 따라, ┏Y 또는 ang(┏Y)의 각 성분이 상기 식 3 또는 식 4를 이용하여 결정된다. 측정된 반영 계수가 측정 포인트에서 0.7(-600)인 예에서, 결합기의 평면에서의 ┏out 는 0.7(-1200)일 수 있다.
모드 A 동작이라고 하고, 식 3을 이용하면, ang(┏Y) = 1800 - (-1200) = 3000 또는 (-600)이다. 본 발명의 원리에 따른 증폭기의 바람직한 동작의 경우, -600의 ang(┏Y)을 산출하는 출력 결합 회로(44)의 절연 포트에 적절한 종단이 필요하다.
적절한 종단을 제공하기 위해, 도 16A 및 16B에 도시된 바와 같이 전송 라인의 적절한 길이를 통해 단락 회로 또는 개방 회로 중 어느 하나를 회전시킴으로써, 본 발명의 한 실시예에 따라 ang(┏Y)가 합성될 수 있다. 도 16A는 개방 회로의 전송 라인이 결합기의 절연 포트의 종단을 위해 선택되는 실시예를 도시한 것이다. 도 16B는 그 포트의 단락 회로의 전송 라인의 종단을 도시한 것이다. 아래 식 5 및 6에 따라 개방 회로 또는 단락 회로의 전송 라인에 대한 전송 라인의 적절한 전기적 길이(도(degree)를 선택함으로써 바람직한 ang(┏Y)가 산출된다.
식 5: ang(┏Y) = -2θOC
식 6: ang(┏Y) = 180-2θSC
-600의 ang(┏Y)가 바람직한 상기 예를 이용하여, 개방 회로 종단이 도 16A에 도시된 바와 같이 이용되면, 식 5가 이용되고, ang(┏Y) = -600 = -2θOC는 θOC = 300 를 산출한다. 선택적으로, 도 16B의 실시예가 단락 회로 또는 접지 종단과 함께 이용되면, 식 6이 이용되고, ang(┏Y) = 600 = 1800 - 2θOC는 θOC = 1200 를 산출한다.
도 16A 및 16B에 도시된 바와 같이 전송 라인의 적절한 길이를 선택하면, 결합된 라인이 결합기의 패키지의 물리적 가장자리에 바로 위치될 수 없으므로, θOC 또는 θSC의 일부는 하이브리드 결합기의 패키지 내에 물리적으로 위치될 수 있음을 고려한다. 그래서, 설계 문제는 전체 설계를 위해 그와 같은 내부 길이를 고려해야 한다.
도 17에서, 본 발명은, 증폭기의 출력에 위치되는 "위상 조정" 전송 라인 또는 θO의 길이가, 출력 하이브리드 결합 회로를 증폭기의 출력에 대해 물리적으로 편리하게 배치하도록 하는 식으로 선택되게 한다. 도 17을 참조하면, ang(┏out)는 증폭기의 출력 전송 라인 θOC의 길이에 의존한다. 그러나, 어떤 길이는 ang(┏Y)의 적절한 선택에 의해 적합하게 될 수 있다. 초광대역폭 동작을 위해, 출력 전송 라인의 길이를 최소화하는 것이 바람직하다.
도 15A-17에 기술된 실시예가 단일 출력 하이브리드 결합기에 대해 도시되지만, 다중 출력 하이브리드 결합기 및, 주 증폭 회로 이외에 다중 보조 증폭 회로를 도시하는 도 8-13에 도시된 구성에 대해서도 동일하게 적용할 수 있다.
도 18-21은 통상적인 도허티 증폭기의 동작을 더욱 개선하여 향상시키는 것에 대한 본 발명의 다른 실시예를 도시한 것이다. 특히, 통상적인 도허티 증폭기의 다이어그램은 도 18에 도시되고, 하이브리드 결합기(260), 주 또는 반송 증폭기(262) 및 보조 또는 피킹 증폭기(264)와 같은 입력 스플리터로 구성된다. 그 후, 이들 증폭기는 일반적으로 각종 전송 라인(266,268,269 및 270)을 포함하는 전송 라인으로 구성되는 출력 조합기/임피던스 변환 네트워크로 피드한다.
도 18에 도시된 회로의 동작을 최적화하기 위해, 2개의 위상 조정 라인(266,268)의 전기적 길이는 증폭기(262,264)의 출력 임피던스 특성에 따라 선택되어야 한다. 일반적으로, 통상적인 도허티 증폭기에 의해, 이들 라인 길이 선택은 증폭기 설계 공정 중에 행해진다. 그러나, 성능 요건 및 이용된 장치 및 부품의 공차에 따라, 라인 길이의 약간의 조정이 제조 공정 중에 필요할 수 있다. 위상 조정 라인(266,268)의 양 단부가 스플리터 또는 결합 회로(260) 및 라인(269,270)과 같 은 다른 회로 소자에 부착되므로, 이들의 물리적 길이를 변경함으로써 이들의 전기적 길이의 조정이 종종 곤란해질 수 있다. 예컨대, 라인(266,268)의 바람직한 길이 변경을 용이하게 하기 위해서는, 종종 전송 라인이 도 19에 도시된 바와 같이 다수의 부분을 제거하도록 트림(trim)되거나, 다수의 부분을 부가하도록 납땜되는 것을 필요로 할 것이며, 여기서, 다중 납땜 포인트 또는 점퍼(jumper)(272)가 다수의 부분(273,274 및 275)을 주 부분(276 및 278)과 결합하여 전체 위상 조정 라인의 상이한 전기적 길이를 달성하는데 이용된다. 선택적인 방법은 동조 커패시터를 이용할 수 있다. 그러나, 이와 같은 커패시터는 종종 동시에 위상 조정 라인 내의 바람직하지않은 전송 라인 임피던스를 생성시킨다.
본 발명의 다른 양태에 따르면, 도 20은, 제조 중에 동조 조정을 필요로 하는 도허티 증폭기의 제조 능력을 개선하여 그의 성능을 최적화하는 회로를 개시한다. 특히, 도허티 증폭기를 동조시킬 능력의 개선은 도 20에 도시된 바와 같은 회로를 이용하여 달성되며, 이 회로는 출력 조합기 및 임피던스 변환 네트워크를 포함한다. 출력 조합기는 여기에 개시된 각종 증폭 회로에 대해 상술한 바와 같은 하이브리드 결합기, 예컨대, 900 하이브리드 결합기일 수 있다. 즉, 도 20은, 예컨대, 도 3A 및 3B에 도시된 회로와 유사한 기본 설계를 포함한다. 특히, 도 20은 주 및 보조 증폭기의 배치에 기초하는 도 3B와 유사한 설계를 이용한다. 상술한 바와 같이, 유사한 참조 번호는 유사한 소자에 이용된다. 그러나, 본 발명은, 도 20 내의 참조 번호(280)로 도시된 바와 같은 결합기의 출력에서의 전송 라인의 동조 가능 부분을 이용한다. 각종 개별 전송 라인 부분(281)은 결합 회로(44)의 출력 포트에서 바람직한 물리적 및 전기적 길이를 달성하기 위해 라인 부분(282)과 선택적 및 전기적으로 링크될 수 있다. 도 20에 도시된 바와 같은 실시예는, 도 18의 통상의 도허티 회로를 이용할 필요가 있는 2 이상의 멀티포인트 납땜/트리밍 동작에 대향되는 단일 포인트 조정/동조 동작을 제공한다.
본 발명의 다른 양태에 따르면, 도 21에 도시된 바와 같이, 도 20-21에 도시된 바와 같은 증폭 회로 및 각종 다른 실시예를 이용하여 달성되는 토폴로지는 도 21에 도시된 바와 같은 동조 커패시터(284)를 이용하는 효과적인 전송 라인 길이를 조정한다.
이것은, 납땜/트리밍 전송 라인 동작을 더욱 직접 동조 커패시터 조정으로 대체함으로써 회로의 제조 능력을 더 개선하고 증진한다. 더욱이, 동조 커패시터(284)를 이용하여, 출력 전송 라인(282)은 회로 설계에서 필요로 하는 것보다 상당히 더 짧을 수 있다.
본 발명이 각종 실시예의 설명에 의해 예시되고, 이들 실시예가 상당히 상세하게 기술되었지만, 출원인은 첨부한 청구범위의 범주를 이와 같은 상세 사항으로 제한하거나 어느 정도 제한하는 것으로 의도하지 않는다. 부가적인 이점 및 수정은 당업자에게는 쉽게 나타날 것이다. 그래서, 본 발명은 보다 넓은 양태에서, 도시되고 기술된 특정 상세 사항, 대표적인 장치 및 방법과 예시적인 예들로 제한되지 않는다. 따라서, 출원인의 일반적인 발명의 개념의 정신 또는 범주 내에서 이와 같은 상세 사항으로부터 출발이 행해질 수 있다.

Claims (46)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 증폭기로서,
    출력에서 관련 반영 계수를 갖는 다수의 증폭 회로,
    출력 포트 및 절연 포트를 가지며, 결합기의 출력 포트에서 상기 증폭 회로의 출력 신호를 조합하도록 결합되는 하나 이상의 하이브리드 결합 회로 및,
    상기 결합 회로의 절연 포트에 결합된 종단부로서, 아래의 관계식, 즉 ang(┏Y) = 1800 -ang(┏out ) 및 ang(┏Y) = -ang(┏out ) 중 하나에 따라 상기 증폭 회로의 출력에서의 반영 계수(┏out )에 기초하는 상기 종단부를 조사하는 반영 계수(┏Y)를 갖도록 구성되는 종단부를 포함하는 것을 특징으로 하는 증폭기.
  12. 제 11 항에 있어서,
    상기 증폭 회로의 출력에 근접한 정합 네트워크를 더 포함하는데, 상기 증폭기의 출력의 반영 계수는 상기 정합 네트워크의 함수인 것을 특징으로 하는 증폭기.
  13. 제 11 항에 있어서,
    상기 증폭 회로의 출력에 근접한 위상 조정 라인을 더 포함하는데, 상기 증폭기의 출력의 반영 계수는 상기 위상 조정 라인의 함수인 것을 특징으로 하는 증폭기.
  14. 제 11 항에 있어서,
    상기 종단부는 전기적 단락 회로 및 전기적 개방 회로 중 하나로 전송 라인의 길이를 종단함으로써 구성되는 것을 특징으로 하는 증폭기.
  15. 삭제
  16. 삭제
  17. 제 14 항에 있어서,
    상기 종단부는 전기적 개방 회로로 전송 라인의 길이를 종단시켜 상기 종단부의 반영 계수가 아래의 관계식, 즉, ang(┏Y) = -2θOC에 따른 각을 갖도록 구성되는데, θOC는 개방 회로의 전송 라인의 도의 전기적 길이인 것을 특징으로 하는 증폭기.
  18. 제 14 항에 있어서,
    상기 종단부는 전기적 단락 회로로 전송 라인의 길이를 종단시켜 상기 종단부의 반영 계수가 아래의 관계식, 즉, ang(┏Y) = 180-2θSC에 따른 각을 갖도록 구성되는데, θSC는 단락 회로의 전송 라인의 도의 전기적 길이인 것을 특징으로 하는 증폭기.
  19. 제 14 항에 있어서,
    상기 종단부에 대한 전송 라인의 길이는 하이브리드 결합 회로 내부의 전송 라인의 길이를 포함하는 것을 특징으로 하는 증폭기.
  20. 제 11 항에 있어서,
    상기 절연 포트에 제공된 상기 반영 계수는 상기 증폭기의 출력 반영 계수의 각의 함수인 각을 갖는 것을 특징으로 하는 증폭기.
  21. 증폭기를 구성하는 방법으로서,
    주 증폭 회로 및 하나 이상의 보조 증폭 회로의 출력 신호를 출력 포트 및 절연 포트를 가진 하나 이상의 하이브리드 결합 회로와 조합하여, 상기 결합 회로의 출력 포트에 출력을 제공하는 단계,
    상기 주 및 보조 증폭 회로는 이들의 출력에서의 관련 반영 계수를 갖는 단계,
    상기 결합 회로의 절연 포트에 종단부를 결합하는 단계 및,
    아래의 관계식, 즉 ang(┏Y) = 1800 -ang(┏out ) 및 ang(┏Y) = -ang(┏out ) 중 하나에 따라 상기 증폭 회로의 출력에서의 반영 계수(┏out )에 기초하는 상기 종단부를 조사하는 반영 계수(┏Y)를 갖도록 상기 종단부를 구성하는 단계를 포함하는 것을 특징으로 하는 증폭기의 구성 방법.
  22. 제 21 항에 있어서,
    상기 증폭기의 출력에 근접한 정합 네트워크를 결합하는 단계를 더 포함하는데, 상기 증폭기의 출력의 반영 계수는 상기 정합 네트워크의 함수인 것을 특징으로 하는 증폭기의 구성 방법.
  23. 제 21 항에 있어서,
    상기 증폭기의 출력에 근접한 위상 조정 라인을 결합하는 단계를 더 포함하는데, 상기 증폭기의 출력의 반영 계수는 상기 위상 조정 라인의 함수인 것을 특징으로 하는 증폭기의 구성 방법.
  24. 제 21 항에 있어서,
    상기 종단부를 구성하는 단계는 전기적 단락 회로 및 전기적 개방 회로 중 하나로 전송 라인의 길이를 종단하는 단계를 포함하는 것을 특징으로 하는 증폭기의 구성 방법.
  25. 삭제
  26. 삭제
  27. 제 24 항에 있어서,
    전기적 개방 회로로 전송 라인의 길이를 종단시켜 상기 종단부의 반영 계수가 아래의 관계식, 즉, ang(┏Y) = -2θOC에 따른 각을 갖도록 상기 종단부를 구성하는 단계를 포함하는데, θOC는 개방 회로의 전송 라인의 도의 전기적 길이인 것을 특징으로 하는 증폭기의 구성 방법.
  28. 제 24 항에 있어서,
    전기적 단락 회로로 전송 라인의 길이를 종단시켜 상기 종단부의 반영 계수 가 아래의 관계식, 즉, ang(┏Y) = 180-2θSC에 따른 각을 갖도록 상기 종단부를 구성하는 단계를 포함하는데, θSC는 단락 회로의 전송 라인의 도의 전기적 길이인 것을 특징으로 하는 증폭기의 구성 방법.
  29. 제 24 항에 있어서,
    상기 종단부에 대한 전송 라인의 길이는 하이브리드 결합 회로 내부의 전송 라인의 길이를 포함하는 것을 특징으로 하는 증폭기의 구성 방법.
  30. 제 21 항에 있어서,
    상기 절연 포트에 제공된 상기 반영 계수는 상기 증폭기의 출력 반영 계수의 각의 함수인 각을 갖는 것을 특징으로 하는 증폭기의 구성 방법.
  31. 증폭기로서,
    제 1 증폭 회로,
    상기 제 1 증폭 회로와 조합하여 동작하도록 선택적으로 동작 가능한 하나 이상의 제 2 증폭 회로,
    상기 제 1 증폭 회로 및 제 2 증폭 회로의 출력과 결합된 입력 포트를 가져, 결합기의 제 1 출력 포트에서 상기 증폭 회로의 출력 신호를 조합하도록 동작 가능한 하나 이상의 하이브리드 결합 회로 및,
    전기적 단락 회로 또는 전기적 개방 회로 중 하나를 포함하는 종단부 구성으로 종단되는 결합기의 제 2 출력 포트로서, 상기 종단부 구성은 전기적 단락 회로 상태 또는 전기적 개방 회로 상태 중 하나를 상기 제 2 출력 포트에 반영하기 위해 동작 가능하고, 상기 증폭 회로의 출력에서의 반영 계수(┏out )에 기초하는 상기 종단부를 조사하는 반영 계수(┏Y)를 갖도록 구성되는 결합기의 제 2 출력 포트를 포함하는 것을 특징으로 하는 증폭기.
  32. 제 31 항에 있어서,
    상기 결합기의 제 2 출력 포트에 결합된 전송 라인의 동조된 세그먼트를 더 포함하는데, 상기 전송 라인의 세그먼트는 전기적 단락 회로 상태 또는 전기적 개방 회로 상태 중 하나를 상기 제 2 출력 포트에 제공하도록 동조되는 것을 특징으로 하는 증폭기.
  33. 제 31 항에 있어서,
    상기 제 2 증폭 회로는 효율적인 고 출력 임피던스를 상기 하이브리드 결합기의 입력 포트에 제공하는 것을 특징으로 하는 증폭기.
  34. 제 31 항에 있어서,
    상기 제 2 증폭 회로는 효율적인 저 출력 임피던스 또는 효율적인 고 출력 임피던스 중 하나를 상기 하이브리드 결합기의 입력 포트에 제공하는 것을 특징으로 하는 증폭기.
  35. 제 34 항에 있어서,
    상기 저 출력 임피던스 또는 고 출력 임피던스를 상기 하이브리드 결합기의 입력 포트에 반영하도록 상기 제 2 증폭 회로와 조합하여 작용하는 위상 조정 라인을 더 포함하는 것을 특징으로 하는 증폭기.
  36. 제 31 항에 있어서,
    상기 제 2 증폭 회로를 선택적으로 동작하도록 상기 제 2 증폭 회로에 결합된 게이트 제어 회로를 더 포함하는 것을 특징으로 하는 증폭기.
  37. 제 31 항에 있어서,
    상기 제 1 및 2 증폭 회로는 일반적으로 동일한 출력 용량을 가지는 것을 특징으로 하는 증폭기.
  38. 제 37 항에 있어서,
    상기 하이브리드 결합기는 -3 dB 결합기인 것을 특징으로 하는 증폭기.
  39. 제 31 항에 있어서,
    상기 제 1 및 2 증폭 회로는 일반적으로 서로 다른 출력 용량을 가지는 것을 특징으로 하는 증폭기.
  40. 제 39 항에 있어서,
    상기 하이브리드 결합기는 일반적으로 서로 다른 상기 제 1 및 2 증폭 회로의 출력 용량을 반영한 결합 값을 가지는 것을 특징으로 하는 증폭기.
  41. 제 31 항에 있어서,
    다수의 제 2 증폭 회로, 2 이상의 상기 제 2 증폭 회로로부터 출력 신호를 수신하도록 결합된 입력 포트를 가져, 상기 제 2 하이브리드 결합 회로의 제 1 출력 포트에서 상기 제 2 증폭기의 출력 신호를 조합하도록 동작 가능한 제 2 하이브리드 결합 회로,
    전기적 단락 회로 상태 또는 전기적 개방 회로 중 하나를 반영하기 위해 동작 가능한 구조물로 종단되는 제 2 하이브리드의 제 2 출력 포트를 더 포함하는 것을 특징으로 하는 증폭기.
  42. 제 41 항에 있어서,
    상기 제 2 하이브리드 결합기의 출력 회로의 제 1 출력 포트는 상기 제 2 증폭 회로로부터 출력 신호를 제공하도록 상기 제 1 하이브리드 결합 회로의 입력 포트에 결합되는 것을 특징으로 하는 증폭기.
  43. 제 41 항에 있어서,
    상기 증폭기에 대한 출력을 형성하도록 증폭 회로의 출력 신호를 조합하는 통합 조합 장치에서 상기 제 1 및 2 증폭 회로로부터 출력 신호를 수신하도록 결합된 다수의 하이브리드 결합 회로를 더 포함하는 것을 특징으로 하는 증폭기.
  44. 제 41 항에 있어서,
    상기 증폭기에 대한 출력을 형성하도록 증폭 회로의 출력 신호를 조합하는 직렬 조합 장치에서 상기 제 1 및 2 증폭 회로로부터 출력 신호를 수신하도록 결합된 다수의 하이브리드 결합 회로를 더 포함하는 것을 특징으로 하는 증폭기.
  45. 제 43 항에 있어서,
    상기 결합 회로는 일반적으로 동일한 결합 값을 갖는 것을 특징으로 하는 증폭기.
  46. 제 44 항에 있어서,
    상기 결합 회로는 상이한 결합 값을 갖는 것을 특징으로 하는 증폭기.
KR1020057017835A 2003-03-28 2004-03-26 고 효율 증폭기 및 그의 설계 방법 KR101123505B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US10/402,800 2003-03-28
US10/402,800 US6922102B2 (en) 2003-03-28 2003-03-28 High efficiency amplifier
US10/795,055 2004-03-05
US10/795,055 US7064606B2 (en) 2003-03-28 2004-03-05 High efficiency amplifier and method of designing same
PCT/US2004/009265 WO2004088837A2 (en) 2003-03-28 2004-03-26 Doherty amplifier with output hybrid coupler

Publications (2)

Publication Number Publication Date
KR20050116385A KR20050116385A (ko) 2005-12-12
KR101123505B1 true KR101123505B1 (ko) 2012-03-12

Family

ID=33134801

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057017835A KR101123505B1 (ko) 2003-03-28 2004-03-26 고 효율 증폭기 및 그의 설계 방법

Country Status (3)

Country Link
EP (1) EP1609239B1 (ko)
KR (1) KR101123505B1 (ko)
WO (1) WO2004088837A2 (ko)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6737922B2 (en) * 2002-01-28 2004-05-18 Cree Microwave, Inc. N-way RF power amplifier circuit with increased back-off capability and power added efficiency using unequal input power division
GB2412515B (en) * 2004-03-13 2007-08-08 Filtronic Plc A doherty amplifier
JP4793807B2 (ja) * 2005-05-24 2011-10-12 株式会社日立国際電気 増幅器
JP2007006164A (ja) * 2005-06-24 2007-01-11 Hitachi Kokusai Electric Inc 増幅器
JP4792273B2 (ja) * 2005-10-18 2011-10-12 株式会社日立国際電気 増幅器
US7362170B2 (en) 2005-12-01 2008-04-22 Andrew Corporation High gain, high efficiency power amplifier
WO2009031097A1 (en) * 2007-09-03 2009-03-12 Nxp B.V. Multi-way doherty amplifier
JP2009130604A (ja) * 2007-11-22 2009-06-11 Brother Ind Ltd 無線受信装置及び無線タグ通信装置
US7936212B2 (en) 2008-05-09 2011-05-03 Cree, Inc. Progressive power generating amplifiers
CN101582682B (zh) * 2009-06-12 2011-12-28 华为技术有限公司 一种功率放大器和发射机
EP2383883B1 (en) 2010-04-23 2013-07-17 Nxp B.V. Power amplifier
EP2393201A1 (en) 2010-06-02 2011-12-07 Nxp B.V. Two stage doherty amplifier
KR101057736B1 (ko) * 2010-09-27 2011-08-18 (주)파트론 결합기-써큘레이터 일체형 통신소자 및 그를 포함하는 도허티 증폭기
DE102011075333B4 (de) 2011-05-05 2019-02-21 Rohde & Schwarz Gmbh & Co. Kg Verstärker mit Mehrzweckhochfrequenzleitung
DE102011075312A1 (de) 2011-05-05 2012-11-08 Rohde & Schwarz Gmbh & Co. Kg Quasi-breitbandiger Doherty-Verstärker und diesbezügliche Kondensatorschaltung
DE102011079613A1 (de) 2011-06-30 2013-01-03 Rohde & Schwarz Gmbh & Co. Kg Doherty-Verstärker mit Wirkungsgradoptimierung
KR20140053090A (ko) 2011-07-11 2014-05-07 록스타 컨소시엄 유에스 엘피 비표준 피드백을 이용하는 증폭기 선형화
US8718580B2 (en) 2011-11-11 2014-05-06 Hbc Solutions, Inc. Broadband high efficiency amplifier system incorporating dynamic modulation of load impedance
US8670732B2 (en) 2011-11-11 2014-03-11 Hbc Solutions, Inc. Broadband amplifier system using a 3dB quadrature combiner to dynamically modulate load impedance
JP5799858B2 (ja) 2012-03-05 2015-10-28 富士通株式会社 増幅装置
DE102012211308A1 (de) 2012-06-29 2014-04-03 Rohde & Schwarz Gmbh & Co. Kg Quasi-breitbandiger Verstärker nach dem Doherty-Prinzip
US9425756B2 (en) 2012-07-05 2016-08-23 Telefonaktiebolaget Lm Ericsson (Publ) Amplifier device and corresponding radio base station and mobile communication terminal
US9219444B2 (en) 2012-08-02 2015-12-22 Imagine Communications Corp. Broadband high efficiency amplifier system and a method of constructing high power amplitude modulated RF signal
DE102012219430B4 (de) * 2012-10-24 2023-07-06 Rohde & Schwarz GmbH & Co. Kommanditgesellschaft Sendersystem mit rekonfigurierbaren Verstärkern
US9166536B2 (en) 2012-10-30 2015-10-20 Eta Devices, Inc. Transmitter architecture and related methods
US9537456B2 (en) 2012-10-30 2017-01-03 Eta Devices, Inc. Asymmetric multilevel backoff amplifier with radio-frequency splitter
US8824978B2 (en) 2012-10-30 2014-09-02 Eta Devices, Inc. RF amplifier architecture and related techniques
US8829993B2 (en) 2012-10-30 2014-09-09 Eta Devices, Inc. Linearization circuits and methods for multilevel power amplifier systems
WO2014075735A1 (en) 2012-11-16 2014-05-22 Nokia Solutions And Networks Oy High efficiency high peak-to-average ratio broadband 3-way power amplifier
US8948306B2 (en) 2013-01-11 2015-02-03 Gatesair, Inc. Broadband high efficiency amplifier system
US8952754B2 (en) 2013-03-15 2015-02-10 Imagine Communications Corp. Linearization of heterogeneous power amplifier systems
DE102013226635B4 (de) * 2013-12-19 2023-07-06 Rohde & Schwarz GmbH & Co. Kommanditgesellschaft Doherty-Verstärker mit zusätzlichem Verzögerungsglied
US9628027B2 (en) 2014-03-14 2017-04-18 Nxp Usa, Inc. Multi-path devices with mutual inductance compensation networks and methods thereof
WO2015180064A1 (zh) 2014-05-28 2015-12-03 华为技术有限公司 多赫蒂功率放大器和发射机
DE102014213684B4 (de) 2014-07-15 2023-06-15 Rohde & Schwarz GmbH & Co. Kommanditgesellschaft Wirkungsgradoptimierter Hochfrequenzleistungsverstärker
US9768731B2 (en) 2014-07-23 2017-09-19 Eta Devices, Inc. Linearity and noise improvement for multilevel power amplifier systems using multi-pulse drain transitions
US9979356B2 (en) 2014-12-17 2018-05-22 Nxp Usa, Inc. Magnetically coupled load modulation
US9503028B2 (en) * 2015-01-30 2016-11-22 Mitsubishi Electric Research Laboratories, Inc. Three-way sequential power amplifier system for wideband RF signal
US9979421B2 (en) 2015-03-02 2018-05-22 Eta Devices, Inc. Digital pre-distortion (DPD) training and calibration system and related techniques
WO2019071563A1 (en) * 2017-10-13 2019-04-18 Telefonaktiebolaget Lm Ericsson (Publ) DOHERTY POWER AMPLIFIER AND DEVICE
FR3091080B1 (fr) * 2018-12-20 2021-04-23 Thales Sa Amplificateur de puissance à consommation énergétique améliorée
CN113517862A (zh) * 2020-04-10 2021-10-19 华为技术有限公司 信号处理方法及装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6268768B1 (en) * 1999-11-29 2001-07-31 Lucent Technologies Inc. Amplifier having linear characteristics

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2525834A1 (fr) * 1982-04-27 1983-10-28 Thomson Csf Amplificateur de puissance a haute frequence a puissance de sortie commutable rapidement par paliers
FR2545295B1 (fr) * 1983-04-29 1985-07-12 Thomson Csf Amplificateur hyperfrequence de puissance
US4717884A (en) * 1986-04-14 1988-01-05 Motorola, Inc. High efficiency RF power amplifier
US5083094A (en) * 1990-09-28 1992-01-21 Space Systems/Loral, Inc. Selective power combiner using phase shifters
US5430411A (en) * 1993-02-17 1995-07-04 U.S. Philips Corporation High-frequency amplifier arrangement, transceiver station comprising such an amplifier arrangement and mobile radio system comprising such stations
US6262629B1 (en) * 1999-07-06 2001-07-17 Motorola, Inc. High efficiency power amplifier having reduced output matching networks for use in portable devices
KR100553252B1 (ko) * 2002-02-01 2006-02-20 아바고테크놀로지스코리아 주식회사 휴대용 단말기의 전력 증폭 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6268768B1 (en) * 1999-11-29 2001-07-31 Lucent Technologies Inc. Amplifier having linear characteristics

Also Published As

Publication number Publication date
EP1609239A2 (en) 2005-12-28
EP1609239B1 (en) 2010-07-21
WO2004088837A2 (en) 2004-10-14
WO2004088837A3 (en) 2004-12-02
KR20050116385A (ko) 2005-12-12

Similar Documents

Publication Publication Date Title
KR101123505B1 (ko) 고 효율 증폭기 및 그의 설계 방법
JP4870556B2 (ja) 高効率増幅器およびその設計方法
EP1287611B1 (en) Amplifier circuit
US7518448B1 (en) Amplifier mode switch
Van Der Heijden et al. A 19W high-efficiency wide-band CMOS-GaN class-E Chireix RF outphasing power amplifier
JP4627457B2 (ja) 増幅器
JP4793807B2 (ja) 増幅器
JPH0722852A (ja) マイクロ波ドハティ型増幅器
JP2008541648A (ja) 高出力効率の集積ドハティ型増幅装置
AU7154696A (en) Doherty-type amplifier and tuning method
JP2010021719A (ja) ドハティ増幅器
US6794953B2 (en) Radio frequency amplifying circuit
US7187231B2 (en) Apparatus, methods and articles of manufacture for multiband signal processing
JP2008125044A (ja) 増幅器
KR101125332B1 (ko) 고 효율 증폭기
JP2006515723A (ja) マルチバンド信号処理装置、処理方法及び製造物
EP3709353B1 (en) Combination of a doherty power amplifier and a outphasing power amplifier
WO2006064466A2 (en) Low-loss, asymmetrical combiner for phase differential systems and adaptive rf amplifier comprising an asymmetrical combiner
US9866190B2 (en) Multi-stage amplifiers with low loss
WO2023203738A1 (ja) ドハティ増幅器
JPH11340754A (ja) 高周波用電力増幅器
JPH11274865A (ja) 高周波用電力増幅器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment
FPAY Annual fee payment

Payment date: 20160211

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170222

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee