JP3420433B2 - 広帯域増幅器 - Google Patents
広帯域増幅器Info
- Publication number
- JP3420433B2 JP3420433B2 JP16243996A JP16243996A JP3420433B2 JP 3420433 B2 JP3420433 B2 JP 3420433B2 JP 16243996 A JP16243996 A JP 16243996A JP 16243996 A JP16243996 A JP 16243996A JP 3420433 B2 JP3420433 B2 JP 3420433B2
- Authority
- JP
- Japan
- Prior art keywords
- distributed constant
- constant line
- parallel
- transistor
- series
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Microwave Amplifiers (AREA)
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、増幅用トランジス
タと、該トランジスタの入力側に、出力側に、又はその
両方に個々に、接続される整合回路とを備えた広帯域増
幅器に係り、特に整合回路を単一段構成として、小型
化、軽量化、低価格化を図った広帯域増幅器に関するも
のである。
タと、該トランジスタの入力側に、出力側に、又はその
両方に個々に、接続される整合回路とを備えた広帯域増
幅器に係り、特に整合回路を単一段構成として、小型
化、軽量化、低価格化を図った広帯域増幅器に関するも
のである。
【０００２】
【従来の技術】広帯域増幅器を実現する場合、その回路
構成としては、図４に示すように、リアクタンス素子を
梯子型に多段接続した低域通過型フィルタ回路を入力側
および出力側の整合回路として使用することが、従来か
ら採用されている。同図において、１は増幅用能動素子
としてのトランジスタ、６は直列インダクタ６１、並列
キャパシタ６２を有する入力整合回路、７は直列インダ
クタ７１、並列キャパシタ７２を有する出力整合回路、
６３は入力端子、７３は出力端子である。
構成としては、図４に示すように、リアクタンス素子を
梯子型に多段接続した低域通過型フィルタ回路を入力側
および出力側の整合回路として使用することが、従来か
ら採用されている。同図において、１は増幅用能動素子
としてのトランジスタ、６は直列インダクタ６１、並列
キャパシタ６２を有する入力整合回路、７は直列インダ
クタ７１、並列キャパシタ７２を有する出力整合回路、
６３は入力端子、７３は出力端子である。
【０００３】この広帯域増幅器においては、トランジス
タ１の入力インピーダンスと信号源インピーダンス、あ
るいはトランジスタ１の出力インピーダンスと負荷イン
ピーダンスとの間のインピーダンス整合のためのインピ
ーダンス変換比が与えられた場合、所望の増幅器利得帯
域をフィルタの通過域として実現するために必要なリア
クタンス素子の値およびそれらの段数を、公知のインピ
ーダンス変換表から求めることにより、その整合回路の
設計を行なっている。
タ１の入力インピーダンスと信号源インピーダンス、あ
るいはトランジスタ１の出力インピーダンスと負荷イン
ピーダンスとの間のインピーダンス整合のためのインピ
ーダンス変換比が与えられた場合、所望の増幅器利得帯
域をフィルタの通過域として実現するために必要なリア
クタンス素子の値およびそれらの段数を、公知のインピ
ーダンス変換表から求めることにより、その整合回路の
設計を行なっている。
【０００４】
【発明が解決しようとする課題】ところが、上記したよ
うな構成の整合回路では、利得帯域の広帯域化を図る場
合、不可避的に整合回路中のフィルタ段数を増す必要が
ある。しかしこの場合、回路を集積化した際にそのチッ
プ面積が大きくなってしまい、広帯域増幅器の小型化、
軽量化、低価格化が困難になるという問題が生じる。
うな構成の整合回路では、利得帯域の広帯域化を図る場
合、不可避的に整合回路中のフィルタ段数を増す必要が
ある。しかしこの場合、回路を集積化した際にそのチッ
プ面積が大きくなってしまい、広帯域増幅器の小型化、
軽量化、低価格化が困難になるという問題が生じる。
【０００５】本発明の目的は、上記問題を解決し、小型
化、軽量化、低価格化を実現できるようにした広帯域増
幅を提供することにある。
化、軽量化、低価格化を実現できるようにした広帯域増
幅を提供することにある。
【０００６】
【課題を解決するための手段】課題を解決するための第
１の発明は、増幅用トランジスタと、該トランジスタの
入力側に、出力側に、又はその両方に個々に、接続され
る整合回路とを備えた広帯域増幅器において、前記整合
回路を、直列分布定数線路と、増幅器の利得帯域の上限
周波数での波長の１／４より短い線路長で且つ前記直列
分布定数線路の一端に接続された先端開放並列分布定数
線路と、前記上限周波数での波長の１／４の線路長で且
つ前記直列分布定数線路の前記一端に接続された先端短
絡並列分布定数線路とを有するよう構成し、前記直列分
布定数線路の他端を前記トランジスタの前記入力側又は
前記出力側に接続し、前記上限周波数において、前記先
端開放並列分布定数線路と前記直列分布定数線路とによ
り前記トランジスタの反射係数を零に変換し、前記増幅
器の利得帯域の下限周波数において、前記先端開放並列
分布定数線路と前記先端短絡並列分布定数線路をその合
成並列アドミッタンスが誘導性を示すように設定し、前
記先端開放並列分布定数線路と前記先端短絡並列分布定
数線路と前記直列分布定数線路とにより前記トランジス
タの反射係数を零に変換する、ことを特徴とする広帯域
増幅器として構成した。
１の発明は、増幅用トランジスタと、該トランジスタの
入力側に、出力側に、又はその両方に個々に、接続され
る整合回路とを備えた広帯域増幅器において、前記整合
回路を、直列分布定数線路と、増幅器の利得帯域の上限
周波数での波長の１／４より短い線路長で且つ前記直列
分布定数線路の一端に接続された先端開放並列分布定数
線路と、前記上限周波数での波長の１／４の線路長で且
つ前記直列分布定数線路の前記一端に接続された先端短
絡並列分布定数線路とを有するよう構成し、前記直列分
布定数線路の他端を前記トランジスタの前記入力側又は
前記出力側に接続し、前記上限周波数において、前記先
端開放並列分布定数線路と前記直列分布定数線路とによ
り前記トランジスタの反射係数を零に変換し、前記増幅
器の利得帯域の下限周波数において、前記先端開放並列
分布定数線路と前記先端短絡並列分布定数線路をその合
成並列アドミッタンスが誘導性を示すように設定し、前
記先端開放並列分布定数線路と前記先端短絡並列分布定
数線路と前記直列分布定数線路とにより前記トランジス
タの反射係数を零に変換する、ことを特徴とする広帯域
増幅器として構成した。
【０００７】第２の発明は、増幅用トランジスタと、該
トランジスタの入力側に、出力側に、又はその両方に個
々に、接続される整合回路とを備えた広帯域増幅器にお
いて、前記整合回路を、直列インダクタと、該直列イン
ダクタの一端に接続された並列キャパシタと、増幅器の
利得帯域の上限周波数が共振周波数となり且つ前記直列
インダクタの前記一端に接続された並列共振回路とを有
するよう構成し、前記直列インダクタの他端を前記トラ
ンジスタの前記入力側又は前記出力側に接続し、前記上
限周波数において、前記キャパシタと前記直列インダク
タとにより前記トランジスタの反射係数を零に変換し、
前記増幅器の利得帯域の下限周波数において、前記キャ
パシタと前記共振回路をその合成並列アドミッタンスが
誘導性を示すように設定し、前記キャパシタと前記共振
回路と前記直列インダクタとにより前記トランジスタの
反射係数を零に変換する、ことを特徴とする広帯域増幅
器として構成した。
トランジスタの入力側に、出力側に、又はその両方に個
々に、接続される整合回路とを備えた広帯域増幅器にお
いて、前記整合回路を、直列インダクタと、該直列イン
ダクタの一端に接続された並列キャパシタと、増幅器の
利得帯域の上限周波数が共振周波数となり且つ前記直列
インダクタの前記一端に接続された並列共振回路とを有
するよう構成し、前記直列インダクタの他端を前記トラ
ンジスタの前記入力側又は前記出力側に接続し、前記上
限周波数において、前記キャパシタと前記直列インダク
タとにより前記トランジスタの反射係数を零に変換し、
前記増幅器の利得帯域の下限周波数において、前記キャ
パシタと前記共振回路をその合成並列アドミッタンスが
誘導性を示すように設定し、前記キャパシタと前記共振
回路と前記直列インダクタとにより前記トランジスタの
反射係数を零に変換する、ことを特徴とする広帯域増幅
器として構成した。
【０００８】
【発明の実施の形態】本発明では、整合回路により２つ
の周波数で同時にトランジスタの入力あるいは出力イン
ピーダンスの整合を行なう。よって、これらの２つの周
波数をそれぞ増幅器利得帯域の上限および下限周波数と
する広帯域利得特性を得ることが可能となる。また、そ
の整合回路を単一段構成として、回路全体の小型化、軽
量化、低価格化を図る。
の周波数で同時にトランジスタの入力あるいは出力イン
ピーダンスの整合を行なう。よって、これらの２つの周
波数をそれぞ増幅器利得帯域の上限および下限周波数と
する広帯域利得特性を得ることが可能となる。また、そ
の整合回路を単一段構成として、回路全体の小型化、軽
量化、低価格化を図る。
【０００９】［第１の実施の形態］図１は本発明の第１
の実施の形態の広帯域増幅器の構成を示す回路図であ
る。１は増幅用能動素子としてのトランジスタ、２は入
力整合回路、３は出力整合回路である。この入力整合回
路２は、トランジスタ１の入力側と入力端子２４との間
に直列接続された直列分布定数線路２１、その直列分布
定数線路２１の入力端子２４の側に接続された先端開放
並列分布定数線路（以下、オープンスタブと略す。）２
２および先端短絡並列分布定数線路（以下、ショートス
タブと略す。）２３を具備する。オープンスタブ２２
は、増幅器の利得帯域の上限周波数ｆH の波長の１／４
より短い線路長であり、ショートスタブ２３はその上限
周波数ｆHの波長の１／４の線路長である。
の実施の形態の広帯域増幅器の構成を示す回路図であ
る。１は増幅用能動素子としてのトランジスタ、２は入
力整合回路、３は出力整合回路である。この入力整合回
路２は、トランジスタ１の入力側と入力端子２４との間
に直列接続された直列分布定数線路２１、その直列分布
定数線路２１の入力端子２４の側に接続された先端開放
並列分布定数線路（以下、オープンスタブと略す。）２
２および先端短絡並列分布定数線路（以下、ショートス
タブと略す。）２３を具備する。オープンスタブ２２
は、増幅器の利得帯域の上限周波数ｆH の波長の１／４
より短い線路長であり、ショートスタブ２３はその上限
周波数ｆHの波長の１／４の線路長である。
【００１０】出力整合回路３も入力整合回路２と同じ構
成であり、トランジスタ１の出力側に接続された分布定
数線路３１、先端開放並列分布定数線路３２、先端短絡
並列分布定数線路３３を具備する。３４は出力端子であ
る。この出力整合回路３は入力整合回路２と同じ作用効
果を持つので、以下では、入力整合回路２を代表して説
明を行う。
成であり、トランジスタ１の出力側に接続された分布定
数線路３１、先端開放並列分布定数線路３２、先端短絡
並列分布定数線路３３を具備する。３４は出力端子であ
る。この出力整合回路３は入力整合回路２と同じ作用効
果を持つので、以下では、入力整合回路２を代表して説
明を行う。
【００１１】さて、入力整合回路２のオープンスタブ２
２、ショートスタブ２３の特性インピーダンスをそれぞ
れＺｏ、Ｚｓとし、またそれらの線路長をそれぞれｌ
ｏ、ｌｓとし、線路内の信号波長をλとすると、オープ
ンスタブ２２とショートスタブ２３の合成並列アドミッ
タンスＹａは次の式（１）で表される。 Ｙａ＝ｊ｛ tan（２πｌo ／λ）／Ｚｏ− cot（２πｌs ／λ）／Ｚｓ｝ ・・・（１）
２、ショートスタブ２３の特性インピーダンスをそれぞ
れＺｏ、Ｚｓとし、またそれらの線路長をそれぞれｌ
ｏ、ｌｓとし、線路内の信号波長をλとすると、オープ
ンスタブ２２とショートスタブ２３の合成並列アドミッ
タンスＹａは次の式（１）で表される。 Ｙａ＝ｊ｛ tan（２πｌo ／λ）／Ｚｏ− cot（２πｌs ／λ）／Ｚｓ｝ ・・・（１）
【００１２】ここで、ｊは虚数単位である。周波数ｆH
においてはｌｓ＝λ／４であるから、このＹａは、周波
数ｆH では Ｙａ＝ｊ tan（２πｌo ／λ）／Ｚｏ ・・・（２） となり、容量性のアドミッタンスを示す。
においてはｌｓ＝λ／４であるから、このＹａは、周波
数ｆH では Ｙａ＝ｊ tan（２πｌo ／λ）／Ｚｏ ・・・（２） となり、容量性のアドミッタンスを示す。
【００１３】また、このＹａは、周波数がｆH から減少
するにつれ、例えばＺｏ＝Ｚｓの場合、ｆH ／２より低
くないある周波数を境に、容量性から誘導性のアドミッ
タンスに変化する。また、Ｚｏ＞Ｚｓの場合、Ｙａが容
量性から誘導性に変る境界の周波数は、Ｚｏ＝Ｚｓの場
合より高いものとなる。ここで、Ｙａが誘導性となって
いる周波数領域の適当な周波数をｆL とする。
するにつれ、例えばＺｏ＝Ｚｓの場合、ｆH ／２より低
くないある周波数を境に、容量性から誘導性のアドミッ
タンスに変化する。また、Ｚｏ＞Ｚｓの場合、Ｙａが容
量性から誘導性に変る境界の周波数は、Ｚｏ＝Ｚｓの場
合より高いものとなる。ここで、Ｙａが誘導性となって
いる周波数領域の適当な周波数をｆL とする。
【００１４】以下、本実施の形態の動作原理を順を追っ
て説明する。まず、ショートスタブ２３は主線路側、す
なわち直列分布定数線路２１側からみて、周波数ｆH に
おいて、そのアドミッタンスが零となるため、この周波
数におけるトランジスタ１の入力反射係数Ｓ１１は、直
列分布定数線路２１とオープンスタブ２２のみで変換を
受ける。
て説明する。まず、ショートスタブ２３は主線路側、す
なわち直列分布定数線路２１側からみて、周波数ｆH に
おいて、そのアドミッタンスが零となるため、この周波
数におけるトランジスタ１の入力反射係数Ｓ１１は、直
列分布定数線路２１とオープンスタブ２２のみで変換を
受ける。
【００１５】この変換の様子を図２のスミス図に示し
た。図２において、破線で示した軌跡はトランジスタ１
の入力反射係数Ｓ１１の周波数変化を典型的に示すもの
であり、出力反射係数Ｓ２２についても同様である。
た。図２において、破線で示した軌跡はトランジスタ１
の入力反射係数Ｓ１１の周波数変化を典型的に示すもの
であり、出力反射係数Ｓ２２についても同様である。
【００１６】まず、「Ｓ１１＠ｆ＝ｆH 」の点は周波数
ｆH でのトランジスタの入力反射係数Ｓ１１である。経
路ａは、この入力反射係数Ｓ１１を直列分布定数線路２
１により、周波数ｆH における直列分布定数線路２１の
電気長θH の２倍の角度をもってスミス図の中心に対し
て回転させる経路であり、その結果生じる誘導性サセプ
タンス成分を、同図中経路ｂをもって、周波数ｆH にお
いて容量性のアドミッタンスを持つオープンスタブ２２
が相殺し、反射係数を零に変換する。したがって、周波
数ｆH において、入力インピーダンス整合が成立する。
ｆH でのトランジスタの入力反射係数Ｓ１１である。経
路ａは、この入力反射係数Ｓ１１を直列分布定数線路２
１により、周波数ｆH における直列分布定数線路２１の
電気長θH の２倍の角度をもってスミス図の中心に対し
て回転させる経路であり、その結果生じる誘導性サセプ
タンス成分を、同図中経路ｂをもって、周波数ｆH にお
いて容量性のアドミッタンスを持つオープンスタブ２２
が相殺し、反射係数を零に変換する。したがって、周波
数ｆH において、入力インピーダンス整合が成立する。
【００１７】つぎに、「Ｓ１１＠ｆ＝ｆL 」の点は周波
数ｆL でのトランジスタの入力反射係数Ｓ１１である。
この入力反射係数Ｓ１１は、直列分布定数線路２１によ
って、図２中の経路ｃをもって、周波数ｆL における直
列分布定数線路２１の電気長θL （但し、θL ＜θH ）
の２倍の角度をもってスミス図の中心に対する回転を受
け、その結果生じる容量性サセプタンス成分を、周波数
ｆL において誘導性となっているオープンスタブ２２と
ショートスタブ２３の合成並列アドミッタンスＹａによ
り、経路ｄをもって相殺し、反射係数を零に変換する。
したがって、周波数ｆL においても、入力インピーダン
ス整合が成立することになる。
数ｆL でのトランジスタの入力反射係数Ｓ１１である。
この入力反射係数Ｓ１１は、直列分布定数線路２１によ
って、図２中の経路ｃをもって、周波数ｆL における直
列分布定数線路２１の電気長θL （但し、θL ＜θH ）
の２倍の角度をもってスミス図の中心に対する回転を受
け、その結果生じる容量性サセプタンス成分を、周波数
ｆL において誘導性となっているオープンスタブ２２と
ショートスタブ２３の合成並列アドミッタンスＹａによ
り、経路ｄをもって相殺し、反射係数を零に変換する。
したがって、周波数ｆL においても、入力インピーダン
ス整合が成立することになる。
【００１８】［第２の実施の形態］図３は本発明の第２
の実施の形態の広帯域増幅器の構成を示す回路図であ
る。図１におけるものと同一のものには同一の符号を付
した。４は入力整合回路、５は出力整合回路である。こ
の入力整合回路４は、トランジスタ１の入力側と入力端
子４５との間に直列接続された直列インダクタ４１、そ
の直列インダクタ４１の入力端子４５の側に接続された
並列キャパシタ４２、および上限周波数ｆH が共振周波
数となる並列共振回路を構成する並列キャパシタ４３と
並列インダクタ４４を有する。
の実施の形態の広帯域増幅器の構成を示す回路図であ
る。図１におけるものと同一のものには同一の符号を付
した。４は入力整合回路、５は出力整合回路である。こ
の入力整合回路４は、トランジスタ１の入力側と入力端
子４５との間に直列接続された直列インダクタ４１、そ
の直列インダクタ４１の入力端子４５の側に接続された
並列キャパシタ４２、および上限周波数ｆH が共振周波
数となる並列共振回路を構成する並列キャパシタ４３と
並列インダクタ４４を有する。
【００１９】出力整合回路５も入力整合回路４と同じ構
成であり、トランジスタ１の出力側と出力端子５５に接
続されたインダクタ５１、並列キャパシタ５２、上限周
波数ｆH が共振周波数となる並列共振回路を構成するキ
ャパシタ５３とインダクタ５４を有する。この出力整合
回路５は入力整合回路４と同じ作用効果を持つので、以
下では、入力整合回路４を代表して説明を行う。
成であり、トランジスタ１の出力側と出力端子５５に接
続されたインダクタ５１、並列キャパシタ５２、上限周
波数ｆH が共振周波数となる並列共振回路を構成するキ
ャパシタ５３とインダクタ５４を有する。この出力整合
回路５は入力整合回路４と同じ作用効果を持つので、以
下では、入力整合回路４を代表して説明を行う。
【００２０】さて、入力整合回路４のキャパシタ４２、
４３の容量をそれぞれＣ１、Ｃ２とし、インダクタ４４
の誘導係数をＬとすると、並列キャパシタ４２、４３と
並列インダクタ４４の合成並列アドミッタンスＹｂは、
次の式（３）で表される。 Ｙｂ＝ｊω（Ｃ１＋Ｃ２）−ｊ／（ωＬ） ・・・（３） ここで、ωは角周波数である。
４３の容量をそれぞれＣ１、Ｃ２とし、インダクタ４４
の誘導係数をＬとすると、並列キャパシタ４２、４３と
並列インダクタ４４の合成並列アドミッタンスＹｂは、
次の式（３）で表される。 Ｙｂ＝ｊω（Ｃ１＋Ｃ２）−ｊ／（ωＬ） ・・・（３） ここで、ωは角周波数である。
【００２１】周波数ｆH においては、
ｊωＣ２−ｊ／（ωＬ）＝０ ・・・（４）
であるから、このＹｂは、
Ｙｂ＝ｊωＣ１ ・・・（５）
となり、容量性のアドミッタンスを示す。
【００２２】また、Ｙｂは周波数がｆH から減少するに
つれて、 ｆ＝１／［２π｛（Ｃ１＋Ｃ２）Ｌ｝1/ 2 ］ ・・・（６） なる周波数を境に、容量性から誘導性のアドミッタンス
に変化する。ここでも、Ｙｂが誘導性となっている周波
数領域の適当な周波数をｆL とする。
つれて、 ｆ＝１／［２π｛（Ｃ１＋Ｃ２）Ｌ｝1/ 2 ］ ・・・（６） なる周波数を境に、容量性から誘導性のアドミッタンス
に変化する。ここでも、Ｙｂが誘導性となっている周波
数領域の適当な周波数をｆL とする。
【００２３】以下、この第２の実施の形態の動作原理を
説明する。まず、キャパシタ４３とインダクタ４４から
構成される並列共振回路は、主線路側すなわち直列イン
ダクタ４１側からみて、周波数ｆH においてそのアドミ
ッタンスが零となるため、この周波数ｆH におけるトラ
ンジスタ１の入力反射係数Ｓ１１は、直列インダクタ４
１と並列キャパシタ４２のみで変換を受ける。
説明する。まず、キャパシタ４３とインダクタ４４から
構成される並列共振回路は、主線路側すなわち直列イン
ダクタ４１側からみて、周波数ｆH においてそのアドミ
ッタンスが零となるため、この周波数ｆH におけるトラ
ンジスタ１の入力反射係数Ｓ１１は、直列インダクタ４
１と並列キャパシタ４２のみで変換を受ける。
【００２４】ここで、直列インダクタ４１はその電気的
性質が直列の分布定数線路と近似的に等しく、その直列
インダクタ４１によるスミス図上でのＳ１１の変換経路
は、それが定抵抗円上にあることを除けば、図２中の経
路ａと本質的に同じてある。ここで、直列インダクタ４
１によるＳ１１の変換量は、直列インダクタ４１がもつ
リアクタンスｊωH Ｌ（但し、ωH ＝２πｆH ）に対応
している。
性質が直列の分布定数線路と近似的に等しく、その直列
インダクタ４１によるスミス図上でのＳ１１の変換経路
は、それが定抵抗円上にあることを除けば、図２中の経
路ａと本質的に同じてある。ここで、直列インダクタ４
１によるＳ１１の変換量は、直列インダクタ４１がもつ
リアクタンスｊωH Ｌ（但し、ωH ＝２πｆH ）に対応
している。
【００２５】さらに続いて、この変換の結果生じる誘導
性サセプタンス成分を、並列キャパシタ４２により、図
２中の経路ｂと同様な経路をもって相殺し、反射係数を
零に変換する。したがって、周波数ｆH において入力イ
ンピーダンス整合が成立することになる。
性サセプタンス成分を、並列キャパシタ４２により、図
２中の経路ｂと同様な経路をもって相殺し、反射係数を
零に変換する。したがって、周波数ｆH において入力イ
ンピーダンス整合が成立することになる。
【００２６】次に、周波数ｆL におけるトランジスタ１
の入力反射係数Ｓ１１は、まず直列インダクタ４１によ
る変換を受けるが、この直列インダクタ４１はその電気
的性質が直列の分布定数線路と近似的に等しく、直列イ
ンダクタ４１によるスミス図上でのＳ１１の変換経路
は、それが定抵抗円上にあることを除けば、図２中の経
路ｃと本質的に同一である。
の入力反射係数Ｓ１１は、まず直列インダクタ４１によ
る変換を受けるが、この直列インダクタ４１はその電気
的性質が直列の分布定数線路と近似的に等しく、直列イ
ンダクタ４１によるスミス図上でのＳ１１の変換経路
は、それが定抵抗円上にあることを除けば、図２中の経
路ｃと本質的に同一である。
【００２７】ここで、インダクタ４１によるＳ１１の変
換量は、インダクタ４１が持つリアクタンスｊωL Ｌ
（但し、ωL ＝２πｆL ）に対応している。さらに続い
て、この変換の結果生じる容量性サセプタンス成分を、
周波数ｆL において誘導性となっているキャパシタ４
２、４３、およびインダクタ４４の合成並列アドミッタ
ンスＹｂにより、図２中の経路ｄと同様な経路をもって
相殺し、反射係数を零に変換する。したがって、周波数
ｆL においても、入力インピーダンス整合が成立するこ
とになる。
換量は、インダクタ４１が持つリアクタンスｊωL Ｌ
（但し、ωL ＝２πｆL ）に対応している。さらに続い
て、この変換の結果生じる容量性サセプタンス成分を、
周波数ｆL において誘導性となっているキャパシタ４
２、４３、およびインダクタ４４の合成並列アドミッタ
ンスＹｂにより、図２中の経路ｄと同様な経路をもって
相殺し、反射係数を零に変換する。したがって、周波数
ｆL においても、入力インピーダンス整合が成立するこ
とになる。
【００２８】
【発明の効果】以上説明したように、本発明によれば、
単一段構成の整合回路により、トランジスタの入力イン
ピーダンスおよび／又は出力インピーダンスを、２つの
周波数ｆH 、ｆL で同時に、整合させることが可能とな
る。この結果、これらの２つの周波数をそれぞれ利得帯
域の上限および下限の周波数とする広帯域増幅器が容易
に実現できる。また、整合回路が単一段構成であるの
で、回路を集積化した際のチップ面積を大幅に低減で
き、広帯域増幅器の小型化、軽量化、低価格化を実現で
きるという利点がある。
単一段構成の整合回路により、トランジスタの入力イン
ピーダンスおよび／又は出力インピーダンスを、２つの
周波数ｆH 、ｆL で同時に、整合させることが可能とな
る。この結果、これらの２つの周波数をそれぞれ利得帯
域の上限および下限の周波数とする広帯域増幅器が容易
に実現できる。また、整合回路が単一段構成であるの
で、回路を集積化した際のチップ面積を大幅に低減で
き、広帯域増幅器の小型化、軽量化、低価格化を実現で
きるという利点がある。
【図１】 本発明の第１の実施の形態の広帯域増幅器の
構成を示す回路図である。
構成を示す回路図である。
【図２】 第１の実施の形態の広帯域増幅器のインピー
ダンス整合を説明するためのスミス図である。
ダンス整合を説明するためのスミス図である。
【図３】 本発明の第２の実施の形態の広帯域増幅器の
構成を示す回路図である。
構成を示す回路図である。
【図４】 従来の広帯域増幅器の構成を示す回路図であ
る。
る。
１：増幅用トランジスタ、２：入力整合回路、２１：直
列分布定数線路、２２：先端開放並列分布定数線路（オ
ープンスタブ）、２３：先端短絡並列分布定数線路（シ
ョートスタブ）、２４：入力端子、３：出力整合回路、
３１：直列分布定数線路、３２：先端開放並列分布定数
線路（オープンスタブ）、３３：先端短絡並列分布定数
線路（ショートスタブ）、３４：出力端子、４：入力整
合回路、４１：直列インダクタ、４２、４３：並列キャ
パシタ、４４：並列インダクタ、４５：入力端子、５：
出力整合回路、４１：直列インダクタ、４２、４３：並
列キャパシタ、４４：並列インダクタ、４５：出力端
子、６：入力整合回路、６１：直列インダクタ、６２：
並列キャパシタ、６３：入力端子、７：出力整合回路、
７１：直列インダクタ、７２：並列キャパシタ、７３：
出力端子。
列分布定数線路、２２：先端開放並列分布定数線路（オ
ープンスタブ）、２３：先端短絡並列分布定数線路（シ
ョートスタブ）、２４：入力端子、３：出力整合回路、
３１：直列分布定数線路、３２：先端開放並列分布定数
線路（オープンスタブ）、３３：先端短絡並列分布定数
線路（ショートスタブ）、３４：出力端子、４：入力整
合回路、４１：直列インダクタ、４２、４３：並列キャ
パシタ、４４：並列インダクタ、４５：入力端子、５：
出力整合回路、４１：直列インダクタ、４２、４３：並
列キャパシタ、４４：並列インダクタ、４５：出力端
子、６：入力整合回路、６１：直列インダクタ、６２：
並列キャパシタ、６３：入力端子、７：出力整合回路、
７１：直列インダクタ、７２：並列キャパシタ、７３：
出力端子。
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平５−206888（ＪＰ，Ａ)
特開 平６−252791（ＪＰ，Ａ)
特開 平５−37255（ＪＰ，Ａ)
実公 昭46−26081（ＪＰ，Ｙ１)
実公 昭60−33608（ＪＰ，Ｙ２)
Ｈｉｒｏｋｉ ＮＡＫＡＪＩＭＡ，Ｍ
ａｓａｈｉｒｏ ＭＵＲＡＧＵＣＨＩ,
’Ｄｕａｌ−Ｆｒｅｑｕｅｎｃｙ Ｍａ
ｔｃｈｉｎｇ Ｔｅｃｈｎｉｑｕｅ ａ
ｎｄ Ｉｔｓ Ａｐｐｌｉｃａｔｉｏｎ
ｔｏ ａｎ Ｏｃｔａｖｅ−Ｂａｎｄ
（30−60 ＧＨｚ）ＭＭＩＣ Ａｍｐｌ
ｉｆｉｅｒ’，ＩＥＩＣＥ ＴＲＡＮＳ
ＡＣＴＩＯＮＳ ｏｎ ＥＬｅｃｔｒｏ
ｎｉｃｓ，日本，社団法人電子情報通信
学会，1997年12月25日，Ｖｏｌ．Ｅ80−
Ｃ Ｎｏ．12，ｐｐ．1614−1621
(58)調査した分野(Int.Cl.7，ＤＢ名)
H03F 3/60
H01P 5/02
H03F 3/191
H03H 7/38
Claims (2)
- 【請求項１】増幅用トランジスタと、該トランジスタの
入力側に、出力側に、又はその両方に個々に、接続され
る整合回路とを備えた広帯域増幅器において、 前記整合回路を、直列分布定数線路と、増幅器の利得帯
域の上限周波数での波長の１／４より短い線路長で且つ
前記直列分布定数線路の一端に接続された先端開放並列
分布定数線路と、前記上限周波数での波長の１／４の線
路長で且つ前記直列分布定数線路の前記一端に接続され
た先端短絡並列分布定数線路とを有するよう構成し、前
記直列分布定数線路の他端を前記トランジスタの前記入
力側又は前記出力側に接続し、 前記上限周波数において、前記先端開放並列分布定数線
路と前記直列分布定数線路とにより前記トランジスタの
反射係数を零に変換し、 前記増幅器の利得帯域の下限周波数において、前記先端
開放並列分布定数線路と前記先端短絡並列分布定数線路
をその合成並列アドミッタンスが誘導性を示すように設
定し、前記先端開放並列分布定数線路と前記先端短絡並
列分布定数線路と前記直列分布定数線路とにより前記ト
ランジスタの反射係数を零に変換する、 ことを特徴とする広帯域増幅器。 - 【請求項２】増幅用トランジスタと、該トランジスタの
入力側に、出力側に、又はその両方に個々に、接続され
る整合回路とを備えた広帯域増幅器において、 前記整合回路を、直列インダクタと、該直列インダクタ
の一端に接続された並列キャパシタと、増幅器の利得帯
域の上限周波数が共振周波数となり且つ前記直列インダ
クタの前記一端に接続された並列共振回路とを有するよ
う構成し、前記直列インダクタの他端を前記トランジス
タの前記入力側又は前記出力側に接続し、 前記上限周波数において、前記キャパシタと前記直列イ
ンダクタとにより前記トランジスタの反射係数を零に変
換し、 前記増幅器の利得帯域の下限周波数において、前記キャ
パシタと前記共振回路をその合成並列アドミッタンスが
誘導性を示すように設定し、前記キャパシタと 前記共振
回路と前記直列インダクタとにより前記トランジスタの
反射係数を零に変換する、 ことを特徴とする広帯域増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16243996A JP3420433B2 (ja) | 1996-06-04 | 1996-06-04 | 広帯域増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16243996A JP3420433B2 (ja) | 1996-06-04 | 1996-06-04 | 広帯域増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09326648A JPH09326648A (ja) | 1997-12-16 |
| JP3420433B2 true JP3420433B2 (ja) | 2003-06-23 |
Family
ID=15754643
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16243996A Expired - Fee Related JP3420433B2 (ja) | 1996-06-04 | 1996-06-04 | 広帯域増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3420433B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6329886B1 (en) | 1998-05-12 | 2001-12-11 | Nec Corporation | Impedance-matching method and circuit at different frequences |
| JP6098195B2 (ja) | 2013-02-01 | 2017-03-22 | 富士通株式会社 | 増幅器 |
| CN107925386B (zh) * | 2015-06-09 | 2021-09-17 | 国立大学法人电气通信大学 | 多频带放大器和双频带放大器 |
-
1996
- 1996-06-04 JP JP16243996A patent/JP3420433B2/ja not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| Ｈｉｒｏｋｉ ＮＡＫＡＪＩＭＡ，Ｍａｓａｈｉｒｏ ＭＵＲＡＧＵＣＨＩ，’Ｄｕａｌ−Ｆｒｅｑｕｅｎｃｙ Ｍａｔｃｈｉｎｇ Ｔｅｃｈｎｉｑｕｅ ａｎｄ Ｉｔｓ Ａｐｐｌｉｃａｔｉｏｎ ｔｏ ａｎ Ｏｃｔａｖｅ−Ｂａｎｄ（３０−６０ ＧＨｚ）ＭＭＩＣ Ａｍｐｌｉｆｉｅｒ’，ＩＥＩＣＥ ＴＲＡＮＳＡＣＴＩＯＮＳ ｏｎ ＥＬｅｃｔｒｏｎｉｃｓ，日本，社団法人電子情報通信学会，１９９７年１２月２５日，Ｖｏｌ．Ｅ８０−Ｃ Ｎｏ．１２，ｐｐ．１６１４−１６２１ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09326648A (ja) | 1997-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7567128B2 (en) | Power amplifier suppressing radiation of second harmonic over wide frequency band | |
| JP3123484B2 (ja) | マイクロ波増幅器 | |
| JP3462760B2 (ja) | 分布定数回路、高周波回路、バイアス印加回路およびインピーダンス調整方法 | |
| CN113037223A (zh) | 一种具有二次谐波抑制的宽带差分射频功率放大器 | |
| JP2004096379A (ja) | 高周波電力増幅器 | |
| JPH02130008A (ja) | 高周波電力増幅回路 | |
| JPH0738548B2 (ja) | 電力整合回路 | |
| CN113824412B (zh) | 差动放大电路 | |
| JP2000312122A (ja) | 高周波入力整合回路装置及び高周波出力整合回路装置及び、半導体集積回路 | |
| WO2002054585A1 (fr) | Amplificateur haute frequence | |
| JP3420433B2 (ja) | 広帯域増幅器 | |
| JPS6038911A (ja) | 作動周波数と独立してリアクタンスを整合する４端子網 | |
| US20230129447A1 (en) | Integrated circuit comprising an adaptation and filtering network and corresponding adaptation and filtering process | |
| JP6729989B2 (ja) | 増幅器 | |
| CN115913141A (zh) | 射频推挽功率放大器、电路及射频前端模组 | |
| JP7418662B2 (ja) | ドハティ増幅器 | |
| KR20220078688A (ko) | 도허티 증폭기 | |
| JP6452315B2 (ja) | 増幅器 | |
| CN217116038U (zh) | 多倍频程宽带功率放大器 | |
| JP3183360B2 (ja) | 電力増幅器 | |
| JP4071549B2 (ja) | 多段増幅器 | |
| JP2003264402A (ja) | 分布定数回路 | |
| US20240162870A1 (en) | Balanced-unbalanced transformer circuit and amplifier circuit | |
| JP3795295B2 (ja) | モノリシックマイクロ波電力分配合成回路 | |
| US20230092413A1 (en) | Radiofrequency amplifier |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030401 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090418 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |