JP3420433B2 - 広帯域増幅器 - Google Patents
広帯域増幅器Info
- Publication number
- JP3420433B2 JP3420433B2 JP16243996A JP16243996A JP3420433B2 JP 3420433 B2 JP3420433 B2 JP 3420433B2 JP 16243996 A JP16243996 A JP 16243996A JP 16243996 A JP16243996 A JP 16243996A JP 3420433 B2 JP3420433 B2 JP 3420433B2
- Authority
- JP
- Japan
- Prior art keywords
- distributed constant
- constant line
- parallel
- transistor
- series
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Microwave Amplifiers (AREA)
- Amplifiers (AREA)
Description
【0001】
【発明の属する技術分野】本発明は、増幅用トランジス
タと、該トランジスタの入力側に、出力側に、又はその
両方に個々に、接続される整合回路とを備えた広帯域増
幅器に係り、特に整合回路を単一段構成として、小型
化、軽量化、低価格化を図った広帯域増幅器に関するも
のである。
タと、該トランジスタの入力側に、出力側に、又はその
両方に個々に、接続される整合回路とを備えた広帯域増
幅器に係り、特に整合回路を単一段構成として、小型
化、軽量化、低価格化を図った広帯域増幅器に関するも
のである。
【0002】
【従来の技術】広帯域増幅器を実現する場合、その回路
構成としては、図4に示すように、リアクタンス素子を
梯子型に多段接続した低域通過型フィルタ回路を入力側
および出力側の整合回路として使用することが、従来か
ら採用されている。同図において、1は増幅用能動素子
としてのトランジスタ、6は直列インダクタ61、並列
キャパシタ62を有する入力整合回路、7は直列インダ
クタ71、並列キャパシタ72を有する出力整合回路、
63は入力端子、73は出力端子である。
構成としては、図4に示すように、リアクタンス素子を
梯子型に多段接続した低域通過型フィルタ回路を入力側
および出力側の整合回路として使用することが、従来か
ら採用されている。同図において、1は増幅用能動素子
としてのトランジスタ、6は直列インダクタ61、並列
キャパシタ62を有する入力整合回路、7は直列インダ
クタ71、並列キャパシタ72を有する出力整合回路、
63は入力端子、73は出力端子である。
【0003】この広帯域増幅器においては、トランジス
タ1の入力インピーダンスと信号源インピーダンス、あ
るいはトランジスタ1の出力インピーダンスと負荷イン
ピーダンスとの間のインピーダンス整合のためのインピ
ーダンス変換比が与えられた場合、所望の増幅器利得帯
域をフィルタの通過域として実現するために必要なリア
クタンス素子の値およびそれらの段数を、公知のインピ
ーダンス変換表から求めることにより、その整合回路の
設計を行なっている。
タ1の入力インピーダンスと信号源インピーダンス、あ
るいはトランジスタ1の出力インピーダンスと負荷イン
ピーダンスとの間のインピーダンス整合のためのインピ
ーダンス変換比が与えられた場合、所望の増幅器利得帯
域をフィルタの通過域として実現するために必要なリア
クタンス素子の値およびそれらの段数を、公知のインピ
ーダンス変換表から求めることにより、その整合回路の
設計を行なっている。
【0004】
【発明が解決しようとする課題】ところが、上記したよ
うな構成の整合回路では、利得帯域の広帯域化を図る場
合、不可避的に整合回路中のフィルタ段数を増す必要が
ある。しかしこの場合、回路を集積化した際にそのチッ
プ面積が大きくなってしまい、広帯域増幅器の小型化、
軽量化、低価格化が困難になるという問題が生じる。
うな構成の整合回路では、利得帯域の広帯域化を図る場
合、不可避的に整合回路中のフィルタ段数を増す必要が
ある。しかしこの場合、回路を集積化した際にそのチッ
プ面積が大きくなってしまい、広帯域増幅器の小型化、
軽量化、低価格化が困難になるという問題が生じる。
【0005】本発明の目的は、上記問題を解決し、小型
化、軽量化、低価格化を実現できるようにした広帯域増
幅を提供することにある。
化、軽量化、低価格化を実現できるようにした広帯域増
幅を提供することにある。
【0006】
【課題を解決するための手段】課題を解決するための第
1の発明は、増幅用トランジスタと、該トランジスタの
入力側に、出力側に、又はその両方に個々に、接続され
る整合回路とを備えた広帯域増幅器において、前記整合
回路を、直列分布定数線路と、増幅器の利得帯域の上限
周波数での波長の1/4より短い線路長で且つ前記直列
分布定数線路の一端に接続された先端開放並列分布定数
線路と、前記上限周波数での波長の1/4の線路長で且
つ前記直列分布定数線路の前記一端に接続された先端短
絡並列分布定数線路とを有するよう構成し、前記直列分
布定数線路の他端を前記トランジスタの前記入力側又は
前記出力側に接続し、前記上限周波数において、前記先
端開放並列分布定数線路と前記直列分布定数線路とによ
り前記トランジスタの反射係数を零に変換し、前記増幅
器の利得帯域の下限周波数において、前記先端開放並列
分布定数線路と前記先端短絡並列分布定数線路をその合
成並列アドミッタンスが誘導性を示すように設定し、前
記先端開放並列分布定数線路と前記先端短絡並列分布定
数線路と前記直列分布定数線路とにより前記トランジス
タの反射係数を零に変換する、ことを特徴とする広帯域
増幅器として構成した。
1の発明は、増幅用トランジスタと、該トランジスタの
入力側に、出力側に、又はその両方に個々に、接続され
る整合回路とを備えた広帯域増幅器において、前記整合
回路を、直列分布定数線路と、増幅器の利得帯域の上限
周波数での波長の1/4より短い線路長で且つ前記直列
分布定数線路の一端に接続された先端開放並列分布定数
線路と、前記上限周波数での波長の1/4の線路長で且
つ前記直列分布定数線路の前記一端に接続された先端短
絡並列分布定数線路とを有するよう構成し、前記直列分
布定数線路の他端を前記トランジスタの前記入力側又は
前記出力側に接続し、前記上限周波数において、前記先
端開放並列分布定数線路と前記直列分布定数線路とによ
り前記トランジスタの反射係数を零に変換し、前記増幅
器の利得帯域の下限周波数において、前記先端開放並列
分布定数線路と前記先端短絡並列分布定数線路をその合
成並列アドミッタンスが誘導性を示すように設定し、前
記先端開放並列分布定数線路と前記先端短絡並列分布定
数線路と前記直列分布定数線路とにより前記トランジス
タの反射係数を零に変換する、ことを特徴とする広帯域
増幅器として構成した。
【0007】第2の発明は、増幅用トランジスタと、該
トランジスタの入力側に、出力側に、又はその両方に個
々に、接続される整合回路とを備えた広帯域増幅器にお
いて、前記整合回路を、直列インダクタと、該直列イン
ダクタの一端に接続された並列キャパシタと、増幅器の
利得帯域の上限周波数が共振周波数となり且つ前記直列
インダクタの前記一端に接続された並列共振回路とを有
するよう構成し、前記直列インダクタの他端を前記トラ
ンジスタの前記入力側又は前記出力側に接続し、前記上
限周波数において、前記キャパシタと前記直列インダク
タとにより前記トランジスタの反射係数を零に変換し、
前記増幅器の利得帯域の下限周波数において、前記キャ
パシタと前記共振回路をその合成並列アドミッタンスが
誘導性を示すように設定し、前記キャパシタと前記共振
回路と前記直列インダクタとにより前記トランジスタの
反射係数を零に変換する、ことを特徴とする広帯域増幅
器として構成した。
トランジスタの入力側に、出力側に、又はその両方に個
々に、接続される整合回路とを備えた広帯域増幅器にお
いて、前記整合回路を、直列インダクタと、該直列イン
ダクタの一端に接続された並列キャパシタと、増幅器の
利得帯域の上限周波数が共振周波数となり且つ前記直列
インダクタの前記一端に接続された並列共振回路とを有
するよう構成し、前記直列インダクタの他端を前記トラ
ンジスタの前記入力側又は前記出力側に接続し、前記上
限周波数において、前記キャパシタと前記直列インダク
タとにより前記トランジスタの反射係数を零に変換し、
前記増幅器の利得帯域の下限周波数において、前記キャ
パシタと前記共振回路をその合成並列アドミッタンスが
誘導性を示すように設定し、前記キャパシタと前記共振
回路と前記直列インダクタとにより前記トランジスタの
反射係数を零に変換する、ことを特徴とする広帯域増幅
器として構成した。
【0008】
【発明の実施の形態】本発明では、整合回路により2つ
の周波数で同時にトランジスタの入力あるいは出力イン
ピーダンスの整合を行なう。よって、これらの2つの周
波数をそれぞ増幅器利得帯域の上限および下限周波数と
する広帯域利得特性を得ることが可能となる。また、そ
の整合回路を単一段構成として、回路全体の小型化、軽
量化、低価格化を図る。
の周波数で同時にトランジスタの入力あるいは出力イン
ピーダンスの整合を行なう。よって、これらの2つの周
波数をそれぞ増幅器利得帯域の上限および下限周波数と
する広帯域利得特性を得ることが可能となる。また、そ
の整合回路を単一段構成として、回路全体の小型化、軽
量化、低価格化を図る。
【0009】[第1の実施の形態]図1は本発明の第1
の実施の形態の広帯域増幅器の構成を示す回路図であ
る。1は増幅用能動素子としてのトランジスタ、2は入
力整合回路、3は出力整合回路である。この入力整合回
路2は、トランジスタ1の入力側と入力端子24との間
に直列接続された直列分布定数線路21、その直列分布
定数線路21の入力端子24の側に接続された先端開放
並列分布定数線路(以下、オープンスタブと略す。)2
2および先端短絡並列分布定数線路(以下、ショートス
タブと略す。)23を具備する。オープンスタブ22
は、増幅器の利得帯域の上限周波数fH の波長の1/4
より短い線路長であり、ショートスタブ23はその上限
周波数fHの波長の1/4の線路長である。
の実施の形態の広帯域増幅器の構成を示す回路図であ
る。1は増幅用能動素子としてのトランジスタ、2は入
力整合回路、3は出力整合回路である。この入力整合回
路2は、トランジスタ1の入力側と入力端子24との間
に直列接続された直列分布定数線路21、その直列分布
定数線路21の入力端子24の側に接続された先端開放
並列分布定数線路(以下、オープンスタブと略す。)2
2および先端短絡並列分布定数線路(以下、ショートス
タブと略す。)23を具備する。オープンスタブ22
は、増幅器の利得帯域の上限周波数fH の波長の1/4
より短い線路長であり、ショートスタブ23はその上限
周波数fHの波長の1/4の線路長である。
【0010】出力整合回路3も入力整合回路2と同じ構
成であり、トランジスタ1の出力側に接続された分布定
数線路31、先端開放並列分布定数線路32、先端短絡
並列分布定数線路33を具備する。34は出力端子であ
る。この出力整合回路3は入力整合回路2と同じ作用効
果を持つので、以下では、入力整合回路2を代表して説
明を行う。
成であり、トランジスタ1の出力側に接続された分布定
数線路31、先端開放並列分布定数線路32、先端短絡
並列分布定数線路33を具備する。34は出力端子であ
る。この出力整合回路3は入力整合回路2と同じ作用効
果を持つので、以下では、入力整合回路2を代表して説
明を行う。
【0011】さて、入力整合回路2のオープンスタブ2
2、ショートスタブ23の特性インピーダンスをそれぞ
れZo、Zsとし、またそれらの線路長をそれぞれl
o、lsとし、線路内の信号波長をλとすると、オープ
ンスタブ22とショートスタブ23の合成並列アドミッ
タンスYaは次の式(1)で表される。 Ya=j{ tan(2πlo /λ)/Zo− cot(2πls /λ)/Zs} ・・・(1)
2、ショートスタブ23の特性インピーダンスをそれぞ
れZo、Zsとし、またそれらの線路長をそれぞれl
o、lsとし、線路内の信号波長をλとすると、オープ
ンスタブ22とショートスタブ23の合成並列アドミッ
タンスYaは次の式(1)で表される。 Ya=j{ tan(2πlo /λ)/Zo− cot(2πls /λ)/Zs} ・・・(1)
【0012】ここで、jは虚数単位である。周波数fH
においてはls=λ/4であるから、このYaは、周波
数fH では Ya=j tan(2πlo /λ)/Zo ・・・(2) となり、容量性のアドミッタンスを示す。
においてはls=λ/4であるから、このYaは、周波
数fH では Ya=j tan(2πlo /λ)/Zo ・・・(2) となり、容量性のアドミッタンスを示す。
【0013】また、このYaは、周波数がfH から減少
するにつれ、例えばZo=Zsの場合、fH /2より低
くないある周波数を境に、容量性から誘導性のアドミッ
タンスに変化する。また、Zo>Zsの場合、Yaが容
量性から誘導性に変る境界の周波数は、Zo=Zsの場
合より高いものとなる。ここで、Yaが誘導性となって
いる周波数領域の適当な周波数をfL とする。
するにつれ、例えばZo=Zsの場合、fH /2より低
くないある周波数を境に、容量性から誘導性のアドミッ
タンスに変化する。また、Zo>Zsの場合、Yaが容
量性から誘導性に変る境界の周波数は、Zo=Zsの場
合より高いものとなる。ここで、Yaが誘導性となって
いる周波数領域の適当な周波数をfL とする。
【0014】以下、本実施の形態の動作原理を順を追っ
て説明する。まず、ショートスタブ23は主線路側、す
なわち直列分布定数線路21側からみて、周波数fH に
おいて、そのアドミッタンスが零となるため、この周波
数におけるトランジスタ1の入力反射係数S11は、直
列分布定数線路21とオープンスタブ22のみで変換を
受ける。
て説明する。まず、ショートスタブ23は主線路側、す
なわち直列分布定数線路21側からみて、周波数fH に
おいて、そのアドミッタンスが零となるため、この周波
数におけるトランジスタ1の入力反射係数S11は、直
列分布定数線路21とオープンスタブ22のみで変換を
受ける。
【0015】この変換の様子を図2のスミス図に示し
た。図2において、破線で示した軌跡はトランジスタ1
の入力反射係数S11の周波数変化を典型的に示すもの
であり、出力反射係数S22についても同様である。
た。図2において、破線で示した軌跡はトランジスタ1
の入力反射係数S11の周波数変化を典型的に示すもの
であり、出力反射係数S22についても同様である。
【0016】まず、「S11@f=fH 」の点は周波数
fH でのトランジスタの入力反射係数S11である。経
路aは、この入力反射係数S11を直列分布定数線路2
1により、周波数fH における直列分布定数線路21の
電気長θH の2倍の角度をもってスミス図の中心に対し
て回転させる経路であり、その結果生じる誘導性サセプ
タンス成分を、同図中経路bをもって、周波数fH にお
いて容量性のアドミッタンスを持つオープンスタブ22
が相殺し、反射係数を零に変換する。したがって、周波
数fH において、入力インピーダンス整合が成立する。
fH でのトランジスタの入力反射係数S11である。経
路aは、この入力反射係数S11を直列分布定数線路2
1により、周波数fH における直列分布定数線路21の
電気長θH の2倍の角度をもってスミス図の中心に対し
て回転させる経路であり、その結果生じる誘導性サセプ
タンス成分を、同図中経路bをもって、周波数fH にお
いて容量性のアドミッタンスを持つオープンスタブ22
が相殺し、反射係数を零に変換する。したがって、周波
数fH において、入力インピーダンス整合が成立する。
【0017】つぎに、「S11@f=fL 」の点は周波
数fL でのトランジスタの入力反射係数S11である。
この入力反射係数S11は、直列分布定数線路21によ
って、図2中の経路cをもって、周波数fL における直
列分布定数線路21の電気長θL (但し、θL <θH )
の2倍の角度をもってスミス図の中心に対する回転を受
け、その結果生じる容量性サセプタンス成分を、周波数
fL において誘導性となっているオープンスタブ22と
ショートスタブ23の合成並列アドミッタンスYaによ
り、経路dをもって相殺し、反射係数を零に変換する。
したがって、周波数fL においても、入力インピーダン
ス整合が成立することになる。
数fL でのトランジスタの入力反射係数S11である。
この入力反射係数S11は、直列分布定数線路21によ
って、図2中の経路cをもって、周波数fL における直
列分布定数線路21の電気長θL (但し、θL <θH )
の2倍の角度をもってスミス図の中心に対する回転を受
け、その結果生じる容量性サセプタンス成分を、周波数
fL において誘導性となっているオープンスタブ22と
ショートスタブ23の合成並列アドミッタンスYaによ
り、経路dをもって相殺し、反射係数を零に変換する。
したがって、周波数fL においても、入力インピーダン
ス整合が成立することになる。
【0018】[第2の実施の形態]図3は本発明の第2
の実施の形態の広帯域増幅器の構成を示す回路図であ
る。図1におけるものと同一のものには同一の符号を付
した。4は入力整合回路、5は出力整合回路である。こ
の入力整合回路4は、トランジスタ1の入力側と入力端
子45との間に直列接続された直列インダクタ41、そ
の直列インダクタ41の入力端子45の側に接続された
並列キャパシタ42、および上限周波数fH が共振周波
数となる並列共振回路を構成する並列キャパシタ43と
並列インダクタ44を有する。
の実施の形態の広帯域増幅器の構成を示す回路図であ
る。図1におけるものと同一のものには同一の符号を付
した。4は入力整合回路、5は出力整合回路である。こ
の入力整合回路4は、トランジスタ1の入力側と入力端
子45との間に直列接続された直列インダクタ41、そ
の直列インダクタ41の入力端子45の側に接続された
並列キャパシタ42、および上限周波数fH が共振周波
数となる並列共振回路を構成する並列キャパシタ43と
並列インダクタ44を有する。
【0019】出力整合回路5も入力整合回路4と同じ構
成であり、トランジスタ1の出力側と出力端子55に接
続されたインダクタ51、並列キャパシタ52、上限周
波数fH が共振周波数となる並列共振回路を構成するキ
ャパシタ53とインダクタ54を有する。この出力整合
回路5は入力整合回路4と同じ作用効果を持つので、以
下では、入力整合回路4を代表して説明を行う。
成であり、トランジスタ1の出力側と出力端子55に接
続されたインダクタ51、並列キャパシタ52、上限周
波数fH が共振周波数となる並列共振回路を構成するキ
ャパシタ53とインダクタ54を有する。この出力整合
回路5は入力整合回路4と同じ作用効果を持つので、以
下では、入力整合回路4を代表して説明を行う。
【0020】さて、入力整合回路4のキャパシタ42、
43の容量をそれぞれC1、C2とし、インダクタ44
の誘導係数をLとすると、並列キャパシタ42、43と
並列インダクタ44の合成並列アドミッタンスYbは、
次の式(3)で表される。 Yb=jω(C1+C2)−j/(ωL) ・・・(3) ここで、ωは角周波数である。
43の容量をそれぞれC1、C2とし、インダクタ44
の誘導係数をLとすると、並列キャパシタ42、43と
並列インダクタ44の合成並列アドミッタンスYbは、
次の式(3)で表される。 Yb=jω(C1+C2)−j/(ωL) ・・・(3) ここで、ωは角周波数である。
【0021】周波数fH においては、
jωC2−j/(ωL)=0 ・・・(4)
であるから、このYbは、
Yb=jωC1 ・・・(5)
となり、容量性のアドミッタンスを示す。
【0022】また、Ybは周波数がfH から減少するに
つれて、 f=1/[2π{(C1+C2)L}1/ 2 ] ・・・(6) なる周波数を境に、容量性から誘導性のアドミッタンス
に変化する。ここでも、Ybが誘導性となっている周波
数領域の適当な周波数をfL とする。
つれて、 f=1/[2π{(C1+C2)L}1/ 2 ] ・・・(6) なる周波数を境に、容量性から誘導性のアドミッタンス
に変化する。ここでも、Ybが誘導性となっている周波
数領域の適当な周波数をfL とする。
【0023】以下、この第2の実施の形態の動作原理を
説明する。まず、キャパシタ43とインダクタ44から
構成される並列共振回路は、主線路側すなわち直列イン
ダクタ41側からみて、周波数fH においてそのアドミ
ッタンスが零となるため、この周波数fH におけるトラ
ンジスタ1の入力反射係数S11は、直列インダクタ4
1と並列キャパシタ42のみで変換を受ける。
説明する。まず、キャパシタ43とインダクタ44から
構成される並列共振回路は、主線路側すなわち直列イン
ダクタ41側からみて、周波数fH においてそのアドミ
ッタンスが零となるため、この周波数fH におけるトラ
ンジスタ1の入力反射係数S11は、直列インダクタ4
1と並列キャパシタ42のみで変換を受ける。
【0024】ここで、直列インダクタ41はその電気的
性質が直列の分布定数線路と近似的に等しく、その直列
インダクタ41によるスミス図上でのS11の変換経路
は、それが定抵抗円上にあることを除けば、図2中の経
路aと本質的に同じてある。ここで、直列インダクタ4
1によるS11の変換量は、直列インダクタ41がもつ
リアクタンスjωH L(但し、ωH =2πfH )に対応
している。
性質が直列の分布定数線路と近似的に等しく、その直列
インダクタ41によるスミス図上でのS11の変換経路
は、それが定抵抗円上にあることを除けば、図2中の経
路aと本質的に同じてある。ここで、直列インダクタ4
1によるS11の変換量は、直列インダクタ41がもつ
リアクタンスjωH L(但し、ωH =2πfH )に対応
している。
【0025】さらに続いて、この変換の結果生じる誘導
性サセプタンス成分を、並列キャパシタ42により、図
2中の経路bと同様な経路をもって相殺し、反射係数を
零に変換する。したがって、周波数fH において入力イ
ンピーダンス整合が成立することになる。
性サセプタンス成分を、並列キャパシタ42により、図
2中の経路bと同様な経路をもって相殺し、反射係数を
零に変換する。したがって、周波数fH において入力イ
ンピーダンス整合が成立することになる。
【0026】次に、周波数fL におけるトランジスタ1
の入力反射係数S11は、まず直列インダクタ41によ
る変換を受けるが、この直列インダクタ41はその電気
的性質が直列の分布定数線路と近似的に等しく、直列イ
ンダクタ41によるスミス図上でのS11の変換経路
は、それが定抵抗円上にあることを除けば、図2中の経
路cと本質的に同一である。
の入力反射係数S11は、まず直列インダクタ41によ
る変換を受けるが、この直列インダクタ41はその電気
的性質が直列の分布定数線路と近似的に等しく、直列イ
ンダクタ41によるスミス図上でのS11の変換経路
は、それが定抵抗円上にあることを除けば、図2中の経
路cと本質的に同一である。
【0027】ここで、インダクタ41によるS11の変
換量は、インダクタ41が持つリアクタンスjωL L
(但し、ωL =2πfL )に対応している。さらに続い
て、この変換の結果生じる容量性サセプタンス成分を、
周波数fL において誘導性となっているキャパシタ4
2、43、およびインダクタ44の合成並列アドミッタ
ンスYbにより、図2中の経路dと同様な経路をもって
相殺し、反射係数を零に変換する。したがって、周波数
fL においても、入力インピーダンス整合が成立するこ
とになる。
換量は、インダクタ41が持つリアクタンスjωL L
(但し、ωL =2πfL )に対応している。さらに続い
て、この変換の結果生じる容量性サセプタンス成分を、
周波数fL において誘導性となっているキャパシタ4
2、43、およびインダクタ44の合成並列アドミッタ
ンスYbにより、図2中の経路dと同様な経路をもって
相殺し、反射係数を零に変換する。したがって、周波数
fL においても、入力インピーダンス整合が成立するこ
とになる。
【0028】
【発明の効果】以上説明したように、本発明によれば、
単一段構成の整合回路により、トランジスタの入力イン
ピーダンスおよび/又は出力インピーダンスを、2つの
周波数fH 、fL で同時に、整合させることが可能とな
る。この結果、これらの2つの周波数をそれぞれ利得帯
域の上限および下限の周波数とする広帯域増幅器が容易
に実現できる。また、整合回路が単一段構成であるの
で、回路を集積化した際のチップ面積を大幅に低減で
き、広帯域増幅器の小型化、軽量化、低価格化を実現で
きるという利点がある。
単一段構成の整合回路により、トランジスタの入力イン
ピーダンスおよび/又は出力インピーダンスを、2つの
周波数fH 、fL で同時に、整合させることが可能とな
る。この結果、これらの2つの周波数をそれぞれ利得帯
域の上限および下限の周波数とする広帯域増幅器が容易
に実現できる。また、整合回路が単一段構成であるの
で、回路を集積化した際のチップ面積を大幅に低減で
き、広帯域増幅器の小型化、軽量化、低価格化を実現で
きるという利点がある。
【図1】 本発明の第1の実施の形態の広帯域増幅器の
構成を示す回路図である。
構成を示す回路図である。
【図2】 第1の実施の形態の広帯域増幅器のインピー
ダンス整合を説明するためのスミス図である。
ダンス整合を説明するためのスミス図である。
【図3】 本発明の第2の実施の形態の広帯域増幅器の
構成を示す回路図である。
構成を示す回路図である。
【図4】 従来の広帯域増幅器の構成を示す回路図であ
る。
る。
1:増幅用トランジスタ、2:入力整合回路、21:直
列分布定数線路、22:先端開放並列分布定数線路(オ
ープンスタブ)、23:先端短絡並列分布定数線路(シ
ョートスタブ)、24:入力端子、3:出力整合回路、
31:直列分布定数線路、32:先端開放並列分布定数
線路(オープンスタブ)、33:先端短絡並列分布定数
線路(ショートスタブ)、34:出力端子、4:入力整
合回路、41:直列インダクタ、42、43:並列キャ
パシタ、44:並列インダクタ、45:入力端子、5:
出力整合回路、41:直列インダクタ、42、43:並
列キャパシタ、44:並列インダクタ、45:出力端
子、6:入力整合回路、61:直列インダクタ、62:
並列キャパシタ、63:入力端子、7:出力整合回路、
71:直列インダクタ、72:並列キャパシタ、73:
出力端子。
列分布定数線路、22:先端開放並列分布定数線路(オ
ープンスタブ)、23:先端短絡並列分布定数線路(シ
ョートスタブ)、24:入力端子、3:出力整合回路、
31:直列分布定数線路、32:先端開放並列分布定数
線路(オープンスタブ)、33:先端短絡並列分布定数
線路(ショートスタブ)、34:出力端子、4:入力整
合回路、41:直列インダクタ、42、43:並列キャ
パシタ、44:並列インダクタ、45:入力端子、5:
出力整合回路、41:直列インダクタ、42、43:並
列キャパシタ、44:並列インダクタ、45:出力端
子、6:入力整合回路、61:直列インダクタ、62:
並列キャパシタ、63:入力端子、7:出力整合回路、
71:直列インダクタ、72:並列キャパシタ、73:
出力端子。
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平5−206888(JP,A)
特開 平6−252791(JP,A)
特開 平5−37255(JP,A)
実公 昭46−26081(JP,Y1)
実公 昭60−33608(JP,Y2)
Hiroki NAKAJIMA,M
asahiro MURAGUCHI,
’Dual−Frequency Ma
tching Technique a
nd Its Application
to an Octave−Band
(30−60 GHz)MMIC Ampl
ifier’,IEICE TRANS
ACTIONS on ELectro
nics,日本,社団法人電子情報通信
学会,1997年12月25日,Vol.E80−
C No.12,pp.1614−1621
(58)調査した分野(Int.Cl.7,DB名)
H03F 3/60
H01P 5/02
H03F 3/191
H03H 7/38
Claims (2)
- 【請求項1】増幅用トランジスタと、該トランジスタの
入力側に、出力側に、又はその両方に個々に、接続され
る整合回路とを備えた広帯域増幅器において、 前記整合回路を、直列分布定数線路と、増幅器の利得帯
域の上限周波数での波長の1/4より短い線路長で且つ
前記直列分布定数線路の一端に接続された先端開放並列
分布定数線路と、前記上限周波数での波長の1/4の線
路長で且つ前記直列分布定数線路の前記一端に接続され
た先端短絡並列分布定数線路とを有するよう構成し、前
記直列分布定数線路の他端を前記トランジスタの前記入
力側又は前記出力側に接続し、 前記上限周波数において、前記先端開放並列分布定数線
路と前記直列分布定数線路とにより前記トランジスタの
反射係数を零に変換し、 前記増幅器の利得帯域の下限周波数において、前記先端
開放並列分布定数線路と前記先端短絡並列分布定数線路
をその合成並列アドミッタンスが誘導性を示すように設
定し、前記先端開放並列分布定数線路と前記先端短絡並
列分布定数線路と前記直列分布定数線路とにより前記ト
ランジスタの反射係数を零に変換する、 ことを特徴とする広帯域増幅器。 - 【請求項2】増幅用トランジスタと、該トランジスタの
入力側に、出力側に、又はその両方に個々に、接続され
る整合回路とを備えた広帯域増幅器において、 前記整合回路を、直列インダクタと、該直列インダクタ
の一端に接続された並列キャパシタと、増幅器の利得帯
域の上限周波数が共振周波数となり且つ前記直列インダ
クタの前記一端に接続された並列共振回路とを有するよ
う構成し、前記直列インダクタの他端を前記トランジス
タの前記入力側又は前記出力側に接続し、 前記上限周波数において、前記キャパシタと前記直列イ
ンダクタとにより前記トランジスタの反射係数を零に変
換し、 前記増幅器の利得帯域の下限周波数において、前記キャ
パシタと前記共振回路をその合成並列アドミッタンスが
誘導性を示すように設定し、前記キャパシタと 前記共振
回路と前記直列インダクタとにより前記トランジスタの
反射係数を零に変換する、 ことを特徴とする広帯域増幅器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16243996A JP3420433B2 (ja) | 1996-06-04 | 1996-06-04 | 広帯域増幅器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16243996A JP3420433B2 (ja) | 1996-06-04 | 1996-06-04 | 広帯域増幅器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09326648A JPH09326648A (ja) | 1997-12-16 |
JP3420433B2 true JP3420433B2 (ja) | 2003-06-23 |
Family
ID=15754643
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16243996A Expired - Fee Related JP3420433B2 (ja) | 1996-06-04 | 1996-06-04 | 広帯域増幅器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3420433B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6329886B1 (en) | 1998-05-12 | 2001-12-11 | Nec Corporation | Impedance-matching method and circuit at different frequences |
JP6098195B2 (ja) | 2013-02-01 | 2017-03-22 | 富士通株式会社 | 増幅器 |
CN107925386B (zh) * | 2015-06-09 | 2021-09-17 | 国立大学法人电气通信大学 | 多频带放大器和双频带放大器 |
-
1996
- 1996-06-04 JP JP16243996A patent/JP3420433B2/ja not_active Expired - Fee Related
Non-Patent Citations (1)
Title |
---|
Hiroki NAKAJIMA,Masahiro MURAGUCHI,’Dual−Frequency Matching Technique and Its Application to an Octave−Band(30−60 GHz)MMIC Amplifier’,IEICE TRANSACTIONS on ELectronics,日本,社団法人電子情報通信学会,1997年12月25日,Vol.E80−C No.12,pp.1614−1621 |
Also Published As
Publication number | Publication date |
---|---|
JPH09326648A (ja) | 1997-12-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7567128B2 (en) | Power amplifier suppressing radiation of second harmonic over wide frequency band | |
JP3123484B2 (ja) | マイクロ波増幅器 | |
JP3462760B2 (ja) | 分布定数回路、高周波回路、バイアス印加回路およびインピーダンス調整方法 | |
CN113037223A (zh) | 一种具有二次谐波抑制的宽带差分射频功率放大器 | |
JP2004096379A (ja) | 高周波電力増幅器 | |
JPH02130008A (ja) | 高周波電力増幅回路 | |
JPH0738548B2 (ja) | 電力整合回路 | |
CN113824412B (zh) | 差动放大电路 | |
JP2000312122A (ja) | 高周波入力整合回路装置及び高周波出力整合回路装置及び、半導体集積回路 | |
WO2002054585A1 (fr) | Amplificateur haute frequence | |
JP3420433B2 (ja) | 広帯域増幅器 | |
JPS6038911A (ja) | 作動周波数と独立してリアクタンスを整合する4端子網 | |
US20230129447A1 (en) | Integrated circuit comprising an adaptation and filtering network and corresponding adaptation and filtering process | |
JP6729989B2 (ja) | 増幅器 | |
CN115913141A (zh) | 射频推挽功率放大器、电路及射频前端模组 | |
JP7418662B2 (ja) | ドハティ増幅器 | |
KR20220078688A (ko) | 도허티 증폭기 | |
JP6452315B2 (ja) | 増幅器 | |
CN217116038U (zh) | 多倍频程宽带功率放大器 | |
JP3183360B2 (ja) | 電力増幅器 | |
JP4071549B2 (ja) | 多段増幅器 | |
JP2003264402A (ja) | 分布定数回路 | |
US20240162870A1 (en) | Balanced-unbalanced transformer circuit and amplifier circuit | |
JP3795295B2 (ja) | モノリシックマイクロ波電力分配合成回路 | |
US20230092413A1 (en) | Radiofrequency amplifier |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030401 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090418 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |