JP3795295B2 - モノリシックマイクロ波電力分配合成回路 - Google Patents
モノリシックマイクロ波電力分配合成回路 Download PDFInfo
- Publication number
- JP3795295B2 JP3795295B2 JP2000073613A JP2000073613A JP3795295B2 JP 3795295 B2 JP3795295 B2 JP 3795295B2 JP 2000073613 A JP2000073613 A JP 2000073613A JP 2000073613 A JP2000073613 A JP 2000073613A JP 3795295 B2 JP3795295 B2 JP 3795295B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- output terminal
- power distribution
- monolithic microwave
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Microwave Amplifiers (AREA)
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、電力分配・合成機能を小型に集積化することが必須のモノリシックマイクロ波集積回路への適用に適するモノリシックマイクロ波電力分配合成回路に関する。
【０００２】
【従来の技術】
従来より、高周波信号の分配または合成を行うために使用される電力分配合成回路としては、図１１に示すような分布定数線路を組み合わせた電力分配合成回路が一般的に使用されている（例えば、R. K. Gupta et al. :"Quasi-lumped-e1ement 3- and 4-port networks for MIC and MMIC app1ications", 1984 IEEE MTT-S Digest, pp. 409-411. に基本的な動作原理が示されている。）。
【０００３】
すなわち、図１１は分布定数線路を組み合わせた従来の電力分配合成回路の構成を示す回路図である。
【０００４】
同図において、８１、８２、８３は入出力端子、８４は抵抗値Ｒの抵抗素子、８５、８６は周波数ｆ０での電気長が９０度の分布定数線路である。
【０００５】
ここで、入出力端子８１、８２、８３に接続される負荷インピーダンスをＺ０とした場合、周波数ｆ０における入出力端子８１、８２、８３での入出力整合条件を満足させ、かつ、入出力端子８１と入出力端子８２間、および入出力端子８１と入出力端子８３間に対する分配・合成比を等しくする場合には、高周波伝送線路８５、８６の特性インピーダンスは２１／２Ｚ０に設定される。この場合、入出力端子８１から高周波信号を入力すると、１／２ずつに分配された高周波信号が入出力端子８２および入出力端子８３から同相で出力される。また、周波数ｆ０での入出力端子８２と入出力端子８３との間のアイソレーション条件を満足させるために、抵抗素子８４の抵抗値Ｒは２Ｚ０に設定される。この場合、入出力端子８２から高周波信号を入力すると、入出力端子８３では抵抗値Ｒの抵抗素子８４を通過した高周波信号と、分布定数線路８５および分布定数線路８６を通過した高周波信号が等振幅かつ逆相で合成されるため、出力されない。
【０００６】
次に、回路を小型にするため、分布定数線路８５、８６の代わりに集中定数素子を組み合わせた他の従来の電力分配合成回路の構成を図１２に示す。
【０００７】
すなわち、図１２は集中定数素子を組み合わせた従来の電力分配合成回路の構成を示す回路図である。
【０００８】
同図において、９１、９２、９３は入出力端子、９４は抵抗値Ｒの抵抗素子、９５、９６、９７、９８はインダクタ、９９、ｌ００はキャパシタである。
【０００９】
ここで、入出力端子９１、９２、９３に接続される負荷インピーダンスをＺ０とした場合、周波数ｆ０における入出力端子９１、９２、９３での入出力整合条件を満足させ、かつ、入出力端子９１と入出力端子９２間、および入出力端子９１と入出力端子９３間に対する分配・合成比を等しくする場合には、インダクタ９５、９６、９７、９８のインダクタンスはＺ０／（２１／２πｆ０）に、また、キャパシタ９９、１００の容量は１／（２・２１／２πｆ０Ｚ０）に設定される。この場合、入出力端子９１から高周波信号を入力すると、１／２ずつに分配された高周波信号が入出力端子９２および入出力端子９３から同相で出力される。また、周波数ｆ０での入出力端子９２と入出力端子９３との間のアイソレーション条件を満足させるために、抵抗素子９４の抵抗値Ｒは２Ｚ０に設定される。この場合、入出力端子９２から高周波信号を入力すると、入出力端子９３では抵抗値Ｒの抵抗素子９４を通過した高周波信号とインダクタ９５、９６、９７、９８を通過した高周波信号が等振幅かつ逆相で合成されるため、出力されない。
【００１０】
【発明が解決しようとする課題】
このように、図１１のような分布定数線路を組み合わせた従来の電力分配合成回路では、周波数ｆ０での電気長が９０度の大型の分布定数線路を含んでいる。したがって、小型化・高集積化が要求されるモノリシックマイクロ波集積回路への適用には不向きであるという課題がある。
【００１１】
また、図１２のような集中定数素子を組み合わせた他の従来の電力分配合成回路では、インダクタンスがＺ０／（２１／２πｆ０）の直列インダクタが４個含まれている。一般に、モノリシックマイクロ波集積回路においてインダクタはキャパシタに比較して占有面積が大きい。そのため、高集積化に適していないという課題がある。
【００１２】
本発明の目的は、小型化・高集積化が要求されるモノリシックマイクロ波集積回路への適用に適するモノリシックマイクロ波電力分配合成回路を提供することにある。
【００１３】
【課題を解決するための手段】
前記課題を解決するために、本発明のモノリシックマイクロ波電力分配合成回路は、第１の入出力端子に一端が接続され、他端が接地された第１のインダクタと、前記第１の入出力端子に一端が接続され、第２の入出力端子に他端が接続された第１のキャパシタと、前記第１の入出力端子に一端が接続され、第３の入出力端子に他端が接続された第２のキャパシタと、前記第２の入出力端子に一端が接続され、前記第３の入出力端子に他端が接続された、第１の抵抗素子と第２のインダクタとの直列回路とを有し、前記第１乃至第３の入出力端子に接続される負荷インピーダンスを実数であるＺ０、周波数をｆ０としたときに、前記第１および第２のインダクタのインダクタンスＬをＺ０／（２πｆ０）とし、前記第１および第２のキャパシタのキャパシタンスＣを１／（２πｆ０Ｚ０）とし、前記第１の抵抗素子の抵抗ＲをＺ０としたことを特徴とする。
【００１４】
また、本発明のモノリシックマイクロ波電力分配合成回路は、第１の入出力端子に一端が接続され、他端が接地された第１のキャパシタと、前記第１の入出力端子に一端が接続され、第２の入出力端子に他端が接続された第１のインダクタと、前記第１の入出力端子に一端が接続され、第３の入出力端子に他端が接続された第２のインダクタと、前記第２の入出力端子に一端が接続され、前記第３の入出力端子に他端が接続された、第１の抵抗素子と第２のキャパシタとの直列回路とを有し、前記第１乃至第３の入出力端子に接続される負荷インピーダンスを実数であるＺ０、周波数をｆ０としたときに、前記第１および第２のインダクタのインダクタンスＬをＺ０／（２πｆ０）とし、前記第１および第２のキャパシタのキャパシタンスＣを１／（２πｆ０Ｚ０）とし、前記第１の抵抗素子の抵抗ＲをＺ０としたことを特徴とする。
【００１５】
本発明では、上記の構成により、モノリシックマイクロ波電力分配合成回路を集中定数素子のみで構成し、しかも、インダクタとキャパシタの組み合わせ方法を工夫したことにより、インダクタのインダクタンスと個数を低減でき、その結果、回路寸法の小型化を達成できる。したがって、小型化・高集積化が要求されるモノリシックマイクロ波集積回路への適用に適するモノリシックマイクロ波電力分配合成回路を提供できる。
【００１６】
【発明の実施の形態】
以下、図面を用いて本発明の実施の形態について詳細に説明する。なお、以下で説明する図面で、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【００１７】
実施の形態１
図１は本発明の実施の形態１のモノリシックマイクロ波電力分配合成回路の構成を示す回路図であって、請求項１の発明に対応する。
【００１８】
同図において、１、２、３は入出力端子、４、５は共に同じ容量Ｃのキャパシタ、６、７は共に同じインダクタンスＬのインダクタ、８は抵抗値Ｒの抵抗素子である。
【００１９】
本実施の形態１のモノリシックマイクロ波電力分配合成回路は、第１の入出力端子１に一端が接続され、他端が接地された第１のインダクタ６と、第１の入出力端子１に一端が接続され、第２の入出力端子２に他端が接続された第１のキャパシタ４と、第１の入出力端子１に一端が接続され、第３の入出力端子３に他端が接続された第２のキャパシタ５と、第２の入出力端子２に一端が接続され、第３の入出力端子３に他端が接続された、第１の抵抗素子８と第２のインダクタ７との直列回路とを有する。
【００２０】
ここで、周波数ｆ０における入出力端子１、２、３での入出力整合条件、入出力端子１と入出力端子２間、および入出力端子１と入出力端子３間に対する分配・合成比を等しくする条件、さらに入出力端子２と入出力端子３との間のアイソレーション条件を満足するための定数を求めることにする。
【００２１】
入出力端子１、２、３に接続される負荷インピーダンスをＺ０と仮定し、図１のモノリシックマイクロ波電力分配合成回路を入出力端子２および入出力端子３から同相励振した場合の等価回路図を図２に、入出力端子２および入出力端子３から逆相励振した場合の等価回路図を図３に示す。
【００２２】
図２において、１１、１２は入出力端子、１３はインダクタンス２Ｌのインダクタ、１４は容量Ｃのキャパシタである。
【００２３】
また、図３において、２２は入出力端子、２３は容量Ｃのキャパシタ、２４は抵抗値Ｒ／２の抵抗素子、２５はインダクタンスＬ／２のインダクタである。
【００２４】
図２の等価回路図より、図１の電力分配合成回路においての周波数ｆ０における入出力端子１、２、３での入出力整合条件、および入出力端子１と入出力端子２間、および入出力端子１と入出力端子３間に対する分配・合成比を等しくする条件として、
Ｌ＝Ｚ０／（２πｆ０） （１）
Ｃ＝１／（２πｆ０Ｚ０） （２）
が得られる。さらに、図３の等価回路図、および（１）、（２）式より、入出力端子２と入出力端子３との間のアイソレーション条件として、
Ｒ＝Ｚ０ （３）
が得られる。
【００２５】
以上より、インダクタ６、７のインダクタンスＬをＺ０／（２πｆ０）に、キャパシタ４、５の容量Ｃを１／（２πｆ０Ｚ０）に、抵抗値ＲをＺ０に設定すればよいことがわかる。
【００２６】
この場合、入出力端子１から高周波信号を入力すると、１／２ずつに分配された高周波信号が入出力端子２および入出力端子３から同相で出力される。また、入出力端子２から高周波信号を入力すると、入出力端子３では抵抗値Ｒの抵抗素子８を通過した高周波信号と、キャパシタ４、５を通過した高周波信号が等振幅かつ逆相で合成されるため、出力されない。
【００２７】
図４は本発明の実施の形態１に基づくモノリシックマイクロ波電力分配合成回路の具体例を示す回路図である。
【００２８】
同図において、３１、３２、３３は入出力端子、３４、３５は容量Ｃのキャパシタ、３６、３７はインダクタンスＬのインダクタ、３８は抵抗値Ｒの抵抗素子である。
【００２９】
周波数ｆ０＝１ＧＨｚとし、入出力端子３１、３２、３３に接続される負荷インピーダンスをＺ０＝５０Ωとし、また、インダクタ３６、３７のインダクタンスＬ＝Ｚ０／（２πｆ０）＝７．９６ｎＨとし、また、キャパシタ３４、３５の容量Ｃ＝１／（２πｆ０Ｚ０）＝３．１８ｐＦとし、さらに、抵抗素子３８の抵抗値Ｒ＝Ｚ０＝５０Ωとする。
【００３０】
図５は本実施の形態１の周波数特性として、順方向伝達係数Ｓ２１、入力反射係数Ｓ１１、Ｓ２２、アイソレーションＳ３２の数値シミュレーション結果を示す図である。
【００３１】
同図より、周波数ｆ＝０．８９ＧＨｚ〜１．１８ＧＨｚにおいて、分配損失として（３．０５±０．０５）ｄＢ、入力反射量として−２０ｄＢ以下、アイソレーションとして２０ｄＢ以上の特性が得られていることがわかる。
【００３２】
実施の形態２
図６は本発明の実施の形態２のモノリシックマイクロ波電力分配合成回路の構成を示す回路図であって、請求項２の発明に対応する。
【００３３】
同図において、４１、４２、４３は入出力端子、４４、４５は共に同じインダクタンスＬのインダクタ、４６、４７は共に同じ容量Ｃのキャパシタ、４８は抵抗値Ｒの抵抗素子である。
【００３４】
本実施の形態２のモノリシックマイクロ波電力分配合成回路は、第１の入出力端子４１に一端が接続され、他端が接地された第１のキャパシタ４６と、第１の入出力端子４１に一端が接続され、第２の入出力端子４２に他端が接続された第１のインダクタ４４と、第１の入出力端子４１に一端が接続され、第３の入出力端子４３に他端が接続された第２のインダクタ４５と、第２の入出力端子４２に一端が接続され、第３の入出力端子４３に他端が接続された、第１の抵抗素子４８と第２のキャパシタ４７との直列回路とを有する。
【００３５】
ここで、周波数ｆ０における入出力端子４１、４２、４３での入出力整合条件、入出力端子４１と入出力端子４２間、および入出力端子４１と入出力端子４３間に対する分配・合成比を等しくする条件、さらに入出力端子４２と入出力端子４３との間のアイソレーション条件を満足するための定数を求めることにする。
【００３６】
入出力端子４１、４２、４３に接続される負荷インピーダンスをＺ０と仮定し、図６のモノリシックマイクロ波電力分配合成回路を入出力端子４２および入出力端子４３から同相励振した場合の等価回路図を図７に、入出力端子４２および入出力端子４３から逆相励振した場合の等価回路図を図８に示す。
【００３７】
図７において、５１、５２は入出力端子、５３は容量Ｃ／２のキャパシタ、５４はインダクタンスＬのインダクタである。
【００３８】
また、図８において、６２は入出力端子、６３はインダクタンスＬのインダクタ、６４は抵抗値Ｒ／２の抵抗素子、６５は容量２Ｃのキャパシタである。
【００３９】
図７の等価回路図より、図６の電力分配合成回路においての周波数ｆ０における入出力端子４１、４２、４３での入出力整合条件、および入出力端子４１と入出力端子４２間、および入出力端子４１と入出力端子４３間に対する分配・合成比を等しくする条件として、
Ｌ＝Ｚ０／（２πｆ０） （４）
Ｃ＝１／（２πｆ０Ｚ０） （５）
が得られる。さらに、図８の等価回路図、および（４）、（５）式より、入出力端子４２と入出力端子４３との間のアイソレーション条件として、
Ｒ＝Ｚ０ （６）
が得られる。
【００４０】
以上より、インダクタ４４、４５のインダクタンスＬをＺ０／（２πｆ０）に、キャパシタ４６、４７の容量Ｃを１／（２πｆ０Ｚ０）に、抵抗値ＲをＺ０に設定すればよいことがわかる。
【００４１】
この場合、入出力端子４１から高周波信号を入力すると、１／２ずつに分配された高周波信号が入出力端子４２および入出力端子４３から同相で出力される。また、入出力端子４２から高周波信号を入力すると、入出力端子４３では抵抗値Ｒの抵抗素子４８を通過した高周波信号と、インダクタ４４、４５を通過した高周波信号が等振幅かつ逆相で合成されるため、出力されない。
【００４２】
図９は本発明の実施の形態２に基づくモノリシックマイクロ波電力分配合成回路の具体例を示す回路図である。
【００４３】
同図において、７１、７２、７３は入出力端子、７４、７５はインダクタンスＬのインダクタ、７６、７７は容量Ｃのキャパシタ、７８は抵抗値Ｒの抵抗素子である。
【００４４】
周波数ｆ０＝１ＧＨｚとし、入出力端子７１、７２、７３に接続される負荷インピーダンスをＺ０＝５０Ωとし、また、インダクタ７４、７５のインダクタンスＬ＝Ｚ０／（２πｆ０）＝７．９６ｎＨとし、また、キャパシタ７６、７７の容量Ｃ＝１／（２πｆ０Ｚ０）＝３．１８ｐＦとし、さらに、抵抗素子７８の抵抗値Ｒ＝Ｚ０＝５０Ωとする。
【００４５】
図１０は本実施の形態２の周波数特性として、順方向伝達係数Ｓ２１、入力反射係数Ｓ１１、Ｓ２２、アイソレーションＳ３２の数値シミュレーション結果を示す図である。
【００４６】
同図より、周波数ｆ＝０．８５ＧＨｚ〜１．１３ＧＨｚにおいて、分配損失として（３．０５±０．０５）ｄＢ、入力反射量として−２０ｄＢ以下、アイソレーションとして２０ｄＢ以上の特性が得られていることがわかる。
【００４７】
前記実施の形態１、２においては、図１１に示した分布定数線路を組み合わせた従来の電力分配合成回路に比べてはもちろんのこと、さらに図１２に示した集中定数素子を組み合わせた他の従来の電力分配合成回路に比較しても、小型化を図ることができる。すなわち、図１２の従来の電力分配合成回路では、インダクタンスがＺ０／（２１／２πｆ０）のインダクタを４個使用している。一方、前記実施の形態１、２のモノリシックマイクロ波電力分配合成回路ではインダクタを２個使用しており、しかもそのインダクタンスはＺ０／（２πｆ０）と小さい。そのため、１個のインダクタンスが１／（２１／２）であり、しかも個数も半分で済むという二重の面積削減効果がある。したがって、前記実施の形態１、２のモノリシックマイクロ波電力分配合成回路は、大型のインダクタの使用がチップ面積の小型化の妨げとなるモノリシックマイクロ波集積回路への適用に有効である。
【００４８】
なお、以上述べた実施の形態は全て本発明の実施の形態を例示的に示すものであって、限定的に示すものではなく、本発明は他の種々の変形態様および変更態様で実施することができる。したがって、本発明の範囲は特許請求の範囲およびその均等範囲によってのみ規定されるものである。
【００４９】
【発明の効果】
以上説明したように、本発明によれば、回路寸法の小型化を達成できるので、小型化・高集積化が要求されるモノリシックマイクロ波集積回路への適用に適するモノリシックマイクロ波電力分配合成回路を提供することができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１のモノリシックマイクロ波電力分配合成回路の構成を示す回路図である。
【図２】 図１のモノリシックマイクロ波電力分配合成回路を入出力端子２および入出力端子３から同相励振した場合の等価回路図である。
【図３】 図１のモノリシックマイクロ波電力分配合成回路を入出力端子２および入出力端子３から逆相励振した場合の等価回路図である。
【図４】 本発明の実施の形態１に基づくモノリシックマイクロ波電力分配合成回路の具体例を示す回路図である。
【図５】実施の形態１の周波数特性として、順方向伝達係数Ｓ２１、入力反射係数Ｓ１１、Ｓ２２、アイソレーションＳ３２の数値シミュレーション結果を示す図である。
【図６】 本発明の実施の形態２のモノリシックマイクロ波電力分配合成回路の構成を示す回路図である。
【図７】 図６のモノリシックマイクロ波電力分配合成回路を入出力端子４２および入出力端子４３から同相励振した場合の等価回路図である。
【図８】 図６のモノリシックマイクロ波電力分配合成回路を入出力端子４２および入出力端子４３から逆相励振した場合の等価回路図である。
【図９】 本発明の実施の形態２に基づくモノリシックマイクロ波電力分配合成回路の具体例を示す回路図である。
【図１０】実施の形態２の周波数特性として、順方向伝達係数Ｓ２１、入力反射係数Ｓ１１、Ｓ２２、アイソレーションＳ３２の数値シミュレーション結果を示す図である。
【図１１】分布定数線路を組み合わせた従来の電力分配合成回路の構成を示す回路図である。
【図１２】集中定数素子を組み合わせた従来の電力分配合成回路の構成を示す回路図である。
【符号の説明】
１、２、３…入出力端子、４、５…容量Ｃのキャパシタ、６、７…インダクタンスＬのインダクタ、８…抵抗値Ｒの抵抗素子、
１１、１２…入出力端子、１３…インダクタンス２Ｌのインダクタ、１４…容量Ｃのキャパシタ、
２２…入出力端子、２３…容量Ｃのキャパシタ、２４…抵抗値Ｒ／２の抵抗素子、２５…インダクタンスＬ／２のインダクタ、
３１、３２、３３…入出力端子、３４、３５…容量Ｃのキャパシタ、３６、３７…インダクタンスＬのインダクタ、３８…抵抗値Ｒの抵抗素子、
４１、４２、４３…入出力端子、４４、４５…インダクタンスＬのインダクタ、４６、４７…容量Ｃのキャパシタ、４８…抵抗値Ｒの抵抗素子、
５１、５２…入出力端子、５３…容量Ｃ／２のキャパシタ、５４…インダクタンスＬのインダクタ、
６２…入出力端子、６３…インダクタンスＬのインダクタ、６４…抵抗値Ｒ／２の抵抗素子、６５…容量２Ｃのキャパシタ、
７１、７２、７３…入出力端子、７４、７５…インダクタンスＬのインダクタ、７６、７７…容量Ｃのキャパシタ、７８…抵抗値Ｒの抵抗素子、
８１、８２、８３…入出力端子、８４…抵抗値Ｒの抵抗素子、８５、８６…周波数ｆ０での電気長が９０度の分布定数線路、
９１、９２、９３…入出力端子、９４…抵抗値Ｒの抵抗素子、９５、９６、９７、９８…インダクタンスＬのインダクタ、９９、ｌ００…容量Ｃのキャパシタ。
【発明の属する技術分野】
本発明は、電力分配・合成機能を小型に集積化することが必須のモノリシックマイクロ波集積回路への適用に適するモノリシックマイクロ波電力分配合成回路に関する。
【０００２】
【従来の技術】
従来より、高周波信号の分配または合成を行うために使用される電力分配合成回路としては、図１１に示すような分布定数線路を組み合わせた電力分配合成回路が一般的に使用されている（例えば、R. K. Gupta et al. :"Quasi-lumped-e1ement 3- and 4-port networks for MIC and MMIC app1ications", 1984 IEEE MTT-S Digest, pp. 409-411. に基本的な動作原理が示されている。）。
【０００３】
すなわち、図１１は分布定数線路を組み合わせた従来の電力分配合成回路の構成を示す回路図である。
【０００４】
同図において、８１、８２、８３は入出力端子、８４は抵抗値Ｒの抵抗素子、８５、８６は周波数ｆ０での電気長が９０度の分布定数線路である。
【０００５】
ここで、入出力端子８１、８２、８３に接続される負荷インピーダンスをＺ０とした場合、周波数ｆ０における入出力端子８１、８２、８３での入出力整合条件を満足させ、かつ、入出力端子８１と入出力端子８２間、および入出力端子８１と入出力端子８３間に対する分配・合成比を等しくする場合には、高周波伝送線路８５、８６の特性インピーダンスは２１／２Ｚ０に設定される。この場合、入出力端子８１から高周波信号を入力すると、１／２ずつに分配された高周波信号が入出力端子８２および入出力端子８３から同相で出力される。また、周波数ｆ０での入出力端子８２と入出力端子８３との間のアイソレーション条件を満足させるために、抵抗素子８４の抵抗値Ｒは２Ｚ０に設定される。この場合、入出力端子８２から高周波信号を入力すると、入出力端子８３では抵抗値Ｒの抵抗素子８４を通過した高周波信号と、分布定数線路８５および分布定数線路８６を通過した高周波信号が等振幅かつ逆相で合成されるため、出力されない。
【０００６】
次に、回路を小型にするため、分布定数線路８５、８６の代わりに集中定数素子を組み合わせた他の従来の電力分配合成回路の構成を図１２に示す。
【０００７】
すなわち、図１２は集中定数素子を組み合わせた従来の電力分配合成回路の構成を示す回路図である。
【０００８】
同図において、９１、９２、９３は入出力端子、９４は抵抗値Ｒの抵抗素子、９５、９６、９７、９８はインダクタ、９９、ｌ００はキャパシタである。
【０００９】
ここで、入出力端子９１、９２、９３に接続される負荷インピーダンスをＺ０とした場合、周波数ｆ０における入出力端子９１、９２、９３での入出力整合条件を満足させ、かつ、入出力端子９１と入出力端子９２間、および入出力端子９１と入出力端子９３間に対する分配・合成比を等しくする場合には、インダクタ９５、９６、９７、９８のインダクタンスはＺ０／（２１／２πｆ０）に、また、キャパシタ９９、１００の容量は１／（２・２１／２πｆ０Ｚ０）に設定される。この場合、入出力端子９１から高周波信号を入力すると、１／２ずつに分配された高周波信号が入出力端子９２および入出力端子９３から同相で出力される。また、周波数ｆ０での入出力端子９２と入出力端子９３との間のアイソレーション条件を満足させるために、抵抗素子９４の抵抗値Ｒは２Ｚ０に設定される。この場合、入出力端子９２から高周波信号を入力すると、入出力端子９３では抵抗値Ｒの抵抗素子９４を通過した高周波信号とインダクタ９５、９６、９７、９８を通過した高周波信号が等振幅かつ逆相で合成されるため、出力されない。
【００１０】
【発明が解決しようとする課題】
このように、図１１のような分布定数線路を組み合わせた従来の電力分配合成回路では、周波数ｆ０での電気長が９０度の大型の分布定数線路を含んでいる。したがって、小型化・高集積化が要求されるモノリシックマイクロ波集積回路への適用には不向きであるという課題がある。
【００１１】
また、図１２のような集中定数素子を組み合わせた他の従来の電力分配合成回路では、インダクタンスがＺ０／（２１／２πｆ０）の直列インダクタが４個含まれている。一般に、モノリシックマイクロ波集積回路においてインダクタはキャパシタに比較して占有面積が大きい。そのため、高集積化に適していないという課題がある。
【００１２】
本発明の目的は、小型化・高集積化が要求されるモノリシックマイクロ波集積回路への適用に適するモノリシックマイクロ波電力分配合成回路を提供することにある。
【００１３】
【課題を解決するための手段】
前記課題を解決するために、本発明のモノリシックマイクロ波電力分配合成回路は、第１の入出力端子に一端が接続され、他端が接地された第１のインダクタと、前記第１の入出力端子に一端が接続され、第２の入出力端子に他端が接続された第１のキャパシタと、前記第１の入出力端子に一端が接続され、第３の入出力端子に他端が接続された第２のキャパシタと、前記第２の入出力端子に一端が接続され、前記第３の入出力端子に他端が接続された、第１の抵抗素子と第２のインダクタとの直列回路とを有し、前記第１乃至第３の入出力端子に接続される負荷インピーダンスを実数であるＺ０、周波数をｆ０としたときに、前記第１および第２のインダクタのインダクタンスＬをＺ０／（２πｆ０）とし、前記第１および第２のキャパシタのキャパシタンスＣを１／（２πｆ０Ｚ０）とし、前記第１の抵抗素子の抵抗ＲをＺ０としたことを特徴とする。
【００１４】
また、本発明のモノリシックマイクロ波電力分配合成回路は、第１の入出力端子に一端が接続され、他端が接地された第１のキャパシタと、前記第１の入出力端子に一端が接続され、第２の入出力端子に他端が接続された第１のインダクタと、前記第１の入出力端子に一端が接続され、第３の入出力端子に他端が接続された第２のインダクタと、前記第２の入出力端子に一端が接続され、前記第３の入出力端子に他端が接続された、第１の抵抗素子と第２のキャパシタとの直列回路とを有し、前記第１乃至第３の入出力端子に接続される負荷インピーダンスを実数であるＺ０、周波数をｆ０としたときに、前記第１および第２のインダクタのインダクタンスＬをＺ０／（２πｆ０）とし、前記第１および第２のキャパシタのキャパシタンスＣを１／（２πｆ０Ｚ０）とし、前記第１の抵抗素子の抵抗ＲをＺ０としたことを特徴とする。
【００１５】
本発明では、上記の構成により、モノリシックマイクロ波電力分配合成回路を集中定数素子のみで構成し、しかも、インダクタとキャパシタの組み合わせ方法を工夫したことにより、インダクタのインダクタンスと個数を低減でき、その結果、回路寸法の小型化を達成できる。したがって、小型化・高集積化が要求されるモノリシックマイクロ波集積回路への適用に適するモノリシックマイクロ波電力分配合成回路を提供できる。
【００１６】
【発明の実施の形態】
以下、図面を用いて本発明の実施の形態について詳細に説明する。なお、以下で説明する図面で、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【００１７】
実施の形態１
図１は本発明の実施の形態１のモノリシックマイクロ波電力分配合成回路の構成を示す回路図であって、請求項１の発明に対応する。
【００１８】
同図において、１、２、３は入出力端子、４、５は共に同じ容量Ｃのキャパシタ、６、７は共に同じインダクタンスＬのインダクタ、８は抵抗値Ｒの抵抗素子である。
【００１９】
本実施の形態１のモノリシックマイクロ波電力分配合成回路は、第１の入出力端子１に一端が接続され、他端が接地された第１のインダクタ６と、第１の入出力端子１に一端が接続され、第２の入出力端子２に他端が接続された第１のキャパシタ４と、第１の入出力端子１に一端が接続され、第３の入出力端子３に他端が接続された第２のキャパシタ５と、第２の入出力端子２に一端が接続され、第３の入出力端子３に他端が接続された、第１の抵抗素子８と第２のインダクタ７との直列回路とを有する。
【００２０】
ここで、周波数ｆ０における入出力端子１、２、３での入出力整合条件、入出力端子１と入出力端子２間、および入出力端子１と入出力端子３間に対する分配・合成比を等しくする条件、さらに入出力端子２と入出力端子３との間のアイソレーション条件を満足するための定数を求めることにする。
【００２１】
入出力端子１、２、３に接続される負荷インピーダンスをＺ０と仮定し、図１のモノリシックマイクロ波電力分配合成回路を入出力端子２および入出力端子３から同相励振した場合の等価回路図を図２に、入出力端子２および入出力端子３から逆相励振した場合の等価回路図を図３に示す。
【００２２】
図２において、１１、１２は入出力端子、１３はインダクタンス２Ｌのインダクタ、１４は容量Ｃのキャパシタである。
【００２３】
また、図３において、２２は入出力端子、２３は容量Ｃのキャパシタ、２４は抵抗値Ｒ／２の抵抗素子、２５はインダクタンスＬ／２のインダクタである。
【００２４】
図２の等価回路図より、図１の電力分配合成回路においての周波数ｆ０における入出力端子１、２、３での入出力整合条件、および入出力端子１と入出力端子２間、および入出力端子１と入出力端子３間に対する分配・合成比を等しくする条件として、
Ｌ＝Ｚ０／（２πｆ０） （１）
Ｃ＝１／（２πｆ０Ｚ０） （２）
が得られる。さらに、図３の等価回路図、および（１）、（２）式より、入出力端子２と入出力端子３との間のアイソレーション条件として、
Ｒ＝Ｚ０ （３）
が得られる。
【００２５】
以上より、インダクタ６、７のインダクタンスＬをＺ０／（２πｆ０）に、キャパシタ４、５の容量Ｃを１／（２πｆ０Ｚ０）に、抵抗値ＲをＺ０に設定すればよいことがわかる。
【００２６】
この場合、入出力端子１から高周波信号を入力すると、１／２ずつに分配された高周波信号が入出力端子２および入出力端子３から同相で出力される。また、入出力端子２から高周波信号を入力すると、入出力端子３では抵抗値Ｒの抵抗素子８を通過した高周波信号と、キャパシタ４、５を通過した高周波信号が等振幅かつ逆相で合成されるため、出力されない。
【００２７】
図４は本発明の実施の形態１に基づくモノリシックマイクロ波電力分配合成回路の具体例を示す回路図である。
【００２８】
同図において、３１、３２、３３は入出力端子、３４、３５は容量Ｃのキャパシタ、３６、３７はインダクタンスＬのインダクタ、３８は抵抗値Ｒの抵抗素子である。
【００２９】
周波数ｆ０＝１ＧＨｚとし、入出力端子３１、３２、３３に接続される負荷インピーダンスをＺ０＝５０Ωとし、また、インダクタ３６、３７のインダクタンスＬ＝Ｚ０／（２πｆ０）＝７．９６ｎＨとし、また、キャパシタ３４、３５の容量Ｃ＝１／（２πｆ０Ｚ０）＝３．１８ｐＦとし、さらに、抵抗素子３８の抵抗値Ｒ＝Ｚ０＝５０Ωとする。
【００３０】
図５は本実施の形態１の周波数特性として、順方向伝達係数Ｓ２１、入力反射係数Ｓ１１、Ｓ２２、アイソレーションＳ３２の数値シミュレーション結果を示す図である。
【００３１】
同図より、周波数ｆ＝０．８９ＧＨｚ〜１．１８ＧＨｚにおいて、分配損失として（３．０５±０．０５）ｄＢ、入力反射量として−２０ｄＢ以下、アイソレーションとして２０ｄＢ以上の特性が得られていることがわかる。
【００３２】
実施の形態２
図６は本発明の実施の形態２のモノリシックマイクロ波電力分配合成回路の構成を示す回路図であって、請求項２の発明に対応する。
【００３３】
同図において、４１、４２、４３は入出力端子、４４、４５は共に同じインダクタンスＬのインダクタ、４６、４７は共に同じ容量Ｃのキャパシタ、４８は抵抗値Ｒの抵抗素子である。
【００３４】
本実施の形態２のモノリシックマイクロ波電力分配合成回路は、第１の入出力端子４１に一端が接続され、他端が接地された第１のキャパシタ４６と、第１の入出力端子４１に一端が接続され、第２の入出力端子４２に他端が接続された第１のインダクタ４４と、第１の入出力端子４１に一端が接続され、第３の入出力端子４３に他端が接続された第２のインダクタ４５と、第２の入出力端子４２に一端が接続され、第３の入出力端子４３に他端が接続された、第１の抵抗素子４８と第２のキャパシタ４７との直列回路とを有する。
【００３５】
ここで、周波数ｆ０における入出力端子４１、４２、４３での入出力整合条件、入出力端子４１と入出力端子４２間、および入出力端子４１と入出力端子４３間に対する分配・合成比を等しくする条件、さらに入出力端子４２と入出力端子４３との間のアイソレーション条件を満足するための定数を求めることにする。
【００３６】
入出力端子４１、４２、４３に接続される負荷インピーダンスをＺ０と仮定し、図６のモノリシックマイクロ波電力分配合成回路を入出力端子４２および入出力端子４３から同相励振した場合の等価回路図を図７に、入出力端子４２および入出力端子４３から逆相励振した場合の等価回路図を図８に示す。
【００３７】
図７において、５１、５２は入出力端子、５３は容量Ｃ／２のキャパシタ、５４はインダクタンスＬのインダクタである。
【００３８】
また、図８において、６２は入出力端子、６３はインダクタンスＬのインダクタ、６４は抵抗値Ｒ／２の抵抗素子、６５は容量２Ｃのキャパシタである。
【００３９】
図７の等価回路図より、図６の電力分配合成回路においての周波数ｆ０における入出力端子４１、４２、４３での入出力整合条件、および入出力端子４１と入出力端子４２間、および入出力端子４１と入出力端子４３間に対する分配・合成比を等しくする条件として、
Ｌ＝Ｚ０／（２πｆ０） （４）
Ｃ＝１／（２πｆ０Ｚ０） （５）
が得られる。さらに、図８の等価回路図、および（４）、（５）式より、入出力端子４２と入出力端子４３との間のアイソレーション条件として、
Ｒ＝Ｚ０ （６）
が得られる。
【００４０】
以上より、インダクタ４４、４５のインダクタンスＬをＺ０／（２πｆ０）に、キャパシタ４６、４７の容量Ｃを１／（２πｆ０Ｚ０）に、抵抗値ＲをＺ０に設定すればよいことがわかる。
【００４１】
この場合、入出力端子４１から高周波信号を入力すると、１／２ずつに分配された高周波信号が入出力端子４２および入出力端子４３から同相で出力される。また、入出力端子４２から高周波信号を入力すると、入出力端子４３では抵抗値Ｒの抵抗素子４８を通過した高周波信号と、インダクタ４４、４５を通過した高周波信号が等振幅かつ逆相で合成されるため、出力されない。
【００４２】
図９は本発明の実施の形態２に基づくモノリシックマイクロ波電力分配合成回路の具体例を示す回路図である。
【００４３】
同図において、７１、７２、７３は入出力端子、７４、７５はインダクタンスＬのインダクタ、７６、７７は容量Ｃのキャパシタ、７８は抵抗値Ｒの抵抗素子である。
【００４４】
周波数ｆ０＝１ＧＨｚとし、入出力端子７１、７２、７３に接続される負荷インピーダンスをＺ０＝５０Ωとし、また、インダクタ７４、７５のインダクタンスＬ＝Ｚ０／（２πｆ０）＝７．９６ｎＨとし、また、キャパシタ７６、７７の容量Ｃ＝１／（２πｆ０Ｚ０）＝３．１８ｐＦとし、さらに、抵抗素子７８の抵抗値Ｒ＝Ｚ０＝５０Ωとする。
【００４５】
図１０は本実施の形態２の周波数特性として、順方向伝達係数Ｓ２１、入力反射係数Ｓ１１、Ｓ２２、アイソレーションＳ３２の数値シミュレーション結果を示す図である。
【００４６】
同図より、周波数ｆ＝０．８５ＧＨｚ〜１．１３ＧＨｚにおいて、分配損失として（３．０５±０．０５）ｄＢ、入力反射量として−２０ｄＢ以下、アイソレーションとして２０ｄＢ以上の特性が得られていることがわかる。
【００４７】
前記実施の形態１、２においては、図１１に示した分布定数線路を組み合わせた従来の電力分配合成回路に比べてはもちろんのこと、さらに図１２に示した集中定数素子を組み合わせた他の従来の電力分配合成回路に比較しても、小型化を図ることができる。すなわち、図１２の従来の電力分配合成回路では、インダクタンスがＺ０／（２１／２πｆ０）のインダクタを４個使用している。一方、前記実施の形態１、２のモノリシックマイクロ波電力分配合成回路ではインダクタを２個使用しており、しかもそのインダクタンスはＺ０／（２πｆ０）と小さい。そのため、１個のインダクタンスが１／（２１／２）であり、しかも個数も半分で済むという二重の面積削減効果がある。したがって、前記実施の形態１、２のモノリシックマイクロ波電力分配合成回路は、大型のインダクタの使用がチップ面積の小型化の妨げとなるモノリシックマイクロ波集積回路への適用に有効である。
【００４８】
なお、以上述べた実施の形態は全て本発明の実施の形態を例示的に示すものであって、限定的に示すものではなく、本発明は他の種々の変形態様および変更態様で実施することができる。したがって、本発明の範囲は特許請求の範囲およびその均等範囲によってのみ規定されるものである。
【００４９】
【発明の効果】
以上説明したように、本発明によれば、回路寸法の小型化を達成できるので、小型化・高集積化が要求されるモノリシックマイクロ波集積回路への適用に適するモノリシックマイクロ波電力分配合成回路を提供することができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１のモノリシックマイクロ波電力分配合成回路の構成を示す回路図である。
【図２】 図１のモノリシックマイクロ波電力分配合成回路を入出力端子２および入出力端子３から同相励振した場合の等価回路図である。
【図３】 図１のモノリシックマイクロ波電力分配合成回路を入出力端子２および入出力端子３から逆相励振した場合の等価回路図である。
【図４】 本発明の実施の形態１に基づくモノリシックマイクロ波電力分配合成回路の具体例を示す回路図である。
【図５】実施の形態１の周波数特性として、順方向伝達係数Ｓ２１、入力反射係数Ｓ１１、Ｓ２２、アイソレーションＳ３２の数値シミュレーション結果を示す図である。
【図６】 本発明の実施の形態２のモノリシックマイクロ波電力分配合成回路の構成を示す回路図である。
【図７】 図６のモノリシックマイクロ波電力分配合成回路を入出力端子４２および入出力端子４３から同相励振した場合の等価回路図である。
【図８】 図６のモノリシックマイクロ波電力分配合成回路を入出力端子４２および入出力端子４３から逆相励振した場合の等価回路図である。
【図９】 本発明の実施の形態２に基づくモノリシックマイクロ波電力分配合成回路の具体例を示す回路図である。
【図１０】実施の形態２の周波数特性として、順方向伝達係数Ｓ２１、入力反射係数Ｓ１１、Ｓ２２、アイソレーションＳ３２の数値シミュレーション結果を示す図である。
【図１１】分布定数線路を組み合わせた従来の電力分配合成回路の構成を示す回路図である。
【図１２】集中定数素子を組み合わせた従来の電力分配合成回路の構成を示す回路図である。
【符号の説明】
１、２、３…入出力端子、４、５…容量Ｃのキャパシタ、６、７…インダクタンスＬのインダクタ、８…抵抗値Ｒの抵抗素子、
１１、１２…入出力端子、１３…インダクタンス２Ｌのインダクタ、１４…容量Ｃのキャパシタ、
２２…入出力端子、２３…容量Ｃのキャパシタ、２４…抵抗値Ｒ／２の抵抗素子、２５…インダクタンスＬ／２のインダクタ、
３１、３２、３３…入出力端子、３４、３５…容量Ｃのキャパシタ、３６、３７…インダクタンスＬのインダクタ、３８…抵抗値Ｒの抵抗素子、
４１、４２、４３…入出力端子、４４、４５…インダクタンスＬのインダクタ、４６、４７…容量Ｃのキャパシタ、４８…抵抗値Ｒの抵抗素子、
５１、５２…入出力端子、５３…容量Ｃ／２のキャパシタ、５４…インダクタンスＬのインダクタ、
６２…入出力端子、６３…インダクタンスＬのインダクタ、６４…抵抗値Ｒ／２の抵抗素子、６５…容量２Ｃのキャパシタ、
７１、７２、７３…入出力端子、７４、７５…インダクタンスＬのインダクタ、７６、７７…容量Ｃのキャパシタ、７８…抵抗値Ｒの抵抗素子、
８１、８２、８３…入出力端子、８４…抵抗値Ｒの抵抗素子、８５、８６…周波数ｆ０での電気長が９０度の分布定数線路、
９１、９２、９３…入出力端子、９４…抵抗値Ｒの抵抗素子、９５、９６、９７、９８…インダクタンスＬのインダクタ、９９、ｌ００…容量Ｃのキャパシタ。
Claims (2)
- 第１の入出力端子に一端が接続され、他端が接地された第１のインダクタと、
前記第１の入出力端子に一端が接続され、第２の入出力端子に他端が接続された第１のキャパシタと、
前記第１の入出力端子に一端が接続され、第３の入出力端子に他端が接続された第２のキャパシタと、
前記第２の入出力端子に一端が接続され、前記第３の入出力端子に他端が接続された、第１の抵抗素子と第２のインダクタとの直列回路とを有し、
前記第１乃至第３の入出力端子に接続される負荷インピーダンスを実数であるＺ０、周波数をｆ０としたときに、
前記第１および第２のインダクタのインダクタンスＬをＺ０／（２πｆ０）とし、
前記第１および第２のキャパシタのキャパシタンスＣを１／（２πｆ０Ｚ０）とし、
前記第１の抵抗素子の抵抗ＲをＺ０
としたことを特徴とするモノリシックマイクロ波電力分配合成回路。 - 第１の入出力端子に一端が接続され、他端が接地された第１のキャパシタと、
前記第１の入出力端子に一端が接続され、第２の入出力端子に他端が接続された第１のインダクタと、
前記第１の入出力端子に一端が接続され、第３の入出力端子に他端が接続された第２のインダクタと、
前記第２の入出力端子に一端が接続され、前記第３の入出力端子に他端が接続された、第１の抵抗素子と第２のキャパシタとの直列回路とを有し、
前記第１乃至第３の入出力端子に接続される負荷インピーダンスを実数であるＺ０、周波数をｆ０としたときに、
前記第１および第２のインダクタのインダクタンスＬをＺ０／（２πｆ０）とし、 前記第１および第２のキャパシタのキャパシタンスＣを１／（２πｆ０Ｚ０）とし、
前記第１の抵抗素子の抵抗ＲをＺ０
としたことを特徴とするモノリシックマイクロ波電力分配合成回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000073613A JP3795295B2 (ja) | 2000-03-16 | 2000-03-16 | モノリシックマイクロ波電力分配合成回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000073613A JP3795295B2 (ja) | 2000-03-16 | 2000-03-16 | モノリシックマイクロ波電力分配合成回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001267874A JP2001267874A (ja) | 2001-09-28 |
| JP3795295B2 true JP3795295B2 (ja) | 2006-07-12 |
Family
ID=18591835
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000073613A Expired - Fee Related JP3795295B2 (ja) | 2000-03-16 | 2000-03-16 | モノリシックマイクロ波電力分配合成回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3795295B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4708317B2 (ja) * | 2006-11-27 | 2011-06-22 | 日本電信電話株式会社 | 電力分配合成回路 |
| KR102309922B1 (ko) * | 2019-06-11 | 2021-10-07 | 한국전자기술연구원 | 전력 분배기 회로 장치 |
-
2000
- 2000-03-16 JP JP2000073613A patent/JP3795295B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001267874A (ja) | 2001-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Ang et al. | Analysis and design of miniaturized lumped-distributed impedance-transforming baluns | |
| US6137376A (en) | Printed BALUN circuits | |
| US5304961A (en) | Impedance transforming directional coupler | |
| US5489880A (en) | Power divider/combiner with lumped element bandpass filters | |
| US5469129A (en) | Impedance transforming three-port power divider/combiner using lumped elements | |
| WO2020053141A1 (en) | Improvements in and relating to power divider / combiner circuits | |
| TW201005768A (en) | BALUN signal transformer and method of forming | |
| US6639490B2 (en) | Ninety degree coupler for radio frequency degraded circuits | |
| CN112952331B (zh) | 一种小型化平衡-不平衡滤波功分器 | |
| CN108011168B (zh) | 一种可端接复数阻抗的新型Wilkinson功率分配器 | |
| JP3795295B2 (ja) | モノリシックマイクロ波電力分配合成回路 | |
| WO2000003480A1 (en) | Distributed amplifier and method therefor | |
| JP4708317B2 (ja) | 電力分配合成回路 | |
| CN112751151B (zh) | 一种高性能小型化定向耦合器芯片 | |
| JP3660973B2 (ja) | 電力分配合成器 | |
| JP2008054174A (ja) | ９０度ハイブリッド回路 | |
| JP2000124712A (ja) | 集中定数型ウィルキンソン回路 | |
| JP2943480B2 (ja) | 半導体移相器 | |
| CN108281743B (zh) | 一种片上集成紧凑型宽带功分器 | |
| JP3420433B2 (ja) | 広帯域増幅器 | |
| JP2000307314A (ja) | 電力分配器 | |
| Chen et al. | Novel broadband planar balun using multiple coupled lines | |
| CN211063582U (zh) | 功分器电路及功分器 | |
| US20230030569A1 (en) | Signal power splitter/combiner with resistance and impedance transformer loading | |
| Sayed et al. | Miniaturized UWB offset power divider with reflection cancellation and enhanced isolation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050118 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050322 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20050322 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060411 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060412 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090421 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100421 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |