JP2000124712A

JP2000124712A - 集中定数型ウィルキンソン回路

Info

Publication number: JP2000124712A
Application number: JP10295042A
Authority: JP
Inventors: Toshio Arai; 敏夫新井
Original assignee: Nippon Antenna Co Ltd
Current assignee: Nippon Antenna Co Ltd
Priority date: 1998-10-16
Filing date: 1998-10-16
Publication date: 2000-04-28

Abstract

(57)【要約】【課題】集中定数型ウィルキンソン回路を大電力化す
る。【解決手段】第２の端子１２と第３の端子１３間に接
続される抵抗を、直列接続された第１の抵抗素子Ｒ１と
第２の抵抗素子Ｒ２により構成し、その接続点とアース
間にＬＣ並列共振回路を接続する。ＬＣ並列共振回路の
共振周波数は、使用周波数帯域の中心周波数として、Ｌ
Ｃ並列共振回路がウィルキンソン回路に悪影響を与えな
いようにする。第１および第２抵抗素子Ｒ１，Ｒ２によ
り生じた熱は、ＬＣ並列共振回路における巻き数の少な
いインダクタＬｏを介してアースに放熱される。これに
より、大電力化することができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、大電力化すること
のできるウィルキンソン回路に関するものである。

【０００２】

【従来の技術】ＲＦ信号の分配・合成器としてウィルキ
ンソン回路が知られているが、ＲＦ信号の分配・合成器
としてはウィルキンソン回路以外にもラットレース回
路、ハイブリッドリング回路や３ｄＢカプラ等が知られ
ている。そして、ラットレース回路、ハイブリッドリン
グ回路や３ｄＢカプラの回路は４端子回路であるため、
構成が複雑となるが、ウィルキンソン回路は３端子であ
り、構成を簡単化することができる利点を有している。

【０００３】

【発明が解決しようとする課題】従来から知られている
ウィルキンソン回路を図１９に示す。図１９に示すよう
にウィルキンソン回路は、第１の端子１１１、第２の端
子１１２、第３の端子１１３の３端子を有し、それぞれ
の端子のインピーダンスはＺｏとされている。第１の端
子１１１には、第１の分布定数線路１１４と第２の分布
定数線路１１５の一端が接続されている。この第１の分
布定数線路１１４と第２の分布定数線路１１５のインピ
ーダンスは√２Ｚｏとされ、その長さは使用周波数帯の
中心周波数の１／４波長の長さとされている。さらに、
第２の端子１１２と第３の端子１１３との間には、２Ｚ
ｏのインピーダンスとされた抵抗１１６が接続されてい
る。

【０００４】このように構成されたウィルキンソン回路
においては、第１の端子１１１に入力された信号電力
は、それぞれ１／２ずつ第２の端子１１２と第３の端子
１１３に分配されて出力されるようになる。また、第２
の端子１１２と第３の端子１１３から入力された信号電
力は、その約１／２ずつが合成されて第１の端子１１１
から出力される。なお、抵抗１１６において消費される
電力は、分配器として使用される際には出力側である第
２の端子１１２と第３の端子１１３の負荷インピーダン
スがアンバランスとなることにより生じた反射電力が消
費される。また、合成器として使用される際は、第２の
端子１１２および第３の端子１１３から入力される信号
電力のそれぞれ半分が消費される。

【０００５】図１９に示すウィルキンソン回路におい
て、第１の端子１１１ないし第３の端子１１３のインピ
ーダンスＺｏを５０Ωにした場合は、第１の分布定数線
路１１４と第２の分布定数線路１１５のインピーダンス
は略７０．７１Ωとなり、抵抗１１６の抵抗値は１００
Ωとなる。このようなウィルキンソン回路における第１
の端子１１１の入力ＶＳＷＲ、第２の端子１１２および
第３の端子１１３の出力ＶＳＷＲ、第１の端子１１１か
ら第２の端子１１２／第３の端子１１３への通過損失、
第２の端子１１２と第３の端子１１３間のアイソレーシ
ョンの各特性を図２０に示す。この場合の、使用周波数
帯域は１３０〜１７０ＭＨｚとされ、その中心周波数は
１５０ＭＨｚとされる。

【０００６】図１９に示す分布定数型のウィルキンソン
回路は、分布定数線路を使用しているため、使用周波数
帯域が低くなるほど大型になってしまうようになる。そ
こで、第１の分布定数線路１１４と第２の分布定数線路
１１５を集中定数回路により置き換えれば、ウィルキン
ソン回路を小型化することができる。この場合の置き換
える集中定数回路の一例を図２１に示す。図２１に示す
集中定数回路１００は低域通過型のπ型回路とされてお
り、端子Ｔａと端子Ｔｂとの間にインダクタＬａが直列
に設けられると共に、インダクタＬａの両端とアース間
にキャパシタＣａがそれぞれ接続されている。そして、
端子Ｔａおよび端子Ｔｂのインピーダンスは略７０．７
１Ωとされ、その位相量θは使用周波数帯域の中心周波
数において略９０°とされる。キャパシタＣａは、例え
ば１５．０１ｐＦとされ、インダクタＬａは、例えば７
５．０３ｎＨとされる。このような集中定数回路１００
により、第１の分布定数線路１１４と第２の分布定数線
路１１５を置き換えた集中定数型ウィルキンソン回路の
構成を図２２に示す。

【０００７】図２２において、第１の端子１１１には第
１インダクタＬ１０１，第２インダクタＬ１０２，第１
キャパシタＣ１０１の一端が接続されている。また、第
２の端子１１２には第１インダクタＬ１０１の他端と、
第２キャパシタＣ１０２および抵抗Ｒ１０１の一端が接
続されている。さらに、第３の端子１１３には第２イン
ダクタＬ１０２および抵抗Ｒ１０１の他端と、第３キャ
パシタＣ１０３の一端が接続されている。なお、第１キ
ャパシタＣ１０１，第２キャパシタＣ１０２，第３キャ
パシタＣ１０３の他端はアースに接続されている。ここ
で、図２１に示す集中定数回路１００において、キャパ
シタＣａは１５．０１ｐＦ、インダクタＬａは７５．０
３ｎＨとされているので、第１キャパシタＣ１０１は３
０．０１ＰＦ、第２キャパシタＣ１０２と第３キャパシ
タＣ１０３は１５．０１ｐＦ、第１インダクタＬ１０１
と第２インダクタＬ１０２は７５．０３ｎＨとなる。

【０００８】このようなウィルキンソン回路における第
１の端子１１１の入力ＶＳＷＲ、第２の端子１１２およ
び第３の端子１１３の出力ＶＳＷＲ、第１の端子１１１
から第２の端子１１２／第３の端子１１３への通過損
失、第２の端子１１２と第３の端子１１３間のアイソレ
ーションの各特性を図２３に示す。この場合の、使用周
波数帯域は１３０〜１７０ＭＨｚとされ、その中心周波
数は１５０ＭＨｚとされる。図１９あるいは図２２に示
す各端子が５０Ωとされたウィルキンソン回路は、例え
ば漏洩同軸ケーブルの損失補償用の双方向増幅器に使用
される。

【０００９】つぎに、双方向増幅器の概略構成を図２４
に示す。この図に示す双方向増幅器１１０は幹線１２０
と幹線１２１の間に設けられており、幹線１２０から入
力された信号は双方向増幅器１１０で増幅されて幹線１
２１に出力され、幹線１２１から入力された信号は双方
向増幅器１１０で増幅されて幹線１２０に出力される。
この場合の信号の流れを実線の矢印線で示す。すなわ
ち、幹線１２０から入力された信号は第１分配／合成器
１２２で分配されて下り増幅器１２３に入力される。下
り増幅器１２３から出力される増幅出力は、第２分配／
合成器１２４で合成されて幹線１２１に出力される。ま
た、幹線１２１から入力された信号は第２分配／合成器
１２４で分配されて上り増幅器１２５に入力される。上
り増幅器１２５から出力される増幅出力は、第１分配／
合成器１２２で合成されて幹線１２０に出力される。上
記第１分配／合成器１２２，第２分配／合成器１２４と
して図１９あるいは図２２に示すようなウィルキンソン
回路が用いられている。

【００１０】ところで、図１９および図２２に示すウィ
ルキンソン回路において、大電力の信号が入力された際
には、抵抗１１６（Ｒ１０１）において大電力が消費さ
れる場合が生じる。このため、ウィルキンソン回路を大
電力化する際には、第２の端子１１２と第３の端子１１
３間に接続される抵抗を大電力用とする必要がある。抵
抗を大電力用とするには、抵抗を大型にすればよいが、
抵抗を大型とするとコストが増大すると共に、導電性の
筐体に対する浮遊容量が大きくなって高周波特性が劣化
するという問題点があった。また、抵抗を金属製とされ
た筐体に取り付けるようにすれば、抵抗を大型にするこ
となく大電力化することができるが、抵抗と筐体とが近
接されるため、その浮遊容量が大きくなって高周波特性
が劣化するという問題点が生じる。

【００１１】さらに、図２４に示す構成の双方向増幅器
１１０において、破線で示す矢印線のように信号が漏洩
すると、双方向増幅器１１０が発振してしまうようにな
る。すなわち、第１分配／合成器１２２，第２分配／合
成器１２４の出力端子間のアイソレーション特性は良好
な値、上り／下り増幅器の増幅度にもよるが２０ｄＢ以
上のアイソレーションが必要とされる。しかしながら、
図１９に示すウィルキンソン回路は図２０に示すよう
に、使用周波数帯域における最小のアイソレーション値
が２２．６ｄＢとされており、図２２に示す集中定数型
ウィルキンソン回路は図２３に示すように、使用周波数
帯域における最小のアイソレーション値が１８．７ｄＢ
とされている。このため、双方向増幅器の分配／合成器
として用いた際に、上り／下り増幅器の増幅度によって
は発振してしまうというおそれがあった。

【００１２】そこで、本発明は簡易な構成で大電力化す
ることのできる集中定数型ウィルキンソン回路を提供す
ることを目的としている。また、本発明は必要なアイソ
レーションを得ることのできる集中定数型ウィルキンソ
ン回路を提供することを目的としている。

【００１３】

【課題を解決するための手段】上記目的を達成するため
に、本発明の第１の集中定数型ウィルキンソン回路は、
第１の端子に一端が接続され他端が第２の端子に接続さ
れていると共に、使用周波数帯の中心周波数において約
９０°の位相量とされた第１の集中定数回路と、前記第
１の端子に一端が接続され他端が前記第３の端子に接続
されていると共に、使用周波数帯の中心周波数において
約９０°の位相量とされた第２の集中定数回路と、前記
第２の端子と前記第３の端子間に接続された抵抗とを備
えるウィルキンソン回路であって、前記抵抗が２つの抵
抗素子を直列接続して構成され、該２つの抵抗素子間の
接続点とアース間に、使用周波数帯の中心周波数におい
てほぼ並列共振状態となるＬＣ並列共振回路が接続され
ている。

【００１４】また、本発明の第２の集中定数型ウィルキ
ンソン回路は、第１の端子に一端が接続され他端が第２
の端子に接続されていると共に、使用周波数帯の中心周
波数において約９０°の位相量とされた第１の集中定数
回路と、前記第１の端子に一端が接続され他端が前記第
３の端子に接続されていると共に、使用周波数帯の中心
周波数において約９０°の位相量とされた第２の集中定
数回路と、前記第２の端子と前記第３の端子間に接続さ
れた抵抗とを備えるウィルキンソン回路であって、前記
抵抗が２つの抵抗素子を直列接続して構成され、該２つ
の抵抗素子間の接続点とアース間に、使用周波数帯の中
心周波数においてほぼ並列共振状態となるキャパシタと
分布定数線路とからなる並列共振回路が接続されてい
る。

【００１５】さらに、上記第１および第２の集中定数型
ウィルキンソン回路において、前記第１の集中定数回路
と前記第２の集中定数回路が低域通過型のπ型回路とさ
れたり、前記第１の集中定数回路と前記第２の集中定数
回路が低域通過型のＴ型回路とされたり、前記第１の集
中定数回路と前記第２の集中定数回路が高域通過型のπ
型回路とされたり、前記第１の集中定数回路と前記第２
の集中定数回路が高域通過型のＴ型回路とされてもよ
い。

【００１６】さらにまた、本発明の第３の集中定数型ウ
ィルキンソン回路は、第１の端子に一端が接続され他端
が第２の端子に接続されていると共に、使用周波数帯の
中心周波数において約９０°の位相量とされた第１の集
中定数回路と、前記第１の端子に一端が接続され他端が
前記第３の端子に接続されていると共に、使用周波数帯
の中心周波数において約９０°の位相量とされた第２の
集中定数回路と、前記第２の端子と前記第３の端子間に
接続された抵抗とを備えるウィルキンソン回路であっ
て、前記前記第１の集中定数回路と前記第２の集中定数
回路が、単位回路を多段接続した集中定数回路とされて
いる。

【００１７】さらにまた、上記本発明の第３の集中定数
型ウィルキンソン回路において、前記抵抗が２つの抵抗
素子を直列接続して構成され、該２つの抵抗素子間の接
続点とアース間に、使用周波数帯の中心周波数において
ほぼ並列共振状態となるＬＣ並列共振回路が接続されて
いたり、前記抵抗が２つの抵抗素子を直列接続して構成
され、該２つの抵抗素子間の接続点とアース間に、使用
周波数帯の中心周波数においてほぼ並列共振状態となる
キャパシタと分布定数線路とからなる並列共振回路が接
続されていたりしてもよい。なお、上記単位回路を、低
域通過型のπ型回路、低域通過型のＴ型回路、高域通過
型のπ型回路、高域通過型のＴ型回路のいずれかの回路
とすることができる。

【００１８】このような本発明によれば、第２の端子と
第３の端子間に接続される２つの抵抗素子間の接続点と
アース間に、使用周波数帯の中心周波数においてほぼ並
列共振状態となる並列共振回路を接続するようにする
と、２つの抵抗素子により生じた熱が、並列共振回路を
介してアースに伝達されるため、従来アースから浮いて
いた抵抗素子の放熱効果を良好にすることができ、大電
力化されたウィルキンソン回路とすることができる。ま
た、単位回路を多段接続することにより、第１の集中定
数回路と第２の集中定数回路を構成するようにすると、
第２の端子と第３の端子間のアイソレーション特性も向
上することができる。

【００１９】

【発明の実施の形態】本発明の実施の形態にかかる第１
の集中定数型ウィルキンソン回路の構成を図１に示す。
ただし、この集中定数型ウィルキンソン回路は、３つの
端子のインピーダンスが略５０Ωとされると共に、使用
周波数帯域（中心周波数１５０ＭＨｚ）が１３０ＭＨｚ
〜１７０ＭＨｚとされ、さらに、分配（合成）比が１：
１とされた場合の集中定数型ウィルキンソン回路であ
る。図１に示す本発明の集中定数型ウィルキンソン回路
は、インピーダンスがＺｏ（≒５０Ω）とされた第１の
端子１１，第２の端子１２および第３の端子１３を備え
ている。この場合、第１の端子１１から入力された電力
は、分配比１：１で第２の端子１２と第３の端子１３に
分配されて出力される。また、第２の端子１２および第
３の端子１３から入力された電力は、それぞれ半分づつ
が合成されて第１の端子１１から合成出力される。

【００２０】第１の端子１１には第１インダクタＬ１
１，第２インダクタＬ１２，第１キャパシタＣ１１の一
端が接続されている。また、第２の端子１２には第１イ
ンダクタＬ１１の他端と、第２キャパシタＣ１２および
第１の抵抗素子Ｒ１の一端が接続されている。さらに、
第３の端子１３には第２インダクタＬ１２および第２の
抵抗素子Ｒ２の一端と、第３キャパシタＣ１３の一端が
接続されている。なお、第１キャパシタＣ１１，第２キ
ャパシタＣ１２，第３キャパシタＣ１３の他端はアース
に接続されている。さらに、第１の抵抗素子Ｒ１と第２
の抵抗素子Ｒ２との接続点とアース間にＬＣ並列共振回
路が接続されている。このＬＣ並列共振回路は、インダ
クタＬｏ（≒２５．０２ｎＨ）とキャパシタＣｏ（≒４
５ｐＦ）とからなり、その共振周波数ｆｏはほぼ使用周
波数帯域の中心周波数１５０ＭＨｚとされている。な
お、第１の抵抗素子Ｒ１と第２の抵抗素子Ｒ２のインピ
ーダンスは略５０Ωとされている。

【００２１】このＬＣ並列共振回路が並列共振した際に
は、そのインピーダンスは理論的には無限大となるた
め、抵抗素子Ｒ１，Ｒ２間にＬＣ並列共振回路が設けら
れていないことと同等になる。なお、インダクタＬｏの
インダクタンスは小さな値（≒２５．０２ｎＨ）とされ
ているので、その巻き数は数ターンとなる。このような
ＬＣ並列共振回路が抵抗素子Ｒ１，Ｒ２間に接続されて
いると、抵抗素子Ｒ１，Ｒ２において電力が消費されて
熱が発生したとしても、生じた熱は巻き数の少ないイン
ダクタＬｏを介してアースに効率的に伝達されるように
なる。したがって、抵抗素子Ｒ１，Ｒ２に格別の放熱対
策を施すことなく、大電力の集中定数型ウィルキンソン
回路とすることができる。

【００２２】ここで、第１の端子１１と第２の端子１２
間に接続されている第１の集中定数回路と、第１の端子
１１と第３の端子１３との間に接続されている第２の集
中定数回路は、前記図２１に示す集中定数回路１００と
同様の低域通過型のπ型回路とされており、その位相量
は使用周波数の中心周波数において略９０°とされてい
る。すなわち、集中定数回路１００においてキャパシタ
Ｃａは１５．０１ｐＦ、インダクタＬａは７５．０３ｎ
Ｈとされているので、第１キャパシタＣ１１は略３０．
０１ＰＦ、第２キャパシタＣ１２と第３キャパシタＣ１
３は略１５．０１ｐＦ、第１インダクタＬ１１と第２イ
ンダクタＬ１２は略７５．０３ｎＨとなる。

【００２３】図１に示す本発明の第１の集中定数型ウィ
ルキンソン回路における第１の端子１１の入力ＶＳＷ
Ｒ、第２の端子１２および第３の端子１３の出力ＶＳＷ
Ｒ、第１の端子１１から第２の端子１２／第３の端子１
３への通過損失、第２の端子１２と第３の端子１３間の
アイソレーションの各特性を図２に示す。この場合の、
使用周波数帯域は１３０〜１７０ＭＨｚとされ、その中
心周波数は１５０ＭＨｚとされる。図２を参照すると、
第２の端子１２と第３の端子１３間のアイソレーション
は使用周波数帯域において２３．３ｄＢ以上とされてお
り、図２２に示す従来の集中定数型ウィルキンソン回路
より、アイソレーション特性が向上されている。

【００２４】次に、本発明の実施の形態にかかる第２の
集中定数型ウィルキンソン回路の構成を図３に示す。こ
の第２の集中定数型ウィルキンソン回路は、図１に示す
第１の集中定数型ウィルキンソン回路における第１の端
子１１と第２の端子１２間に接続されている第１の集中
定数回路と、第１の端子１１と第３の端子１３との間に
接続されている第２の集中定数回路を、低域通過型のＴ
型回路としている構成に特徴があり、その他の構成は同
様とされている。そこで、特徴とする構成について主に
説明すると、図３に示す本発明の第２の集中定数型ウィ
ルキンソン回路は、インピーダンスがＺｏ（≒５０Ω）
とされた第１の端子２１，第２の端子２２および第３の
端子２３を備えている。この場合、第１の端子２１から
入力された電力は、分配比１：１で第２の端子２２と第
３の端子２３に分配されて出力される。また、第２の端
子２２および第３の端子２３から入力された電力は、そ
れぞれ半分づつが合成されて第１の端子２１から合成出
力される。

【００２５】第１の端子２１には直列接続された第１イ
ンダクタＬ２１と第２インダクタＬ２２の一端と、直列
接続された第３インダクタＬ２３と第４インダクタＬ２
４の一端が接続されている。直列接続された第１インダ
クタＬ２１と第２インダクタＬ２２との接続点とアース
間には、第１キャパシタＣ２１が接続され、直列接続さ
れた第３インダクタＬ２３と第４インダクタＬ２４との
接続点とアース間には、第２キャパシタＣ２２が接続さ
れている。また、第２の端子２２には直列接続された第
１インダクタＬ２１と第２インダクタＬ２２の他端と、
第１の抵抗素子Ｒ１の一端が接続されている。さらに、
第３の端子２３には直列接続された第３インダクタＬ２
３と第４インダクタＬ２４の他端と、第２の抵抗素子Ｒ
２の一端が接続されている。

【００２６】さらに、第１の抵抗素子Ｒ１と第２の抵抗
素子Ｒ２との接続点とアース間にＬＣ並列共振回路が接
続されている。このＬＣ並列共振回路は、インダクタＬ
ｏ（≒２５．０２ｎＨ）とキャパシタＣｏ（≒４５ｐ
Ｆ）とからなり、その共振周波数ｆｏはほぼ使用周波数
帯域の中心周波数１５０ＭＨｚとされている。なお、第
１の抵抗素子Ｒ１と第２の抵抗素子Ｒ２のインピーダン
スは略５０Ωとされている。このＬＣ並列共振回路が並
列共振した際には、そのインピーダンスは理論的には無
限大となるため、抵抗素子Ｒ１，Ｒ２間にＬＣ並列共振
回路が設けられていないことと同等になる。なお、イン
ダクタＬｏのインダクタンスは小さな値（≒２５．０２
ｎＨ）とされているので、その巻き数は数ターンとな
る。

【００２７】このようなＬＣ並列共振回路が抵抗素子Ｒ
１，Ｒ２間に接続されていると、抵抗素子Ｒ１，Ｒ２に
おいて電力が消費されて熱が発生したとしても、生じた
熱は巻き数の少ないインダクタＬｏを介してアースに効
率的に伝達されるようになる。したがって、抵抗素子Ｒ
１，Ｒ２に格別の放熱対策を施すことなく、大電力の集
中定数型ウィルキンソン回路とすることができる。ここ
で、第１の端子２１と第２の端子２２間に接続されてい
る第１の集中定数回路と、第１の端子２１と第３の端子
２３との間に接続されている第２の集中定数回路は、低
域通過型のＴ型回路とされており、使用周波数の中心周
波数において略９０°の位相量とされている。この場
合、第１の集中定数回路および第２の集中定数回路にお
いて、第１キャパシタＣ２１と第２キャパシタＣ２２は
略１５．０１ｐＦ、第１インダクタＬ２１ないし第４イ
ンダクタＬ２４は略７５．０３ｎＨとなる。

【００２８】図３に示す本発明の第２の集中定数型ウィ
ルキンソン回路における第１の端子２１の入力ＶＳＷ
Ｒ、第２の端子２２および第３の端子２３の出力ＶＳＷ
Ｒ、第１の端子２１から第２の端子２２／第３の端子２
３への通過損失、第２の端子２２と第３の端子２３間の
アイソレーションの各特性を図４に示す。この場合の、
使用周波数帯域は１３０〜１７０ＭＨｚとされ、その中
心周波数は１５０ＭＨｚとされる。図４を参照すると、
第２の端子２２と第３の端子２３間のアイソレーション
は使用周波数帯域において２０．０ｄＢ以上とされてお
り、図２２に示す従来の集中定数型ウィルキンソン回路
より、アイソレーション特性が向上されている。

【００２９】次に、本発明の実施の形態にかかる第３の
集中定数型ウィルキンソン回路の構成を図５に示す。こ
の第３の集中定数型ウィルキンソン回路は、図１に示す
第１の集中定数型ウィルキンソン回路における第１の端
子１１と第２の端子１２間に接続されている第１の集中
定数回路と、第１の端子１１と第３の端子１３との間に
接続されている第２の集中定数回路を、高域通過型のπ
型回路としている構成に特徴があり、その他の構成は同
様とされている。そこで、特徴とする構成について主に
説明すると、図５に示す本発明の第３の集中定数型ウィ
ルキンソン回路は、インピーダンスがＺｏ（≒５０Ω）
とされた第１の端子３１，第２の端子３２および第３の
端子３３を備えている。この場合、第１の端子３１から
入力された電力は、分配比１：１で第２の端子３２と第
３の端子３３に分配されて出力される。また、第２の端
子３２および第３の端子３３から入力された電力は、そ
れぞれ半分づつが合成されて第１の端子３１から合成出
力される。

【００３０】第１の端子３１には第１キャパシタＣ３
１，第２キャパシタＣ３２，第１インダクタＬ３１の一
端が接続されている。また、第２の端子３２には第１キ
ャパシタＣ３１の他端と、第２インダクタＬ３２および
第１の抵抗素子Ｒ１の一端が接続されている。さらに、
第３の端子３３には第２キャパシタＣ３２および第２の
抵抗素子Ｒ２の一端と、第３インダクタＬ３３の一端が
接続されている。なお、第１インダクタＬ３１，第２イ
ンダクタＬ３２，第３インダクタＬ３３の他端はアース
に接続されている。さらに、第１の抵抗素子Ｒ１と第２
の抵抗素子Ｒ２との接続点とアース間にＬＣ並列共振回
路が接続されている。このＬＣ並列共振回路は、インダ
クタＬｏ（≒２５．０２ｎＨ）とキャパシタＣｏ（≒４
５ｐＦ）とからなり、その共振周波数ｆｏはほぼ使用周
波数帯域の中心周波数１５０ＭＨｚとされている。な
お、第１の抵抗素子Ｒ１と第２の抵抗素子Ｒ２のインピ
ーダンスは略５０Ωとされている。

【００３１】このＬＣ並列共振回路が並列共振した際に
は、そのインピーダンスは理論的には無限大となるた
め、抵抗素子Ｒ１，Ｒ２間にＬＣ並列共振回路が設けら
れていないことと同等になる。なお、インダクタＬｏの
インダクタンスは小さな値（≒２５．０２ｎＨ）とされ
ているので、その巻き数は数ターンとなる。このような
ＬＣ並列共振回路が抵抗素子Ｒ１，Ｒ２間に接続されて
いると、抵抗素子Ｒ１，Ｒ２において電力が消費されて
熱が発生したとしても、生じた熱は巻き数の少ないイン
ダクタＬｏを介してアースに効率的に伝達されるように
なる。したがって、抵抗素子Ｒ１，Ｒ２に格別の放熱対
策を施すことなく、大電力の集中定数型ウィルキンソン
回路とすることができる。

【００３２】ここで、第１の端子３１と第２の端子３２
間に接続されている第１の集中定数回路と、第１の端子
３１と第３の端子３３との間に接続されている第２の集
中定数回路は、高域通過型のπ型回路とされており、使
用周波数の中心周波数において略９０°の位相量とされ
ている。この場合、第１の集中定数回路および第２の集
中定数回路において、第１キャパシタＣ３１と第２キャ
パシタＣ３２は略１５．０１ｐＦ、第１インダクタＬ３
１は略３７．５１ｎＨ、第２インダクタＬ３２および第
３インダクタＬ３３は略７５．０３ｎＨとなる。

【００３３】図５に示す本発明の第３の集中定数型ウィ
ルキンソン回路における第１の端子３１の入力ＶＳＷ
Ｒ、第２の端子３２および第３の端子３３の出力ＶＳＷ
Ｒ、第１の端子２３から第２の端子３２／第３の端子３
３への通過損失、第２の端子３２と第３の端子３３間の
アイソレーションの各特性を図６に示す。この場合の、
使用周波数帯域は１３０〜１７０ＭＨｚとされ、その中
心周波数は１５０ＭＨｚとされる。図６を参照すると、
第２の端子３２と第３の端子３３間のアイソレーション
は使用周波数帯域において２２．３ｄＢ以上とされてお
り、図２２に示す従来の集中定数型ウィルキンソン回路
より、アイソレーション特性が向上されている。

【００３４】次に、本発明の実施の形態にかかる第４の
集中定数型ウィルキンソン回路の構成を図７に示す。こ
の第４の集中定数型ウィルキンソン回路は、図１に示す
第１の集中定数型ウィルキンソン回路における第１の端
子１１と第２の端子１２間に接続されている第１の集中
定数回路と、第１の端子１１と第３の端子１３との間に
接続されている第２の集中定数回路を、高域通過型のＴ
型回路としている構成に特徴があり、その他の構成は同
様とされている。そこで、特徴とする構成について主に
説明すると、図７に示す本発明の第４の集中定数型ウィ
ルキンソン回路は、インピーダンスがＺｏ（≒５０Ω）
とされた第１の端子４１，第２の端子４２および第３の
端子４３を備えている。この場合、第１の端子４１から
入力された電力は、分配比１：１で第２の端子４２と第
３の端子４３に分配されて出力される。また、第２の端
子４２および第３の端子４３から入力された電力は、そ
れぞれ半分づつが合成されて第１の端子４１から合成出
力される。

【００３５】第１の端子４１には直列接続された第１キ
ャパシタＣ４１と第２キャパシタＣ４２の一端と、直列
接続された第３キャパシタＣ４３と第４キャパシタＣ４
４の一端が接続されている。直列接続された第１キャパ
シタＣ４１と第２キャパシタＣ４２との接続点とアース
間には、第１インダクタＬ４１が接続され、直列接続さ
れた第３キャパシタＣ４３と第４キャパシタＣ４４との
接続点とアース間には、第２インダクタＬ４２が接続さ
れている。また、第２の端子４２には直列接続された第
１キャパシタＣ４１と第２キャパシタＣ４２の他端と、
第１の抵抗素子Ｒ１の一端が接続されている。さらに、
第３の端子４３には直列接続された第３キャパシタＣ４
３と第４キャパシタＣ４４の他端と、第２の抵抗素子Ｒ
２の一端が接続されている。

【００３６】さらに、第１の抵抗素子Ｒ１と第２の抵抗
素子Ｒ２との接続点とアース間にＬＣ並列共振回路が接
続されている。このＬＣ並列共振回路は、インダクタＬ
ｏ（≒２５．０２ｎＨ）とキャパシタＣｏ（≒４５ｐ
Ｆ）とからなり、その共振周波数ｆｏはほぼ使用周波数
帯域の中心周波数１５０ＭＨｚとされている。なお、第
１の抵抗素子Ｒ１と第２の抵抗素子Ｒ２のインピーダン
スは略５０Ωとされている。このＬＣ並列共振回路が並
列共振した際には、そのインピーダンスは理論的には無
限大となるため、抵抗素子Ｒ１，Ｒ２間にＬＣ並列共振
回路が設けられていないことと同等になる。なお、イン
ダクタＬｏのインダクタンスは小さな値（≒２５．０２
ｎＨ）とされているので、その巻き数は数ターンとな
る。

【００３７】このようなＬＣ並列共振回路が抵抗素子Ｒ
１，Ｒ２間に接続されていると、抵抗素子Ｒ１，Ｒ２に
おいて電力が消費されて熱が発生したとしても、生じた
熱は巻き数の少ないインダクタＬｏを介してアースに効
率的に伝達されるようになる。したがって、抵抗素子Ｒ
１，Ｒ２に格別の放熱対策を施すことなく、大電力の集
中定数型ウィルキンソン回路とすることができる。ここ
で、第１の端子４１と第２の端子４２間に接続されてい
る第１の集中定数回路と、第１の端子４１と第３の端子
４３との間に接続されている第２の集中定数回路は、高
域通過型のＴ型回路とされており、使用周波数の中心周
波数において略９０°の位相量とされている。この場
合、第１の集中定数回路および第２の集中定数回路にお
いて、第１キャパシタＣ４１ないし第４キャパシタＣ４
４は略１５．０１ｐＦ、第１インダクタＬ４１および第
２インダクタＬ４２は略７５．０３ｎＨとなる。

【００３８】図７に示す本発明の第４の集中定数型ウィ
ルキンソン回路における第１の端子４１の入力ＶＳＷ
Ｒ、第２の端子４２および第３の端子４３の出力ＶＳＷ
Ｒ、第１の端子４１から第２の端子４２／第３の端子４
３への通過損失、第２の端子４２と第３の端子４３間の
アイソレーションの各特性を図８に示す。この場合の、
使用周波数帯域は１３０〜１７０ＭＨｚとされ、その中
心周波数は１５０ＭＨｚとされる。

【００３９】次に、本発明の実施の形態にかかる第５の
集中定数型ウィルキンソン回路の構成を図９に示す。こ
の第５の集中定数型ウィルキンソン回路は、図１に示す
第１の集中定数型ウィルキンソン回路における第１の抵
抗素子Ｒ１と第２の抵抗素子Ｒ２間に接続されている並
列共振回路におけるインダクタＬｏを分布定数線路に置
き換えるようにした構成に特徴があり、その他の構成は
同様とされている。そこで、特徴とする構成について主
に説明すると、図９に示す本発明の第５の集中定数型ウ
ィルキンソン回路は、インピーダンスがＺｏ（≒５０
Ω）とされた第１の端子５１，第２の端子５２および第
３の端子５３を備えている。この場合、第１の端子５１
から入力された電力は、分配比１：１で第２の端子５２
と第３の端子５３に分配されて出力される。また、第２
の端子５２および第３の端子５３から入力された電力
は、それぞれ半分づつが合成されて第１の端子５１から
合成出力される。

【００４０】第１の端子５１には第１インダクタＬ５
１，第２インダクタＬ５２，第１キャパシタＣ５１の一
端が接続されている。また、第２の端子５２には第１イ
ンダクタＬ５１の他端と、第２キャパシタＣ５２および
第１の抵抗素子Ｒ１の一端が接続されている。さらに、
第３の端子５３には第２インダクタＬ５２および第２の
抵抗素子Ｒ２の一端と、第３キャパシタＣ５３の一端が
接続されている。なお、第１キャパシタＣ５１，第２キ
ャパシタＣ５２，第３キャパシタＣ５３の他端はアース
に接続されている。さらに、第１の抵抗素子Ｒ１と第２
の抵抗素子Ｒ２との接続点とアース間に並列共振回路が
接続されている。この並列共振回路は、位相量θｏが略
２５．２３°の、例えばストリップラインからなる分布
定数線路５４とキャパシタＣｏ（≒４５ｐＦ）とからな
り、その共振周波数ｆｏはほぼ使用周波数帯域の中心周
波数１５０ＭＨｚとされている。なお、第１の抵抗素子
Ｒ１と第２の抵抗素子Ｒ２のインピーダンスは略５０Ω
とされている。

【００４１】この並列共振回路が並列共振した際には、
そのインピーダンスは理論的には無限大となるため、抵
抗素子Ｒ１，Ｒ２間に並列共振回路が設けられていない
ことと同等になる。なお、分布定数線路５４の位相量θ
ｏは使用周波数帯域の中心周波数において略２５．２３
°とされていることから、分布定数線路の波長短縮率に
もよるが分布定数線路５４の長さは約７ｃｍとなる。こ
のような並列共振回路が抵抗素子Ｒ１，Ｒ２間に接続さ
れていると、抵抗素子Ｒ１，Ｒ２において電力が消費さ
れて熱が発生したとしても、生じた熱は長さの短い分布
定数線路５４を介してアースに効率的に伝達されるよう
になる。したがって、抵抗素子Ｒ１，Ｒ２に格別の放熱
対策を施すことなく、大電力の集中定数型ウィルキンソ
ン回路とすることができる。

【００４２】ここで、第１の端子５１と第２の端子５２
間に接続されている第１の集中定数回路と、第１の端子
５１と第３の端子５３との間に接続されている第２の集
中定数回路は、前記図２１に示す集中定数回路１００と
同様の低域通過型のπ型回路とされており、その位相量
は使用周波数の中心周波数において略９０°とされてい
る。すなわち、集中定数回路１００においてキャパシタ
Ｃａは１５．０１ｐＦ、インダクタＬａは７５．０３ｎ
Ｈとされているので、第１キャパシタＣ５１は略３０．
０１ｐＦ、第２キャパシタＣ５２と第３キャパシタＣ５
３は略１５．０１ｐＦ、第１インダクタＬ５１と第２イ
ンダクタＬ５２は略７５．０３ｎＨとなる。

【００４３】図９に示す本発明の第５の集中定数型ウィ
ルキンソン回路における第１の端子５１の入力ＶＳＷ
Ｒ、第２の端子５２および第３の端子５３の出力ＶＳＷ
Ｒ、第１の端子５１から第２の端子５２／第３の端子５
３への通過損失、第２の端子５２と第３の端子５３間の
アイソレーションの各特性を図１０に示す。この場合
の、使用周波数帯域は１３０〜１７０ＭＨｚとされ、そ
の中心周波数は１５０ＭＨｚとされる。図１０を参照す
ると、第２の端子５２と第３の端子５３間のアイソレー
ションは使用周波数帯域において２３．６ｄＢ以上とさ
れており、図２２に示す従来の集中定数型ウィルキンソ
ン回路より、アイソレーション特性が向上されている。

【００４４】なお、図９に示す本発明の実施の形態にか
かる第５の集中定数型ウィルキンソン回路における第１
の端子５１と第２の端子５２間に接続されている第１の
集中定数回路と、第１の端子５１と第３の端子５３との
間に接続されている集中定数回路を、低域通過型のπ型
回路に替えて図３に示すような低域通過型のＴ型回路、
図５に示すような高域通過型のπ型回路、図７に示すよ
うな高域通過型のＴ型回路としてもよい。

【００４５】次に、本発明の実施の形態にかかる第６の
集中定数型ウィルキンソン回路の構成を図１１に示す。
この第６の集中定数型ウィルキンソン回路は、第１の端
子６１と第２の端子６２間に接続されている第１の集中
定数回路と、第１の端子６１と第３の端子６３との間に
接続されている第２の集中定数回路を、低域通過型のπ
型回路からなる単位回路を２段に直列接続した構成に特
徴を有している。そこで、特徴とする構成について主に
説明すると、図１１に示す本発明の第６の集中定数型ウ
ィルキンソン回路は、インピーダンスがＺｏ（≒５０
Ω）とされた第１の端子６１，第２の端子６２および第
３の端子６３を備えている。この場合、第１の端子６１
から入力された電力は、分配比１：１で第２の端子６２
と第３の端子６３に分配されて出力される。また、第２
の端子６２および第３の端子６３から入力された電力
は、それぞれ半分づつが合成されて第１の端子６１から
合成出力される。

【００４６】第１の端子６１には直列接続された第１イ
ンダクタＬ６１と第２インダクタＬ６２の一端と、直列
接続された第３インダクタＬ６３と第４インダクタＬ６
４の一端と、第１キャパシタＣ６１の一端が接続されて
いる。また、第２の端子６２には直列接続された第１イ
ンダクタＬ６１と第２インダクタＬ６２の他端と、第３
キャパシタＣ６３および抵抗素子Ｒｏの一端が接続され
ている。さらに、第３の端子６３には直列接続された第
３インダクタＬ６３と第４インダクタＬ６４の他端と、
抵抗素子Ｒｏの他端と、第５キャパシタＣ６５の一端が
接続されている。なお、直列接続された第１インダクタ
Ｌ６１と第２インダクタＬ６２との接続点とアース間に
は第２キャパシタＣ６２が接続され、直列接続された第
３インダクタＬ６３と第４インダクタＬ６４の一端との
接続点とアース間には第４キャパシタＣ６４が接続され
ている。また、第１キャパシタＣ６１，第３キャパシタ
Ｃ６３，第５キャパシタＣ６５の他端はアースに接続さ
れている。

【００４７】上記したように、第１の端子６１と第２の
端子６２間に接続されている第１の集中定数回路は、第
１のキャパシタＣ６１の一部，第１のインダクタＬ６
１，第２のキャパシタＣ６２の一部からなる低域通過型
のπ型回路と、第２のキャパシタＣ６２の一部，第２の
インダクタＬ６２，第３のキャパシタＣ６３からなる低
域通過型のπ型回路とが２段直列接続されて構成されて
いる。また、第１の端子６１と第３の端子６３との間に
接続されている第２の集中定数回路は、第１のキャパシ
タＣ６１の一部，第３のインダクタＬ６３，第４のキャ
パシタＣ６４の一部からなる低域通過型のπ型回路と、
第４のキャパシタＣ６４の一部，第４インダクタＬ６
４，第５のキャパシタＣ６５からなる低域通過型のπ型
回路とが２段直列接続されて構成されている。そして、
第１の集中定数回路および第２の集中定数回路の位相量
は使用周波数の中心周波数において略９０°とされてい
る。すなわち、第１キャパシタＣ６１，第２キャパシタ
Ｃ６２，第４キャパシタＣ６４は略１２．４３ｐＦ、第
３キャパシタＣ６３と第５キャパシタＣ６５は略６．２
２ｐＦ、第１インダクタＬ６１ないし第４インダクタＬ
６４は略５３．０５ｎＨとなる。

【００４８】図１１に示す本発明の第６の集中定数型ウ
ィルキンソン回路における第１の端子６１の入力ＶＳＷ
Ｒ、第２の端子６２および第３の端子６３の出力ＶＳＷ
Ｒ、第１の端子６１から第２の端子６２／第３の端子６
３への通過損失、第２の端子６２と第３の端子６３間の
アイソレーションの各特性を図１２に示す。この場合
の、使用周波数帯域は１３０〜１７０ＭＨｚとされ、そ
の中心周波数は１５０ＭＨｚとされる。図１２を参照す
ると、第２の端子６２と第３の端子６３間のアイソレー
ションは使用周波数帯域において２２．０ｄＢ以上とさ
れており、図２２に示す従来の集中定数型ウィルキンソ
ン回路より、アイソレーション特性が向上されている。

【００４９】次に、本発明の実施の形態にかかる第７の
集中定数型ウィルキンソン回路の構成を図１３に示す。
この第７の集中定数型ウィルキンソン回路は、図１１に
示す第６の集中定数型ウィルキンソン回路における抵抗
素子Ｒｏを、直列接続された第１の抵抗素子Ｒ１と第２
の抵抗素子Ｒ２と、その中間接続点とアース間に接続さ
れたＬＣ並列共振回路とした構成に特徴を有している。
そこで、特徴とする構成について主に説明すると、図１
３に示す本発明の第７の集中定数型ウィルキンソン回路
は、インピーダンスがＺｏ（≒５０Ω）とされた第１の
端子７１，第２の端子７２および第３の端子７３を備え
ている。この場合、第１の端子７１から入力された電力
は、分配比１：１で第２の端子７２と第３の端子７３に
分配されて出力される。また、第２の端子７２および第
３の端子７３から入力された電力は、それぞれ半分づつ
が合成されて第１の端子７１から合成出力される。

【００５０】第１の端子７１には直列接続された第１イ
ンダクタＬ７１と第２インダクタＬ７２の一端と、直列
接続された第３インダクタＬ７３と第４インダクタＬ７
４の一端と、第１キャパシタＣ７１の一端が接続されて
いる。また、第２の端子７２には直列接続された第１イ
ンダクタＬ７１と第２インダクタＬ７２の他端と、第３
キャパシタＣ７３および第１の抵抗素子Ｒ１の一端が接
続されている。さらに、第３の端子７３には直列接続さ
れた第３インダクタＬ７３と第４インダクタＬ７４の他
端と、第２の抵抗素子Ｒ２の他端と、第５キャパシタＣ
７５の一端が接続されている。なお、直列接続された第
１インダクタＬ７１と第２インダクタＬ７２との接続点
とアース間には第２キャパシタＣ７２が接続され、直列
接続された第３インダクタＬ７３と第４インダクタＬ７
４の一端との接続点とアース間には第４キャパシタＣ７
４が接続されている。また、第１キャパシタＣ７１，第
３キャパシタＣ７３，第５キャパシタＣ７５の他端はア
ースに接続されている。

【００５１】さらに、第１の抵抗素子Ｒ１と第２の抵抗
素子Ｒ２との接続点とアース間にＬＣ並列共振回路が接
続されている。このＬＣ並列共振回路は、インダクタＬ
ｏ（≒２５．０２ｎＨ）とキャパシタＣｏ（≒４５ｐ
Ｆ）とからなり、その共振周波数ｆｏはほぼ使用周波数
帯域の中心周波数１５０ＭＨｚとされている。なお、第
１の抵抗素子Ｒ１と第２の抵抗素子Ｒ２のインピーダン
スは略５０Ωとされている。このＬＣ並列共振回路が並
列共振した際には、そのインピーダンスは理論的には無
限大となるため、抵抗素子Ｒ１，Ｒ２間にＬＣ並列共振
回路が設けられていないことと同等になる。なお、イン
ダクタＬｏのインダクタンスは小さな値（≒２５．０２
ｎＨ）とされているので、その巻き数は数ターンとな
る。

【００５２】このようなＬＣ並列共振回路が抵抗素子Ｒ
１，Ｒ２間に接続されていると、抵抗素子Ｒ１，Ｒ２に
おいて電力が消費されて熱が発生したとしても、生じた
熱は巻き数の少ないインダクタＬｏを介してアースに効
率的に伝達されるようになる。したがって、抵抗素子Ｒ
１，Ｒ２に格別の放熱対策を施すことなく、大電力の集
中定数型ウィルキンソン回路とすることができる。ここ
で、第１の端子７１と第２の端子７２間に接続されてい
る第１の集中定数回路は、第１のキャパシタＣ７１の一
部，第１のインダクタＬ７１，第２のキャパシタＣ７２
の一部からなる低域通過型のπ型回路と、第２のキャパ
シタＣ７２の一部，第２のインダクタＬ７２，第３のキ
ャパシタＣ７３からなる低域通過型のπ型回路とが２段
直列接続されて構成されている。

【００５３】また、第１の端子７１と第３の端子７３と
の間に接続されている第２の集中定数回路は、第１のキ
ャパシタＣ７１の一部，第３のインダクタＬ７３，第４
のキャパシタＣ７４の一部からなる低域通過型のπ型回
路と、第４のキャパシタＣ７４の一部，第４インダクタ
Ｌ７４，第５のキャパシタＣ７５からなる低域通過型の
π型回路とが２段直列接続されて構成されている。そし
て、第１の集中定数回路および第２の集中定数回路の位
相量は使用周波数の中心周波数において略９０°とされ
ている。すなわち、第１キャパシタＣ７１，第２キャパ
シタＣ７２，第４キャパシタＣ７４は略１２．４３ｐ
Ｆ、第３キャパシタＣ７３と第５キャパシタＣ７５は略
６．２２ｐＦ、第１インダクタＬ７１ないし第４インダ
クタＬ７４は略５３．０５ｎＨとなる。

【００５４】図１３に示す本発明の第７の集中定数型ウ
ィルキンソン回路における第１の端子７１の入力ＶＳＷ
Ｒ、第２の端子７２および第３の端子７３の出力ＶＳＷ
Ｒ、第１の端子７１から第２の端子７２／第３の端子７
３への通過損失、第２の端子７２と第３の端子７３間の
アイソレーションの各特性を図１４に示す。この場合
の、使用周波数帯域は１３０〜１７０ＭＨｚとされ、そ
の中心周波数は１５０ＭＨｚとされる。図１４を参照す
ると、第２の端子７２と第３の端子７３間のアイソレー
ションは使用周波数帯域において３３．７ｄＢ以上とさ
れており、図２２に示す従来の集中定数型ウィルキンソ
ン回路より、アイソレーション特性が大きく向上されて
いる。したがって、漏洩同軸ケーブルの損失補償用の双
方向増幅器に図１３に示す集中定数型ウィルキンソン回
路を使用しても発振を生じることのない安定した特性の
双方向増幅器とすることができる。

【００５５】次に、本発明の実施の形態にかかる第８の
集中定数型ウィルキンソン回路の構成を図１５に示す。
この第８の集中定数型ウィルキンソン回路は、図１１に
示す第６の集中定数型ウィルキンソン回路における抵抗
素子Ｒｏを、直列接続された第１の抵抗素子Ｒ１と第２
の抵抗素子Ｒ２と、その中間接続点とアース間に接続さ
れた分布定数線路とキャパシタからなる並列共振回路と
した構成に特徴を有している。そこで、特徴とする構成
について主に説明すると、図１５に示す本発明の第８の
集中定数型ウィルキンソン回路は、インピーダンスがＺ
ｏ（≒５０Ω）とされた第１の端子８１，第２の端子８
２および第３の端子８３を備えている。この場合、第１
の端子８１から入力された電力は、分配比１：１で第２
の端子８２と第３の端子８３に分配されて出力される。
また、第２の端子８２および第３の端子８３から入力さ
れた電力は、それぞれ半分づつが合成されて第１の端子
８１から合成出力される。

【００５６】第１の端子８１には直列接続された第１イ
ンダクタＬ８１と第２インダクタＬ８２の一端と、直列
接続された第３インダクタＬ８３と第４インダクタＬ８
４の一端と、第１キャパシタＣ８１の一端が接続されて
いる。また、第２の端子８２には直列接続された第１イ
ンダクタＬ８１と第２インダクタＬ８２の他端と、第３
キャパシタＣ８３および第１の抵抗素子Ｒ１の一端が接
続されている。さらに、第３の端子８３には直列接続さ
れた第３インダクタＬ８３と第４インダクタＬ８４の他
端と、第２の抵抗素子Ｒ２の他端と、第５キャパシタＣ
８５の一端が接続されている。なお、直列接続された第
１インダクタＬ８１と第２インダクタＬ８２との接続点
とアース間には第２キャパシタＣ８２が接続され、直列
接続された第３インダクタＬ８３と第４インダクタＬ８
４の一端との接続点とアース間には第４キャパシタＣ８
４が接続されている。また、第１キャパシタＣ８１，第
３キャパシタＣ８３，第５キャパシタＣ８５の他端はア
ースに接続されている。

【００５７】さらに、第１の抵抗素子Ｒ１と第２の抵抗
素子Ｒ２との接続点とアース間に並列共振回路が接続さ
れている。この並列共振回路は、位相量θｏが略２５．
２３°の、例えばストリップラインからなる分布定数線
路８４とキャパシタＣｏ（≒４５ｐＦ）とからなり、そ
の共振周波数ｆｏはほぼ使用周波数帯域の中心周波数１
５０ＭＨｚとされている。なお、第１の抵抗素子Ｒ１と
第２の抵抗素子Ｒ２のインピーダンスは略５０Ωとされ
ている。この並列共振回路が並列共振した際には、その
インピーダンスは理論的には無限大となるため、抵抗素
子Ｒ１，Ｒ２間に並列共振回路が設けられていないこと
と同等になる。なお、分布定数線路８４の位相量θｏは
使用周波数帯域の中心周波数において略２５．２３°と
されていることから、分布定数線路の波長短縮率にもよ
るが分布定数線路８４の長さは約７ｃｍとなる。

【００５８】このような並列共振回路が抵抗素子Ｒ１，
Ｒ２間に接続されていると、抵抗素子Ｒ１，Ｒ２におい
て電力が消費されて熱が発生したとしても、生じた熱は
長さの短い分布定数線路８４を介してアースに効率的に
伝達されるようになる。したがって、抵抗素子Ｒ１，Ｒ
２に格別の放熱対策を施すことなく、大電力の集中定数
型ウィルキンソン回路とすることができる。ここで、第
１の端子８１と第２の端子８２間に接続されている第１
の集中定数回路は、第１のキャパシタＣ８１の一部，第
１のインダクタＬ８１，第２のキャパシタＣ８２の一部
からなる低域通過型のπ型回路と、第２のキャパシタＣ
８２の一部，第２のインダクタＬ８２，第３のキャパシ
タＣ８３からなる低域通過型のπ型回路とが２段直列接
続されて構成されている。

【００５９】また、第１の端子８１と第３の端子８３と
の間に接続されている第２の集中定数回路は、第１のキ
ャパシタＣ８１の一部，第３のインダクタＬ８３，第４
のキャパシタＣ８４の一部からなる低域通過型のπ型回
路と、第４のキャパシタＣ８４の一部，第４インダクタ
Ｌ８４，第５のキャパシタＣ８５からなる低域通過型の
π型回路とが２段直列接続されて構成されている。そし
て、第１の集中定数回路および第２の集中定数回路の位
相量は使用周波数の中心周波数において略９０°とされ
ている。すなわち、第１キャパシタＣ８１，第２キャパ
シタＣ８２，第４キャパシタＣ８４は略１２．４３ｐ
Ｆ、第３キャパシタＣ８３と第５キャパシタＣ８５は略
６．２２ｐＦ、第１インダクタＬ８１ないし第４インダ
クタＬ８４は略５３．０５ｎＨとなる。

【００６０】図１５に示す本発明の第８の集中定数型ウ
ィルキンソン回路における第１の端子８１の入力ＶＳＷ
Ｒ、第２の端子８２および第３の端子８３の出力ＶＳＷ
Ｒ、第１の端子８１から第２の端子８２／第３の端子８
３への通過損失、第２の端子８２と第３の端子８３間の
アイソレーションの各特性を図１６に示す。この場合
の、使用周波数帯域は１３０〜１７０ＭＨｚとされ、そ
の中心周波数は１５０ＭＨｚとされる。図１６を参照す
ると、第２の端子８２と第３の端子８３間のアイソレー
ションは使用周波数帯域において３３．２ｄＢ以上とさ
れており、図２２に示す従来の集中定数型ウィルキンソ
ン回路より、アイソレーション特性が大きく向上されて
いる。したがって、漏洩同軸ケーブルの損失補償用の双
方向増幅器に図１５に示す集中定数型ウィルキンソン回
路を使用しても発振を生じることのない安定した特性の
双方向増幅器とすることができる。

【００６１】次に、本発明の実施の形態にかかる第９の
集中定数型ウィルキンソン回路の構成を図１７に示す。
この第９の集中定数型ウィルキンソン回路は、第１の端
子９１と第２の端子９２間に接続されている第１の集中
定数回路と、第１の端子９１と第３の端子９３との間に
接続されている第２の集中定数回路を、低域通過型のπ
型回路からなる単位回路を３段に直列接続した構成に特
徴を有している。そこで、特徴とする構成について主に
説明すると、図１７に示す本発明の第９の集中定数型ウ
ィルキンソン回路は、インピーダンスがＺｏ（≒５０
Ω）とされた第１の端子９１，第２の端子９２および第
３の端子９３を備えている。この場合、第１の端子９１
から入力された電力は、分配比１：１で第２の端子９２
と第３の端子９３に分配されて出力される。また、第２
の端子９２および第３の端子９３から入力された電力
は、それぞれ半分づつが合成されて第１の端子９１から
合成出力される。

【００６２】第１の端子９１には直列接続された第１イ
ンダクタＬ９１，第２インダクタＬ９２および第３イン
ダクタＬ９３の一端と、直列接続された第４インダクタ
Ｌ９４，第５インダクタＬ９５および第６インダクタＬ
９６の一端と、第１キャパシタＣ９１の一端が接続され
ている。また、第２の端子９２には直列接続された第１
インダクタＬ９１，第２インダクタＬ９２および第３イ
ンダクタＬ９３の他端と、第４キャパシタＣ９４および
第１の抵抗素子Ｒ１の一端が接続されている。さらに、
第３の端子９３には直列接続された第４インダクタＬ９
４，第５インダクタＬ９５および第６インダクタＬ９６
の他端と、第２の抵抗素子Ｒ２の他端と、第７キャパシ
タＣ９７の一端が接続されている。なお、直列接続され
た第１インダクタＬ９１と第２インダクタＬ９２との接
続点とアース間には第２キャパシタＣ９２が、第２イン
ダクタＬ９２と第３インダクタＬ９３との接続点とアー
ス間には第３キャパシタＣ９３が接続され、直列接続さ
れた第４インダクタＬ９４と第５インダクタＬ９５の一
端との接続点とアース間には第５キャパシタＣ９５が、
第５インダクタＬ９５と第６インダクタＬ９６の一端と
の接続点とアース間には第６キャパシタＣ９６が接続さ
れている。また、第１キャパシタＣ９１，第４キャパシ
タＣ９４，第７キャパシタＣ９７の他端はアースに接続
されている。

【００６３】さらに、第１の抵抗素子Ｒ１と第２の抵抗
素子Ｒ２との接続点とアース間にＬＣ並列共振回路が接
続されている。このＬＣ並列共振回路は、インダクタＬ
ｏ（≒２５．０２ｎＨ）とキャパシタＣｏ（≒４５ｐ
Ｆ）とからなり、その共振周波数ｆｏはほぼ使用周波数
帯域の中心周波数１５０ＭＨｚとされている。なお、第
１の抵抗素子Ｒ１と第２の抵抗素子Ｒ２のインピーダン
スは略５０Ωとされている。このＬＣ並列共振回路が並
列共振した際には、そのインピーダンスは理論的には無
限大となるため、抵抗素子Ｒ１，Ｒ２間にＬＣ並列共振
回路が設けられていないことと同等になる。なお、イン
ダクタＬｏのインダクタンスは小さな値（≒２５．０２
ｎＨ）とされているので、その巻き数は数ターンとな
る。

【００６４】このようなＬＣ並列共振回路が抵抗素子Ｒ
１，Ｒ２間に接続されていると、抵抗素子Ｒ１，Ｒ２に
おいて電力が消費されて熱が発生したとしても、生じた
熱は巻き数の少ないインダクタＬｏを介してアースに効
率的に伝達されるようになる。したがって、抵抗素子Ｒ
１，Ｒ２に格別の放熱対策を施すことなく、大電力の集
中定数型ウィルキンソン回路とすることができる。ここ
で、第１の端子９１と第２の端子９２間に接続されてい
る第１の集中定数回路は、第１のキャパシタＣ９１の一
部，第１のインダクタＬ９１，第２のキャパシタＣ９２
の一部からなる低域通過型のπ型回路と、第２のキャパ
シタＣ９２の一部，第２のインダクタＬ９２，第３のキ
ャパシタＣ９３からなる低域通過型のπ型回路と、第３
のキャパシタＣ９３の一部，第３のインダクタＬ９３，
第４のキャパシタＣ９４からなる低域通過型のπ型回路
とが３段直列接続されて構成されている。

【００６５】また、第１の端子９１と第３の端子９３と
の間に接続されている第２の集中定数回路は、第１のキ
ャパシタＣ９１の一部，第４のインダクタＬ９４，第５
のキャパシタＣ９５一部からなる低域通過型のπ型回路
と、第５のキャパシタＣ９５の一部，第５のインダクタ
Ｌ９５，第６のキャパシタＣ９６からなる低域通過型の
π型回路と、第６のキャパシタＣ９６の一部，第６のイ
ンダクタＬ９６，第７のキャパシタＣ９７からなる低域
通過型のπ型回路とが３段直列接続されて構成されてい
る。そして、第１の集中定数回路および第２の集中定数
回路の位相量は使用周波数の中心周波数において略９０
°とされている。すなわち、第１キャパシタＣ９１，第
２キャパシタＣ９２，第３キャパシタＣ９３，第５キャ
パシタＣ９５、第６キャパシタＣ９６は略８．０４ｐ
Ｆ、第４キャパシタＣ９４と第７キャパシタＣ９７は略
４．０２ｐＦ、第１インダクタＬ９１ないし第６インダ
クタＬ９６は略３７．５１ｎＨとなる。

【００６６】図１７に示す本発明の第９の集中定数型ウ
ィルキンソン回路における第１の端子９１の入力ＶＳＷ
Ｒ、第２の端子９２および第３の端子９３の出力ＶＳＷ
Ｒ、第１の端子９１から第２の端子９２／第３の端子９
３への通過損失、第２の端子９２と第３の端子９３間の
アイソレーションの各特性を図１８に示す。この場合
の、使用周波数帯域は１３０〜１７０ＭＨｚとされ、そ
の中心周波数は１５０ＭＨｚとされる。図１８を参照す
ると、第２の端子９２と第３の端子９３間のアイソレー
ションは使用周波数帯域において３６．６ｄＢ以上とさ
れており、図２２に示す従来の集中定数型ウィルキンソ
ン回路より、アイソレーション特性が大きく向上されて
いる。したがって、漏洩同軸ケーブルの損失補償用の双
方向増幅器に図１７に示す集中定数型ウィルキンソン回
路を使用しても発振を生じることのない安定した特性の
双方向増幅器とすることができる。

【００６７】上記した第６の集中定数型ウィルキンソン
回路ないし第９の集中定数型ウィルキンソン回路におけ
る第１の端子と第２の端子間に接続されている第１の集
中定数回路と、第１の端子と第３の端子との間に接続さ
れている第２の集中定数回路は、単位回路を２段あるい
は３段接続して構成されているが、この単位回路を低域
通過型のπ型回路に替えて低域通過型のＴ型回路、高域
通過型のπ型回路、高域通過型のＴ型回路としてもよ
い。また、単位回路の直列段数は４段以上としてもよ
い。さらに、上記の説明では並列共振回路を構成してい
る分布定数線路をマイクロストリップラインによる分布
定数線路としたが、本発明はこれに限らず同軸ケーブル
等による分布定数線路としてもよい。

【００６８】

【発明の効果】本発明は以上説明したように、第２の端
子と第３の端子間に接続される２つの抵抗素子間の接続
点とアース間に、使用周波数帯の中心周波数においてほ
ぼ並列共振状態となる並列共振回路を接続するようにす
ると、２つの抵抗素子により生じた熱が、並列共振回路
を介してアースに伝達されるため、従来アースから浮い
ていた抵抗素子の放熱効果を良好にすることができ、大
電力化されたウィルキンソン回路とすることができる。
また、単位回路を多段接続することにより、第１の集中
定数回路と第２の集中定数回路を構成するようにする
と、第２の端子と第３の端子間のアイソレーション特性
も向上することができる。

【図面の簡単な説明】

【図１】本発明の実施の形態にかかる第１の集中定数型
ウィルキンソン回路を示す回路図である。

【図２】本発明の実施の形態にかかる第１の集中定数型
ウィルキンソン回路の各種電気的特性を示す図表であ
る。

【図３】本発明の実施の形態にかかる第２の集中定数型
ウィルキンソン回路を示す回路図である。

【図４】本発明の実施の形態にかかる第２の集中定数型
ウィルキンソン回路の各種電気的特性を示す図表であ
る。

【図５】本発明の実施の形態にかかる第３の集中定数型
ウィルキンソン回路を示す回路図である。

【図６】本発明の実施の形態にかかる第３の集中定数型
ウィルキンソン回路の各種電気的特性を示す図表であ
る。

【図７】本発明の実施の形態にかかる第４の集中定数型
ウィルキンソン回路を示す回路図である。

【図８】本発明の実施の形態にかかる第４の集中定数型
ウィルキンソン回路の各種電気的特性を示す図表であ
る。

【図９】本発明の実施の形態にかかる第５の集中定数型
ウィルキンソン回路を示す回路図である。

【図１０】本発明の実施の形態にかかる第５の集中定数
型ウィルキンソン回路の各種電気的特性を示す図表であ
る。

【図１１】本発明の実施の形態にかかる第６の集中定数
型ウィルキンソン回路を示す回路図である。

【図１２】本発明の実施の形態にかかる第６の集中定数
型ウィルキンソン回路の各種電気的特性を示す図表であ
る。

【図１３】本発明の実施の形態にかかる第７の集中定数
型ウィルキンソン回路を示す回路図である。

【図１４】本発明の実施の形態にかかる第７の集中定数
型ウィルキンソン回路の各種電気的特性を示す図表であ
る。

【図１５】本発明の実施の形態にかかる第８の集中定数
型ウィルキンソン回路を示す回路図である。

【図１６】本発明の実施の形態にかかる第８の集中定数
型ウィルキンソン回路の各種電気的特性を示す図表であ
る。

【図１７】本発明の実施の形態にかかる第９の集中定数
型ウィルキンソン回路を示す回路図である。

【図１８】本発明の実施の形態にかかる第９の集中定数
型ウィルキンソン回路の各種電気的特性を示す図表であ
る。

【図１９】従来のウィルキンソン回路の構成を示す回路
図である。

【図２０】従来のウィルキンソン回路の各種電気的特性
を示す図表である。

【図２１】従来のウィルキンソン回路において、分布定
数線路を置き換える集中定数回路を示す図である。

【図２２】従来の集中定数型ウィルキンソン回路の構成
を示す回路図である。

【図２３】従来の集中定数型ウィルキンソン回路の各種
電気的特性を示す図表である。

【図２４】ウィルキンソン回路が適用される双方向増幅
器の概略を示す図である。

【符号の説明】

１１，２１，３１，４１，５１，６１，７１，８１，９
１，１１１第１の端子１２，２２，３２，４２，５２，６２，７２，８２，９
２，１１２第２の端子１３，２３，３３，４３，５３，６３，７３，８３，９
３，１１３第３の端子５４，８４，１１４，１１５分布定数線路Ｃ１１，Ｃ１２，Ｃ１３，Ｃ２１，Ｃ２２，Ｃ３１，Ｃ
３２，Ｃ４１，Ｃ４２，Ｃ４３，Ｃ４４，Ｃ５１，Ｃ５
２，Ｃ５３，Ｃ６１，Ｃ６２，Ｃ６３，Ｃ６４，Ｃ６
５，Ｃ７１，Ｃ７２，Ｃ７３，Ｃ７４，Ｃ７５，Ｃ８
１，Ｃ８２，Ｃ８３，Ｃ８４，Ｃ８５，Ｃ９１，Ｃ９
２，Ｃ９３，Ｃ９４，Ｃ９５，Ｃ９６，Ｃ９７，Ｃａ，
Ｃｏ，Ｃ１０１，Ｃ１０２，Ｃ１０３キャパシタＬ１１，Ｌ１２，Ｌ２１，Ｌ２２，Ｌ２３，Ｌ２４，Ｌ
３１，Ｌ３２，Ｌ３３，Ｌ４１，Ｌ４２，Ｌ５１，Ｌ５
２，Ｌ６１，Ｌ６２，Ｌ６３，Ｌ６４，Ｌ７１，Ｌ７
２，Ｌ７３，Ｌ７４，Ｌ８１，Ｌ８２，Ｌ８３，Ｌ８
４，Ｌ９１，Ｌ９２，Ｌ９３，Ｌ９４，Ｌ９５，Ｌ９
６，Ｌａ，Ｌｏ，Ｌ１０１，Ｌ１０２インダクタＲ１，Ｒ２，Ｒｏ抵抗素子１００集中定数回路１１０双方向増幅器１１６，Ｒ１０１抵抗１２０，１２１幹線１２２，１２４合成器１２３，１２５増幅器Ｔａ,Ｔｂ端子

Claims

【特許請求の範囲】

【請求項１】第１の端子に一端が接続され他端が第２
の端子に接続されていると共に、使用周波数帯の中心周
波数において約９０°の位相量とされた第１の集中定数
回路と、前記第１の端子に一端が接続され他端が前記第
３の端子に接続されていると共に、使用周波数帯の中心
周波数において約９０°の位相量とされた第２の集中定
数回路と、前記第２の端子と前記第３の端子間に接続さ
れた抵抗とを備えるウィルキンソン回路であって、前記抵抗が２つの抵抗素子を直列接続して構成され、該
２つの抵抗素子間の接続点とアース間に、使用周波数帯
の中心周波数においてほぼ並列共振状態となるＬＣ並列
共振回路が接続されていることを特徴とする集中定数型
ウィルキンソン回路。
【請求項２】第１の端子に一端が接続され他端が第２
の端子に接続されていると共に、使用周波数帯の中心周
波数において約９０°の位相量とされた第１の集中定数
回路と、前記第１の端子に一端が接続され他端が前記第
３の端子に接続されていると共に、使用周波数帯の中心
周波数において約９０°の位相量とされた第２の集中定
数回路と、前記第２の端子と前記第３の端子間に接続さ
れた抵抗とを備えるウィルキンソン回路であって、前記抵抗が２つの抵抗素子を直列接続して構成され、該
２つの抵抗素子間の接続点とアース間に、使用周波数帯
の中心周波数においてほぼ並列共振状態となるキャパシ
タと分布定数線路とからなる並列共振回路が接続されて
いることを特徴とする集中定数型ウィルキンソン回路。
【請求項３】前記第１の集中定数回路と前記第２の集
中定数回路が低域通過型のπ型回路とされていることを
特徴とする請求項１または２記載の集中定数型ウィルキ
ンソン回路。
【請求項４】前記第１の集中定数回路と前記第２の集
中定数回路が低域通過型のＴ型回路とされていることを
特徴とする請求項１または２記載の集中定数型ウィルキ
ンソン回路。
【請求項５】前記第１の集中定数回路と前記第２の集
中定数回路が高域通過型のπ型回路とされていることを
特徴とする請求項１または２記載の集中定数型ウィルキ
ンソン回路。
【請求項６】前記第１の集中定数回路と前記第２の集
中定数回路が高域通過型のＴ型回路とされていることを
特徴とする請求項１または２記載の集中定数型ウィルキ
ンソン回路。
【請求項７】第１の端子に一端が接続され他端が第２
の端子に接続されていると共に、使用周波数帯の中心周
波数において約９０°の位相量とされた第１の集中定数
回路と、前記第１の端子に一端が接続され他端が前記第
３の端子に接続されていると共に、使用周波数帯の中心
周波数において約９０°の位相量とされた第２の集中定
数回路と、前記第２の端子と前記第３の端子間に接続さ
れた抵抗とを備えるウィルキンソン回路であって、前記第１の集中定数回路と前記第２の集中定数回路が、
単位回路を多段接続した集中定数回路とされていること
を特徴とする集中定数型ウィルキンソン回路。
【請求項８】前記抵抗が２つの抵抗素子を直列接続し
て構成され、該２つの抵抗素子間の接続点とアース間
に、使用周波数帯の中心周波数においてほぼ並列共振状
態となるＬＣ並列共振回路が接続されていることを特徴
とする請求項７記載の集中定数型ウィルキンソン回路。
【請求項９】前記抵抗が２つの抵抗素子を直列接続し
て構成され、該２つの抵抗素子間の接続点とアース間
に、使用周波数帯の中心周波数においてほぼ並列共振状
態となるキャパシタと分布定数線路とからなる並列共振
回路が接続されていることを特徴とする請求項７記載の
集中定数型ウィルキンソン回路。
【請求項１０】前記第１の集中定数回路と前記第２の
集中定数回路を構成している多段接続された単位回路が
低域通過型のπ型回路とされていることを特徴とする請
求項７から９のいずれかに記載の集中定数型ウィルキン
ソン回路。
【請求項１１】前記第１の集中定数回路と前記第２の
集中定数回路を構成している多段接続された単位回路
が、低域通過型のＴ型回路とされていることを特徴とす
る請求項７から９のいずれかに記載の集中定数型ウィル
キンソン回路。
【請求項１２】前記第１の集中定数回路と前記第２の
集中定数回路を構成している多段接続された単位回路
が、高域通過型のπ型回路とされていることを特徴とす
る請求項７から９のいずれかに記載の集中定数型ウィル
キンソン回路。
【請求項１３】前記第１の集中定数回路と前記第２の
集中定数回路を構成している多段接続された単位回路
が、高域通過型のＴ型回路とされていることを特徴とす
る請求項７から９のいずれかに記載の集中定数型ウィル
キンソン回路。