JP2007174376A

JP2007174376A - 分配回路

Info

Publication number: JP2007174376A
Application number: JP2005370677A
Authority: JP
Inventors: Takeshi Oshima; 毅大島; Yasuhiro Nishioka; 泰弘西岡; Masataka Otsuka; 昌孝大塚; Hirokatsu Okegawa; 弘勝桶川; Hiroyuki Uematsu; 弘行植松; Izuru Naito; 出内藤
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2005-12-22
Filing date: 2005-12-22
Publication date: 2007-07-05
Anticipated expiration: 2025-12-22
Also published as: JP4519769B2

Abstract

【課題】入力端子に接続される負荷抵抗と分配端子に接続される負荷抵抗を異なる値に設定することができ、また、動作する周波数帯域を広く、損失を小さくすることができる分配回路を得る。
【解決手段】第１の端子１と、第２の端子２と、第３の端子３と、前記第１の端子に並列接続された第１及び第２のインダクタと、前記第１の端子にそれぞれの一端が接続された第１及び第２のキャパシタと、前記第１及び第２のキャパシタの他端間に接続された第１の抵抗と、前記第１のキャパシタの他端に並列接続された第３及び第５のインダクタと、前記第１のキャパシタの他端及び前記第２の端子間に接続された第４のキャパシタと、前記第２のキャパシタの他端に接続された第４のインダクタと、前記第２のキャパシタの他端に接続された第３のキャパシタと、前記第２のキャパシタの他端及び前記第３の端子間に接続された第６のインダクタとを設けた。
【選択図】図１

Description

この発明は、高周波数帯の分配回路に関するものである。

従来の分配回路について図７及び図８を参照しながら説明する（例えば、非特許文献１及び非特許文献２参照）。図７は、従来の分配回路の構成を示す回路図である。また、図８（ａ）〜（ｅ）は、従来の分配回路の周波数特性（Ｓパラメータの周波数特性）の一例を示す図である。従来の分配回路は、インダクタＬ_２１、Ｌ_２２、Ｌ_２３、Ｌ_２４と、一端を接地したキャパシタＣ_２１、Ｃ_２２、Ｃ_２３、Ｃ_２４と、一端を接地した抵抗Ｒ_３と、端子１、２、３とにより構成される。インダクタＬ_２１、Ｌ_２２、Ｌ_２３、Ｌ_２４と、キャパシタＣ_２１、Ｃ_２２、Ｃ_２３、Ｃ_２４と、抵抗Ｒ_３の値は、端子１、２、３に接続される負荷抵抗と、所定の周波数から与えられる。このような分配回路は、９０°ハイブリッドという名称で良く知られている。

小西良弘著「マイクロ波回路の基礎とその応用」総合電子出版社、１９９２年８月２０日第１版発行、第１９５頁−第１９７頁Ｒ．Ｅ．Ｃｏｌｌｉｎ：ＦｏｕｎｄａｔｉｏｎｓｆｏｒＭｉｃｒｏｗａｖｅＥｎｇｉｎｅｅｒｉｎｇ（ＳｅｃｏｎｄＥｄｉｔｉｏｎ），ＭｃＧｒａｗ−Ｈｉｌｌｌｎｃ．，ＮｅｗＹｏｒｋ，１９９２，ｐｐ．４３２−４３４

従来の分配回路は、端子１、２、３に接続される負荷抵抗を同じ値に設定する必要があり、また動作する周波数帯域が狭く、抵抗Ｒ_３で消費される損失が大きいという問題点があった。

この発明は、上述のような課題を解決するためになされたもので、その目的は、入力端子に接続される負荷抵抗と分配端子に接続される負荷抵抗を異なる値に設定することができ、また、動作する周波数帯域を広く、損失を小さくすることができる分配回路を得るものである。

この発明に係る分配回路は、第１の端子と、第２の端子と、第３の端子と、前記第１の端子にそれぞれの一端が並列接続されそれぞれの他端が接地された第１及び第２のインダクタと、前記第１の端子にそれぞれの一端が接続された第１及び第２のキャパシタと、前記第１及び第２のキャパシタの他端間に接続された第１の抵抗と、前記第１のキャパシタの他端にそれぞれの一端が並列接続されそれぞれの他端が接地された第３及び第５のインダクタと、前記第１のキャパシタの他端及び前記第２の端子間に接続された第４のキャパシタと、前記第２のキャパシタの他端に一端が接続され他端が接地された第４のインダクタと、前記第２のキャパシタの他端に一端が接続され他端が接地された第３のキャパシタと、前記第２のキャパシタの他端及び前記第３の端子間に接続された第６のインダクタとを設けたものである。

この発明に係る分配回路は、入力端子に接続される負荷抵抗と分配端子に接続される負荷抵抗を異なる値に設定することができ、また、動作する周波数帯域を広く、損失を小さくすることができるという効果を奏する。

実施の形態１．
この発明の実施の形態１に係る分配回路について図１及び図２を参照しながら説明する。図１は、この発明の実施の形態１に係る分配回路の構成を示す回路図である。また、図２（ａ）〜（ｅ）は、この発明の実施の形態１に係る分配回路の周波数特性（Ｓパラメータの周波数特性）の一例を示す図である。なお、各図中、同一符号は同一又は相当部分を示す。

図１において、第１の端子１に、他端を接地した第１のインダクタＬ_１の一端と、他端を接地した第２のインダクタＬ_２の一端と、第１のキャパシタＣ_１の一端と、第２のキャパシタＣ_２の一端が接続されている。

第１のキャパシタＣ_１の他端に、他端を接地した第３のインダクタＬ_３の一端と、他端を接地した第５のインダクタＬ_５の一端と、第４のキャパシタＣ_４の一端が接続されている。

第２のキャパシタＣ_２の他端に、他端を接地した第４のインダクタＬ_４の一端と、他端を接地した第３のキャパシタＣ_３の一端と、第６のインダクタＬ_６の一端が接続されている。

第４のキャパシタＣ_４の他端に第２の端子２が接続され、第６のインダクタＬ_６の他端に第３の端子３が接続されている。

第１の抵抗Ｒ_１の一端が、第１のキャパシタＣ_１と、第３のインダクタＬ_３と、第５のインダクタＬ_５と、第４のキャパシタＣ_４の接点と接続され、第１の抵抗Ｒ_１の他端が、第２のキャパシタＣ_２と、第４のインダクタＬ_４と、第３のキャパシタＣ_３と、第６のインダクタＬ_６の接点と接続されている。上記の各要素が、分配回路を構成する。

つぎに、この実施の形態１に係る分配回路の動作について図面を参照しながら説明する。

端子１には負荷抵抗Ｒ_ｉ、端子２と３には負荷抵抗Ｒ_ｏが接続されており、負荷抵抗Ｒ_ｉとＲ_ｏの値は同一であっても異なっていてもよい。また、分配回路を動作させる周波数帯域の中心周波数をｆ_０とし、第１の端子１から所定の周波数成分を有する信号を入力して、第２の端子２と第３の端子３へ分配される信号の位相差をΔθとする。

第１のインダクタＬ_１、第２のインダクタＬ_２、第３のインダクタＬ_３、第４のインダクタＬ_４、第５のインダクタＬ_５、第６のインダクタＬ_６、第１のキャパシタＣ_１、第２のキャパシタＣ_２、第３のキャパシタＣ_３、第４のキャパシタＣ_４、第１の抵抗Ｒ_１を、次の数式群（１）により与える。

ここでは、説明の便宜上、第１の端子１に接続された負荷抵抗Ｒ_ｉ、第２の端子２および第３の端子３に接続された負荷抵抗Ｒ_ｏを５０Ωとし、また、中心周波数ｆ_０を１ＧＨｚ、位相差Δθを９０°に選択する。数式群（１）にしたがって分配回路を構成するインダクタ、キャパシタおよび抵抗の値を求めると、Ｌ_１＝Ｌ_２＝Ｌ_３＝Ｌ_４＝Ｌ_６＝１５．９ｎＨ、Ｌ_５＝７．９６ｎＨ、Ｃ_１＝Ｃ_２＝Ｃ_３＝１．５９ｐＦ、Ｃ_４＝３．１８ｐＦ、Ｒ_１＝２００Ωとなる。

このように与えた分配回路のＳパラメータの周波数特性は、図２（ａ）〜（ｅ）に示すようになる。図２（ａ）〜（ｅ）において、横軸は周波数を表し、縦軸は、端子１、２、３それぞれから信号を入力した場合の反射係数の大きさ、即ち反射振幅｜Ｓ_１１｜、｜Ｓ_２２｜、｜Ｓ_３３｜、端子２から信号を入力した場合に端子３へ伝送される信号の大きさ、或いは端子３から信号を入力した場合に端子２へ伝送される信号の大きさ、即ちアイソレーション、端子１から信号を入力した場合に端子２と３それぞれへ分配される信号の大きさ、即ち分配振幅｜Ｓ_２１｜、｜Ｓ_３１｜、端子１から信号を入力した場合に端子２と３へ分配される信号の位相差、即ち分配位相差、端子１から信号を入力した場合に抵抗Ｒ_１で消費される電力（挿入損失）を、それぞれ表す。

図２に示すＳパラメータの周波数特性から、中心周波数ｆ_０において、端子１から入力した信号は反射することなく、端子２と３へ等振幅で且つ９０°の位相差で伝送される。また、端子２と３は完全にアイソレーションされることから、仮に端子２と３に接続されたアンテナ等の負荷との間に不整合が生じて反射波が発生しても、その反射波は互いの端子へ伝送されることなく、安定した分配回路として動作する。また、抵抗Ｒ_１で電力が消費されないため、分配回路内で消費される電力は零となる。

性能比較のため、図７に示した９０°ハイブリッドの負荷抵抗を５０Ω、中心周波数ｆ_０を１ＧＨｚに設定した場合のＳパラメータの周波数特性を図８に示す。横軸および縦軸は上記したのと同様である。図８に示す各特性から、中心周波数ｆ_０では本実施の形態１による分配回路と同様の特性を有する。

しかし一方で、中心周波数ｆ_０から外れた周波数では、本実施の形態１に係る分配回路の方が、中心周波数ｆ_０における各特性からのずれが小さい。即ち、信号が有する周波数帯域が広い場合であっても優れた分配回路として機能する。

このような分配回路は、例えばインダクタとキャパシタおよび抵抗をチップ部品により実現し、これらチップ部品を誘電体基板上にそれぞれ配置して、チップ部品間を誘電体基板上に形成したストリップ導体パターン、接地導体で接続することにより構成できる。

以上で明らかなように、この実施の形態１によれば、インダクタとキャパシタと抵抗により回路を構成したので、広い周波数帯域に渡り動作し且つ低損失な分配回路が得られる効果を奏する。

なお、この実施の形態１では、負荷抵抗Ｒ_ｉ、Ｒ_ｏを同じ値、端子２と３に伝送される信号の位相差Δθを９０°に設定した場合について説明したが、負荷抵抗Ｒ_ｉとＲ_ｏが異なる値の場合であっても、また、端子２と３に伝送される信号の位相差Δθが９０°以外の場合であっても、数式群（１）にしたがって分配回路を構成するインダクタ、キャパシタおよび抵抗を与えることで、同様の効果を得ることができる。

実施の形態２．
この発明の実施の形態２に係る分配回路について図３を参照しながら説明する。図３は、この発明の実施の形態２に係る分配回路の構成を示す回路図である。

図３において、第１２のインダクタＬ_１２は、上記実施の形態１に係る分配回路のインダクタＬ_１とＬ_２を１つのインダクタで構成したものであり、第３５のインダクタＬ_３５は、上記実施の形態１に係る分配回路のインダクタＬ_３とＬ_５を１つのインダクタで構成したものである。インダクタＬ_１とＬ_２は同じ接点を有する並列回路、インダクタＬ_３とＬ_５も同じ接点を有する並列回路となることから、それぞれのインダクタを次の数式群（２）により与える。

つぎに、この実施の形態２に係る分配回路の動作について図面を参照しながら説明する。

ここでは、説明の便宜上、上記実施の形態１の場合と同様、端子１に接続された負荷抵抗Ｒ_ｉ、端子２および３に接続された負荷抵抗Ｒ_ｏを５０Ωとし、また、中心周波数ｆ_０を１ＧＨｚ、位相差Δθを９０°に選択する。そのため、数式群（１）にしたがって分配回路を構成するインダクタ、キャパシタおよび抵抗の値を求めると、Ｌ_１＝Ｌ_２＝Ｌ_３＝Ｌ_４＝Ｌ_６＝１５．９ｎＨ、Ｌ_５＝７．９６ｎＨ、Ｃ_１＝Ｃ_２＝Ｃ_３＝１．５９ｐＦ、Ｃ_４＝３．１８ｐＦ、Ｒ_１＝２００Ωとなる。さらに、数式群（２）にしたがうと、第１２のインダクタＬ_１２は７．９６ｎＨ、第３５のインダクタＬ_３５は５．３１ｎＨとなる。

このように与えた分配回路のＳパラメータの周波数特性は、図２と同様になる。ただし、上記実施の形態１に係る分配回路に比べて、インダクタの個数を２つ低減できるため、回路をより小形に形成できる特徴を有する。

以上で明らかなように、この実施の形態２によれば、インダクタの個数を低減する構成としたので、広い周波数帯域に渡り動作し且つ低損失で小形な分配回路が得られる効果を奏する。

実施の形態３．
この発明の実施の形態３に係る分配回路について図４及び図５を参照しながら説明する。図４は、この発明の実施の形態３に係る分配回路の構成を示す回路図である。また、図５（ａ）〜（ｅ）は、この発明の実施の形態３に係る分配回路の周波数特性（Ｓパラメータの周波数特性）の一例を示す図である。

図４において、第１の端子１に、他端を接地した第５のキャパシタＣ_５の一端と、他端を接地した第６のキャパシタＣ_６の一端と、第７のインダクタＬ_７の一端と、第８のインダクタＬ_８の一端が接続されている。

第７のインダクタＬ_７の他端に、他端を接地した第７のキャパシタＣ_７の一端と、他端を接地した第９のインダクタＬ_９の一端と、第１０のキャパシタＣ_１０の一端が接続されている。

第８のインダクタＬ_８の他端に、他端を接地した第８のキャパシタＣ_８の一端と、他端を接地した第９のキャパシタＣ_９の一端と、第１０のインダクタＬ_１０の一端が接続されている。

第１０のキャパシタＣ_１０の他端に第２の端子２が接続され、第１０のインダクタＬ_１０の他端に第３の端子３が接続されている。

第２の抵抗Ｒ_２の一端が、第７のインダクタＬ_７と、第７のキャパシタＣ_７と、第９のキャパシタＣ_９と、第１０のキャパシタＣ_１０の接点と接続されている。

第２の抵抗Ｒ_２の他端が、第８のインダクタＬ_８と、第８のキャパシタＣ_８と、第９のキャパシタＣ_９と、第１０のインダクタＬ_１０の接点に接続されている。上記の各要素が、分配回路を構成する。

つぎに、この実施の形態３に係る分配回路の動作について図面を参照しながら説明する。

端子１には負荷抵抗Ｒ_ｉ、端子２と３には負荷抵抗Ｒ_ｏが接続されており、負荷抵抗Ｒ_ｉとＲ_ｏの値は同一であっても異なっていてもよい。分配回路を動作させる周波数帯域の中心周波数をｆ_０とし、端子１から所定の周波数成分を有する信号を入力して端子２と端子３へ分配される信号の位相差をΔθとする。

第７のインダクタＬ_７、第８のインダクタＬ_８、第９のインダクタＬ_９、第１０のインダクタＬ_１０、第５のキャパシタＣ_５、第６のキャパシタＣ_６、第７のキャパシタＣ_７、第８のキャパシタＣ_８、第９のキャパシタＣ_９、第１０のキャパシタＣ_１０、第２の抵抗Ｒ_２を、次の数式群（３）により与える。

ここでは、説明の便宜上、端子１に接続された負荷抵抗Ｒ_ｉ、端子２および３に接続された負荷抵抗Ｒ_ｏを５０Ωとし、また、中心周波数ｆ_０を１ＧＨｚ、位相差Δθを９０°に選択する。数式群（３）にしたがって分配回路を構成するインダクタ、キャパシタおよび抵抗の値を求めると、Ｌ_７＝Ｌ_８＝Ｌ_９＝１５．９ｎＨ、Ｌ_１０＝７．９６ｎＨ、Ｃ_５＝Ｃ_６＝Ｃ_７＝Ｃ_８＝Ｃ_１０＝１．５９ｐＦ、Ｃ_９＝３．１８ｐＦ、Ｒ_２＝２００Ωとなる。

このように与えた分配回路のＳパラメータの周波数特性は、図５（ａ）〜（ｅ）に示すようになる。図５（ａ）〜（ｅ）において、横軸は周波数を表し、縦軸は、端子１、２、３それぞれから信号を入力した場合の反射係数の大きさ、即ち反射振幅｜Ｓ_１１｜、｜Ｓ_２２｜、｜Ｓ_３３｜、端子２から信号を入力した場合に端子３へ伝送される信号の大きさ、或いは端子３から信号を入力した場合に端子２へ伝送される信号の大きさ、即ちアイソレーション、端子１から信号を入力した場合に端子２と３それぞれへ分配される信号の大きさ、即ち分配振幅｜Ｓ_２１｜、｜Ｓ_３１｜、端子１から信号を入力した場合に端子２と３へ分配される信号の位相差、即ち分配位相差、端子１から信号を入力した場合に抵抗Ｒ_２で消費される電力（挿入損失）を、それぞれ表す。

図５に示すＳパラメータの周波数特性から、中心周波数ｆ_０において、端子１から入力した信号は反射することなく、端子２と３へ等振幅で且つ９０°の位相差で伝送される。また、端子２と３は完全にアイソレーションされることから、仮に端子２と３に接続されたアンテナ等の負荷との間に不整合が生じて反射波が発生しても、その反射波は互いの端子へ伝送されることなく、安定した分配回路として動作する。また、抵抗Ｒ_２で電力が消費されないため、分配回路内で消費される電力は零となる。

上記したように、図７に示した９０°ハイブリッドの負荷抵抗を５０Ω、中心周波数を１ＧＨｚに設定した場合のＳパラメータの周波数特性（図８）と比較すると、中心周波数ｆ_０から外れた周波数では、本実施の形態３に係る分配回路の方が、中心周波数ｆ_０における各特性からのずれが小さい。即ち、信号が有する周波数帯域が広い場合であっても優れた分配回路として機能する。

以上で明らかなように、この実施の形態３によれば、インダクタとキャパシタと抵抗により回路を構成したので、広い周波数帯域に渡り動作し且つ低損失な分配回路が得られる効果を奏する。

なお、この実施の形態３では、負荷抵抗Ｒ_ｉ、Ｒ_ｏを同じ値、端子２と３に伝送される信号の位相差Δθを９０°に設定した場合について示したが、負荷抵抗Ｒ_ｉとＲ_ｏが異なる値の場合であっても、また、端子２と３に伝送される信号の位相差Δθが９０°以外の場合であっても、数式群（３）にしたがって分配回路を構成するインダクタ、キャパシタおよび抵抗を与えることで、同様の効果を得ることができる。

実施の形態４．
この発明の実施の形態４に係る分配回路について図６を参照しながら説明する。図６は、この発明の実施の形態４に係る分配回路の構成を示す回路図である。

図６において、第５６のキャパシタＣ_５６は、上記実施の形態３に係る分配回路のキャパシタＣ_５とＣ_６を１つのキャパシタで構成したものであり、第８９のキャパシタＣ_８９は、本実施の形態３に係る分配回路のキャパシタＣ_８とＣ_９を１つのキャパシタで構成したものである。キャパシタＣ_５とＣ_６は同じ接点を有する並列回路、キャパシタＣ_８とＣ_９も同じ接点を有する並列回路となることから、それぞれのキャパシタを次の数式群（４）により与える。

つぎに、この実施の形態４に係る分配回路の動作について図面を参照しながら説明する。

ここでは、説明の便宜上、上記実施の形態端子３の場合と同様、端子１に接続された負荷抵抗Ｒ_ｉ、端子２および３に接続された負荷抵抗Ｒ_ｏを５０Ωとし、また、中心周波数ｆ_０を１ＧＨｚ、位相差Δθを９０°に選択する。そのため、数式群（３）にしたがって分配回路を構成するインダクタ、キャパシタおよび抵抗の値を求めると、Ｌ_７＝Ｌ_８＝Ｌ_９＝１５．９ｎＨ、Ｌ_１０＝７．９６ｎＨ、Ｃ_５＝Ｃ_６＝Ｃ_７＝Ｃ_８＝Ｃ_１０＝１．５９ｐＦ、Ｃ_９＝３．１８ｐＦ、Ｒ_２＝２００Ωとなる。さらに、数式群（４）にしたがうと、第５６のキャパシタＣ_５６は３．１８ｐＦ、第８９のキャパシタＣ_８９は４．７８ｐＦとなる。

このように与えた分配回路のＳパラメータの周波数特性は、図５と同様になる。ただし、上記実施の形態３に係る分配回路に比べて、キャパシタの個数を２つ低減できるため、回路をより小形に形成できる特徴を有する。

以上で明らかなように、この実施の形態４によれば、キャパシタの個数を低減する構成としたので、広い周波数帯域に渡り動作し且つ低損失で小形な分配回路が得られる効果を奏する。

この発明の実施の形態１に係る分配回路の構成を示す回路図である。この発明の実施の形態１に係る分配回路の周波数特性（Ｓパラメータの周波数特性）の一例を示す図である。この発明の実施の形態２に係る分配回路の構成を示す回路図である。この発明の実施の形態３に係る分配回路の構成を示す回路図である。この発明の実施の形態３に係る分配回路の周波数特性（Ｓパラメータの周波数特性）の一例を示す図である。この発明の実施の形態４に係る分配回路の構成を示す回路図である。従来の分配回路の構成を示す回路図である。従来の分配回路の周波数特性（Ｓパラメータの周波数特性）の一例を示す図である。

符号の説明

１第１の端子、２第２の端子、３第３の端子、Ｃ_１、Ｃ_２、Ｃ_３、Ｃ_４、Ｃ_５、Ｃ_６、Ｃ_７、Ｃ_８、Ｃ_９、Ｃ_１０、Ｃ_５６、Ｃ_８９、キャパシタ、ｆ_０中心周波数、Ｌ_１、Ｌ_２、Ｌ_３、Ｌ_４、Ｌ_５、Ｌ_６、Ｌ_７、Ｌ_８、Ｌ_９、Ｌ_１０、Ｌ_１２、Ｌ_３５インダクタ、Ｒ_１、Ｒ_２抵抗。

Claims

第１の端子と、
第２の端子と、
第３の端子と、
前記第１の端子にそれぞれの一端が並列接続されそれぞれの他端が接地された第１及び第２のインダクタと、
前記第１の端子にそれぞれの一端が接続された第１及び第２のキャパシタと、
前記第１及び第２のキャパシタの他端間に接続された第１の抵抗と、
前記第１のキャパシタの他端にそれぞれの一端が並列接続されそれぞれの他端が接地された第３及び第５のインダクタと、
前記第１のキャパシタの他端及び前記第２の端子間に接続された第４のキャパシタと、
前記第２のキャパシタの他端に一端が接続され他端が接地された第４のインダクタと、
前記第２のキャパシタの他端に一端が接続され他端が接地された第３のキャパシタと、
前記第２のキャパシタの他端及び前記第３の端子間に接続された第６のインダクタと
を備えたことを特徴とする分配回路。
前記並列接続された第１及び第２のインダクタと、前記並列接続された第３及び第５のインダクタとを、それぞれ１つのインダクタで構成した
ことを特徴とする請求項１記載の分配回路。
第１の端子と、
第２の端子と、
第３の端子と、
前記第１の端子にそれぞれの一端が並列接続されそれぞれの他端が接地された第５及び第６のキャパシタと、
前記第１の端子にそれぞれの一端が接続された第７及び第８のインダクタと、
前記第７及び第８のインダクタの他端間に接続された第２の抵抗と、
前記第７のインダクタの他端に一端が接続され他端が接地された第７のキャパシタと、
前記第７のインダクタの他端に一端が接続され他端が接地された第９のインダクタと、
前記第７のインダクタの他端及び前記第２の端子間に接続された第１０のキャパシタと、
前記第８のインダクタの他端にそれぞれの一端が並列接続されそれぞれの他端が接地された第８及び第９のキャパシタと、
前記第８のインダクタの他端及び前記第３の端子間に接続された第１０インダクタと
を備えたことを特徴とする分配回路。
前記並列接続された第５及び第６のキャパシタと、前記並列接続された第８及び第９のキャパシタとを、それぞれ１つのキャパシタで構成した
ことを特徴とする請求項３記載の分配回路。
誘電体基板と、
前記誘電体基板に形成された導体パターンと、
前記誘電体基板に形成された接地導体とをさらに備え、
前記誘電体基板に、端子、インダクタ、キャパシタ及び抵抗を配置して、前記端子、前記インダクタ、前記キャパシタ及び前記抵抗の間を、前記導体パターン又は前記接地導体により接続した
ことを特徴とする請求項１から請求項４までのいずれかに記載の分配回路。