JP4826536B2 - 移相回路 - Google Patents

Description

本発明は、移相器が多段に接続された移相回路に関する。

移相器とは、印加する直流電圧の変化により、各種信号の位相を任意に制御できるデバイスである。無線通信機器、またその他の電子機器分野において移相器は非常に有用であり、リニアライザ、電力合成回路などの様々な用途に使用されている。

移相器に求められる性能としては、まず位相可変範囲が大きいことが第一であるが、位相変化時に移相器の通過損失変動が小さいことが挙げられる。限られた直流電圧範囲の中で位相可変範囲を大きくするためには、移相器を多段に接続すれば良い。

しかし、印加する直流電圧を変化させて位相変化する際、移相器の入出力インピーダンスは少なからず変化するため、移相器を直接多段に接続した場合、位相変化時に段間のインピーダンス不整合が発生し、通過損失が増加してしまう。これを解決する手段としては、移相器間にアイソレータを挿入し、移相器間をアイソレートすることが挙げられるが、アイソレータは高価であり、また実装面積が大きくなってしまう欠点がある。
従って、多段接続移相器において、位相変化時に通過損失増加を抑圧する手法が必要である。

まず図８に、１段反射型移相器の従来例を示す。
高周波信号入力端子１−３、高周波信号出力端子２−３、可変容量素子の端子間容量を変化させるための直流電圧を印加する直流電圧印加端子３−３、直流電圧遮断用コンデンサ４ａ及び４ｂ、ＲＦチョークコイル５ａ及び５ｂ、可変容量素子の端子間容量変化により移相された高周波信号を同相合成し、且つ高周波信号入力端子１−３と高周波信号出力端子２−３をアイソレートするための９０度３ｄＢハイブリッド６、可変容量素子としてのバラクタダイオード７ａ及びバラクタダイオード７ｂ、直流電圧遮断用コンデンサ８ａ及び直流電圧遮断用コンデンサ８ｂ、抵抗９ａ及び抵抗９ｂから構成される。

バラクタダイオード７ａ及びバラクタダイオード７ｂは、アノード電極またはカソード電極のいずれか一方が接地され（図８の例ではカソード電極が接地されている。）、他方の電極に直流電圧印加端子３−３からＲＦチョークコイル５ａ及びＲＦチョークコイル５ｂを介して逆バイアス電圧が印加される。この逆バイアス電圧の値を変化することにより、バラクタダイオード７ａ及びバラクタダイオード７ｂの端子間容量を変化させる。端子間容量を変化させ、バラクタダイオード７ａ及びバラクタダイオード７ｂの反射インピーダンスを変化させることにより、信号の位相変化を実現する。抵抗９ａ及び抵抗９ｂは、１段移相器あたりの移相時通過損失変化を抑圧するためのものであるが、その動作原理については特開平４−４７８０１号公報に詳しく記述されているため、ここでは説明を省略する。

大きな移相量を実現するためには、図９に示すように移相器を多段に接続し、直流電圧印加端子３−４から各移相器に共通の可変直流電圧を印加すれば良い。しかしこの場合、移相時に移相器の入出力インピーダンスが変化してしまい、段間のインピーダンス不整合が発生し端子１−４−端子２−４間の通過損失に変動が生じてしまう。図９にはそれを抑圧するため移相器の段間にアイソレータ１０を挿入しているが、アイソレータは一般的に高価であること、また実装面積が大きくなってしまうため、できる限り使用を避けたい。

従って、多段移相器を構成する際、移相時の段間インピーダンス不整合に伴う通過損失変動の抑圧を安価かつ少ない実装面積で実現する手法が必要である。

これに対して種々の対策を施した移相器が提案されている。すなわち、広帯域エッジガイドモードサーキュレータと、広帯域エッジガイドモードサーキュレータの接続端子に接続され、バイアス状態により反射位相を変える半導体素子とを備えた多段移相器（例えば、特許文献１参照。）が挙げられる。

また、入力の高周波信号を９０度ハイブリッドによりその入力端子から通過端子と結合端子とに分岐し、通過端子と結合端子とにそれぞれ接続されたその入力端子で短絡又は開放されるｎ個のダイオードとｎ種の電気長の伝送線路との直列接続の接地終端により反射された２系列の反射信号をハイブリッドの通過端子と結合端子とを通り出力端子で合成し出力して、出力端子にて入力端子の入力信号に対して所定の移相量を付与した出力信号を得る反射型移相器であって、所望の複数の移相量が得られるように、各入力端で短絡または開放されるダイオードとその電気長が異なる伝送線路とを多段に備えた移相器（例えば、特許文献２参照。）も挙げられる。

さらに、移相量が調整可能な可変移相器と、減衰量調整が可能な可変減衰器と、帯域通過フィルタと、２の接続回路とを備え、補助回路を構成する従属接続された可変移相器と可変減衰器とを、それぞれ接続回路を介して帯域通過フィルタの入力部と出力部との間に接続するとともに、可変移相器と可変減衰器とを能動素子を用いて構成した電子同調型有極フィルタ（例えば、特許文献３参照。）も挙げられる。
実開平２−７５８０１号公報 特開平８−９７６０２号公報 特開平１０−２５６８０９号公報

しかしながら、上述した従来技術では、移相時の移相器間のインピーダンス不整合に伴う通過損失の変動の抑制が不十分である。
そこで、本発明の目的は、移相時の移相器間のインピーダンス不整合に伴う通過損失の変動の抑制が十分な移相器を提供することにある。

上記課題を解決するため、本発明の請求項１記載の発明は、多段接続された移相器と、直流可変電圧を分圧する分圧回路と、該分圧回路で分圧された電圧が印加されて前記移相器を通過する信号を減衰させるＰＩＮダイオードとを備え、前記分圧回路の前記直流可変電圧が前記移相器の電源電圧と共通であることを特徴とする。

請求項１記載の発明によれば、順バイアス電圧を印加すると等価的に純抵抗とみなすことができるＰＩＮダイオードの順バイアス電流を変化させることで抵抗値を変化させることにより、移相器に入力した信号を減衰させることができ、移動時の移相器間のインピーダンス不整合に伴う通過損失の変動を十分抑制することができ、しかも、分圧回路の入力電圧が移相器の電源電圧と共通のため、新たな電源を設ける必要が無く、コンパクト化が図れる。

請求項２記載の発明は、多段接続された移相器と、直流可変電圧を分圧する分圧回路と、前記いずれかの移相器に接続され前記分圧回路で分圧された電圧がカソード電極に印加されると前記移相器を通過する信号を減衰させるＰＩＮダイオードとを備え、前記分圧回路の前記直流可変電圧が前記移相器の電源電圧と共通であることを特徴とする。

請求項２記載の発明によれば、順バイアス電圧を印加すると等価的に純抵抗とみなすことができるＰＩＮダイオードの順バイアス電流を変化させることで入力端と信号入力端子との間の抵抗値を変化させることにより、移相器に入力した信号を減衰させることができ、移相時の移相器間のインピーダンス不整合に伴う通過損失の変動を十分抑制することができ、しかも、分圧回路の入力電圧が移相器の電源電圧と共通のため、新たな電源を設ける必要が無く、コンパクト化が図れる。

請求項３記載の発明は、多段接続された移相器と、直流可変電圧を分圧する分圧回路と、前記移相器に信号を通過させる抵抗と、前記抵抗の両端にコンデンサを介してカソード電極とアノード電極とがそれぞれ接続され、前記分圧回路で分圧された電圧が前記カソード電極に印加されると入力信号を減衰させるＰＩＮダイオードとを備え、前記分圧回路の前記直流可変電圧が前記移相器の電源電圧と共通であることを特徴とする。

請求項３記載の発明によれば、順バイアス電圧を印加すると等価的に純抵抗とみなすことができるＰＩＮダイオードの順バイアス電流を変化させることで入力端と信号入力端子との間の合成抵抗値を変化させることにより、移相器に入力した信号を減衰させることができ、移相時の移相器間のインピーダンス不整合に伴う通過損失の変動を十分抑制することができ、しかも、分圧回路の入力電圧が移相器の電源電圧と共通のため、新たな電源を設ける必要が無く、コンパクト化が図れる。

請求項４記載の発明は、請求項３記載の発明において、前記ＰＩＮダイオードのアノード電極と前記入力端子との間と、前記ＰＩＮダイオードのカソード電極と前記初段の移相器の入力端との間とにそれぞれコンデンサを挿入したことを特徴とする。

請求項４記載の発明によれば、ＰＩＮダイオードへの余分な直流分が遮断されるので、通過損失の変動をより十分抑制することができる。

請求項４記載の発明は、請求項３記載の発明において、前記ＰＩＮダイオードのアノード電極とグラウンドとの間と、前記ＰＩＮダイオードのカソード電極と前記分圧回路との間にそれぞれ高周波チョークコイルを挿入したことを特徴とする。

請求項４記載の発明によれば、ＰＩＮダイオードのアノード電極とグラウンドとの間と、ＰＩＮダイオードのカソード電極と分圧回路との間にそれぞれ高周波チョークコイルを挿入したことにより、入力端子からの高周波信号がＰＩＮダイオードに流れるのが防止され、通過損失の変動をより十分抑制することができる。

請求項５記載の発明は、請求項１から４のいずれか１項記載の発明において、前記移相器は、可変容量素子により移相された信号を９０度３ｄＢハイブリッドで同相合成し、入力端と出力端とをアイソレートする反射型移相器であることを特徴とする。

請求項６記載の発明は、請求項１から４のいずれか１項記載の発明において、前記移相器は、可変容量素子により移相された信号をサーキュレータで同相合成し、入力端と出力端とをアイソレートする反射型移相器であることを特徴とする。

本発明によれば、順バイアス電圧を印加すると等価的に純抵抗とみなすことができるPINダイオードの順バイアス電流を変化させることで抵抗値を変化させることにより、移相器に入力した信号を減衰させることができ、移相時の移相器間のインピーダンス不整合に伴う通過損失の変動を十分抑制することができる。

〔特 徴〕
本発明に係る移相回路は、大きな移相量を確保するために多段に接続した移相器回路において、移相時の移相器段間インピーダンス不整合に伴う通過損失の変動を抑圧するため、移相器へ供給する直流可変電圧を元とし、抵抗分圧回路により最適に降圧された直流可変電圧をＰＩＮダイオードに印加し、順バイアス電流を変化させることで抵抗値を変化させ、そのＰＩＮダイオードを一部とする可変抵抗減衰回路の減衰量を変化することを特徴とする回路である。抵抗、コンデンサ、コイル、ＰＩＮダイオード等の安価で小型の部品だけで構成可能である。また、ＰＩＮダイオードへ供給する直流可変電圧は、移相器に供給する直流可変電圧を使用するため、新たに直流電源を必要とすることは無い。また、移相器の段数によらず、追加する回路ブロックは１つだけですむ。

次に本発明に係る移相回路の実施の形態について説明する。
図１に本発明に係る移相回路の一実施の形態を示す。
移相時の移相器段間インピーダンス不整合に伴う通過損失変動を吸収するため、ＰＩＮダイオード１９から構成される可変抵抗減衰回路２０を実装している（図では可変抵抗減衰回路２０は初段に実装されているが、本発明はこれに限定されるものではなく、移相器の段間もしくは終段に実装されていてもよい。）。なお、図１に示した反射型移相器は１１ａ及び１１ｂのように簡略記述する。
多段（図１の例では２段）移相器１１ａ及び移相器１１ｂの段間にはコンデンサ、コイル、及び分布定数回路から構成されるインピーダンス整合回路12がそれぞれ実装される。

ここで、図１に示した移相回路に用いられるインピーダンス整合回路１２の一例を図２（ａ）〜（ｄ）に示す。
インピーダンス整合回路１２をコンデンサ、コイルを使用した集中定数回路で構成する場合は、コイルを直列、コンデンサを対ＧＮＤに並列に接続するもの（図２（ａ））、コンデンサを直列、コイルを対ＧＮＤに並列に接続するもの（図２（ｂ））等、様々な組み合わせが存在し、且つこれらは従属に複数接続されうる。また、インピーダンス整合回路12を分布定数回路で構成する場合、その構成要素はオープンスタブ（図２（ｃ））、ショートスタブ（図２（ｄ））などとなる。オープンスタブやショートスタブは電子部品では無く、プリント配線基板上のパターンにて構成され、その縦横寸法により特性は異なる。これらも従属に複数接続されうる。

直流電圧印加端子３−１からは可変直流電圧が各移相器１１ａ，１１ｂに供給され、その電圧変化により、移相器１１ａ及び移相器１１ｂで移相される。同時に直流電圧印加端子３−１からの可変直流電圧は、分圧抵抗１３，１４により適切な電圧に降圧され、ＲＦチョークコイル１７ｂを介してＰＩＮダイオード１９のカソード電極に供給される。ＰＩＮダイオード１９のアノード電極は、ＲＦチョークコイル１７ａを介して接地される。

１８ａ及び１８ｂは直流電圧遮断用コンデンサであり、使用する高周波信号の周波数で十分低いインピーダンスである容量値を選択する。
ＰＩＮダイオード１９は、順バイアス電圧を印加した場合、等価的に純抵抗とみなすことができ、また順方向バイアス電流を変化することでその抵抗値を変化することができる可変抵抗素子である。順バイアス電流を大きくすると抵抗値が小さくなる特性を示す。本実施の形態では、直流電圧印加端子３−１に印加する直流可変電圧は負電圧としている。
従って、ＰＩＮダイオード１９のアノード電極は接地、カソード電極に負電圧が印加、すなわち順バイアス電圧が印加されており、この負電圧を変化することにより、可変抵抗と見なすことができる。

ここで、図１中、点線で囲んだ回路（可変抵抗減衰回路：端子１−１−端子１００間の回路）２０を図３に示すような抵抗１５，１６と可変抵抗２１から成る等価回路と見なし、可変抵抗２１の抵抗値を変化させた際に、通過損失特性がどのように変化するかをシミュレーションした結果が図４である。図４において、横軸が可変抵抗２１の抵抗値を示し、縦軸が通過特性を示す。

抵抗１５、１６の定数は所望の特性に合わせて任意に選択できるがシミュレーション結果は、抵抗１５の抵抗値を２７０Ω、抵抗１６の抵抗値を１５０Ωとした時のものである。この結果を見ると、可変抵抗２１の抵抗値を１０Ωから１００Ωまで増加させる時、可変抵抗減衰回路２０の減衰量が２．５ｄＢ程度から６．５ｄＢ程度まで変化していることが分かる。

抵抗値→大の時、減衰量→大の特性を図１の移相回路に置き換えると、ＰＩＮダイオード１９の順バイアス電流→小で、可変抵抗減衰回路２０の減衰量→大となる。

ここで、移相器１１ａ及び移相器１１ｂ、インピーダンス整合回路１２、電圧印加端子３−１に印加される可変電圧の関係を詳しく説明する。
仮に直流電圧印加端子３−１に印加する可変電圧の範囲を−１０Ｖ〜−１Ｖとすると、インピーダンス整合回路１２は、電圧印加端子３−１の電圧が−１Ｖの時に移相器１１ａと移相器１１ｂとの間のインピーダンスが最も良く整合されるようにコンデンサ、コイル定数等を調整する。

すなわち、電圧印加端子３−１の電圧が−１Ｖの時に移相器１１ａ＋移相器１１ｂの通過損失が最少となり、電圧を−１Ｖから変化させ、電圧の絶対値を大きくすると最適整合からずれが生じ、インピーダンス不整合により通過損失が増加することとなる。

一方この時、ＰＩＮダイオード１９の順方向電圧は大きくなるため、順バイアス電流も増加し、可変抵抗減衰回路２０の減衰量→小となる。これにより、移相器１１ａ及び移相器１１ｂの移相時、段間のインピーダンスに不整合が生じて通過損失が増大した時、可変抵抗減衰回路２０の減衰量が小さくなり、図１の移相回路における信号入力端子１−１から信号出力端子２−１の通過損失変動を抑圧することが可能である。

従来の移相器に対し、本実施形態で追加した可変抵抗減衰回路２０は、抵抗、コンデンサ、コイル、及びＰＩＮダイオード等の安価で小型な部品で構成することができる。また、ＰＩＮダイオードへの供給電圧は、移相器への供給電圧と共通としているため、新たに直流電源を必要としない。また、本実施形態では移相器を２段接続した例を示したが、より大きな移相量を必要とする場合、３段、４段接続とする必要もありうる。この場合、従来の回路では更にアイソレータを追加する必要があるため、コストアップに繋がると共に、実装面積拡大が必須となるが、本発明の場合、可変抵抗減衰回路は１つでよく、抵抗値の変更だけで対応することが可能である。

ここで、本発明の移相回路に係る一実施の形態は、多段接続された移相器と、直流可変電圧を分圧する分圧回路と、分圧回路で分圧された電圧が印加されて移相器を通過する信号を減衰させるＰＩＮダイオードとを備え、前記分圧回路の前記直流可変電圧が前記移相器の電源電圧と共通であるたことを特徴とする。

上記構成によれば、順バイアス電圧を印加すると等価的に純抵抗とみなすことができるＰＩＮダイオードの順バイアス電流を変化させることで抵抗値を変化させることにより、移相器に入力した信号を減衰させることができ、移相時の移相器間のインピーダンス不整合に伴う通過損失の変動を十分抑制することができき、しかも、分圧回路の入力電圧が移相器の電源電圧と共通のため、新たな電源を設ける必要が無く、コンパクト化が図れる。

本発明の移相回路に係る他の実施形態は、多段接続された移相器と、直流可変電圧を分圧する分圧回路と、いずれかの移相器に接続され分圧回路で分圧された電圧がカソード電極に印加されると移相器を通過する信号を減衰させるＰＩＮダイオードとを備え、前記分圧回路の前記直流可変電圧が前記移相器の電源電圧と共通であることを特徴とする。

上記構成によれば、順バイアス電圧を印加すると等価的に純抵抗とみなすことができるＰＩＮダイオードの順バイアス電流を変化させることで入力端と信号入力端子との間の抵抗値を変化させることにより、移相器に入力した信号を減衰させることができ、移相時の移相器間のインピーダンス不整合に伴う通過損失の変動を十分抑制することができ、しかも、分圧回路の入力電圧が移相器の電源電圧と共通のため、新たな電源を設ける必要が無く、コンパクト化が図れる。

本発明の移相回路に係る他の実施形態は、多段接続された移相器と、直流可変電圧を分圧する分圧回路と、移相器に信号を通過させる抵抗と、抵抗の両端にコンデンサを介してカソード電極とアノード電極とがそれぞれ接続され、分圧回路で分圧された電圧がカソード電極に印加されると入力信号を減衰させるＰＩＮダイオードとを備え、前記分圧回路の前記直流可変電圧が前記移相器の電源電圧と共通であることを特徴とする。

上記構成によれば、順バイアス電圧を印加すると等価的に純抵抗とみなすことができるＰＩＮダイオードの順バイアス電流を変化させることで入力端と信号入力端子との間の合成抵抗値を変化させることにより、移相器に入力した信号を減衰させることができ、移相時の移相器間のインピーダンス不整合に伴う通過損失の変動を十分抑制することができ、しかも、分圧回路の入力電圧が移相器の電源電圧と共通のため、新たな電源を設ける必要が無く、コンパクト化が図れる。

本発明の移相回路に係る他の実施形態は、上記構成に加え、ＰＩＮダイオードのアノード電極とグラウンドとの間と、ＰＩＮダイオードのカソード電極と分圧回路との間にそれぞれ高周波チョークコイルを挿入したことを特徴とする。

上記構成によれば、ＰＩＮダイオードのアノード電極とグラウンドとの間と、ＰＩＮダイオードのカソード電極と分圧回路との間にそれぞれ高周波チョークコイルを挿入したことにより、入力端子からの高周波信号がＰＩＮダイオードに流れるのが防止され、通過損失の変動をより十分抑制することができる。

本発明の移相回路に係る他の実施形態は、上記構成に加え、移相器は、可変容量素子により移相された高周波信号を９０度３ｄＢハイブリッドで同相合成し、入力端と出力端とをアイソレートする反射型移相器であることを特徴とする。

本発明の移相回路に係る他の実施形態は、上記構成に加え、移相器は、可変容量素子により移相された高周波信号をサーキュレータで同相合成し、入力端と出力端とをアイソレートする反射型移相器であることを特徴とする。

なお、上述した実施の形態は、本発明の好適な実施の形態の一例を示すものであり、本発明はそれに限定されることなく、その要旨を逸脱しない範囲内において、種々変形実施が可能である。

図１に本発明に係る移相回路の回路図の一実施例を示す。
〔構 成〕
移相時の移相器段間インピーダンス不整合に伴う通過損失変動を吸収するため、ＰＩＮダイオードから構成される可変抵抗減衰回路２０を実装している。多段（図１では２段であるが限定されない。）の移相回路を構成する移相器１１ａ及び移相器１１ｂの段間にはコンデンサ、コイル、分布定数回路から構成されるインピーダンス整合回路12が実装される。

直流電圧印加端子３−１からは可変電圧が各移相器１１ａ，１１ｂに供給され、その電圧変化により、移相器１１ａ及び移相器１１ｂで移相される。同時に直流電圧印加端子３−１からの可変直流電圧は、分圧抵抗１３，１４により適切な電圧に降圧され、ＲＦチョークコイル１７ｂを介してＰＩＮダイオード１９のカソード電極に供給される。ＰＩＮダイオード１９のアノード電極は、ＲＦチョークコイル１７ａを介して接地される。１８ａ及び１８ｂは直流電圧遮断用コンデンサであり、使用する高周波信号の周波数で十分低いインピーダンスである容量値を選択する。

ここで、コンデンサのインピーダンスＺは、ｆを周波数とし、Ｃをコンデンサの静電容量とすると、Ｚ＝１／（２πｆｃ）の式で表され、周波数が高くなるにつれてインピーダンスが小さくなる。しかし実際のコンデンサは、その物理的寸法から決まるＬ成分（寄生インダクタンス成分）を有し等価的に図５に示すようにコンデンサとコイルとが直列接続されたものと考えられる。
図５は実際のコンデンサの等価回路である。

Ｃ（静電容量）とＬ（インダクタンス）による直列共振により、自己共振周波数ｆ＝１／（２π√(Ｌ×Ｃ)）の周波数でインピーダンス最小となり、それより高い周波数ではインダクタンス成分により周波数が高くなるに従い、インピーダンスが大きくなる特性を示す（図６参照）。
図６は実際のコンデンサの周波数−インピーダンス特性を示す図であり、横軸が周波数軸であり、縦軸がインピーダンス軸である。

一般的に使用する１６０８サイズ（１．６ｍｍ×０．８ｍｍ）のチップコンデンサのインダクタンスは０．８ｎＨ程度であるため、例えば高周波信号が２ＧＨｚの場合、２ｅ９＝１／（２π√（０．８ｅ−９×Ｃ））から、Ｃ＝７．９ｐＦにて、インピーダンス最小となる。
ところが７．９ｐＦのような半端な容量値のコンデンサは市販されていないので、高周波信号の周波数が２ＧＨｚの場合、８ｐＦ等のコンデンサを使用することになる。

ＰＩＮダイオード１９の順方向バイアス電流を変化させ、可変抵抗器とみなした時、抵抗１５及び抵抗１６との組み合わせにより、可変抵抗減衰回路２０を形成する。移相器１１ａ及び移相器１１ｂの移相時の段間インピーダンス不整合により生じる通過損失変動を、可変抵抗減衰回路２０の減衰量変化により吸収する。

〔動 作〕
図１を参照して実施例の動作を説明する。
移相器１１ａ及び移相器１１ｂには、直流電圧印加端子３−１から可変直流電圧が供給される。反射型移相器は、図８に示すようにバラクタダイオード7a及びバラクタダイオード7bに逆バイアスを印加し、その電圧を変化することで反射位相を変化させ、移相を実現する。
本実施例では、バラクタダイオードのカソード電極を接地し、アノード電極側に可変電圧に印加することを想定しているため、直流電圧印加端子３−１からは負の電圧が移相器に印加される。逆にバラクタダイオードのアノード電極を接地する場合は、直流電圧印加端子３−１からは正の電圧を移相器に印加することになる。移相器１１ａ及び移相器１１ｂの段間にはコンデンサ、コイル、分布定数回路からなるインピーダンス整合回路１２が実装される。インピーダンス整合回路１２のコンデンサ、コイル定数、分布定数回路構造を最適化することにより、移相器への印加電圧が固定値の場合は段間インピーダンス整合をとることができる。

しかし、移相のため移相器への印加電圧を変化させた場合、少なからず移相器１段あたりの入出力インピーダンスが変化するため、多段時の段間インピーダンス整合にずれが生じてしまう。段間インピーダンス不整合が生じると、その場所で高周波信号電力が反射するため、通過損失の増加となって現れる。例として、直流電圧印加端子３−１の可変直流電圧を−１０Ｖから−１Ｖの範囲であるとすると、インピーダンス整合回路１２は電圧絶対値が最も小さい−１Ｖの時に最適となるようにコンデンサ、コイル定数等を調整する。移相のために電圧を−１０Ｖ側へ変化させると、段間インピーダンスが整合状態からずれるため、通過損失の増加が発生する。

一方、直流電圧印加端子３の可変直流電圧は、移相器１１ａ及び移相器１１ｂに印加されると同時に分圧抵抗１３及び分圧抵抗１４により、適当な電圧に降圧され（抵抗１３の抵抗値をＲ１３、抵抗１４の抵抗値をＲ１４とし、直流電圧印加端子３−１の電圧をＶｉとすると、抵抗１３と抵抗１４との段間の電圧ＶｏはＶｉ＊[Ｒ１４／(Ｒ１３＋Ｒ１４)]となる）、ＲＦチョークコイル１７ｂを介してＰＩＮダイオード１９のカソード電極に印加される。ＰＩＮダイオード１９のアノード電極はＲＦチョークコイル１７ａを介して接地されている。

ここで、１８ａ及び１８ｂは直流電圧遮断用コンデンサであり、使用する信号の周波数で十分低いインピーダンスである容量値を選択する。ＰＩＮダイオード１９は、順バイアス電圧を印加した場合、等価的に純抵抗とみなすことができ、また順方向バイアス電流を変化することでその抵抗値を変化することができる可変抵抗素子である。順方向バイアス電流を大きくすると抵抗値が小さくなる特性を示す。

本実施例では、直流電圧印加端子３−１に印加する電圧を負電圧としており、ＰＩＮダイオード１９のアノード電極は接地され、カソード電極に負電圧が印加され、すなわち順バイアス電圧が印加されており、この負電圧を変化することにより、可変抵抗と見なすことができる。前述したシミュレーション結果より、ＰＩＮダイオード１９から構成される可変抵抗減衰回路２０は、ＰＩＮダイオード１９の順バイアス電流→小で、可変抵抗減衰回路２０の減衰量→大の特性を示す。逆にいうと、ＰＩＮダイオード１９の順バイアス電流→大の時、可変抵抗減衰回路２０の減衰量は小さくなる。

今、直流電圧印加端子３−１の電圧を−１Ｖから−１０Ｖ側へ絶対値が大きくなる方向へ変化させるから、この時、ＰＩＮダイオード１９の順方向電圧は大きくなり、順バイアス電流は増加し、可変抵抗減衰回路２０の減衰量→小となる。

以上より、移相器１１ａ及び移相器１１ｂの移相時、段間のインピーダンスに不整合が生じて通過損失が増大した時、可変抵抗減衰回路２０の減衰量が小さくなり、移相器１１ａ＋移相器１１ｂの通過損失増加を吸収する。すなわち、図１の信号入力端子１−１から信号出力端子２−１の通過損失変動を抑圧することが可能となる。

〔効果の説明〕
第一の効果は、位相変化時に多段移相器の通過損失変動を抑圧できることである。
第二の効果は、通過損失変動の小さい多段移相器を低価格で実現できることである。
第三の効果は、通過損失変動の小さい多段移相器を少ない実装面積で実現できることである。
第四の効果は、移相器の段数を増やしても、移相器部以外の部品増加なく、移相器通過損失変動小の効果を維持できることである。

図７に本発明に係る移相回路に用いられる移相器の他の実施例を示す。
図１では本発明の一実施例として９０度３ｄＢハイブリッドを使用した反射型移相器への適用を挙げているが、図７に示すように９０度３ｄＢハイブリッド６の替わりにサーキュレータ２２を使用した反射型移相器にも適用可能である。
図７に示す移相器は、サーキュレータ２２と、サーキュレータ２２の入力端子ＰＡ（図では左端）と出力端子ＰＣとの間にそれぞれ挿入されたコンデンサ４ａ，４ｂと、サーキュレータ２２の制御端子ＰＢとグラウンドとの間に直列に挿入されたコンデンサ８及び抵抗９と、制御端子ＰＢとグランドとの間にカソード電極が接地されるように接続されたバラクタダイオード７と、バラクタダイオード７のアノード電極と制御端子ＰＢとの間に挿入された高周波チョークコイル５とを備えたものである。
すなわち図７に示した端子１−２−端子２−２間の回路を図１に示した移相器１１ａ，１１ｂと置き換えて移相回路を構成してもよい。

このような移相器を用いた移相回路においても、移相時の移相器間のインピーダンス不整合に伴う通過損失の変動の抑制が十分に行われる。

ここで、特許文献１（実開平２−７５８０１号公報）、特許文献２（特開平８−９７６０２号公報）、及び特許文献３（特開平１０−２５６８０９号公報）に開示された発明等と本願発明との相違点は、本願発明では可変減衰回路がＰＩＮダイオード、ＲＦチョークコイル、抵抗、及びコンデンサといった安価で小型な部品から構成されていること、複数の移相器がインピーダンス整合回路で接続されていることに加え、可変移相器内のバラクタダイオードへの供給電圧と、可変抵抗減衰回路内のＰＩＮダイオードへの供給電圧を共通の直流電圧印加端子３−１から分圧抵抗等を介して作成している点にある（バラクタダイオード用とＰＩＮダイオード用の２種の電圧端子を必要としない。）。

本発明は、マイクロ波用無線通信機器や移動体通信用無線通信機器に利用が可能である。

本発明に係る移相回路の一実施の形態を示す回路図である。 （ａ）〜（ｄ）は図１に示した移相回路に用いられるインピーダンス整合回路１２の一例を示す図である。 図１に示した移相回路に用いられる可変抵抗減衰回路の等価回路である。 図１に示した移相回路に用いられる可変抵抗減衰回路の通過損失特性のシミュレーション結果を示す図である。 実際のコンデンサの等価回路である。 実際のコンデンサの周波数−インピーダンス特性を示す図である。 本発明に係る移相回路に用いられる移相器の他の実施例である。 １段反射型移相器の従来例を示す回路図である。 多段反射型移相器の従来例を示す回路図である。

符号の説明

１−１，１−２，１−３，１−４ 信号入力端子
２−１，２−２，２−３，２−４ 信号出力端子
３−１，３−２，３−３，３−４ 直流電圧印加端子
１１ａ，１１ｂ 移相器
１２ インピーダンス整合回路
１３，１４，１５，１６ 抵抗
１７ａ，１７ｂ ＲＦチョークコイル
１８ａ，１８ｂ コンデンサ
１９ ＰＩＮダイオード
２０ 可変抵抗減衰回路

Claims (6)

1. 多段接続された移相器と、直流可変電圧を分圧する分圧回路と、該分圧回路で分圧された電圧が印加されて前記移相器を通過する信号を減衰させるＰＩＮダイオードとを備え、前記分圧回路の前記直流可変電圧が前記移相器の電源電圧と共通であることを特徴とする移相回路。
2. 多段接続された移相器と、直流可変電圧を分圧する分圧回路と、前記いずれかの移相器に接続され前記分圧回路で分圧された電圧がカソード電極に印加されると前記移相器を通過する信号を減衰させるＰＩＮダイオードとを備え、前記分圧回路の前記直流可変電圧が前記移相器の電源電圧と共通であることを特徴とする移相回路。
3. 多段接続された移相器と、直流可変電圧を分圧する分圧回路と、前記移相器に信号を通過させる抵抗と、前記抵抗の両端にコンデンサを介してカソード電極とアノード電極とがそれぞれ接続され、前記分圧回路で分圧された電圧が前記カソード電極に印加されると入力信号を減衰させるＰＩＮダイオードとを備え、前記分圧回路の前記直流可変電圧が前記移相器の電源電圧と共通であることを特徴とする移相回路。
4. 前記ＰＩＮダイオードのアノード電極とグラウンドとの間と、前記ＰＩＮダイオードのカソード電極と前記分圧回路との間にそれぞれ高周波チョークコイルを挿入したことを特徴とする請求項３記載の移相回路。
5. 前記移相器は、可変容量素子により移相された信号を９０度３ｄＢハイブリッドで同相合成し、入力端と出力端とをアイソレートする反射型移相器であることを特徴とする請求項１から４のいずれか１項記載の移相回路。
6. 前記移相器は、可変容量素子により移相された信号をサーキュレータで同相合成し、入力端と出力端とをアイソレートする反射型移相器であることを特徴とする請求項１から４のいずれか１項記載の移相回路。

Images