JP2002171101A - 位相補償型利得制御回路及びその調整方法並びに無線通信装置 - Google Patents
位相補償型利得制御回路及びその調整方法並びに無線通信装置Info
- Publication number
- JP2002171101A JP2002171101A JP2000368696A JP2000368696A JP2002171101A JP 2002171101 A JP2002171101 A JP 2002171101A JP 2000368696 A JP2000368696 A JP 2000368696A JP 2000368696 A JP2000368696 A JP 2000368696A JP 2002171101 A JP2002171101 A JP 2002171101A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- gain control
- control circuit
- compensation type
- type gain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Waveguide Switches, Polarizers, And Phase Shifters (AREA)
- Variable-Direction Aerials And Aerial Arrays (AREA)
- Attenuators (AREA)
Abstract
御回路の回路規模を小型化を図る。 【解決手段】 減衰量の異なる複数の減衰手段2a,2
bと、各々が前記の各減衰手段2a,2bに直列に接続
される移相手段3a,3bであって自身に接続される減
衰手段2a,2bによって生じる位相の変化を補正する
移相手段3a,3bと、並列に形成された減衰手段2a
及び移相手段3a(減衰手段2b及び移相手段3b)の
組で構成される複数の経路の入力段及び出力段に設けら
れ必要な減衰量に応じて前記経路のいずれかを選択する
切換手段1a,1bとを設けることで、位相補償型利得
制御回路を構成する。
Description
利得制御回路及びその調整方法並びに無線通信装置に関
する。
例えば特開平8―162886号公報記載のものが知ら
れている。図9は、この従来の位相補償型利得制御回路
の構成図であり、可変減衰器38と、これに直列に接続
された位相調整器39と、両者に夫々接続されたデジタ
ルアナログ(D/A)変換器40a,40bと、制御電
圧をデジタル信号に変換するアナログデジタル(A/
D)変換器41と、D/A変換器40a,40bを介し
て可変減衰器38及び位相調整器39に制御信号を出力
するマイクロプロセッサユニット42と、ROM43と
で構成され、ROM43には、減衰量に対する位相の補
正用変換テーブルが予め格納されている。
D変換器41を通して制御電圧を取り込み、この制御電
圧の値によりROM43を検索して上記補正用変換テー
ブルから減衰量制御データを取得し、D/A変換器40
a,40bを介して可変減衰器38と位相調整器39を
制御することで、位相変化の伴わない減衰器を実現して
いる。
おいては、周波数利用効率や通信品質を高めるために、
信号の振幅や位相の情報を用いて送信信号や受信信号の
重み付け等の最適化処理を行う無線通信装置が一般的に
なってきている。これらの無線通信装置では、例えば、
前記の様な位相調整可能な利得制御回路を用い、信号の
振幅特性や位相特性を一定にする方法がとられている。
に示されるようなアダプティブアレイ方式を用いた無線
通信装置も一般的になってきている。図10は、この特
開平9―219615公報に示される従来のアダプティ
ブアレイアンテナ方式の無線通信装置の構成図である。
この無線通信装置では、外部演算装置49で求めた重み
付け係数をインタフェース48を介して各アンテナ44
対応に設けた重み付け器45に設定することで、複数の
アンテナ44で受信した信号の位相と振幅に対し重み付
け処理を行い、アンテナ指向性を制御し、信号対干渉波
比を向上させ、これにより周波数利用効率や通信品質を
向上させている。
償型利得制御回路は、アナログデジタルコンバータ,マ
イクロプロセッサ,ROM等を搭載する必要があるた
め、回路規模が大型化すると共に、特性を記憶するため
の調整時間が大きく必要であるという問題がある。更
に、従来の無線通信装置では、上述した位相補償型利得
制御回路を用いているため、装置が大型化すると共に、
調整時間が大きいという課題がある。
線通信装置では、複数の無線装置を用いて電波の到来方
向を夫々の無線装置に届く電波の遅延量から推定するた
め、上述した従来の位相補償型利得制御回路を搭載する
ことで個々の無線装置に存在する遅延量の誤差を吸収
し、電波の到来方向の推定精度の低下を抑制している。
しかし、そのために装置が大型化すると共に、調整時間
が大きくなり、更に、図10に示す送受信部47におい
て、電力を調節するとき位相の変動が生じるという問題
がある。
ために為されたもので、回路規模を小型化することので
きる位相補償型利得制御回路及びその調整方法、並び
に、位相変化のない精度の高い無線通信装置を提供する
ことを目的とする。
なる複数の減衰手段と、各々が前記の各減衰手段に直列
に接続される移相手段であって自身に接続される減衰手
段によって生じる位相の変化を補正する移相手段と、並
列に形成された前記減衰手段及び前記移相手段の組で構
成される複数の経路の入力段及び出力段に設けられ必要
な減衰量に応じて前記経路のいずれかを選択する切換手
段とを備えることで、達成される。
制御回路を多層基板上に形成するとき前記減衰手段及び
前記位相手段の組の各々を前記多層基板上の異なる層に
形成し、また、前記切換手段をSPDTスイッチにする
と共に、前記入力段に設けるSPDTスイッチと前記出
力段に設けるSPDTスイッチとを互いに向き合わせて
配置する。
段は、マイクロストリップラインまたはストリップライ
ンで形成し、前記移相手段の位相補正は、前記マイクロ
ストリップラインまたはストリップラインの形状変更で
行う構成とする。また、前記マイクロストリップライン
またはストリップラインは位相補正の調整を行うスタブ
が設けられ、前記経路の各々には、前記減衰手段の前後
に前記移相手段が設けられる。
路と並列に所定位相変化量を持つケーブルを設け、信号
発生器で発生させた信号をこのケーブルと前記移相補償
型利得制御回路の各々に並列に入力させ、前記ケーブル
及び前記位相補償型利得制御回路の各々から出力される
信号の位相を比較して前記位相補償型利得制御回路の前
記移相手段を調整することで、達成される。
の位相補償型利得制御回路を備えることを特徴とし、ま
た、複数のアンテナと各アンテナに接続される上記の無
線通信装置とでアダプティブアレイアンテナ方式の無線
通信装置を構成することを特徴とする。
る減衰量を持つ複数の減衰手段と、この複数の減衰手段
によって生じる位相変動を補正する移相手段と、この複
数の減衰量を切換える切換手段とで構成されるため、マ
イクロプロセッサやROMなどが削減でき、回路の小型
化を図ることが可能となる。
経路を基板の別層に設けることで、各経路間のアイソレ
ーションを十分に取ることができ、さらに、SPDTス
イッチを切換手段とし、2つのSPDTスイッチを向か
い合わせに配置する構成とすることによって、切換手段
における各系の位相の差を相殺することができる。
を、線路の形状で行う構成とすることで、位相可変器を
用いずに位相の補正が可能になるため回路の小型化を図
れると共に、細かな位相調整も可能となる。更に、線路
にスタブを設け、そのスタブの調整で位相調整を行う構
成とすることで、更に位相補正が容易となる。このスタ
ブ付き線路を減衰手段の両側(前後)に設けることで、
更に回路の小型化、インピーダンスの安定化を実現でき
る。
つの利得調整部だけでなく基準となる回路を設け複数の
回路について位相を合わせることが可能となる。また、
本発明の無線通信装置を組み込むことによって無線機の
位相を補償することができ、且つ、アダプティブアレイ
アンテナ方式の無線通信装置に利用することによって正
確な指向性制御が可能になる。
を参照して説明する。
の実施形態に係る位相補償型利得制御回路の構成図であ
る。この実施形態に係る位相補償型利得制御回路は、入
力側切換部1aおよび出力側切換部1bと、両切換部1
a,1b間を接続する減衰部2a及び移相部3aと、同
じく減衰部2b及び移相部3bとを備えてなり、切換部
1a,1bは、両者間を接続する経路として、減衰部2
a及び移相部3aの経路、あるいは減衰部2b及び移相
部3bの経路のいずれかを選択する様になっている。
制御信号によって切換動作を行うトランジスタやダイオ
ード等の半導体を用いたスイッチ回路で構成され、ある
いは、電気的接点を機械的に可動させて経路を切り換え
るスイッチ回路で構成される。減衰部2a,2bは、例
えば、固定の減衰量で信号を減衰させ、抵抗素子や半導
体素子等を用いたアッテーネータにより構成される。移
相部3a,3bは、固定の移相量を持つ様に調整され
る。
御回路では、減衰部2aと減衰部2bが、夫々、10d
B,20dBのアッテーネータの場合、移相量は夫々−
10.5度,−16.1度となる。この時、移相部3a
の移相量が((−16.1)−(−10.5))度となる
ように、移相部1bの移相量を0度に調整しておけば、
任意に減衰量を選択しても位相変化量は等しくなる。
型利得制御回路は、従来の位相補償型利得制御回路に比
べ、減衰量によって位相を読み取り可変位相器で位相を
調整する処理を省くことができる利点を有するため、回
路規模を小さくすることが可能となる。また、減衰部の
位相遅れに対して夫々移相部を設けたので、マイクロプ
ロセッサやROM,D/A変換器などが削減でき、回路
構成も簡易化される。
合を例に説明したが、これらを複数個設けたものや、そ
れを多段に接続したものについても実施可能であること
はいうまでもない。
の実施形態に係る位相補償型利得制御回路を形成した基
板の要部斜視図である。この位相補償型利得制御回路の
回路構成の基本は、図1に示す実施形態と同様である
が、本実施形態では、切換部4a,4b間に接続される
一方の減衰部5a及び移相部6aの組と、他方の減衰部
5b及び移相部6bの組を、多層基板の別層に実装した
構成としている。減衰部5a,5bは、例えば、薄膜に
よって作られたアッテネータ等である。また、移相部6
a,6bは、ストリップラインの形状等によって実現さ
れる。
示す様に、減衰部5a及び移相部6aの経路を多層基板
の上層に設け、減衰部5b及び移相部6bの組を下層に
設けることにより、マイクロストリップライン同士の電
磁界的な結合の度合いを低くすることができると共に、
他層に設けられている減衰部や移相部との結合の度合い
を低くすることができ、系間のアイソレーションをよく
することができる。
部5a及び移相部6aと減衰部5b及び移相部6bとを
多層基板の別層に配置することによってアイソレーショ
ンを改善し、アイソレーションの劣化による減衰量の変
動や位相の変動を改善することができる。
の実施形態に係る位相補償型利得制御回路の構成図であ
る。この実施形態も、基本的には図1に示す実施形態と
同じ構成であるが、この実施形態では、図1に示す切替
部1a,1bを、夫々SPDT(Single Pole Double
Throw)スイッチIC7a,7bにて実現し、更に、両
SPDTスイッチIC7a,7bは略同一の入出力特性
を持ち、向かい合わせ(両者7a,7b間を接続する減
衰部8a及び移相部9aの組と、減衰部8b及び移相部
9bの組が接続される側が対向する方向)に配置され
る。
では、まず、入力端から切換部4aの切換接点に入力さ
れた信号は、切換部4aによって2つの異なる減衰量を
持つ減衰部5a,5bのどちらか一方に入力され、移相
部6a,6bにて位相が補正され、切換部4bの切換接
点を通り出力される。
において、図3に示す切換接点1―固定接点2の系では
位相がマイナス2度ずれ、切換接点1―固定接点3の系
ではマイナス3度ずれるとする。SPDTスイッチIC
7aの切換接点1から固定接点2を通り減衰部8aを通
った入力信号は、SPDTスイッチ7bの固定接点3―
切換接点1を通り出力される。また、SPDTスイッチ
7aが切り換えられた場合には、SPDTスイッチIC
7aの切換接点1から固定接点3を通り減衰部8bを通
った入力信号は、SPDTスイッチ7bの固定接点2―
切換接点1を通り出力される。SPDTスイッチIC7
a,7bは略同一特性であり、向かい合って配置されて
いるため、スイッチIC7a,7bがどちらの固定接点
側(減衰部)を選択していても、SPDTスイッチIC
による位相の変化はどちらも5度の位相変化となる。
PDTスイッチICの特性を略同一とし互いに向かい合
うように配置することで、スイッチICがどちらを選択
しても経路の位相誤差を相殺することができる。
の実施形態に係る位相補償型利得制御回路の構成図であ
る。この実施形態でも、基本的構成は図1の実施形態と
同様であるが、本実施形態では、両切換部10a,10
b間に接続する減衰部11a及び移相部12aの組と、
減衰部11b及び移相部12bの組の各移相部12a,
12bを、夫々スタブ12c,12dを持つ線路として
いる。
2a,12bにスタブ12c,12dを設けたので、こ
のスタブ12c,12dで位相変化を調整することが可
能となる。今、減衰部11aにおける位相の変化量を、
プラス0.45度とする。スタブは1.0mmにつきマ
イナス0.45度の位相の変化をもたらす条件であると
すると、移相部12aのマイクロストリップラインに長
さ1.0mmのスタブ12cを設ける。これにより、減
衰部11aによって生じた位相の変化(プラス0.45
度)は、スタブ12cによってマイナス0.45度の位
相変化を受け、合計の位相変動量は0度になる。
れが生じている場合にもスタブで対応することができ
る。例えば、減衰部11aにおける位相変動がマイナス
0.45の時に、移相部12bに設けるスタブ12dの
長さを1.0mmとすると、減衰部11b及び位相部1
2bの組の位相変化量はマイナス0.45度なり、2つ
の系間の相対的な位相差をなくすことができる。
減衰部について位相変動量を予め測定しておき、それに
応じた長さのスタブを各移相部のマイクロストリップラ
インに形成することで、マイクロプロセッサやROMと
いった回路部品を用いなくても同じ機能を果たすことが
可能となり、部品点数の削減や回路の小型化,低コスト
かを図ることが可能となる。
の実施形態に係る位相補償型利得制御回路の構成図であ
る。この実施形態では、図4に示す移相部を、減衰部の
前後に設けた構成としている。即ち、両切換部13a,
13b間を接続する2つの経路として、スタブ付移相部
14a及び減衰部15及びスタブ付移相部14bで夫々
構成している。
mmとする。スタブの長さを長くすると入出力インピー
ダンスが変化することは知られており、2mmの長さの
スタブを設けた場合に比べ反射電力が5dBほど大きく
なる。しかし、スタブ長を半分にした移相部14a,1
4bを減衰部15の前後に設けることにより、減衰部1
5より出力側の移相部14bのスタブの入力インピーダ
ンスに対する影響を小さくすることができる。また、ス
タブが長くなると実装面積が大きくなるが、スタブを減
衰部の前後2箇所に分割配置することで、その実装面積
を小さくすることができる。
経路におけるスタブを2本にして減衰部の前後に設ける
ことにより、インピーダンスの安定化を図ることがで
き、また回路の実装面積を小さくでき、回路の小型化を
図ることが可能となる。
施形態について説明する。この実施形態では、図3に示
す第3の実施形態の移相部9a,9bに、スタブを設け
る構成としている。減衰部をチップアッテネータや抵抗
で組んだ場合、アッテネータ等の固定減衰器の位相変動
量には個体差が出る。そこで、第6の実施形態では移相
部にスタブを設け、このスタブの長さをカッタやレーザ
光等にて調節をすることで、減衰部に用いられる固定減
衰器の位相の個体バラツキを調整する。
発明の第7の実施形態を説明する。この実施形態は、前
述した第5の実施形態(図5)に係る位相補償型利得制
御回路の調整方法に関する。図6において、図5に示す
位相補償型利得制御回路20を分配器17と位相検波器
19との間に接続する。この分配器17には信号発生器
16が接続され、分配器17と位相検波器19とは、位
相補償型利得制御回路20と平行に配設された基準線路
18で接続されている。この基準線路18は、所定長さ
の同軸ケーブル等、基準とする所定の位相変動量を有す
る。
17を通して所定位相変動量を持つ基準線路18と位相
補償型利得制御回路20へ入力する。基準線路18から
出力される信号の位相と、位相補償型利得制御回路20
から出力される信号の位相とを位相検波器19で比較
し、両方の信号の位相が合うように位相補償型利得制御
回路20の移相部を調整する。この調整を、位相補償型
利得制御回路20の減衰部を持つ各系(各経路)につい
て行う。
とで、位相補償型利得制御回路の各系夫々の位相を、所
定位相を持つ基準線路の位相に合わせることができる。
また、一つの位相補償型利得制御回路だけでなく、複数
の位相補償型利得制御回路についても夫々の位相を合わ
せることが可能になる。
形態に係る位相補償型利得制御回路を搭載した無線通信
装置の構成図である。アンテナ21に接続される無線通
信装置34は、共用器22と、アンプ23,29と、フ
イルタ24,30と、ミキサ25,31と、位相補償型
利得制御回路26,32と、変調器27と、復調器33
と、ベースバンド部25とを備えて構成される。
する時は、べ一スバンド部25から出力された信号を変
調器27で変調し、位相補償型利得制御回路26で希望
電力で送信できるように信号の電力を調整する。そし
て、ミキサ25で送信周波数に周波数を上げ、フィルタ
24でノイズを除去し、アンプ23で電力を増幅し、共
用器22を通しアンテナ21から送信する。
する時は、アンテナ21で信号を受信し、共用器22を
通して無線通信装置34内に受信信号を取り込む。この
受信信号は、アンプ29で電力増幅がされ、フイルタ3
0でノイズが除去され、位相補償型利得制御回路32で
受信信号のレベルによって電力調節され、復調器33で
復調され、べースバンド部35に出力される。
型利得制御回路26,30は、送信時はその信号の送信
電力の調節をし、受信時においてはその受信した信号の
電力を制御する。その際に、従来の無線通信装置ではそ
の信号の電力調節に伴って位相が変動していたが、本実
施形態の位相補償型利得制御回路を用いることによっ
て、位相の変動を起こさずに電力を希望するレベルに調
節することが可能になる。
た無線通信装置を用いてアダプティブアレイアンテナ方
式により送受信を行う構成図であり、複数のアンテナを
持つアンテナ部35と、その複数のアンテナ35の個々
に接続される複数の無線通信装置からなる無線装置部3
6と、ベースバンド部37で成る。この構成において、
べースバンド部37でアンテナ指向性の制御を行い、無
線装置部36にて電力の調節を行う。その電力調整の
際、本実施形態の無線通信装置を用いるため、位相の変
動が起こらず、指向性の制御精度を向上させることがで
きる。
手段とこの減衰手段を信号が通ることによって受ける位
相の変化を補正する移相手段とを設け位相を補償して利
得を制御する構成としたため、回路の小型化を図ること
が可能となり、また、位相の調整時間も短時間で済ます
ことが可能となる。
制御回路のブロック構成図である。
制御回路を多層基板上に形成したときの要部斜視図であ
る。
制御回路のブロック構成図である。
制御回路のブロック構成図である。
制御回路のブロック構成図である。
制御回路のブロック構成図である。
制御回路を用いた無線通信装置の構成図である。
レイアンテナ方式で通信を行う無線通信装置の構成図で
ある。
る。
信を行う無線通信装置の構成図である。
Claims (11)
- 【請求項1】 減衰量の異なる複数の減衰手段と、各々
が前記の各減衰手段に直列に接続される移相手段であっ
て自身に接続される減衰手段によって生じる位相の変化
を補正する移相手段と、並列に形成された前記減衰手段
及び前記移相手段の組で構成される複数の経路の入力段
及び出力段に設けられ必要な減衰量に応じて前記経路の
いずれかを選択する切換手段とを備えることを特徴とす
る位相補償型利得制御回路。 - 【請求項2】 多層基板上に形成される位相補償型利得
制御回路において、請求項1記載の位相補償型利得制御
回路を多層基板上に形成するとき前記減衰手段及び前記
位相手段の組の各々を前記多層基板上の異なる層に形成
することを特徴とする位相補償型利得制御回路。 - 【請求項3】 請求項1または請求項2において、前記
切換手段がSPDTスイッチであることを特徴とする位
相補償型利得制御回路。 - 【請求項4】 請求項3において、前記入力段に設ける
SPDTスイッチと前記出力段に設けるSPDTスイッ
チとを互いに向き合わせて配置することを特徴とする位
相補償型利得制御回路。 - 【請求項5】 請求項1乃至請求項4のいずれかにおい
て、前記移相手段は、マイクロストリップラインまたは
ストリップラインで形成されることを特徴とする位相補
償型利得制御回路。 - 【請求項6】 請求項5において、前記移相手段の位相
補正は、前記マイクロストリップラインまたはストリッ
プラインの形状変更で行う構成としたことを特徴とする
位相補償型利得制御回路。 - 【請求項7】 請求項6において、前記マイクロストリ
ップラインまたはストリップラインは位相補正の調整を
行うスタブが設けられていることを特徴とする位相補償
型利得制御回路。 - 【請求項8】 請求項1乃至請求項7のいずれかにおい
て、前記経路の各々には、前記減衰手段の前後に前記移
相手段が設けられていることを特徴とする移相補償型利
得制御回路。 - 【請求項9】 請求項1乃至請求項8のいずれかに記載
の位相補償型利得制御回路と並列に所定位相変化量を持
つ線路を設け、信号発生器で発生させた信号をこの線路
と前記移相補償型利得制御回路の各々に並列に入力さ
せ、前記線路及び前記位相補償型利得制御回路の各々か
ら出力される信号の位相を比較して前記位相補償型利得
制御回路の前記移相手段を調整することを特徴とする位
相補償型利得制御回路の調整方法。 - 【請求項10】 請求項1乃至請求項8のいずれかに記
載の相補償型利得制御回路を備えて構成される無線通信
装置。 - 【請求項11】 複数のアンテナと、各アンテナに接続
される請求項10記載の無線通信装置とを備えて構成さ
れるアダプティブアレイアンテナ方式の無線通信装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000368696A JP2002171101A (ja) | 2000-12-04 | 2000-12-04 | 位相補償型利得制御回路及びその調整方法並びに無線通信装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000368696A JP2002171101A (ja) | 2000-12-04 | 2000-12-04 | 位相補償型利得制御回路及びその調整方法並びに無線通信装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002171101A true JP2002171101A (ja) | 2002-06-14 |
Family
ID=18838865
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000368696A Withdrawn JP2002171101A (ja) | 2000-12-04 | 2000-12-04 | 位相補償型利得制御回路及びその調整方法並びに無線通信装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2002171101A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007102591A1 (ja) * | 2006-03-09 | 2007-09-13 | Kyocera Corporation | 導波路形成装置、誘電体線路形成装置、ピン構造および高周波回路 |
JP2008271408A (ja) * | 2007-04-24 | 2008-11-06 | Nec Corp | 移相回路 |
US8461929B2 (en) | 2010-12-20 | 2013-06-11 | Mitsubishi Electric Corporation | Power amplifier |
CN104410384A (zh) * | 2014-12-12 | 2015-03-11 | 中国人民解放军国防科学技术大学 | 大动态高精度数控线性衰减器 |
CN106532197A (zh) * | 2016-11-13 | 2017-03-22 | 中国科学院近代物理研究所 | 一种加速器随机冷却系统用宽带数字可调移相器 |
CN111564679A (zh) * | 2020-06-01 | 2020-08-21 | 中国科学院国家授时中心 | 一种相位稳定的射频开关 |
-
2000
- 2000-12-04 JP JP2000368696A patent/JP2002171101A/ja not_active Withdrawn
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007102591A1 (ja) * | 2006-03-09 | 2007-09-13 | Kyocera Corporation | 導波路形成装置、誘電体線路形成装置、ピン構造および高周波回路 |
JP2008271408A (ja) * | 2007-04-24 | 2008-11-06 | Nec Corp | 移相回路 |
US8461929B2 (en) | 2010-12-20 | 2013-06-11 | Mitsubishi Electric Corporation | Power amplifier |
CN104410384A (zh) * | 2014-12-12 | 2015-03-11 | 中国人民解放军国防科学技术大学 | 大动态高精度数控线性衰减器 |
CN106532197A (zh) * | 2016-11-13 | 2017-03-22 | 中国科学院近代物理研究所 | 一种加速器随机冷却系统用宽带数字可调移相器 |
CN106532197B (zh) * | 2016-11-13 | 2021-09-17 | 中国科学院近代物理研究所 | 一种加速器随机冷却系统用宽带数字可调移相器 |
CN111564679A (zh) * | 2020-06-01 | 2020-08-21 | 中国科学院国家授时中心 | 一种相位稳定的射频开关 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Gu et al. | A DC-50 GHz CMOS switched-type attenuator with capacitive compensation technique | |
US9257746B2 (en) | Phased-array transceiver for millimeter-wave frequencies | |
RU2437213C2 (ru) | Ретранслятор, имеющий конфигурацию с двойной антенной приемника или передатчика с адаптацией для увеличения развязки | |
JP4800963B2 (ja) | 通信とレーダー用のモノリシックシリコンベース位相配列受信機 | |
US8203484B2 (en) | Path-sharing transceiver architecture for antenna arrays | |
Reynolds et al. | A 16-element phased-array receiver IC for 60-GHz communications in SiGe BiCMOS | |
US20040106381A1 (en) | Transmit signal cancellation in wireless receivers | |
US6674339B2 (en) | Ultra wideband frequency dependent attenuator with constant group delay | |
US11627024B2 (en) | Wideband vector modulator phase shifter | |
US10382010B2 (en) | Attenuation circuit and method of controlling an attenuation circuit | |
JP2002171101A (ja) | 位相補償型利得制御回路及びその調整方法並びに無線通信装置 | |
US20030090417A1 (en) | Phased array antenna with controllable amplifier bias adjustment and related methods | |
US9490756B1 (en) | Phase-stiff RF power amplifier for phased array transmit/receive modules | |
Meghdadi et al. | A reconfigurable highly-linear CMOS transceiver core chip for X-band phased arrays | |
US11444652B1 (en) | Steerable communications system | |
JP2003188604A (ja) | 可変位相器、この可変位相器を具備する無線装置及び位相調整方法 | |
US5453721A (en) | Attenuator | |
WO2012067796A1 (en) | Integrated phase-shifting-and-combining circuitry to support multiple antennas | |
JP2001320310A (ja) | ダイバーシチ無線送受信装置 | |
JP2002151905A (ja) | 可変遅延回路、該可変遅延回路を用いた増幅器および通信装置 | |
US12113501B2 (en) | Ultra-wideband attenuator with low phase variation and improved stability with respect to temperature variations | |
KR102568860B1 (ko) | 위상 어레이 안테나 장치 및 방법 | |
JPH03244201A (ja) | マイクロ波移相器 | |
JP2002353765A (ja) | 可変減衰器 | |
JP2993510B2 (ja) | フェーズドアレイアンテナ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060324 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20071114 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071121 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20071128 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071205 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071212 |
|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080205 |