JPS6038911A - 作動周波数と独立してリアクタンスを整合する４端子網 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、直列または並列の抵抗、インダクタンス、キ
ャパシタス形のリアクタンスを整合して、極めて広範囲
の周波数内で、入力周波数に無関係に、あらゆる場合に
定在波比を零にするかまたは極めて低くするための４＠
子綱網形の抵抗性整合装置に関するものである。特に、
本発明は、マイクロ波（超短波）に適用でき、整合され
るリアクタンスが、好ましくはトランジスタまたはマイ
クロ波増幅器から成る４端子網形式の整合装置に関する
ものである。

マイクロ波の帯域内において、ガリウムひ素すなわちＩ
−Ｖのグループの素子上のバイポーラトランジスタまた
は電界効果トランジスタの利用が次のような理由により
一層拡がっている。すなわち −適用の簡単性 −低供給電圧 −ハイゲイン（高利得） −極めて高い遮断断固波数 さらに、広帯域トランジスタ形式のマイクロ波増幅器は
、衛星通信設備、機器、測定計器及び他の設備に対して
特にかなりの利点を与える。

広帯域にわたって均一のゲインを有する増幅器を製造す
るには、しかしながら、周波数の上昇につれてトランジ
スタのゲインの損失を補う必要がある。

１オクターブまたはそれ以下のオーダの比較的小さい帯
域幅の場合のこの種類の増幅器の設計は、増幅器の人力
及び出力におけるインピーダンス整合器の計算について
は、無損失フィルタの製造技術に基づいている。これら
の整合は、トランジスタまたは増幅器と同様に、４端子
網に関係しも）る。そのような整合４端子網で数個の増
幅段をカスケードに配列することは、入力−出力定在波
比（ＳＷＲ）が、周波数帯域内の特に低周波数において
、極めて大きいため、極めて困難である。実際、もしト
ランジスタのゲインが均一ゲインを実現するために低周
波数において減衰されるならば、それから生ずる反射波
はトランジスタの人力インピーダンスを変更してしまう
。

他方、パバランス”形の増幅器を複数利用することによ
り、広範囲の周波数にわたってＳＷＲに関して充分満足
できる増幅器を実現できる。この場合、２つの同一の増
幅器は所謂“９０°３ｄＢ”ハイブリッドカップラの間
に配置されている。２つの個々の増幅器の各々の人力及
び出力において反射した電力は、９０°カツプラの分離
された出力に加えられた負荷によって吸収される。低Ｓ
ＷＲの値はその結果保証され、増幅器はカスケードに接
続される。

“バランス”形増幅器に対する最も大きな制限は基本的
にカップラから生じる。現在の技術においては、バラン
ス段の増幅帯域は約２オクターブに制限される。さらに
、バランス段は、単一の整合膜に比較して２倍の直流バ
イアス電力を要する。

その理由は、並列の２つの増幅器があるからである。

３つの配列が単−整合膜で広帯域増幅器を得るために利
用できる。すなわち −フィードバック増幅器 −抵抗性整合増幅器 −分布増幅器 である。

しかしながら、人力／出力ＳＷＲの値はこれら３つの場
合満足のいくものではなく、数個の増幅段をカスケード
に接続することに悪影響を与える。

抵抗性整合増幅器の場合に、すべての組合せ増幅段を計
算する必要がある。

そこで、本発明は、抵抗性整合４端子網を提供せんとす
るものである。その４＠子網は、−周波数が上昇するに
つれて生じるトランジスタまたは増幅器のゲインの損失
（喪失）を補償し、 −整合されるトランジスタの等価回路が知られる程度ま
で零に等しいまたは非常に低いＳＷＲ値を入力及び（ま
たは）出力において与え、広帯域の周波数の範囲内で周
波数の影響を受けないようにする。

この結果、本発明の４端子網は入力及び（または）出力
においてリアクタンスがない純粋なインピーダンスを与
える。

本発明の整合器の用途の最っとも興味ある場合は、トラ
ンジスタの場合であるが、トランジスタが抵抗−インダ
ククンスーキャパシタンス回路であるので、本発明の４
＠子網は等しく適用でき、一般的に言えば任意のリアク
タンスのインピーダンス整合にも適用できる。

人力インピーダンスＺ８及び出力インピーダンスＺ。を
有する本発明の４端子網は、第１入力端子と第１出力端
子との間に３つのインピーダンス回路Ｚ１、Ｚ２、Ｚ３
を組合せ、回路２１及びＺ２は前記２つの入力及び出力
端子間で直列であり、回路Ｚ３は２つの人力及び出力端
子間で回路Ｚ、及びＺ２と並列である。第４インピーダ
ンス回路Ｚ４は、回路Ｚ１及びＺ２の接続点と、第２入
力端子及び第２出力端子の共通点と、の間に接続されて
いる。

整合すべきインピーダンスの装置は、 −もし整合すべき装置が並列ＲＬＣ回路形を有するなら
ば、第１人力及び出力端子の間に配置したインピーダン
スＺ？Ｉの形態をとり、−もし整合すべき装置が直列Ｒ
ＬＣ回路形を有するならば、回路Ｚ１及びＺ２の間の接
続点と、第２人力及び出力端子に共通な点と、の間に配
置したインピーダンス回路Ｚ４の形態をとる。

インピーダンスＺ、またはＺ、の１つは、必ず整合すべ
き装置のインピーダンスであり、他の３つのインピーダ
ンスは、Ｚｏ−Ｚｅを満たすように、関係式： ％式％） を満たし、インピーダンス整合が周波数に無関係であり
、消費電力が、周波数範囲の低周波域における反射波を
なくすように選ぶことができる。

さらに具体的には、本発明は、 ２つの入力端子の間の入力インピーダンスがＺいそして
、２つの出力端子の間の出力インピーダンスがＺ。の、
作動周波数と独立してリアクタンスを整合する４端子網
において、 第１入力端子及び第１出力端子の間に直列のインピーダ
ンスＺ＋及びＺ２の第１及び第２回路と、第１及び第２
回路に並列なインピーダンスＺ３の第３回路と、 第１及び第２回路Ｚｌ、　Ｚ２の共通点と、第２入力端
子及び第２出力端子の共通点と、の間に接続したインピ
ーダンスｚ４の第４回路と を含み、 第３回路のインピーダンスＺ３および第４回路のインピ
ーダンスＺ４の内の少なくとも１つが、整合すべきリア
クタンスのインピーダンスであり、これら４つのインピ
ーダンスの値は、４端子網が作動周波数とは無関係に、
その人力／出力端子において純粋なインピーダンス（抵
抗）（Ｚｏ＝ｚ、）及び零リアクタンスを有するような
関係にあることを特徴とする４端子網を提供する。

次に、添付図面を参照して本発明を説明する。

本発明の整合器の一般的構成が第１図のブロックダイヤ
グラムに示されている。

２つの入力端子１及び２の間の人力インピーダンスが７
８であり、２つの出力端子３及び４の間の出力インピー
ダンスがＺｏであり、整合器は、それら入力端子と出力
端子との間に、４つのインピーダンスＺ１、Ｚ２、Ｚ３
、Ｚ４を備えている。インピーダンスＺ１及びｚ２は、
第１入力端子ｌ及び第１出力端子３の間に直列に接続さ
れ、インピーダンスＺ３は、端子１及び３の間のインピ
ーダンスＺ１及びＺ２に並列に接続されている。インピ
ーダンスＺ４は、インピーダンスＺ１及びｚ２に共通な
点５と、第２入力端子２及び第２出力端子４に共通な点
６と、の間に接続されている。

整合器は、少なくともＺＩ及びＺ２を含む３つだけのイ
ンピーダンスから成る。入力インピーダンスが出力イン
ピーダンスに等しいように、人力インピーダンスが整合
されるように意図した装置は、−もし、そのような装置
の等価ダイヤグラムが、第１図のブロックＺ３で示す如
く、並列の抵抗−インダククンスーキャパシタンス回路
であるならば、インピーダンスＺ３であり、 −もし、このような装置の等価ダイヤグラムが、第１図
のブロックＺ、で示す如く、直列の抵抗−インダククン
スーキャパシタンス回路であるならば、インピーダンス
Ｚ４である。

分枝Ｚ３または分枝Ｚ、が、そのインピーダンスが整合
されるべき装置の性質によって与えられ、他の３つの分
岐のインピーダンスが計算される。

すなわち、もしＺ３が決められれば、Ｚｌ、ｚ２及びＺ
、が計算され、もしＺ４が決められれば、Ｚｌ、Ｚ２及
びＺ、が計算される。

反復インピーダンス、すなわち、例えば増幅器の異なっ
た段の間が同一の値を保持するようにするならば（Ｚｅ
＝Ｚｏ）、採用すべき整合器及び装置のインピーダンス
は、次の関係式を満足するように選ばれる。

ＺＩＩＺ２Ｚ３＋Ｚ［＋”（Ｚｌ＋２２＋２３）−ＺＩ
２３（ＺＯ＋２２＋２４）＋Ｚ２Ｚ３２４この関係を以
下′式Δ”という。この関係は、周波数と独立であり、
整合器は、入力及び出力端子において、リアクタンスの
ない純粋なインピーダンスとして現われる。

第１の場合：等個直列接続ＲＬＣ回路を有する装置の整
合について、この種の装置のインピーダンスは、次の一
般式によって与えられる。

Ｚｓ＝ｒ＋ｊ（１ｔｎ−１／Ｃ（ＩＪ）ここで、ｒは装
置の抵抗値であり、 βは装置のインダクタンス、例えば 接続線のインダクタンスであり、 Ｃは装置のキャパシタンスであり、 ωは角周波数であり、 」は定数である。

式Ａに代入することによって及びＺ。が人力周波数によ
って影響されないという条件を与えることによって、数
個の解決法が可能である。１つの解決法が、負荷Ｚ、の
関数としての素子の値と共に第２図に示されており、イ
ンピーダンスＺ１、Ｚ２、Ｚ３を形成する部品が次のそ
れぞれの値を有する。

ＺＯＣ（ＺＯ十ｒ　） Ｌ２−　□ 及び接続線のインダクタンスは １　（Ｚ　。２　ｒ　２　）　Ｃ １＝　−−− ＣｕＯ２４ である。

この場合、入力インピーダンスは、周波数に無関係に定
数であり、Ｚｏに等しい。周波数の関数として装置の抵
抗ｒで消費される電力Ｐ、は低周波数において極めて小
さいが、共振周波数ｆ。に対して最大値まで増加する。

この値は共振周波数ｆ。とは無関係である。その理由は
、この電力がｆ。をこえる周波数に対して減少するから
である。キャパシタンスγの値は整合すべき装置のイン
ダクタンスの値ｐに依存するので、このインダクタンス
ｌの値を変えることによって共振周波数ｆ。を変更し、
その結果、抵抗ｒに吸収される電力の傾斜を変更するこ
とができる。このことは第３図に示されている。インダ
クタンスの値ｌを変更することによって曲線の傾斜が変
更され、その結果、装置によって吸収される電力が変更
される。定在波比は人力周波数に無関係に零に等しいか
、または極めて小さい。同様に、入射波及び反射波の間
の周波数ｆ。における整合器によって生じる位相シフト
は１８０°になる。

第４図は、第１の場合の第２の解決法を示す。

この解決法によってインピーダンスＺ１、Ｚ２及びＺ３
を形成する部品が相互に変換される。すなわち、キャパ
シタンスＴの代わりにインダクタンスＬを用い、インダ
クタンスＬ、及びＬ２の代わりにキャパシタンスＴ１及
びＴ２が用いられる。これらの部品は次の関係式を満足
するようになされる。

Ｉ　Ｚｏ（Ｚｏ＋ｒ） ｒ＋　２β ＩＺｏ（Ｚｏ−ｒ） ｒ２’　２１１ その結果、２．＝２．となる。

第２の場合、等価並列ＲＬＣ回路を有する装置の整合に
ついて： 式Ａはアドミッタンスに転換されて次の式に変換されパ
式Ｂ”と以下称する。すなわち、ＹＯＹ２　Ｙ４　＋　
ＹＯ”（Ｙ　＋　十Ｙ２　＋　Ｙ３）　−ＹＩＹ４（Ｙ
Ｏ＋Ｙ２＋Ｙ３）＋Ｙ２Ｙ３Ｙ４この式Ｂは、素子３及
び４による部分を交換すれば、式Ａと正確に同一の形態
であり、この式ＢのアドミッタンスＹ。は式Ａのインピ
ーダンスＺ。

に対応する。

整合すべき装置のアドミッタンスＹ３は次の一般式で与
えられる。

すなわち、Ｙ３−　＋　Ｊ（Ｃω−１／ｌω）ここで１
／ｒはｇと等しいものと考える。

第５図及び第６図は、周波数に制限されない２つの整合
回路を示し、その整合される回路の等価回路は、第１図
の一般的構成の回路中のインピーダンスＺ３を形成する
並列のＲＬＣ回路である。

第５図の場合、それは第２図に類似したものであり、イ
ンピーダンスＺ１及びＺ２は２つのインダクタンスＬ１
及びＬ２によって形成され、インピーダンスＺ、はキャ
パシタンスＴで形成され、それらは以下の如き関係にあ
る。

Ｌ、　２に こでＹ。−１／　Ｚ。

Ｌ２　２Ｃ 第６図の場合、それは第４図に類似したものであり、イ
ンピーダンスＺ１及びＺ２は２つのキャパシタンスγ、
及びＴ２によって形成され、インピーダンスＺ４は、イ
ンダクタンスＬによって形成され、それらは次の関係に
ある。

Ｔ２　。

第２図、第４図、第５図及び第６図の４つの構成は、等
個直列接続ＲＬＣ回路または等価並列ＲＬＣ回路に対応
する能動または受動装置に関する。

これらの回路の適用は、もし整合すべきインピーダンス
の装置がトランジスタである場合、特に利点を有する。

その第１例は、電界効果トランジスタから成る広帯域増
幅器の実施例によって与えられる。

広帯域にわたって均一のゲインを有する増幅器の製造は
周波数に関するゲインの低下を補償することを必要とす
る。さらに、数段がカスケード配列されるならば、各段
は満足した整合人力インピーダンスを有しなければなら
ない。本発明のインピーダンス整合器は同時に次の機能
を保証する。

すなわち −周波数に無関係なインピーダンス整合−周波数の関数
として電力の選択的消費である。

ＧａＡｓ上の電界効果トランジスタの入力インピーダン
スはＲＬＣ直列回路に類似しており、バイアスが容易で
あるとの理由から、第２図の整合回路はハイブリッド型
または集積回路型増幅器の構成に好ましい。

ゲインの低下は共振周波数ｆ。を選択することによって
補償され、極めて満足のいく入力反射係数を持ち、広帯
域の通常帯域にわたって均一のゲインを得ることが可能
である。電界効果トランジスタは一般にソース接地で用
いられ、回路の端子２及び４が接地にとられる。

第７図は、第２図の一般回路にしたがって入力インピー
ダンスに関して整合した増幅段の回路を示し、電界効果
トランジスタは直列のＲＬＣ回路に等価なインピーダン
スＺ４を形成し、インピーダンスＺ１、Ｚ２、Ｚ３はそ
れぞれ第２図に関して決めた対応する値Ｌ１、Ｌｌ及び
Ｔを有する。この形式の増幅段は人力ＳＷＲ（定在波比
）の整合のために、２ＧＨｚから１４ＧＨ２の間で４．
５ｄＢ±０．５ｄＢのゲインを有する。

ハイブリッドまたはモノリシックマイクロエレクトロニ
ック回路としてのこの段の実施例が第８図に示されてい
る。金属接地面７に対して、Ｌｌ及びＬｌとしてのイン
ダクタを形成する金属化域、キャパシタンスＴ及び抵抗
２゜は、絶縁サブストレート８に支持され、一方、本体
が接地面７から分離されたトランジスタの出力回路は絶
縁サブストレート９に支持されている。もし増幅段が集
積回路として製造されるならば、絶縁領域８及び９は、
例えば拡散、注入等の対応する技術によって得られる。

これらの値にしたがって、この場合、゛インターリーピ
ング（中間分離）パの技術によって製造されるキャパシ
タンスｒは、例えば積層構造で周知の如く金属−絶縁体
−金属の如きサンドウィッチ構造体として形成されても
よい。

バイポーラまたは電界効果トランジスタの出力インピー
ダンスは並列ＲＬＣ回路に類似することができ、本発明
のインピーダンス整合器は出力インピーダンスの整合に
等しく適用できる。この場合、第５図及び第６図に示す
整合回路の１つまたは他の１つが適当であるが、端子１
がトランジスタのソースまたはドレーンのいずれかに対
応するかによって、この端子１は接地されるかまたは本
発明の接合器の出力となる。第９図から第１２図は、出
力インピーダンス整合のこれら４つの場合の回路図であ
る。

第５図及び第６図にそれぞれ対応する第９図及び第１０
図の２つの場合、インダクタンスｌは必ずドレーン・ソ
ースインピーダンスと並列であり、そのインダクタンス
ｌはトランジスタのバイアスを短絡させる危険性がある
。その結果、これらドレーン・ソースインピーダンスと
インダクタンスｌは、回路を複雑にするが、高い値の直
列のキャパシタンスによって分離しなければならない。

これらのキャパシタンスは参照番号１０で示される。

さらに、第９図及び第１０図の場合、ソースはもはや直
接接地されず、人力インピーダンスはもはや容易に整合
されない。

第１１図及び第１２図の回路に関して、ソースは接地さ
れて、並列インダクタンス１は高い値の接地キャパシタ
ンス１１によって分離され、このことは広範囲帯域にわ
たって容易にバイアスできる。

第１１図の場合、トランジスタの接続線に対応するイン
ダクタンスβは抑制されてもよく、バイアマイクロエレ
クトロニックまたはモノリシック技術によって形成した
第１１図の実施例が第１３図に示されている。この場合
、キャパシタンスＴは中間分離した金属化によって形成
され、２つの分離キャパシタンス１１はいわゆる金属−
絶縁体−金属積層構造体として作られる。

本発明のインピーダンス整合器の第２実施例が第１４図
に示されている。反復インピーダンスがあるので、本発
明の整合器によって、人力及び出力において同一のイン
ピーダンスＺ。にインピーダンス整合した周期的構造体
を作ることが可能であり、このようにして進行波増幅器
を作ることができる。この結果、この増幅器はカスケー
ド接続した複数のセルによって形成され、各セルが本発
明の４端子網によって形成され、出力インピーダンスＺ
。がカスケードの次の４＠子網の人力インピーダンスＺ
、、を形成する。

この進行波増幅器の入力は端子１２で始まり、出力は端
子１３で終る。各増幅段に対して、本発明の整合器のイ
ンピーダンスの値り、、Ｌｌ及びＴは、周波数の関数と
して均一のゲインを得るように計算される。

もしすべての共振周波数ｆ。１が各段に対して同−なら
ば、“従来”の進行波増幅器構造体が得られ、各トラン
ジスタに加えられる電力は構造体に沿って減少する。

しかしながら、各セルの共振周波数が変更できるという
事実を利用することによって、いわゆる゛テーパー化”
技術によって、電力増幅器を得るために、帯域の頂部に
おいてトランジスタへの電力人力を等しくすることがで
きる。

第３図のグラフに関して行なった説明を再び参照すると
、進行波増幅器の各段の電力はキャパシタンスＴの値の
関数として各トランジスタのインダクタンスβの値に作
用することによって調節され、このことがグラフの傾斜
を変え、その結果周波数ｆに対して吸収される電力が変
えられる。第１４図において、共振周波数ｆｏは入力端
子１２の側で最大であり、出力端子の側で最小である。

この種の進行波増幅器は、好ましくは、第２図の４端子
にしたがって構成される。その理由は、第４図のものよ
りもトランジスタの容易なバイアスを可能にするからで
ある。

【図面の簡単な説明】

第１図は、本発明の整合４端子網の一般的構成のブロッ
クダイヤグラムである。 第２図は、整合すべき装置が直列接続したＲＬＣ形を有
する場合における第１図の第１解決法を示す回路図であ
る。 第３図は、第２図の配列の共振周波数の関数として整合
すべき装置に吸収される電力を示すグラフである。 第４図は、整合すべき装置が直列接続したＲＬＣ形を有
する場合における第１図の配列の第２解決法を示す回路
図である。 第５図及び第６図は、整合すべき装置が並列接続したＲ
ＬＣ形を有する場合における第１図の配列の２つの解決
法を示す回路図である。 第７図は、電界効果トランジスタに対する人力整合のた
めの第２図に等価な回路図である。 第８図は、第７図のハイブリッドまたはモノリシック形
状の配列を示す図である。 第９図、第１０図、第１１図及び第１２図は、本発明の
４つの実施例にしたがった電界効果トランジスタに出力
接合するための回路図である。 第１３図は、第９図のハイブリッドまたはモノリシック
形状の構造を示す図である。 第１４図は、本発明の整合４端子網を用いた進行波増幅
器の回路図である。 〔主な参照番号〕 ■、２　入力端子、　３．４　出力端子、２８　人力イ
ンピーダンス、 Ｚｏ　出力インピーダンス、 Ｚｌ、Ｚ２、Ｚ３、Ｚ４　インピーダンス特許出願人ト
ムソンーセーエスエフ 代理人　弁理士新居正彦 ヘ ０ 匡 （Ｙ）Ｓｔ Ｌ　Ｌ Ｕ） し二

Claims (1)

1. 【特許請求の範囲】 （１）２つの入力端子の間の人力インピーダンスがＺ、
   、、そして、２つの出力幅１子の間の出力インピーダン
   スがＺ。の、作動周波数と独立してリアクタンスを整合
   する４端子網において、 第１入力端子及び第１出力端子の間に直列のインピーダ
   ンスＺ１及びＺ２の第１及び第２回路と、第１及び第２
   回路に並列なインピーダンスＺ３の第３回路と、 第１及び第２回路Ｚ３、Ｚ２の共通点と、第２入力端子
   及び第２出力端子の共通点と、の間に接続したインピー
   ダンスＺ４の第４回路と を含み、 第３回路のインピーダンスＺ３および第４回路のインピ
   ーダンスＺ、の内の少なくとも１つが、整合すべきリア
   クタンスのインピーダンスであり、これら４つのインピ
   ーダンスの値は、４端子網が作動周波数とは無関係に、
   その人力／出力端子において純粋なインピーダンス（抵
   抗＞（ＺＯ＝Ｚｅ）及び零リアクタンスを有するような
   関係にあることを特徴とする４端子網。 （２）人力及び出力インピーダンスＺ８及びＺ。及び４
   つの回路のインピーダンスＺ３、Ｚ２、Ｚ３、Ｚ４の値
   が、Ｚｅ−Ｚｏであるように、関係式２式％） を満足しおり、これらインピーダンスの値により、作動
   周波数と無関係に４端子のインピーダンス整合をなすこ
   とを特徴とする特許請求の範囲第１項に記載の４端子網
   。 〔３）整合すべきリアクタンスは、並列のＲＬＣの抵抗
   −イングククンスーキャパシタンスの回路に等価であり
   、そのリアクタンスがインピーダンスＺ３の位置におい
   て第１入力端子及び第２出力端子の間に接続されている
   ことを特徴とする特許請求の範囲第１項に記載の４端子
   網。 （４）整合すべきリアクタンスは、直列のＲＬＣ抵抗−
   インダクタンス−キャパシタンス回路に等価であり、そ
   のリアクタンスはインピーダンスＺ４の位置において、
   第１及び第２回路Ｚ１、Ｚ２に共通な点及び第１人力及
   び出力端子の共通点の間に接続されていることを特徴と
   する特許請求の範囲第１項に記載の４端子網。 （５）整合すべきリアクタンスは、インピーダンスＺ、
   の位置において接続した抵抗ｒ、インダクタンス！及び
   キャパシタンスＣを有する直列ＲＬＣ回路に等価であり
   、第１インピーダンス回路Ｚ１は値り、のインダクタン
   スであり、第２インピーダンス回路Ｚ２は値Ｌ２のイン
   ダクタンスであり、第３インピーダンスｚ３は値ｒのキ
   ャパシタンスであり、これら３つの値が次の関係式 ％式％ を満たしていることを特徴とする特許請求の範囲第１項
   に記載の４端子網。 （６）整合すべきリアクタンスは、インピーダンスＺ４
   の位置において接続した、抵抗ｒ、インダクタンスｌ及
   びキャパシタンスＣを有する直列接続したＲＬＣ回路に
   等価であり、第１インピーダンス回路Ｚ１は値γ１のキ
   ャパシタンスであり、第２インピーダンス回路Ｚ２は値
   Ｔ２のキャパシタンスであり、第３回路Ｚ３は値りのイ
   ンダクタンスであり、これら３つの値は関係式 を満たしていることを特徴とする特許請求の範囲第１項
   に記載の４端子網。 （７）整合すべきリアクタンスは、インピーダンスＺ３
   の位置において接続した、抵抗ｒ１インダククンスｌ及
   びキャパシタンスＣを有する並列接続したＲＬＣ回路に
   等価であり、第１インピーダンス回路Ｚ１は、値し、を
   有するインダクタンスであり、第２インピーダンス回路
   Ｚ２は値Ｌ２を有するインダクタンスであり、第４イン
   ピーダンス回路Ｚ４は値Ｔを有するキャパシタンスであ
   り、これら３つの値が関係式 ％式％ を満たしていることを特徴とする特許請求の範囲第１項
   に記載の４端子網。 （８）整合すべきリアクタンスは、インピーダンスＺ３
   の位置において接続した、抵抗ｒ、インダクタンス！及
   びキャパシタンスＣを有する並列接続したＲＬＣ回路と
   等価であり、第１インピーダンス回路Ｚ１は値Ｔ１を有
   するキャパシタンスであり、第２インピーダンス回路Ｚ
   ２は値Ｔ２を有するキャパシタンスであり、第４インピ
   ーダンスＺ４は値りを有するインダクタンスであり、こ
   れら３つの値は関係式 ここで、Ｙｏ　＝１／ｚｏ１ｇ＝１／ｒ、を満たしてい
   ることを特徴とする特許請求の範囲第１項に記載の４端
   子網。