JPH10190379A - 複数周波数帯域高効率線形電力増幅器 - Google Patents

Abstract

(57)【要約】 【課題】 部品素子数を低減して回路構成を簡素にし
て、回路スペースを小にできる複数周波数帯域高効率線
形電力増幅器を提供すること。 【解決手段】 周波数帯域ＡおよびＢに共通の入力端子
１から入力された信号は広帯域整合回路２で周波数帯域
Ａ，Ｂとも整合され前段増幅器３で増幅されてスイッチ
回路４の共通端子４ａに入力され、周波数帯域Ａの信号
は切り換え端子４ｂへ入力し整合回路５で整合されて終
段増幅器６で増幅され、その出力は終段整合回路７で整
合されて出力端子８より出力され、他方同様に周波数帯
域Ｂの信号はスイッチ回路４の他方の切り換え端子４ｃ
へ入力され整合回路９で整合されて終段増幅器１０で増
幅され、その出力は終段整合回路１１で整合されて出力
端子１２より出力される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は２以上の複数の周波
数帯を切り換えて用いることのできる複数周波数帯域高
効率線形電力増幅器に関する。

【０００２】

【従来の技術】従来、複数周波数帯域高効率線形電力増
幅器は図７のブロック図に示した構成のものが知られて
いる。図において、周波数帯域Ａの入力端子２０にはた
とえば９５０ＭＨｚ帯（９４０〜９５６ＭＨｚ）の信号
が入力され、整合回路（マッチングネットワーク）２１
でインピーダンス整合を行い、前段増幅器２２で増幅し
整合回路２３でインピーダンス整合を行い、終段増幅器
２４で増幅した後、整合回路２５でインピーダンス整合
を行い出力端子２６から周波数帯域Ａの９４０〜９５６
ＭＨｚの信号出力を取り出す。

【０００３】同様に周波数帯域Ｂの入力端子２７にはた
とえば１，９００ＭＨｚ帯（１８９５．１５〜１９１
７．９５ＭＨｚ）の信号が入力され、整合回路２８でイ
ンピーダンス整合を行い、前段増幅器２９で増幅し整合
回路３０でインピーダンス整合を行い、終段増幅器３１
で増幅した後、整合回路３２でインピーダンス整合を行
い出力端子３３から周波数帯域Ｂの１８９５．１５〜１
９１７．９５ＭＨｚの信号出力を取り出す。

【０００４】

【発明が解決しようとする課題】このような従来の複数
周波数帯域高効率線形電力増幅器においては、周波数帯
域Ａと周波数帯域Ｂの両方に同じような構成の回路を必
要とし、部品点数も多くなり、かつ占有スペースも大き
なものとなっていた。そこで、従来図８のように、入力
端子３４には帯域Ａすなわち９４０〜９５６ＭＨｚの信
号または帯域Ｂすなわち１８９５．１５〜１９１７．９
５ＭＨｚの信号を入力し、広帯域整合回路３５はこの両
周波数帯域の周波数に対してインピーダンス整合ができ
るように調整し、広帯域の前段増幅器３６でこの両周波
数帯域を増幅し、広帯域整合回路３７で同様Ａ，Ｂ両周
波数帯域でインピーダンス整合を行い、終段増幅器３８
で増幅して広帯域整合回路３９で再び両周波数帯域でイ
ンピーダンス整合を行った後、スイッチ回路４０で周波
数帯域を切り換えて帯域Ａ用の出力端子４１または帯域
Ｂ用の出力端子４２に切り換え出力する方法を試みた。

【０００５】しかしながらこの方法は部品点数を減少で
きるが、広帯域整合回路の調整が難しく効率が大きくで
きないという問題点がある。図９は終段電力増幅器３８
のＦＥＴの出力インピーダンスと負荷インピーダンスの
例である。一般に利得最大となる負荷インピーダンスは
ＦＥＴの出力インピーダンスと複素共役である。また利
得最大となる負荷インピーダンス、効率最大となる負荷
インピーダンス、歪を最小とする負荷インピーダンスは
各周波数帯域ごとに互いに異なっている。

【０００６】一般に終段増幅器３８では低歪や高効率特
性に重点をおくので、広帯域整合回路３９においてはこ
のような特性を実現するように整合回路を構成する必要
があるが、複数の周波数帯域で複数の拘束条件を持つた
めに設計が難しく特性が劣化しやすい。また電子回路を
用いているスイッチ回路４０は、通過電力が大きいため
に使用素子の容量も大きなものが必要で、また電力レベ
ルの高い部分に用いるため損失も大きく電力増幅器の効
率を高めることができないという問題点があった。

【０００７】本発明は、部品素子数を低減して回路構成
を簡素にして、回路スペースを小にできるとともに高効
率な複数周波数帯域高効率線形電力増幅器を提供するこ
とを目的とする。

【０００８】

【課題を解決するための手段】この課題を解決するため
に本発明の請求項１の複数周波数帯域高効率線形電力増
幅器は、複数周波数帯域の信号を入力する入力端子に接
続され複数周波数帯域の入力信号を増幅する前段増幅手
段と、前段増幅手段の出力を切り換えて複数の切り換え
端子のいずれかに出力する複数周波数帯域切り換え手段
と、複数周波数帯域切り換え手段の複数の切り換え端子
のそれぞれに接続されそれぞれの周波数帯域ごとの出力
端子を有する複数個の終段増幅ブロックとを備え、この
複数個の終段増幅ブロックのそれぞれは単一の周波数帯
域において前段増幅手段の出力と終段増幅手段の入力と
のインピーダンス整合を行う単一周波数帯域整合手段
と、単一周波数帯域整合手段の出力信号を増幅する終段
増幅手段と、終段増幅手段の出力に接続され単一の周波
数帯域において終段増幅手段の出力インピーダンス整合
を行う終段整合手段と、終段整合手段の出力信号を接続
する出力端子とを備えた構成である。

【０００９】この構成において、前段増幅手段まではす
べての使用周波数帯域において共通であり、回路素子数
を低減して回路構成を簡単にでき、また複数周波数帯域
切り換え手段が低電力レベルの箇所にあるので切り換え
素子も小さくて済み、さらに負荷インピーダンスの不整
合があると損失が大きくなり線形性が悪化して不要輻射
の増大につながる高いレベルでの単一周波数帯域整合手
段や終段整合手段は各周波数帯域ごとに設けたので、回
路性能を最大に保ちながら回路素子数を低減し回路構成
を簡単にすることができる。

【００１０】本発明の請求項２に記載の発明は、請求項
１の発明の構成において、前段増幅手段の出力を補助整
合手段を介して複数周波数帯域切り換え手段に接続し、
補助整合手段は各周波数帯域の単一周波数帯域整合手段
の素子と協働して動作周波数帯域における前段増幅手段
と終段増幅手段の入力とのインピーダンス整合を行うよ
うに構成したものであり、また請求項４に記載の発明
は、請求項２記載の発明において、補助整合手段は接地
されたキャパシタンスまたは低インピーダンス線路であ
り、単一周波数帯域整合手段はインダクタンスであるよ
うに構成したものである。

【００１１】この構成において請求項１の作用効果に加
えて前段増幅手段の直後に設けた補助整合手段が複数周
波数帯域切り換え手段を通過した後に設けた単一周波数
帯域整合手段の回路素子と協働することによって、具体
的には共通に用いる補助整合回路のキャパシタンスと各
単一整合手段のインダクタンスとの組み合わせによりコ
ンデンサを共通化したことによって、さらに回路素子数
を低減するとともに、補助整合回路によってトランジス
タの出力インピーダンスを高めることができトランジス
タの出力インピーダンスが低いために起きる複数周波数
帯域切り換え手段の損失を改善できるように作用するこ
ととなる。

【００１２】本発明の請求項３に記載の発明は、請求項
１および２の発明の構成において、入力端子と前段増幅
手段の入力との間に複数の周波数帯域において前段の出
力と前段増幅手段の入力とのインピーダンス整合を行う
広帯域整合手段を備えた構成であり、この広帯域整合手
段は具体的な例として請求項５のようにインダクタンス
とキャパシタンスの１組とネガティブフィードバック増
幅器とを組み合わせたものでも実現することができる。
そしてこの構成を用いることによって請求項１および２
の構成よりもさらに利得の向上を得ることができる。

【００１３】請求項６ないし１４の構成は、請求項１な
いし３の構成を同一半導体チップ上に形成する構成を示
したもので、請求項６の構成は少なくとも請求項１ない
し３の構成をすべて同一半導体チップ上に構成したもの
である。

【００１４】請求項６の構成においては、各部品間の間
隔を縮め不要なインダクタンスやキャパシタンスの発生
を防ぎ回路動作を安定化させ、かつ構成部品数を減少す
ることができ、特に同一条件の製品を大量に生産する場
合に好適である。

【００１５】請求項７の構成は請求項１の構成のうち、
少なくとも前段増幅手段、複数周波数帯域切り換え手
段、複数個の単一周波数帯域整合手段および複数個の終
段増幅手段を同一半導体チップ上に構成し、請求項８の
構成は請求項２の構成のうち、少なくとも前段増幅手
段、補助整合手段、複数周波数帯域切り換え手段、複数
個の単一周波数帯域整合手段および複数個の終段増幅手
段を同一半導体チップ上に構成し、請求項９の構成は請
求項３の構成のうち、少なくとも広帯域整合手段、前段
増幅手段、複数周波数帯域切り換え手段、複数個の単一
周波数帯域整合手段および複数個の終段増幅手段を同一
半導体チップ上に構成し、請求項１０の構成は、請求項
３の構成のうち、少なくとも広帯域整合手段、前段増幅
手段、補助整合手段、複数周波数帯域切り換え手段、複
数個の単一周波数帯域整合手段および複数個の終段増幅
手段を同一半導体チップ上に構成したものである。

【００１６】請求項７ないし１０の構成においては、請
求項６の作用に加えて同一半導体チップに形成する構成
要素を限定したので、出力側の条件が異なる場合等に対
応する汎用性を高いめられるという利点が生じる。

【００１７】請求項１１の構成は、請求項１の構成のう
ち、少なくとも前段増幅手段、複数周波数帯域切り換え
手段を同一半導体チップ上に構成し、請求項１２の構成
は、請求項２の構成のうち、少なくとも前段増幅手段、
補助整合手段、複数周波数帯域切り換え手段を同一半導
体チップ上に構成し、請求項１３の構成は、請求項３の
構成のうち、少なくとも広帯域整合手段、前段増幅手
段、複数周波数帯域切り換え手段を同一半導体チップ上
に構成し、請求項１４の構成は、請求項３の構成のう
ち、少なくとも広帯域整合手段、前段増幅手段、補助整
合手段、複数周波数帯域切り換え手段を同一半導体チッ
プ上に構成したものである。

【００１８】請求項１１ないし１４の構成においては、
さらに同一半導体チップに含まれる範囲を限定したの
で、より汎用性の高い半導体チップを得ることができ
る。

【００１９】

【発明の実施の形態】

（実施の形態１）以下本発明の実施の形態１について、
図１および図２を用いて説明する。本発明の実施の形態
１の複数周波数帯域高効率線形電力増幅器のブロック図
である図１において、第１の周波数帯域である周波数帯
域Ａおよび第２の周波数帯域である周波数帯域Ｂに共通
の入力端子１は広帯域整合手段である広帯域整合回路２
の入力に接続され、広帯域整合回路２の出力は周波数帯
域ＡおよびＢを共通に増幅する前段増幅手段である前段
増幅器３の入力に接続され、前段増幅器３の出力は複数
周波数帯域切り換え手段であるスイッチ回路４の共通端
子４ａに接続力され、スイッチ回路４の一方の切り換え
端子４ｂは単一周波数帯域整合手段である周波数帯域Ａ
用の整合回路５の入力に接続され、整合回路５の出力は
帯域Ａ用の終段増幅手段である終段増幅器６の入力に接
続され、終段増幅器６の出力は周波数帯域Ａ専用の終段
整合手段である終段整合回路７を介して周波数帯域Ａ用
の出力端子８に接続されている。そして周波数帯域Ａ用
の整合回路５、終段増幅器６、および終段整合回路７に
よって周波数帯域Ａ用の終段増幅ブロックを形成してい
る。

【００２０】一方スイッチ回路４の他方の切り換え端子
４ｃは周波数帯域Ｂ用の単一周波数帯域整合手段である
整合回路９の入力に接続され、整合回路９の出力は終段
増幅手段である帯域Ｂ用の終段増幅器１０の入力に接続
され、終段増幅器１０の出力は周波数帯域Ｂ専用の終段
整合手段である終段整合回路１１を介して周波数帯域Ｂ
用の出力端子１２に接続されている。そして周波数帯域
Ｂ用の整合回路９、終段増幅器１０、および終段整合回
路１１によって周波数帯域Ｂ用の終段増幅ブロックを形
成している。

【００２１】このように構成された本実施の形態の動作
を次に説明する。帯域Ａとしてたとえば従来例と同様に
９４０〜９５６ＭＨｚの信号を、また帯域Ｂとして同様
に１８９５．１５〜１９１７．９５ＭＨｚの信号を扱う
ものとする。まず周波数帯域Ａを増幅するとき、スイッ
チ回路４の共通端子４ａを切り換え端子４ｂ側に切り換
えておき、入力端子１から９４０〜９５６ＭＨｚの信号
を入力すると、この場合９４０〜１９１７．９５ＭＨｚ
の周波数範囲に対してインピーダンス整合可能な広帯域
整合回路２によってインピーダンス整合され前段増幅器
３によって増幅され、その出力はスイッチ回路４の共通
端子４ａから切り換え端子４ｂ側に導通し、周波数帯域
Ａすなわち９４０〜９５６ＭＨｚ用の整合回路５でイン
ピーダンス整合される。整合回路５の出力は帯域Ａ用の
終段増幅器６に入力され、増幅されてその出力は周波数
帯域Ａ専用の終段整合回路７でインピーダンス整合され
て周波数帯域Ａ用の出力端子８に出力される。

【００２２】帯域Ｂを増幅するとき、スイッチ回路４の
共通端子４ａを切り換え端子４ｃ側に切り換えておき、
１８９５．１５〜１９１７．９５ＭＨｚの信号を入力端
子１から入力すると、この場合９４０〜１９１７．９５
ＭＨｚの周波数範囲に対してインピーダンス整合可能な
広帯域整合回路２によってインピーダンス整合され前段
増幅器３によって増幅され、その出力はスイッチ回路４
の共通端子４ａから、切り換え端子４ｃ側に導通して周
波数帯域Ｂすなわち１８９５．１５〜１９１７．９５Ｍ
Ｈｚ用の整合回路９でインピーダンス整合される。整合
回路９の出力は帯域Ｂ用の終段増幅器１０に入力され、
増幅されてその出力は周波数帯域Ｂ専用の終段整合回路
１１でインピーダンス整合されて周波数帯域Ｂ用の出力
端子１２に出力される。入力端子１に加わる入力信号は
周波数帯域ＡとＢとによってそれぞれ別に発生してもよ
く、また上記実施の形態と同様に複数帯域共用にしても
よい。

【００２３】図２に図１のブロック図の具体的な回路図
を示す。図において周波数帯域ＡおよびＢに共通の入力
端子１は結合コンデンサＣ１とコンデンサＣ２の直列回
路に接続され、Ｃ２は接地されＣ１とＣ２の接続点から
コイルＬ１がトランジスタＴＲ１のゲートに接続されて
いる。以下トランジスタにはすべて高周波用のＦＥＴ
（フィールドエフェクトトランジスタ）を用いるものと
する。

【００２４】トランジスタＴＲ１は、そのソースが接地
され、ゲートには電圧Ｖｇ１からコンデンサＣ３でバイ
パスされ、コイルＬ２を介してバイアス電圧が印加さ
れ、ドレインには電圧Ｖｄ１からコンデンサＣ５でバイ
パスされ負荷のコイルＬ３を介して電圧が印加されて前
段増幅器３を構成している。またドレイン−ゲート間に
はコンデンサＣ４、抵抗器Ｒ１によるネガティブフィー
ドバックを行い、入力側のコンデンサＣ２とコイルＬ１
による整合回路のインピーダンス整合の広帯域化と安定
化を図り、両者合わせて広帯域整合回路２を形成してい
る。

【００２５】トランジスタＴＲ２〜ＴＲ４および抵抗器
Ｒ２〜Ｒ５でスイッチ回路４を構成しており、トランジ
スタＴＲ２，ＴＲ４のそれぞれのドレインは結合されて
共通端子４ａとなり、トランジスタＴＲ１のドレインと
の間にコンデンサＣ６を接続している。スイッチ回路４
は図の接続において端子Ｖｃｏｎｔ１への電圧印加によ
ってトランジスタＴＲ２がオンして共通端子４ａと切り
換え端子４ｂ間を導通させ、トランジスタＴＲ３のオン
によって共通端子４ａから切り換え端子４ｃへの漏洩を
接地して共通端子４ａと端子４ｃ間を非導通とする。Ｖ
ｃｏｎｔ２への電圧印加によってトランジスタＴＲ４が
オンして共通端子４ａと切り換え端子４ｃ間を導通さ
せ、トランジスタＴＲ５のオンによって共通端子４ａか
ら切り換え端子４ｂへの漏洩を接地して共通端子４ａと
切り換え端子４ｂ間を非導通とする。

【００２６】スイッチ回路４の切り換え端子４ｂはコイ
ルＬ４とコンデンサＣ８で構成された周波数帯域Ａ用の
整合回路５に接続され、コンデンサＣ８の他端は接地さ
れコイルＬ４の他端はコンデンサＣ９を介して終段トラ
ンジスタＴＲ６のゲートに接続される。トランジスタＴ
Ｒ６はソースを接地され、電圧Ｖｇ２からコンデンサＣ
１０でバイパスされコイルＬ５を介してゲートにバイア
ス電圧を印加され、一方電圧Ｖｄ２からコンデンサＣ１
１でバイパスされ負荷のコイルＬ６を介してドレインに
電圧を印加されて帯域Ａ用の終段増幅器６を構成してい
る。終段増幅器６において非線形歪みが発生すると好ま
しくない不要輻射発生の要因となるので終段整合回路７
の調整や回路条件の整合により極力入出力の直線性を追
求した線形増幅を行う必要がある。

【００２７】そこでトランジスタＴＲ６のドレインはコ
ンデンサ１２とともに周波数帯域Ａ専用の終段整合回路
７を構成するコイルＬ７の一端に接続されコイルＬ７の
他端はコンデンサＣ１２で接地されるとともにコンデン
サＣ１３を介して周波数帯域Ａ用の出力端子８に接続さ
れている。

【００２８】またスイッチ回路４の切り換え端子４ｃと
周波数帯域Ｂ用の出力端子１２との間も上記と同様の構
成であり、スイッチ回路４の他方の切り換え端子４ｃは
周波数帯域Ｂ用の整合回路９を構成するコイルＬ８とコ
ンデンサＣ１４とに接続され、コンデンサＣ１４の他端
は接地されコイルＬ８の他端はコンデンサＣ１５を介し
て終段トランジスタＴＲ７のゲートに接続されている。
終段トランジスタＴＲ７はトランジスタＴＲ６と同様に
コンデンサＣ１６，Ｃ１７コイルＬ９，Ｌ１０とともに
帯域Ｂ用の終段増幅器１０を構成しており、トランジス
タＴＲ７のドレインはコンデンサＣ１８とともに周波数
帯域Ｂ専用の終段整合回路１１を構成するコイルＬ１１
に接続されコイルＬ１１の他端はコンデンサＣ１８で接
地されるとともにコンデンサＣ１９を介して周波数帯域
Ｂ用の出力端子１２に接続されている。

【００２９】以上のように構成された本実施の形態のの
動作を次に説明する。まず帯域Ａを増幅するとき、端子
Ｖｃｏｎｔ１に制御電圧を加えると、抵抗器Ｒ２，Ｒ３
を介してトランジスタＴＲ２、ＴＲ３がオンすることに
よりスイッチ回路４の共通端子４ａを切り換え端子４ｂ
側に切り換える。入力端子１から９４０〜９５６ＭＨｚ
の信号を入力して、ゲート側のコンデンサＣ２、コイル
Ｌ１による整合回路とトランジスタＴＲ１のドレインか
らゲートに接続した抵抗器Ｒ１とコンデンサＣ４による
ネガティブフィードバックとにより形成された広帯域整
合回路２によって９４０〜１９１７．９５ＭＨｚの広範
囲の周波数範囲に対してインピーダンス整合がなされ
る。そしてトランジスタＴＲ１により構成された前段増
幅器３で増幅され、その出力はスイッチ回路４の共通端
子４ａから切り換え端子４ｂ側に導通し、コンデンサＣ
８とコイルＬ４とで形成された周波数帯域Ａすなわち９
４０〜９５６ＭＨｚ用の整合回路５でインピーダンス整
合される。整合回路５の出力はコンデンサ９によりトラ
ンジスタＴＲ６で構成された帯域Ａ用の終段増幅器６に
入力され、増幅されてその出力はコイル７とコンデンサ
１２で構成された周波数帯域Ａ専用の終段整合回路７で
インピーダンス整合されて周波数帯域Ａ用の出力端子８
に出力される。

【００３０】帯域Ｂを増幅するとき、Ｖｃｏｎｔ２端子
に制御電圧を印加して抵抗器Ｒ４，Ｒ５を介してトラン
ジスタＴＲ４，ＴＲ５をオンさせてスイッチ回路４の共
通端子４ａを切り換え端子４ｃ側に切り換えておき、１
８９５．１５〜１９１７．９５ＭＨｚの信号を入力端子
１から入力すると、コンデンサＣ２、コイルＬ１による
整合回路とトランジスタＴＲ１のドレインからゲートに
接続した抵抗器Ｒ１とコンデンサＣ４によるネガティブ
フィードバックとにより形成された広帯域整合回路２に
よって９４０〜１９１７．９５ＭＨｚの周波数範囲に対
してインピーダンス整合がなされ、トランジスタＴＲ１
により構成された前段増幅器３で増幅され、その出力は
スイッチ回路４の共通端子４ａから切り換え端子４ｃ側
に導通し、コンデンサＣ１４とコイルＬ１５とで形成さ
れた周波数帯域Ｂすなわち１８９５．１５〜１９１７．
９５ＭＨｚ用の整合回路９でインピーダンス整合され
る。整合回路９の出力はトランジスタＴＲ７で構成され
た帯域Ｂ用の終段増幅器１０に入力され、増幅されてそ
の出力はコイルＬ１１とコンデンサＣ１８からなる周波
数帯域Ｂ専用の終段整合回路１１でインピーダンス整合
されて周波数帯域Ｂ用の出力端子１２に出力される。

【００３１】各整合回路の整合は、前段増幅器３の出力
インピーダンスと負荷インピーダンスとを整合させる整
合回路５，９がそれぞれの単一周波数帯域専用であり、
また終段増幅器６，１０の整合を行う終段整合回路７，
１１もそれぞれの単一周波数帯域専用であるため、拘束
条件が緩和されて設計が容易になり、前段増幅器３に対
しては利得を大きくすることに重点をおいて単一の周波
数で利得最大となる負荷を実現するように整合回路５，
９を構成し、終段増幅器６，１０の整合を行う終段整合
回路７，１１は低歪や高効率特性に重点をおいた特性を
実現するように構成することができる。

【００３２】上記の実施形態では２つの周波数帯域の場
合を例示したが、スイッチ回路４の回路数を増加し、整
合回路や終段増幅器を追加することによって３またはそ
れ以上のｎ個の複数周波数帯域に用いることができるの
は当然であり、そうすればさらに素子数の低減の効果を
高められるものである。

【００３３】以上のように本実施形態によれば、前段増
幅器３まではすべての使用周波数帯域において共通であ
り、回路素子数を低減して回路構成を簡単にでき、また
切り換えスイッチ回路４が低電力レベルの箇所にあるの
でスイッチ回路の素子も小さくて済み、さらに負荷イン
ピーダンスの不整合があると損失が大きくなり線形性が
悪化して不要輻射の増大につながる高いレベルでの整合
回路は各帯域ごとに設けたので、整合回路の設計を容易
にして回路性能を最大に保ちながら回路構成を簡単にす
ることができる。

【００３４】（実施の形態２）つぎに本発明の実施の形
態２について、図３および図４を用いて説明する。本発
明の実施の形態２の複数周波数帯域高効率高効率線形電
力増幅器のブロック図である図３において、実施の形態
１の図１との差異は広帯域整合回路２ａの構成を変えた
ことと、前段増幅器３ａの直後に補助整合回路１３を設
けたことであり、それに対応して各周波数帯域ごとの整
合回路５ａ，９ａの構成も変更している。これによって
帯域Ａ、帯域Ｂそれぞれの整合回路５ａ，９ａの整合素
子の一部を補助整合回路１３で共通化して整合素子数の
低減を図っている。この内容の具体的な説明を以下、図
４の具体的な回路図をもとに説明する。

【００３５】図４において実施形態１の図２と同一機能
の部分には同一符号を付けて説明を省略する。入力端子
１に接続された結合コンデンサＣ１の他端にコイルＬ１
ａとコンデンサＣ２ａが接続され、コンデンサＣ２ａの
他端は接地されコイルＬ１ａの他端にはコイルＬ１ｂと
コンデンサＣ２ｂが接続され、コンデンサＣ２ｂの他端
は接地されコイルＬ１ｂの他端はトランジスタＴＲ１の
ゲートに接続されている。実施の形態１と異なり、コイ
ルＬ１ａ，Ｌ１ｂ、コンデンサＣ２ａ，Ｃ２ｂによって
広帯域整合回路２ａを形成している。実施の形態１の図
２においてはトランジスタＴＲ１にフィードバックを施
して広帯域化と安定化を行ったが、フイードバックを用
いない方が利得は高いが設計が困難となるので利害得失
を考えて選択すべきである。

【００３６】トランジスタＴＲ１のドレインと接地との
間には補助整合手段１３のキャパシタンスとしてのコン
デンサＣ２０が接続され、またトランジスタＴＲ１のド
レインとスイッチ回路４ｄの共通端子４ａとの間には結
合コンデンサＣ６ａが接続されている。スイッチ回路４
ｄの端子４ｂには単一周波数帯域整合手段のインダクタ
ンスとしてのコイルＬ４が接続され、コイルＬ４の他端
は結合コンデンサＣ９ａを介してトランジスタＴＲ６の
ゲートに接続されている。一方スイッチ回路４ｄの切り
換え端子４ｃには単一周波数帯域整合手段のインダクタ
ンスとしてのコイルＬ８が接続され、コイルＬ８の他端
は結合コンデンサＣ１５ａを介してトランジスタＴＲ７
のゲートに接続されている。コンデンサＣ２０とコイル
Ｌ４とで帯域Ａ用の整合回路５ａを構成し、コンデンサ
Ｃ２０とコイルＬ８とで帯域Ｂ用の整合回路９ａを構成
している。コンデンサ２０は二つの整合回路に共通とな
っているのでこれを補助整合回路１３としている。コン
デンサ２０は両整合回路に共通なため合わせてコンデン
サを１個低減できることと、この位置にコンデンサ２０
を配置することによってトランジスタＴＲ１の出力イン
ピーダンスが低いために起きる損失を改善することがで
きる。

【００３７】この理由を図５によって説明する。一般に
前段または終段のＦＥＴの出力インピーダンスはショー
トに近い低いインピーダンスを持つ。いま仮にＦＥＴの
出力インピーダンスを５Ωとして図５（ａ）のＸ１点で
５０Ωの負荷に対して整合回路を含めて共役インピーダ
ンスになるように整合回路を整合させて、図５（ｂ）の
等価回路に示すように出力負荷を５Ωにすれば最大利得
を得られる。ところが図３、図４に示すように前段増幅
器３ａの後にはスイッチ回路４ｄが入っており、この損
失を図５（ｃ）のように表わすとＦＥＴの出力インピー
ダンスが低いためにスイッチ回路４ｄの損失が無視でき
ない値となる。この抵抗値を仮に２．５Ωとすれば図５
（ｄ）の等価回路のようにＦＥＴの出力負荷インピーダ
ンスは５Ωであるからスイッチ回路のインピーダンスは
２．５Ω、負荷を含む整合回路の見かけのインピーダン
スは２．５Ωとなり、利得は半分になってしまう。

【００３８】本実施例ではコンデンサＣ２０による補助
整合回路１３を用いているので、図５（ｅ）のＸ３点か
らＦＥＴ側を見た出力インピーダンスが高くなり、たと
えば仮に２０Ωまで高まるとしたら最大利得時のスイッ
チ回路の損失を除いた見かけの負荷インピーダンスは１
７．５Ωとなり、これに対するスイッチ回路の損失は図
５（ｆ）の等価回路のように図５（ｄ）の場合に比べて
割合が小さくなり、スイッチ回路の損失があまり問題に
ならなくなる。

【００３９】図６を用いて補助整合回路１３によりＦＥ
Ｔの出力インピーダンスが上昇するプロセスを説明す
る。図６においてＦＥＴの出力インピーダンスが低イン
ピーダンス（たとえば５Ω）でスミスチャートの容量性
の点ｇの位置にあるとき、伝送線路（ＦＥＴのパッケー
ジのピンやボンディングワイヤ）の影響によって図の上
側（誘導性）の点ｈのインピーダンスに変換される。さ
らにそこに並列にコンデンサＣ２０を配置することによ
り図のようにスミスチャートの内側の点ｉ（たとえば２
０Ω）のインピーダンスへと変換される。

【００４０】なお、スイッチ回路４ｄの図２のスイッチ
回路４との差異は、抵抗器Ｒ４，Ｒ５にインバータＩｎ
１を介して制御電圧を加えることであり、このため図２
と異なるのは制御電圧を正または負にすることによって
スイッチ回路の接続を変換できる点であり、両者の差異
は本質的なものではない。

【００４１】またトランジスタＴＲ１〜ＴＲ３のゲート
へのバイアス電圧は図４のコイルＬ２，Ｌ５，Ｌ９に代
えて抵抗器を通じて引加しても、高インピーダンスが得
られれば差し支えない。さらに例示の各種のコイルは周
波数が高くなった場合はマイクロストリップライン等の
インダクタンス素子を用いても良いのはいうまでもな
い。

【００４２】このように本実施の形態においては、実施
の形態１の作用効果に加えて前段増幅器３ａの直後に補
助整合回路１３を設け、この補助整合回路１３がスイッ
チ回路４ｄを通過した後に設けた帯域Ａ，Ｂ用の整合回
路５ａ，９ａの回路素子、具体的にはコンデンサを共通
化したことによって、回路素子数を低減することができ
るとともに、前段増幅器３の出力に設けたコンデンサＣ
２０によってＦＥＴの出力インピーダンスを上昇させる
ので、スイッチ回路４ｄでの損失を相対的に低減してＦ
ＥＴの出力インピーダンスが低いために起きる損失を改
善できるものである。この場合コンデンサＣ２０の代わ
りに幅の広い低インピーダンス線路を用いればこの低イ
ンピーダンス線路はインダクタンスとしてではなくキャ
パシタンスとして働くのでコンデンサ同様の効果を得る
ことができる。

【００４３】また本実施の形態でも２つの周波数帯域の
場合を例示したが、スイッチ回路の回路数を増加し、整
合回路や終段増幅器を追加することによって３またはそ
れ以上のｎ個の複数周波数帯域に用いることができるの
は当然であり、さらに素子数の低減の効果を高められる
ものである。

【００４４】なお実施の形態１、２とも入力端子１の直
後に設けた広帯域整合回路は利得の損失を無視すれば省
略してもよい。

【００４５】（実施の形態３）つぎに上記第１および第
２の実施形態の回路を集積回路化する場合について説明
する。図１における全ブロックすなわち破線１４に囲ま
れた部分または図３における全ブロックすなわち破線１
７に囲まれた部分を同一半導体チップ上で実現する。こ
のように構成することによって各部品間の間隔を縮め不
要なインダクタンスやキャパシタンスの発生を防ぎ回路
動作を安定化させ、かつ構成部品数を減少することがで
き、特に同一条件の製品を大量に生産する場合に好適で
ある。

【００４６】なお、出力端子８，１２の外部条件が異な
る場合等に対応するためには終段整合回路７，１１を外
付け部品として図１の破線１５に囲まれた範囲、すなわ
ち広帯域整合回路２、前段増幅器３、スイッチ回路４、
整合回路５，９、終段増幅器６，１０を含む部分、また
は図３の破線１８に囲まれた範囲、すなわち広帯域整合
回路２ａ、前段増幅器３ａ、スイッチ回路４ｄ、整合回
路５ａ，９ａ、終段増幅器６，１０を含む部分を同一半
導体チップ上で実現する方が生産数量等を勘案すれば汎
用性があり多くの機種に適用する範囲が広がることも考
えられる。同様に図１の破線１６に囲まれた範囲、すな
わち広帯域整合回路２、前段増幅器３、スイッチ回路４
を含む部分、または図３の破線１９で囲まれた範囲すな
わち広帯域整合回路２ａ、前段増幅器３ａ、スイッチ回
路４ｄを含む部分のみを同一半導体チップ上で実現する
ことも考えられる。この場合周波数範囲や出力が異なる
場合にも適用でき、また終段増幅器のパワーが大きく発
熱による他部品への影響があるような場合にも好適であ
る。

【００４７】なおここでは入力端子１以後の各破線で囲
まれた部分を同一半導体チップ上に構成する場合を説明
したが、少なくとも上記の範囲を含み、上記の入力端子
１より前段の回路を同一半導体チップ上に構成すること
は差し支えない。

【００４８】なお例示した個数やインピーダンスや周波
数等の数値は一例であり、この値に限定されるものでは
ない。また以上各実施の形態における回路構成の細部は
任意に変更または同様な機能の他の回路で置き換えるこ
とができ、特許請求の範囲内での細部の変更は可能であ
り、例示の回路構成に限定されるものではない。

【００４９】

【発明の効果】以上説明したように本発明の複数周波数
帯域高効率線形電力増幅器の請求項１の構成によれば、
前段増幅手段まではすべての使用周波数帯域において共
通であり、回路素子数を低減して回路構成を簡単にで
き、また複数周波数帯域切り換え手段が低電力レベルの
箇所にあるので切り換え素子も小さくて済み、さらに負
荷インピーダンスの不整合があると損失が大きくなり線
形性が悪化して不要輻射の増大につながる高いレベルで
の単一周波数帯域整合手段や終段整合手段は各周波数帯
域ごとに設けたので、回路性能を最大に保ちながら回路
素子数を低減し回路構成を簡単にすることができる。

【００５０】また請求項２および４の構成によれば、請
求項１の構成がもたらす効果に加えて前段増幅手段の直
後に設けた補助整合手段が複数周波数帯域切り換え手段
を通過した後に設けた単一周波数帯域整合手段の回路素
子と協働することによって、具体的には共通に用いる補
助整合回路のキャパシタンスまたは低インピーダンス線
路と各単一周波数帯域整合手段のインダクタンスとの組
み合わせによりキャパシタンスを共通化したことによっ
て、さらに回路素子数を低減するとともに、補助整合回
路のキャパシタンスによってトランジスタの出力インピ
ーダンスを高めることができトランジスタの出力インピ
ーダンスが低いために起きる損失を改善できる。

【００５１】さらに請求項３の構成およびその具体的な
展開である請求項５の構成によれば、請求項１および２
の構成がもたらす効果に加えて、さらに利得の向上を得
ることができるという有利な効果が得られる。

【００５２】請求項６ないし１４の構成により本発明の
構成要素を全部または部分的に同一半導体チップ上に一
体化すれば、各部品間の間隔を縮め不要なインダクタン
スやキャパシタンスの発生を防ぎ回路動作を安定化さ
せ、かつ構成部品数を減少することができ、また負荷イ
ンピーダンスや周波数範囲その他の変化に対応して半導
体チップ上の構成要素の範囲を変えて対応することがで
きる。

【図面の簡単な説明】

【図１】本発明の実施の形態１の複数周波数帯域高効率
線形電力増幅器のブロック図

【図２】同じくその具体的な回路図

【図３】本発明の実施の形態２の複数周波数帯域高効率
線形電力増幅器のブロック図

【図４】同じくその具体的な回路図

【図５】同じく整合回路の動作説明図

【図６】同じく補助整合回路の動作説明図

【図７】従来の複数周波数帯域高効率線形電力増幅器の
ブロック図

【図８】同じく他の従来の複数周波数帯域高効率線形電
力増幅器のブロック図

【図９】終段電力増幅器の出力インピーダンスと負荷イ
ンピーダンスを示すインピーダンスチャート

【符号の説明】

１ 入力端子 ２ 広帯域整合回路（広帯域整合手段） ３ 前段増幅器（前段増幅手段） ４ スイッチ回路（複数周波数帯域切り換え手段） ５，９ 整合回路（単一周波数帯域整合手段） ６，１０ 終段増幅器（終段増幅手段） ７，１１ 終段整合回路（終段整合手段） ８，１２ 出力端子 １３ 補助整合回路（補助整合手段）

───────────────────────────────────────────────────── フロントページの続き (72)発明者 榎 貴志 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 加藤 英信 大阪府門真市大字門真1006番地 松下電器 産業株式会社内

Claims (14)

【特許請求の範囲】
1. 【請求項１】 複数周波数帯域の信号を入力する入力端
   子に接続され複数周波数帯域の入力信号を増幅する前段
   増幅手段と、 前記前段増幅手段の出力を切り換えて複数の切り換え端
   子のいずれかに出力する複数周波数帯域切り換え手段
   と、 前記複数周波数帯域切り換え手段の複数の切り換え端子
   のそれぞれに接続された複数個の終段増幅ブロックとを
   備え、 前記複数個の終段増幅ブロックのそれぞれは、単一の周
   波数帯域において前記前段増幅手段の出力と後記終段増
   幅手段の入力とのインピーダンス整合を行う単一周波数
   帯域整合手段と、前記単一周波数帯域整合手段の出力信
   号を増幅する終段増幅手段と、前記終段増幅手段の出力
   に接続され、単一の周波数帯域において前記終段増幅手
   段の出力インピーダンス整合を行う終段整合手段と、前
   記終段整合手段の出力信号を出力する出力端子とを備え
   たことを特徴とする複数周波数帯域高効率線形電力増幅
   器。
2. 【請求項２】 前段増幅手段の出力を補助整合手段を介
   して前記複数周波数帯域切り換え手段に接続し、前記補
   助整合手段は各周波数帯域の前記単一周波数帯域整合手
   段の素子と協働して動作周波数帯域における前記前段増
   幅手段と前記終段増幅手段の入力とのインピーダンス整
   合を行うことを特徴とする請求項１に記載の複数周波数
   帯域高効率線形電力増幅器。
3. 【請求項３】 入力端子と前記前段増幅手段の入力との
   間に複数の周波数帯域において前段の出力と前記前段増
   幅手段の入力とのインピーダンス整合を行う広帯域整合
   手段を備えたことを特徴とする請求項１または２に記載
   の複数周波数帯域高効率線形電力増幅器。
4. 【請求項４】 補助整合手段は接地されたキャパシタン
   スまたは低インピーダンス線路であり、前記単一周波数
   帯域整合手段はインダクタンスであることを特徴とする
   請求項２に記載の複数周波数帯域高効率線形電力増幅
   器。
5. 【請求項５】 広帯域整合手段はインダクタンスとキャ
   パシタンスの１組とネガティブフィードバック増幅器と
   の組み合わせである請求項３に記載の複数周波数帯域高
   効率線形電力増幅器。
6. 【請求項６】 少なくとも全構成要素を同一半導体チッ
   プ上に構成したことを特徴とする請求項１、２又は３に
   記載の複数周波数帯域高効率線形電力増幅器。
7. 【請求項７】 少なくとも前記前段増幅手段、前記複数
   周波数帯域切り換え手段、前記複数個の単一周波数帯域
   整合手段および前記複数個の終段増幅手段を同一半導体
   チップ上に構成したことを特徴とする請求項１に記載の
   複数周波数帯域高効率線形電力増幅器。
8. 【請求項８】 少なくとも前記前段増幅手段、前記補助
   整合手段、前記複数周波数帯域切り換え手段、前記複数
   個の単一周波数帯域整合手段および前記複数個の終段増
   幅手段を同一半導体チップ上に構成したことを特徴とす
   る請求項２に記載の複数周波数帯域高効率線形電力増幅
   器。
9. 【請求項９】 少なくとも前記広帯域整合手段、前記前
   段増幅手段、前記複数周波数帯域切り換え手段、前記複
   数個の単一周波数帯域整合手段および前記複数個の終段
   増幅手段を同一半導体チップ上に構成したことを特徴と
   する請求項３に記載の複数周波数帯域高効率線形電力増
   幅器。
10. 【請求項１０】 少なくとも前記広帯域整合手段、前記
    前段増幅手段、前記補助整合手段、前記複数周波数帯域
    切り換え手段、前記複数個の単一周波数帯域整合手段お
    よび前記複数個の終段増幅手段を同一半導体チップ上に
    構成したことを特徴とする請求項３に記載の複数周波数
    帯域高効率線形電力増幅器。
11. 【請求項１１】 少なくとも前記前段増幅手段、前記複
    数周波数帯域切り換え手段を同一半導体チップ上に構成
    したことを特徴とする請求項１に記載の複数周波数帯域
    高効率線形電力増幅器。
12. 【請求項１２】 少なくとも前記前段増幅手段、前記補
    助整合手段、前記複数周波数帯域切り換え手段を同一半
    導体チップ上に構成したことを特徴とする請求項２に記
    載の複数周波数帯域高効率線形電力増幅器。
13. 【請求項１３】 少なくとも前記広帯域整合手段、前記
    前段増幅手段、前記複数周波数帯域切り換え手段を同一
    半導体チップ上に構成したことを特徴とする請求項３に
    記載の複数周波数帯域高効率線形電力増幅器。
14. 【請求項１４】 少なくとも前記広帯域整合手段、前記
    前段増幅手段、前記補助整合手段、前記複数周波数帯域
    切り換え手段を同一半導体チップ上に構成したことを特
    徴とする請求項３に記載の複数周波数帯域高効率線形電
    力増幅器。