JP2017506043A - 電流効率が高い低雑音増幅器（ｌｎａ） - Google Patents

Abstract

デバイスは、第１の増幅器段を有するマルチモード低雑音増幅器（ＬＮＡ）と、第１の増幅器段に結合された第２の増幅器段とを含み、第２の増幅器段は、複数のキャリア周波数を増幅するように構成された複数の増幅経路を有し、第１の増幅器段が、単一のキャリア周波数を増幅するように構成されたとき、第１の増幅器段は、第２の増幅器段をバイパスするように構成される。

Description

[0001]本開示は、一般に電子機器に関し、より詳細には、送信機および受信機に関する。

[0002]無線周波数（ＲＦ）トランシーバでは、通信信号が、送信機によって発生され、アップコンバートされ、増幅され、送信され、受信機によって受信され、増幅され、ダウンコンバートされ、復元される。受信機では、通信信号は、一般に、通信信号中に含まれている情報を復元するために、フィルタと、増幅器と、ミキサと、他の構成要素とを含む受信回路によって受信され、ダウンコンバートされる。単一の送信機または受信機が、複数の送信周波数および／または複数の受信周波数を使用して動作するように構成され得る。受信機が２つまたはそれ以上の受信信号を同時に受信することが可能であるように、２つまたはそれ以上の受信経路の同時動作が使用される。そのようなシステムは「キャリアアグリゲーション」（ＣＡ：carrier-aggregation）システムと呼ばれることがある。「キャリアアグリゲーション」という用語は、インターバンドキャリアアグリゲーション（インターＣＡ）とイントラバンドキャリアアグリゲーション（イントラＣＡ）とを含むシステムを指すことがある。イントラＣＡは、同じ通信バンド中で発生する２つまたはそれ以上の別個の（連続または不連続のいずれかの）キャリア信号の処理を指す。キャリアアグリゲートＲＦ信号は、一般に、概して、イントラＣＡ ＲＦ信号中に存在する複数のキャリアを処理するために、単一のＲＦ入力と複数のＲＦ出力とを有する低雑音増幅器（ＬＮＡ：low noise amplifier）を採用する、２つまたはそれ以上の別個の局部発振器（ＬＯ）周波数を使用してダウンコンバートされる。最先端のＬＮＡは、イントラＣＡをサポートするためにカスコードデバイスダイバータスイッチングアーキテクチャ（cascode device diverter switching architecture）を使用するが、そのようなアーキテクチャは、複数のキャリアをサポートするとき、大量の電流を消費し、３つまたはそれ以上のキャリア信号について非実用的になる。

[0003]したがって、イントラＣＡ受信機システムでは、複数のキャリア信号に対して動作するときにＬＮＡによって消費される電流の量を低減することが望ましいであろう。

[0004]図において、別段に規定されていない限り、様々な図の全体を通して、同様の参照番号は同様の部分を指す。「１０２ａ」または「１０２ｂ」などの英文字名称をもつ参照番号について、英文字名称は、同じ図中に存在する２つの同様の部分または要素を区別し得る。参照番号が、すべての図において同じ参照番号を有するすべての部分を包含するものとする場合、参照番号に対する英文字名称は省略され得る。

[0005]ワイヤレス通信システムと通信するワイヤレスデバイスを示す図。 [0006]連続イントラバンドキャリアアグリゲーション（ＣＡ）の一例を示すグラフ図。 [0007]不連続イントラバンドＣＡの一例を示すグラフ図。 [0008]同じバンドグループにおけるインターバンドＣＡの一例を示すグラフ図。 [0009]異なるバンドグループにおけるインターバンドＣＡの一例を示すグラフ図。 [0010]図１中のワイヤレスデバイスの例示的な設計のブロック図。 [0011]電流効率が高い(current efficient)低雑音増幅器（ＬＮＡ）を有する受信機フロントエンドの例示的な実施形態を示す概略図。 [0012]電流効率が高い低雑音増幅器（ＬＮＡ）を有する受信機フロントエンドの代替の例示的な実施形態を示す概略図。 [0013]電流効率が高い低雑音増幅器中の信号を処理するための方法の例示的な実施形態の動作を説明するフローチャート。

[0014]「例示的」という単語は、本明細書では「例、事例、または例示の働きをすること」を意味するために使用する。「例示的」として本明細書で説明するいかなる態様も、必ずしも他の態様よりも好適または有利であると解釈されるべきであるとは限らない。

[0015]また、本明細書では、「アプリケーション」という用語は、オブジェクトコード、スクリプト、バイトコード、マークアップ言語ファイル、およびパッチなど、実行可能なコンテンツを有するファイルを含み得る。さらに、本明細書で言及する「アプリケーション」はまた、開かれる必要があり得るドキュメント、またはアクセスされる必要がある他のデータファイルなど、本来実行可能でないファイルを含み得る。

[0016]「コンテンツ」という用語も、オブジェクトコード、スクリプト、バイトコード、マークアップ言語ファイル、およびパッチなど、実行可能なコンテンツを有するファイルを含み得る。さらに、本明細書で言及する「コンテンツ」はまた、開かれる必要があり得るドキュメント、またはアクセスされる必要がある他のデータファイルなど、本来実行可能でないファイルを含み得る。

[0017]本明細書で使用する「トランスデューサ」および「トランスデューサ要素」という用語は、電磁エネルギーを放射するように供給電流を用いて誘発され得るアンテナ要素と、電磁エネルギーを受信し、受信された電磁エネルギーを、受信回路に印加される受信電流に変換することができるアンテナ要素とを指す。

[0018]本明細書で使用する「ジャマー」、「ジャマー信号」、「干渉信号」、「ＴＸジャマー」、および「ＴＸジャマー信号」という用語は、受信機を感度抑圧し、受信機中で受信された情報信号の受信および復元に干渉するかまたはそれらを妨害する、受信回路によって受信される任意の信号を指す。

[0019]本開示の例示的な実施形態は、シングルキャリア処理のために単一の第１の増幅段を使用し、マルチキャリア処理のために、単一の第１の増幅器段と、第２の増幅器段中の２つまたはそれ以上の増幅経路とを使用する、電流効率が高い低雑音増幅器（ＬＮＡ）回路を対象とする。第２の増幅器段中の増幅経路は、第１の増幅器段よりも著しく少ない電流を消費する。第２の増幅器段中の増幅経路の複数の反復がマルチキャリア処理のために使用される。

[0020]図１は、ワイヤレス通信システム１２０と通信するワイヤレスデバイス１１０を示す図である。ワイヤレス通信システム１２０は、ロングタームエボリューション（ＬＴＥ：Long Term Evolution）システム、符号分割多元接続（ＣＤＭＡ）システム、モバイル通信用グローバルシステム（ＧＳＭ（登録商標）：Global System for Mobile Communications）システム、ワイヤレスローカルエリアネットワーク（ＷＬＡＮ：wireless local area network）システム、または何らかの他のワイヤレスシステムであり得る。ＣＤＭＡシステムは、広帯域ＣＤＭＡ（ＷＣＤＭＡ（登録商標））、ＣＤＭＡ １Ｘ、エボリューションデータオプティマイズド（ＥＶＤＯ：Evolution-Data Optimized）、時分割同期ＣＤＭＡ（ＴＤ−ＳＣＤＭＡ：Time Division Synchronous CDMA）、またはＣＤＭＡの何らかの他のバージョンを実装し得る。簡単のために、図１は、２つの基地局１３０および１３２と１つのシステムコントローラ１４０とを含むワイヤレス通信システム１２０を示している。概して、ワイヤレス通信システムは、任意の数の基地局と、ネットワークエンティティの任意のセットとを含み得る。

[0021]ワイヤレスデバイス１１０は、ユーザ機器（ＵＥ）、移動局、端末、アクセス端末、加入者ユニット、局などと呼ばれることもある。ワイヤレスデバイス１１０は、セルラーフォン、スマートフォン、タブレット、ワイヤレスモデム、携帯情報端末（ＰＤＡ）、ハンドヘルドデバイス、ラップトップコンピュータ、スマートブック、ネットブック、タブレット、コードレスフォン、ワイヤレスローカルループ（ＷＬＬ）局、Ｂｌｕｅｔｏｏｔｈ（登録商標）デバイスなどであり得る。ワイヤレスデバイス１１０はワイヤレス通信システム１２０と通信し得る。ワイヤレスデバイス１１０はまた、放送局（たとえば、放送局１３４）からの信号、１つまたは複数のグローバルナビゲーション衛星システム（ＧＮＳＳ：global navigation satellite systems）中の衛星（たとえば、衛星１５０）からの信号などを受信し得る。ワイヤレスデバイス１１０は、ＬＴＥ、ＷＣＤＭＡ、ＣＤＭＡ １Ｘ、ＥＶＤＯ、ＴＤ−ＳＣＤＭＡ、ＧＳＭ、８０２．１１など、ワイヤレス通信のための１つまたは複数の無線技術をサポートし得る。

[0022]ワイヤレスデバイス１１０は、複数のキャリア上での動作である、キャリアアグリゲーションをサポートし得る。キャリアアグリゲーションはマルチキャリア動作と呼ばれることもある。ワイヤレスデバイス１１０は、１０００メガヘルツ（ＭＨｚ）よりも低い周波数をカバーするローバンド（ＬＢ）、１０００ＭＨｚから２３００ＭＨｚまでの周波数をカバーするミッドバンド（ＭＢ）、および／または２３００ＭＨｚよりも高い周波数をカバーするハイバンド（ＨＢ）で動作することが可能であり得る。たとえば、ローバンドは６９８〜９６０ＭＨｚをカバーし得、ミッドバンドは１４７５〜２１７０ＭＨｚをカバーし得、ハイバンドは２３００〜２６９０ＭＨｚと３４００〜３８００ＭＨｚとをカバーし得る。ローバンド、ミッドバンド、およびハイバンドは、バンドの３つのグループ（またはバンドグループ）を指し、各バンドグループは、いくつかの周波数バンド（または単に、「バンド」）を含む。各バンドは、最高２００ＭＨｚをカバーし得、１つまたは複数のキャリアを含み得る。各キャリアは、ＬＴＥでは最高２０ＭＨｚをカバーし得る。ＬＴＥリリース１１は３５個のバンドをサポートし、それらのバンドは、ＬＴＥ／ＵＭＴＳバンドと呼ばれ、３ＧＰＰ ＴＳ３６．１０１に記載されている。ワイヤレスデバイス１１０は、ＬＴＥリリース１１では、１つまたは２つのバンド中の最高５つのキャリアで構成され得る。

[0023]概して、キャリアアグリゲーション（ＣＡ）は、２つのタイプ、すなわちイントラバンドＣＡとインターバンドＣＡとに分類され得る。イントラバンドＣＡは、同じバンド内の複数のキャリア上での動作を指す。インターバンドＣＡは、異なるバンド中の複数のキャリア上での動作を指す。

[0024]図２Ａは、連続イントラバンドキャリアアグリゲーション（ＣＡ）の一例を示すグラフ図である。図２Ａに示された例では、ワイヤレスデバイス１１０は、ローバンドにおける１つのバンド中の４つの連続キャリアで構成される。ワイヤレスデバイス１１０は、同じバンド内の４つの連続キャリア上での送信を送信および／または受信し得る。

[0025]図２Ｂは、不連続イントラバンドＣＡの一例を示すグラフ図である。図２Ｂに示された例では、ワイヤレスデバイス１１０は、ローバンドにおける１つのバンド中の４つの不連続キャリアで構成される。キャリアは、５ＭＨｚ、１０ＭＨｚ、または何らかの他の量だけ分離され得る。ワイヤレスデバイス１１０は、同じバンド内の４つの不連続キャリア上での送信を送信および／または受信し得る。

[0026]図２Ｃは、同じバンドグループにおけるインターバンドＣＡの一例を示すグラフ図である。図２Ｃに示された例では、ワイヤレスデバイス１１０は、ローバンドにおける２つのバンド中の４つのキャリアで構成される。ワイヤレスデバイス１１０は、同じバンドグループにおける異なるバンド中の４つのキャリア上での送信を送信および／または受信し得る。

[0027]図２Ｄは、異なるバンドグループにおけるインターバンドＣＡの一例を示すグラフ図である。図２Ｄに示された例では、ワイヤレスデバイス１１０は、ローバンドにおける１つのバンド中の２つのキャリアと、ミッドバンドにおける別のバンド中の２つのキャリアとを含む、異なるバンドグループにおける２つのバンド中の４つのキャリアで構成される。ワイヤレスデバイス１１０は、異なるバンドグループにおける異なるバンド中の４つのキャリア上での送信を送信および／または受信し得る。

[0028]図２Ａ〜図２Ｄは、キャリアアグリゲーションの４つの例を示す。キャリアアグリゲーションは、バンドとバンドグループとの他の組合せについてもサポートされ得る。

[0029]図３は、本開示の例示的な技法が実装され得るワイヤレス通信デバイス３００を示すブロック図である。図３はトランシーバ３００の一例を示す。概して、送信機３３０および受信機３５０における信号の調整は、増幅器、フィルタ、アップコンバータ、ダウンコンバータなどの１つまたは複数の段によって実行され得る。これらの回路ブロックは、図３に示された構成とは異なって構成され得る。さらに、図３に示されていない他の回路ブロックも送信機および受信機において信号を調整するために使用され得る。別段に記載されていない限り、図３、または図面中の他の図中のいかなる信号もシングルエンドまたは差動のいずれかであり得る。また、図３中のいくつかの回路ブロックが省略され得る。

[0030]図３に示された例では、ワイヤレスデバイス３００は、概して、トランシーバ３２０とデータプロセッサ３１０とを備える。データプロセッサ３１０は、データおよびプログラムコードを記憶するためのメモリ（図示せず）を含み得、概して、アナログおよびデジタル処理要素を備え得る。トランシーバ３２０は、双方向通信をサポートする送信機３３０と受信機３５０とを含む。概して、ワイヤレスデバイス３００は、任意の数の通信システムと周波数バンドとのための任意の数の送信機および／または受信機を含み得る。トランシーバ３２０の全部または一部分が、１つまたは複数のアナログ集積回路（ＩＣ）、ＲＦ ＩＣ（ＲＦＩＣ）、混合信号ＩＣなどの上に実装され得る。

[0031]送信機または受信機は、スーパーヘテロダインアーキテクチャまたは直接変換アーキテクチャを用いて実装され得る。スーパーヘテロダインアーキテクチャでは、信号が、受信機に関して、複数の段中で無線周波数（ＲＦ）とベースバンドとの間で、たとえば、１つの段中でＲＦから中間周波数（ＩＦ）に、次いで別の段中でＩＦからベースバンドに周波数変換される。直接変換アーキテクチャでは、信号が１つの段中でＲＦとベースバンドとの間で周波数変換される。スーパーヘテロダインアーキテクチャおよび直接変換アーキテクチャは、異なる回路ブロックを使用し、および／または異なる要件を有し得る。図３に示された例では、送信機３３０および受信機３５０は、直接変換アーキテクチャを用いて実装される。

[0032]送信経路では、データプロセッサ３１０は、送信されるべきデータを処理し、送信機３３０に同相（Ｉ）および直交（Ｑ）アナログ出力信号を与える。例示的な実施形態では、データプロセッサ３１０は、データプロセッサ３１０によって生成されたデジタル信号を、さらなる処理のためにＩおよびＱアナログ出力信号、たとえば、ＩおよびＱ出力電流に変換するためのデジタルアナログ変換器（ＤＡＣ）３１４ａおよび３１４ｂを含む。

[0033]送信機３３０内で、ローパスフィルタ３３２ａおよび３３２ｂは、前のデジタルアナログ変換によって生じた望ましくないイメージを除去するために、それぞれ、ＩおよびＱアナログ送信信号をフィルタ処理する。増幅器（Ａｍｐ）３３４ａおよび３３４ｂは、それぞれ、ローパスフィルタ３３２ａおよび３３２ｂからの信号を増幅し、ＩおよびＱベースバンド信号を与える。アップコンバータ３４０が、送信（ＴＸ）局部発振器（ＬＯ）信号生成器３９０からのＩおよびＱ ＴＸ ＬＯ信号を用いてＩおよびＱベースバンド信号をアップコンバートし、アップコンバートされた信号を与える。フィルタ３４２が、周波数アップコンバージョンによって生じた望ましくないイメージならびに受信周波数バンド中の雑音を除去するために、アップコンバートされた信号をフィルタ処理する。電力増幅器（ＰＡ）３４４が、所望の出力電力レベルを取得するためにフィルタ３４２からの信号を増幅し、送信ＲＦ信号を与える。送信ＲＦ信号は、デュプレクサまたはスイッチ３４６を通してルーティングされ、アンテナ３４８を介して送信される。

[0034]受信経路では、アンテナ３４８は、通信信号を受信し、受信ＲＦ信号を与え、受信ＲＦ信号は、デュプレクサまたはスイッチ３４６を通してルーティングされ、低雑音増幅器（ＬＮＡ）３５２に与えられる。デュプレクサ３４６は、ＲＸ信号がＴＸ信号から分離されるように、特定のＲＸ−ＴＸデュプレクサ周波数分離を用いて動作するように設計される。受信ＲＦ信号は、ＬＮＡ３５２によって増幅され、所望のＲＦ入力信号を取得するためにフィルタ３５４によってフィルタ処理される。ダウンコンバージョンミキサ３６１ａおよび３６１ｂは、ＩおよびＱベースバンド信号を生成するために、フィルタ３５４の出力を、受信（ＲＸ）ＬＯ信号生成器３８０からのＩおよびＱ ＲＸ ＬＯ信号（すなわち、ＬＯ＿ＩおよびＬＯ＿Ｑ）と混合する。ＩおよびＱベースバンド信号は、データプロセッサ３１０に与えられるＩおよびＱアナログ入力信号を取得するために、増幅器３６２ａおよび３６２ｂによって増幅され、ローパスフィルタ３６４ａおよび３６４ｂによってさらにフィルタ処理される。図示の例示的な実施形態では、データプロセッサ３１０は、アナログ入力信号を、データプロセッサ３１０によってさらに処理されるべきデジタル信号に変換するためのアナログデジタル変換器（ＡＤＣ）３１６ａおよび３１６ｂを含む。

[0035]図３では、ＴＸ ＬＯ信号生成器３９０は、周波数アップコンバージョンのために使用されるＩおよびＱ ＴＸ ＬＯ信号を生成し、ＲＸ ＬＯ信号生成器３８０は、周波数ダウンコンバージョンのために使用されるＩおよびＱ ＲＸ ＬＯ信号を生成する。各ＬＯ信号は、特定の基本周波数をもつ周期信号である。位相ロックループ（ＰＬＬ）３９２は、データプロセッサ３１０からタイミング情報を受信し、ＬＯ信号生成器３９０からのＴＸ ＬＯ信号の周波数および／または位相を調整するために使用される制御信号を生成する。同様に、ＰＬＬ３８２は、データプロセッサ３１０からタイミング情報を受信し、ＬＯ信号生成器３８０からのＲＸ ＬＯ信号の周波数および／または位相を調整するために使用される制御信号を生成する。

[0036]図４は、電流効率が高い低雑音増幅器（ＬＮＡ）４０１の例示的な実施形態を有する受信機フロントエンド４００の例示的な実施形態を示す概略図である。例示的な実施形態では、図４に示されたＬＮＡ４０１は、図３に示されたＬＮＡ３５２のシングルエンド実装形態を表す。

[0037]受信機フロントエンド４００は、接続４０２上で無線周波数入力信号（ＲＦｉｎ）を受信するように構成された整合回路４０４を備える。接続４０２上のＲＦｉｎ信号は、イントラＣＡ通信システムにおいて単一のキャリアを備え得るか、または複数のキャリアを備え得る。受信機フロントエンド４００はまた、電流効率が高いＬＮＡ４０１、負荷回路４８０−１、４８０−２および４８０−３、ならびにミキサ４９０−１、４９０−２および４９０−３の例示的な実施形態を備える。負荷回路４８０−１〜４８０−３およびミキサ４９０−１〜４９０−３は、受信機フロントエンド４００によって処理されるキャリア信号の数に対応し、各キャリア信号は、１つの負荷回路４８０と１つのミキサ４９０とによって処理される。この例示的な実施形態では、３つの負荷回路および３つのミキサは、最高３つのキャリア信号を処理するように構成される。より多いまたはより少ない負荷回路およびミキサを実装することによって、より多いまたはより少ないキャリア信号が処理され得る。負荷回路４８０はシングルエンドから差動信号への変換を行い、ミキサ４９０は、差動同相（Ｉ＋およびＩ−）および直交（Ｑ＋およびＱ−）受信信号の「真」または「＋」および「補数」または「−」成分を与える。単一のミキサ４９０が図４に示されているが、差動Ｉ＋、Ｑ＋、Ｉ−およびＱ−受信信号を与えるために、各ミキサ４９０の２つの反復が実装されるであろう。

[0038]例示的な実施形態では、電流効率が高いＬＮＡ４０１は第１の増幅器段４１０と第２の増幅器段４５０とを備える。第１の増幅器段４１０は、利得段４１２と、カスコード段４２０および４３０とを備える。利得段４１２はトランジスタ４１４とトランジスタ４１６とを備える。例示的な実施形態では、トランジスタ４１４は１／３幅デバイスであり、トランジスタ４１６は２／３幅デバイスであり、ここで、表示１／３および２／３は、デバイスの電流処理能力に対応する、デバイスの物理的サイズを指す。たとえば、この例示的な実施形態では、利得段４１２を通って流れる電流の１／３はトランジスタ４１４を通って流れ、利得段４１２を通って流れる電流の２／３はトランジスタ４１６を通って流れる。

[0039]トランジスタ４１４のソースおよびトランジスタ４１６のソースがソースディジェネレーションインダクタ４１７に結合される。ソースディジェネレーションインダクタ４１７は接地４１８に結合される。

[0040]カスコード段４２０はトランジスタ４２２とトランジスタ４２４とを備える。トランジスタ４２２は１／３幅デバイスであり、トランジスタ４２４は２／３幅デバイスである。トランジスタ４２２のドレインおよびトランジスタ４２４のドレインはノード４２７に結合され、ノード４２７は、カスコード回路４２０の出力を形成し、その出力は共振器回路４４０に与えられる。本明細書では共振器回路４４０をタンク回路とも呼ぶ。例示的な実施形態では、共振器回路４４０はキャパシタンス４４２とインダクタンス４４４とを備える。例示的な実施形態では、インダクタンス４４４は低Ｑインダクタである。代替の例示的な実施形態では、共振器回路４４０は、バンド外ジャマー信号をフィルタ処理することができるより高次のフィルタを生成するために、追加の構成要素を用いて実装され得る。トランジスタ４２２のソースは、ノード４２１においてトランジスタ４１４のドレインに結合される。トランジスタ４２４のソースは、ノード４２６においてトランジスタ４１６のドレインに結合される。

[0041]カスコード段４３０はトランジスタ４３２とトランジスタ４３４とを備える。トランジスタ４３２は１／３幅デバイスであり、トランジスタ４３４は２／３幅デバイスである。トランジスタ４３２のドレインおよびトランジスタ４３４のドレインは、それぞれのバイパス接続４３７および４３９に結合され、バイパス接続４３７および４３９は、例示的な実施形態では、第２の増幅器段４５０をバイパスし、負荷回路４８０−１の１次側４８１−１に結合される。トランジスタ４３２のソースは、ノード４２６においてトランジスタ４１６のドレインに結合される。トランジスタ４３４のソースは、ノード４２１においてトランジスタ４１４のドレインに結合される。

[0042]ＲＦｉｎ信号は、接続４１１を介して整合ネットワーク４０４からトランジスタ４１４のゲートに、およびトランジスタ４１６のゲートに与えられる。

[0043]例示的な実施形態では、第２の増幅器段４５０は複数の増幅経路を備え、各増幅経路は、１つのキャリア信号を処理するように構成される。第１の増幅経路４５１は、高利得低入力インピーダンス（低Ｚ）バッファ４５４に結合されたキャパシタ４５２と、キャパシタ４５６と、低利得高入力インピーダンス（高Ｚ）バッファ４５８に結合された可変キャパシタンス４５５とを備える。高利得低Ｚバッファ４５４の出力および低利得高Ｚバッファ４５８の出力がキャパシタンス４５７に結合される。キャパシタンス４５７は、スイッチ４５９を通して負荷回路４８０−１に結合される。高利得低Ｚバッファ４５４、低利得高Ｚバッファ４５８およびスイッチ４５９は、アナログまたはデジタル処理要素（図示せず）によって与えられる１つまたは複数の信号によって制御され得る。

[0044]例示的な実施形態では、高利得低Ｚバッファ４５４および低利得高Ｚバッファ４５８は、カスコード段４２０の電圧出力を、負荷回路４８０−１に与えられる電流に変換する相互コンダクタンス（ｇｍ）段を備える。

[0045]第２の増幅経路４６１は、高利得低Ｚバッファ４６４に結合されたキャパシタ４６２と、キャパシタ４６６と、低利得高Ｚバッファ４６８に結合された可変キャパシタンス４６５とを備える。高利得低Ｚバッファ４６４の出力および低利得高Ｚバッファ４６８の出力がキャパシタンス４６７に結合される。キャパシタンス４６７は、スイッチ４６９を通して負荷回路４８０−２に結合される。高利得低Ｚバッファ４６４、低利得高Ｚバッファ４６８およびスイッチ４６９は、アナログまたはデジタル処理要素（図示せず）によって与えられる１つまたは複数の信号によって制御され得る。

[0046]第３の増幅経路４７１は、高利得低Ｚバッファ４７４に結合されたキャパシタ４７２と、キャパシタ４７６と、低利得高Ｚバッファ４７８に結合された可変キャパシタンス４７５とを備える。高利得低Ｚバッファ４７４の出力および低利得高Ｚバッファ４７８の出力がキャパシタンス４７７に結合される。キャパシタンス４７７は、スイッチ４７９を通して負荷回路４８０−３に結合される。高利得低Ｚバッファ４７４、低利得高Ｚバッファ４７８およびスイッチ４７９は、アナログまたはデジタル処理要素（図示せず）によって与えられる１つまたは複数の信号によって制御され得る。

[0047]低利得、高Ｚバッファ４５８、４６８および４７８は、高利得、低Ｚバッファ４５４、４６４および４７４の利得よりも低い利得（電圧から電流への変換）を有する。同様に、低利得、高Ｚバッファ４５８、４６８および４７８は、高利得、低Ｚバッファ４５４、４６４および４７４のイン入力インピーダンスよりも高い入力インピーダンス（Ｚ）を有する。高利得、低Ｚバッファ４５４、４６４および４７４に対する低利得、高Ｚバッファ４５８、４６８および４７８のより高い入力インピーダンスは、キャパシタンス４５６、４６６および４７６を、それぞれキャパシタンス４５２、４６２および４７２よりも小さく（たとえば、１０分の１に）することによって達成され、その結果、低利得、高Ｚバッファ４５８、４６８および４７８と、高利得、低Ｚバッファ４５４、４６４および４７４との間の入力インピーダンス比が１０：１になる。このようにして、ノード４２７に過大に負荷をかけることなしに、広利得ダイナミックレンジが取得され得る。

[0048]例示的な実施形態では、高利得、低Ｚバッファ４５４、４６４、４７４、ならびに低利得、高Ｚバッファ４５８、４６８および４７８の各々が、０から１０ｄＢまでの利得レンジを与えることができると仮定する。利得レンジを、たとえば、２０ｄＢのターゲット利得レンジまで拡大するために、この例示的な実施形態では、キャパシタンス４５２、４６２および４７２に対するキャパシタンス４５６、４６６および４７６の値をそれぞれ１０分の１に低減することによって、追加の１０ｄＢ減衰が取得され得る。例示的な実施形態では、これは、それぞれ、低利得、高Ｚバッファ４５８、４６８および４７８への入力におけるキャパシタンスをさらに制御するために可変キャパシタンス４５５、４６５および４７５を使用することによって達成され得る。このようにして、低利得、高Ｚバッファ４５８、４６８および４７８は１０ｄＢ減衰を与えるであろうが、キャパシタンス４５２、４６２および４７２に対する、それらのそれぞれのキャパシタンス４５６、４６６および４７６の値を低減することによって、利得ダイナミックレンジ全体は０〜２０ｄＢのレンジに拡大される。例示的な実施形態では、可変キャパシタンス４５５、４６５および４７５は、それぞれ制御信号（図示せず）を受信するように構成されたデジタル制御キャパシタバンクであり得る。

[0049]別の例示的な実施形態では、利得レンジは、低利得高Ｚバッファ４５８よりもさらに高い入力インピーダンスを有する、高利得、低Ｚバッファ４５４および低利得、高Ｚバッファ４５８と並列な別のより低い利得のバッファを追加することによってさらに拡大され得る。第２の増幅経路４６１および第３の増幅経路４７１は、上記で説明したように、追加の並列なより低い利得のバッファを同様に含むことができる。

[0050]高利得、低Ｚバッファ４５４、４６４、および４７４ならびに低利得、高Ｚバッファ４５８、４６８、４７８の各々は、並列に結合された３つの相補型金属酸化物半導体（ＣＭＯＳ：complementary metal oxide semiconductor）インバータとして実装され得、異なる利得を達成するためにデジタル制御信号（図示せず）によって独立してオンおよびオフにされ得る。キャパシタンス４５６、４６６および４７６によって提供された高い固定インピーダンスは、ノード４２７に負荷をかけることなしに、それぞれ、低利得、高Ｚバッファ４５８、４６８および４７８への入力におけるデジタル制御可変キャパシタンス４５５、４６５および４７５の実装を可能にする。

[0051]この例示的な実施形態では、３つの増幅経路４５１、４６１および４７１の各々は、最高３つのキャリア信号のうちの１つを処理するように構成される。より多いまたはより少ない増幅経路を実装することによって、より多いまたはより少ないキャリア信号が処理され得る。

[0052]例示的な実施形態では、利得段４１２は、接続４１１上でＲＦｉｎ信号を増幅し、ノード４２１および４２６上で、増幅された受信信号を与える。ＲＦｉｎ通信信号中のキャリア信号の数に応じて、カスコード段４２０またはカスコード段４３０のいずれかは、ノード４２１および４２６上で与えられた、増幅されたＲＦｉｎ通信信号を処理するためにアクティブにされる。

[0053]単一のキャリア
[0054]ノード４２１および４２６におけるＲＦｉｎ通信信号が単一のキャリアを備える場合、カスコード段４２０は非アクティブにされ、カスコード段４３０はアクティブにされ、ＲＦｉｎ通信信号は、ノード４３６においてトランジスタ４３２のドレインから、およびノード４３８においてトランジスタ４３４のドレインから直接、それぞれの接続４３７および４３９を介して負荷回路４８０−１の１次側４８１−１に直接与えられ、したがって、第２の増幅器段４５０をバイパスする。この例示的な実施形態では、カスコードセージ４３０は、負荷回路４８０−１の１次側４８１−１に直接、電流を与える。

[0055]イントラＣＡ（複数キャリア）
[0056]ノード４２１および４２６におけるＲＦｉｎ通信信号がイントラＣＡ通信モードで複数のキャリアを備える場合、カスコード段４３０は非アクティブにされ、カスコード段４２０はアクティブにされ、ＲＦｉｎ通信信号は、ノード４２７を介して共振器回路４４０に与えられる。共振器回路４４０は、カスコード段４２０の電流出力を電圧に変換し、接続４２８とノード４２９とを介して第２の増幅器段４５０に電圧を与える。

[0057]この例示的な実施形態では、複数のキャリアは、第２の増幅器段４５０中の複数の増幅器経路によって処理される。増幅経路４５１、４６１および４７１の各々は、例示的な実施形態では、利得段４１２およびカスコード段４２０またはカスケード段４３０と比較して少量の電流を消費する、低電力消費相互コンダクタンス（ｇｍ）段である。このようにして、複数のキャリア信号は、第１の増幅器段４１０中の複数の利得段を実装することなしに第２の増幅器段４５０によって処理され得る。例示的な実施形態では、組み合わせられた利得段４１２とカスケード段４２０とは１０ミリアンペア（ｍＡ）程度を消費し得、第２の増幅器段４５０中の各増幅器経路４５１、４６１、４７１は約２〜３ｍＡを消費し得る。

[0058]増幅されたＲｆｉｎ信号がノード４２９に与えられるこのイントラＣＡ通信モードでは、増幅経路４５１、４６１および４７１のうちの１つまたは複数は、最高３つのキャリア信号のうちの１つを処理するように構成される。たとえば、第１のキャリア信号は増幅経路４５１によって処理され得、第２のキャリア信号は増幅経路４６１によって処理され得、第３のキャリア信号は増幅経路４７１によって処理され得る。

[0059]例示的な実施形態では、第１のキャリア信号は第１の増幅経路４５１に与えられ得、ここで、高利得低Ｚバッファ４５４または低利得高Ｚバッファ４５８のいずれかが、信号に対して動作し、キャパシタ４５７を通して、スイッチ４５９を通して、キャリア信号を負荷回路４８０−１の１次側４８１−１に与える。負荷回路４８０−１は、シングルエンドから差動信号への変換を行い、負荷回路４８０−１の２次側４８２−１からミキサ４９０−１に差動信号を与える。ミキサ４９０−１は、第１のキャリアをダウンコンバートし、第１のキャリア信号の差動ＩおよびＱ成分を与える。

[0060]例示的な実施形態では、第２のキャリア信号は第２の増幅経路４６１に与えられ得、ここで、高利得低Ｚバッファ４６４または低利得高Ｚバッファ４６８のいずれかが、信号に対して動作し、キャパシタ４６７を通して、スイッチ４６９を通して、第２のキャリア信号を負荷回路４８０−２の１次側４８１−２に与える。負荷回路４８０−２は、シングルエンドから差動信号への変換を行い、負荷回路４８０−２の２次側４８２−２からミキサ４９０−２に差動信号を与える。ミキサ４９０−２は、第２のキャリアをダウンコンバートし、第２のキャリア信号の差動ＩおよびＱ成分を与える。

[0061]例示的な実施形態では、第３のキャリア信号は第３の増幅経路４７１に与えられ得、ここで、高利得低Ｚバッファ４７４または低利得高Ｚバッファ４７８のいずれかが、信号に対して動作し、キャパシタ４７７を通して、スイッチ４７９を通して、第３のキャリア信号を負荷回路４８０−３の１次側４８１−３に与える。負荷回路４８０−３は、シングルエンドから差動信号への変換を行い、負荷回路４８０−３の２次側４８２−３からミキサ４９０−３に差動信号を与える。ミキサ４９０−３は、第３のキャリアをダウンコンバートし、第３のキャリア信号の差動ＩおよびＱ成分を与える。

[0062]このようにして、複数のキャリアは、単一の第１の増幅器段４１０と、イントラＣＡモードで各キャリアを個々に処理するために第１の増幅器段を使用しない第２の増幅器段４５０中の増幅経路の複数の反復とによって電流消費観点から効率的に処理され得る。さらに、既存のシングルキャリア動作は、上記で説明したように、第２の増幅器段４５０をバイパスしながら、第１の増幅器段４１０中で単一のキャリアを処理する能力を有することによって維持される。

[0063]第１の増幅器段４１０はまた、第１の低利得モードで抵抗４８５を通してそれのゲート４８８において利得制御入力信号を受信するように構成されたトランジスタ４８４を備える。トランジスタ４８４のドレインは、抵抗４８３を通して接続４１１上で整合ネットワーク４０４からのＲＦｉｎ信号出力に接続される。トランジスタ４８４のソースは接地４８７に接続される。接続４８８上の利得制御信号は、トランジスタ４１４（１／３サイズデバイス）、トランジスタ４２２（１／３サイズデバイス）およびトランジスタ４３２（１／３サイズデバイス）のいずれかまたはすべてがオンであるときのみ有効にされ、それにより、トランジスタ４８４が、導電性になり、抵抗器４８３を介して接続４１１を接地４８７に接続し、これは、第１の低利得低電力モードで入力ノード４１１においてインピーダンスのＱファクタを低下させることによって整合ならびに線形性を維持することを助ける。

[0064]第１の増幅器段４１０はまた、第２の低利得モードで抵抗４９５を通してそれのゲート４９４において利得制御入力信号を受信するように構成されたスイッチ４９１を備える。ゲート４９４上の利得制御入力信号は、入力信号ＲＦｉｎに第１の増幅器段４１２をバイパスさせ、Ｒｆｉｎ信号を（減衰器４９３によって与えられた減衰の後に）ノード４２９を介して第２の増幅器段４５０に送る。したがって、着信受信信号Ｒｆｉｎのレベルが大きいとき、第１の増幅器段４１２によって与えられる高利得は、それの感度抑圧を防ぐためにバイパスされ、低利得の第２の増幅器段４５０のみが有効にされる。このようにして、第２の増幅器段４５０は、追加の別個の低利得ＬＮＡを必要とする代わりに、この第２の低利得ＬＮＡモードのために再利用される。

[0065]減衰器４９３によって与えられる減衰は入力４１１におけるジャマーのレベルに依存する。第２の増幅段４５０を感度抑圧することがあるレベルを有するジャマーが入力４１１において受信された場合、コントローラ（図示せず）が、後続の段（ミキサ、ベースバンドフィルタなど）によって（感度抑圧なしに）Ｒｆｉｎ信号が処理され得るまで減衰を増加させ続けるように減衰器４９３にシグナリングすることになる。このようにして、広ダイナミックレンジにわたって、良好な信号対雑音比が保証され得る。

[0066]例示的な実施形態では、第１の増幅器段４１０中のカスコード段４２０およびカスコード段４３０は、イントラＣＡモードで、シングルキャリア処理（カスコード段４３０）のためにおよびマルチキャリア処理（カスコード段４２０）のために独立して最適化され得る。

[0067]ＬＮＡ４０１の利得、雑音指数（ＮＦ）、および線形性は、第１の増幅器段が固定電流のままであるので、イントラＣＡモードで劣化されず、したがって、有効にされているＣＡ経路の数にかかわらず、一定の利得、整合およびＮＦが保証される。

[0068]例示的な実施形態では、共振器回路４４０は、バンド外高調波除去を改善するために、より高次のフィルタを用いて実装され得る
[0069]２段アーキテクチャは、改善された分離（Ｓ１２＞−４０ｄＢ）を行い、これは、より小さいＬＯリークにつながる。

[0070]例示的な実施形態では、整合がシングルキャリア動作モードとマルチキャリア動作モードとの間で変化しないので、バイアス点として、オンチップＡＣ結合キャパシタ４１３が実装され得、したがって、第１の増幅器段４１２の入力インピーダンスは、有効にされているキャリアの数にかかわらず同じままである
[0071]さらに、ルーティングが、第１の増幅器段４１０と第２の増幅器段４５０との間で、および第２の増幅器段４５０と負荷回路４８０−１〜４８０−３との間で分散され得るので、回路ルーティング最適化が可能である。

[0072]単一のディジェネレーションインダクタ４１７が使用され得、これにより、そのインダクタは、より長い接地ルーティング接続に対してよりロバストになるが、それは、ＮＦおよび利得劣化という犠牲を払って抵抗器に置き換えられ得る。

[0073]図５は、電流効率が高い低雑音増幅器を有する受信機フロントエンドの代替の例示的な実施形態を示す概略図５００である。受信機フロントエンド５００は、接続５０２上で第１の無線周波数入力信号（ＲＦｉｎ＿１）を受信するように構成された第１の整合回路５０３と、接続５０５上で第２の無線周波数入力信号（ＲＦｉｎ＿２）を受信するように構成された第２の整合回路５０６と、接続５０８上で第３の無線周波数入力信号（ＲＦｉｎ＿３）を受信するように構成された第３の整合回路５０９とを備える。接続５０２、５０５および５０８上のＲＦｉｎ信号ＲＦｉｎ＿１、ＲＦｉｎ＿２およびＲＦｉｎ＿３はイントラＣＡ通信システムにおいて複数のキャリアを備え得る。受信機フロントエンド５００はまた、電流効率が高いＬＮＡ５０１、負荷回路４８０−１、４８０−２および４８０−３、ならびにミキサ４９０−１、４９０−２および４９０−３の例示的な実施形態を備える。上記で説明したように、負荷回路４８０−１〜４８０−３およびミキサ４９０−１〜４９０−３は、受信機フロントエンド４００によって処理されるキャリア信号の数に対応し、各キャリア信号は、１つの負荷回路４８０と１つのミキサ４９０とによって処理される。この例示的な実施形態では、３つの負荷回路および３つのミキサは、最高３つのキャリア信号を処理するように構成される。より多いまたはより少ない負荷回路およびミキサを実装することによって、より多いまたはより少ないキャリア信号が処理され得る。

[0074]例示的な実施形態では、電流効率が高いＬＮＡ５０１は複数の第１の増幅器段５１０、５１５、および５１７を備え、それらの各々は、図４で説明した第１の増幅器段４１０と同様である。第１の増幅器段５１０、５１５、および５１７の各々は、それぞれの結合５０４、５０７および５１１を介してそれぞれの整合回路５０３、５０６および５０９に結合される。第１の増幅器段５１０、５１５、および５１７がすべて第２の増幅器段４５０を共有するように、第１の増幅器段５１０、５１５、および５１７の各々は第２の増幅器段４５０に動作可能に結合され得る。

[0075]この例示的な実施形態では、第２の増幅器段４５０は、複数の第１の増幅器段５１０、５１５、および５１７の間で共有され、ここで、第１の増幅器段５１０、５１５および５１７の各々は、それぞれの整合回路５０３、５０６および５０９によって、異なる周波数／バンドに整合される。この例示的な実施形態では、第２の増幅器段４５０は、３つの入力信号ＲＦｉｎ＿１、ＲＦｉｎ＿２およびＲＦｉｎ＿３に関連する異なる周波数／バンドのために再利用され得る。

[0076]図６は、電流効率が高い低雑音増幅器中の信号を処理するための方法の例示的な実施形態の動作を説明するフローチャートである。

[0077]ブロック６０２において、多段低雑音増幅器中で通信信号を増幅する。

[0078]ブロック６０４において、通信が複数のキャリアを有するかどうかを決定する。

[0079]通信信号が複数のキャリアを有する場合、ブロック６０６において、第１の増幅器段は共振器回路４４０への電流出力を生成する。

[0080]ブロック６０８において、共振器回路４４０は電流を電圧に変換する。

[0081]ブロック６１０において、第２の増幅器段は複数のキャリアを増幅する。

[0082]通信信号が単一のキャリアを有する場合、ブロック６１２において、第１の増幅器段は、第２の増幅器段をバイパスし、負荷回路４８０−１に直接向かう電流出力を生成する。

[0083]本明細書で説明する電流効率が高い低雑音増幅器は、１つまたは複数のＩＣ、アナログＩＣ、ＲＦＩＣ、混合信号ＩＣ、ＡＳＩＣ、プリント回路板（ＰＣＢ）、電子デバイスなどの上に実装され得る。電流効率が高い低雑音増幅器はまた、相補型金属酸化物半導体（ＣＭＯＳ）、ＮチャネルＭＯＳ（ＮＭＯＳ）、ＰチャネルＭＯＳ（ＰＭＯＳ）、バイポーラ接合トランジスタ（ＢＪＴ）、バイポーラＣＭＯＳ（ＢｉＣＭＯＳ）、シリコンゲルマニウム（ＳｉＧｅ）、ガリウムヒ素（ＧａＡｓ）、ヘテロ接合バイポーラトランジスタ（ＨＢＴ）、高電子移動度トランジスタ（ＨＥＭＴ）、シリコンオンインシュレータ（ＳＯＩ）など、様々なＩＣプロセス技術を用いて作製され得る。

[0084]本明細書で説明する電流効率が高い低雑音増幅器を実装する装置は、スタンドアロンデバイスであり得るか、またはより大きいデバイスの一部であり得る。デバイスは、（ｉ）スタンドアロンＩＣ、（ｉｉ）データおよび／または命令を記憶するためのメモリＩＣを含み得る１つまたは複数のＩＣのセット、（ｉｉｉ）ＲＦ受信機（ＲＦＲ）またはＲＦ送信機／受信機（ＲＴＲ）などのＲＦＩＣ、（ｉｖ）移動局モデム（ＭＳＭ）などのＡＳＩＣ、（ｖ）他のデバイス内に埋め込まれ得るモジュール、（ｖｉ）受信機、セルラーフォン、ワイヤレスデバイス、ハンドセット、またはモバイルユニット、（ｖｉｉ）その他であり得る。

[0085]１つまたは複数の例示的な設計では、説明した機能は、ハードウェア、ソフトウェア、ファームウェアまたはそれらの任意の組合せで実装され得る。ソフトウェアで実装される場合、機能は、１つまたは複数の命令またはコードとしてコンピュータ可読媒体上に記憶されるか、あるいはコンピュータ可読媒体を介して送信され得る。コンピュータ可読媒体は、ある場所から別の場所へのコンピュータプログラムの転送を可能にする任意の媒体を含む、コンピュータ記憶媒体とコンピュータ通信媒体の両方を含む。記憶媒体は、コンピュータによってアクセスされ得る任意の利用可能な媒体であり得る。限定ではなく例として、そのようなコンピュータ可読媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ（登録商標）、ＣＤ−ＲＯＭまたは他の光ディスクストレージ、磁気ディスクストレージまたは他の磁気ストレージデバイス、あるいは命令またはデータ構造の形態の所望のプログラムコードを搬送または記憶するために使用され得、コンピュータによってアクセスされ得る、任意の他の媒体を備えることができる。また、いかなる接続もコンピュータ可読媒体と適切に呼ばれる。たとえば、ソフトウェアが、同軸ケーブル、光ファイバーケーブル、ツイストペア、デジタル加入者回線（ＤＳＬ）、または赤外線、無線、およびマイクロ波などのワイヤレス技術を使用して、ウェブサイト、サーバ、または他のリモートソースから送信される場合、同軸ケーブル、光ファイバーケーブル、ツイストペア、ＤＳＬ、または赤外線、無線、およびマイクロ波などのワイヤレス技術は、媒体の定義に含まれる。本明細書で使用するディスク（disk）およびディスク（disc）は、コンパクトディスク（disc）（ＣＤ）、レーザーディスク（登録商標）（disc）、光ディスク（disc）、デジタル多用途ディスク（disc）（ＤＶＤ）、フロッピー（登録商標）ディスク（disk）およびｂｌｕ−ｒａｙ（登録商標）ディスク（disc）を含み、ディスク（disk）は、通常、データを磁気的に再生し、ディスク（disc）は、データをレーザーで光学的に再生する。上記の組合せもコンピュータ可読媒体の範囲内に含まれるべきである。

[0086]本明細書で使用する「構成要素」、「データベース」、「モジュール」、「システム」などの用語は、ハードウェア、ファームウェア、ハードウェアとソフトウェアの組合せ、ソフトウェア、または実行中のソフトウェアなど、コンピュータ関連のエンティティを指すものとする。たとえば、構成要素は、プロセッサ上で実行されるプロセス、プロセッサ、オブジェクト、実行ファイル、実行スレッド、プログラムおよび／またはコンピュータであり得るが、これらに限定されない。例として、コンピューティングデバイス上で実行されるアプリケーションと、そのコンピューティングデバイスの両方が構成要素であり得る。１つまたは複数の構成要素がプロセスおよび／または実行スレッド内に常駐し得、１つの構成要素が１つのコンピュータ上に配置され得、および／または２つ以上のコンピュータ間に分散され得る。さらに、これらの構成要素は、様々なデータ構造を記憶している様々なコンピュータ可読媒体から実行し得る。これらの構成要素は、１つまたは複数のデータパケット（たとえば、信号を介して、ローカルシステム、分散システム内の別の構成要素と相互作用し、および／またはインターネットなどのネットワーク上で他のシステムと相互作用する１つの構成要素からのデータ）を有する信号に従うことなどによって、ローカルプロセスおよび／またはリモートプロセスを介して通信し得る。

[0087]選択された態様について詳細に図示および説明したが、以下の特許請求の範囲によって定義されるように、本発明の趣旨および範囲から逸脱することなく、様々な置換および改変を本明細書で行い得ることを理解されよう。

[0087]選択された態様について詳細に図示および説明したが、以下の特許請求の範囲によって定義されるように、本発明の趣旨および範囲から逸脱することなく、様々な置換および改変を本明細書で行い得ることを理解されよう。
以下に本願発明の当初の特許請求の範囲に記載された発明を付記する。
［Ｃ１］
第１の増幅器段を有するマルチモード低雑音増幅器（ＬＮＡ）と、
前記第１の増幅器段に結合された第２の増幅器段と
を備え、前記第２の増幅器段が、複数のキャリア周波数を増幅するように構成された複数の増幅経路を有し、前記第１の増幅器段が単一のキャリア周波数を増幅するように構成されたとき、前記第１の増幅器段は、前記第２の増幅器段をバイパスするように構成された、デバイス。
［Ｃ２］
前記第１の増幅器段が単一のキャリア周波数を増幅するように構成されたとき、前記第１の増幅器段は、前記第２の増幅器段をバイパスするように構成された電流出力を生成するように構成された、Ｃ１に記載のデバイス。
［Ｃ３］
前記第２の増幅器段中の前記複数の増幅経路が、キャリアアグリゲーションモードで、対応する複数のキャリア周波数を増幅するように構成された、Ｃ１に記載のデバイス。
［Ｃ４］
前記第１の増幅器段の電流出力を受信するように構成された共振器回路をさらに備え、前記共振器回路が、前記電流出力を電圧出力に変換するように構成され、前記電圧出力が、前記第２の増幅器段中の前記複数の増幅経路に与えられる、Ｃ１に記載のデバイス。
［Ｃ５］
前記第２の増幅器段中の前記複数の増幅経路が複数の調整可能利得段を備える、Ｃ１に記載のデバイス。
［Ｃ６］
前記複数の調整可能利得段のうちの少なくとも１つが調整可能入力キャパシタンスを備える、Ｃ５に記載のデバイス。
［Ｃ７］
前記調整可能入力キャパシタンスが、前記複数の調整可能利得段の入力インピーダンスを変更するように構成された、Ｃ６に記載のデバイス。
［Ｃ８］
１つの第２の増幅器段に結合された複数の第１の増幅器段をさらに備える、Ｃ１に記載のデバイス。
［Ｃ９］
多段低雑音増幅器中で通信信号を増幅すること、前記多段低雑音増幅器が、第１の増幅器段中で第１のキャリアを有する前記通信信号を増幅するように構成可能であり、前記第１の増幅器段と第２の増幅器段との中で前記第１のキャリアと第２のキャリアとを有する前記通信を増幅するように構成可能である、
を備える方法。
［Ｃ１０］
前記通信信号が単一のキャリアを備えるとき、前記第１の増幅器段中で電流を生成することによって前記第２の増幅器段をバイパスすること
をさらに備える、Ｃ９に記載の方法。
［Ｃ１１］
キャリアアグリゲーションモードで、対応する複数のキャリア周波数を増幅することをさらに備える、Ｃ９に記載の方法。
［Ｃ１２］
前記第１の増幅器段の電流出力を生成することと、
前記電流出力を電圧出力に変換することと、
前記第２の増幅器段中の複数の増幅器経路中で前記電圧出力を増幅することと
をさらに備える、Ｃ９に記載の方法。
［Ｃ１３］
多段低雑音増幅器中で通信信号を増幅するための手段と、前記多段低雑音増幅器が、第１の増幅器段中で第１のキャリアを有する前記通信信号を増幅するように構成可能である、
前記第１の増幅器段と第２の増幅器段との中で第２のキャリアを有する前記通信信号を増幅するための手段と
を備える、デバイス。
［Ｃ１４］
前記通信信号が単一のキャリアを備えるとき、前記第２の増幅器段をバイパスするための手段をさらに備える、Ｃ１３に記載のデバイス。
［Ｃ１５］
キャリアアグリゲーションモードで、対応する複数のキャリア周波数を増幅するための手段をさらに備える、Ｃ１３に記載のデバイス。
［Ｃ１６］
前記第１の増幅器段の電流出力を生成するための手段と、
前記電流出力を電圧出力に変換するための手段と、
前記第２の増幅器段中の複数の増幅器経路中で前記電圧出力を増幅するための手段と
をさらに備える、Ｃ１３に記載のデバイス。
［Ｃ１７］
前記第２の増幅器段中の前記複数の増幅経路の各々中の利得を調整するための手段をさらに備える、Ｃ１３に記載のデバイス。
［Ｃ１８］
前記複数の調整可能利得段のうちの少なくとも１つの入力におけるキャパシタンスを調整するための手段をさらに備える、Ｃ１７に記載のデバイス。
［Ｃ１９］
前記複数の調整可能利得段のうちの少なくとも１つの入力におけるキャパシタンスを調整するための前記手段が、前記複数の調整可能利得段の入力インピーダンスを変更するための手段を備える、Ｃ１８に記載のデバイス。
［Ｃ２０］
複数の第１の増幅器段を１つの第２の増幅器段に結合するための手段をさらに備える、Ｃ１３に記載のデバイス。

Claims (20)

1. 第１の増幅器段を有するマルチモード低雑音増幅器（ＬＮＡ）と、
   前記第１の増幅器段に結合された第２の増幅器段と
   を備え、前記第２の増幅器段が、複数のキャリア周波数を増幅するように構成された複数の増幅経路を有し、前記第１の増幅器段が単一のキャリア周波数を増幅するように構成されたとき、前記第１の増幅器段は、前記第２の増幅器段をバイパスするように構成された、デバイス。
2. 前記第１の増幅器段が単一のキャリア周波数を増幅するように構成されたとき、前記第１の増幅器段は、前記第２の増幅器段をバイパスするように構成された電流出力を生成するように構成された、請求項１に記載のデバイス。
3. 前記第２の増幅器段中の前記複数の増幅経路が、キャリアアグリゲーションモードで、対応する複数のキャリア周波数を増幅するように構成された、請求項１に記載のデバイス。
4. 前記第１の増幅器段の電流出力を受信するように構成された共振器回路をさらに備え、前記共振器回路が、前記電流出力を電圧出力に変換するように構成され、前記電圧出力が、前記第２の増幅器段中の前記複数の増幅経路に与えられる、請求項１に記載のデバイス。
5. 前記第２の増幅器段中の前記複数の増幅経路が複数の調整可能利得段を備える、請求項１に記載のデバイス。
6. 前記複数の調整可能利得段のうちの少なくとも１つが調整可能入力キャパシタンスを備える、請求項５に記載のデバイス。
7. 前記調整可能入力キャパシタンスが、前記複数の調整可能利得段の入力インピーダンスを変更するように構成された、請求項６に記載のデバイス。
8. １つの第２の増幅器段に結合された複数の第１の増幅器段をさらに備える、請求項１に記載のデバイス。
9. 多段低雑音増幅器中で通信信号を増幅すること、前記多段低雑音増幅器が、第１の増幅器段中で第１のキャリアを有する前記通信信号を増幅するように構成可能であり、前記第１の増幅器段と第２の増幅器段との中で前記第１のキャリアと第２のキャリアとを有する前記通信を増幅するように構成可能である、
   を備える方法。
10. 前記通信信号が単一のキャリアを備えるとき、前記第１の増幅器段中で電流を生成することによって前記第２の増幅器段をバイパスすること
    をさらに備える、請求項９に記載の方法。
11. キャリアアグリゲーションモードで、対応する複数のキャリア周波数を増幅することをさらに備える、請求項９に記載の方法。
12. 前記第１の増幅器段の電流出力を生成することと、
    前記電流出力を電圧出力に変換することと、
    前記第２の増幅器段中の複数の増幅器経路中で前記電圧出力を増幅することと
    をさらに備える、請求項９に記載の方法。
13. 多段低雑音増幅器中で通信信号を増幅するための手段と、前記多段低雑音増幅器が、第１の増幅器段中で第１のキャリアを有する前記通信信号を増幅するように構成可能である、
    前記第１の増幅器段と第２の増幅器段との中で第２のキャリアを有する前記通信信号を増幅するための手段と
    を備える、デバイス。
14. 前記通信信号が単一のキャリアを備えるとき、前記第２の増幅器段をバイパスするための手段をさらに備える、請求項１３に記載のデバイス。
15. キャリアアグリゲーションモードで、対応する複数のキャリア周波数を増幅するための手段をさらに備える、請求項１３に記載のデバイス。
16. 前記第１の増幅器段の電流出力を生成するための手段と、
    前記電流出力を電圧出力に変換するための手段と、
    前記第２の増幅器段中の複数の増幅器経路中で前記電圧出力を増幅するための手段と
    をさらに備える、請求項１３に記載のデバイス。
17. 前記第２の増幅器段中の前記複数の増幅経路の各々中の利得を調整するための手段をさらに備える、請求項１３に記載のデバイス。
18. 前記複数の調整可能利得段のうちの少なくとも１つの入力におけるキャパシタンスを調整するための手段をさらに備える、請求項１７に記載のデバイス。
19. 前記複数の調整可能利得段のうちの少なくとも１つの入力におけるキャパシタンスを調整するための前記手段が、前記複数の調整可能利得段の入力インピーダンスを変更するための手段を備える、請求項１８に記載のデバイス。
20. 複数の第１の増幅器段を１つの第２の増幅器段に結合するための手段をさらに備える、請求項１３に記載のデバイス。

Images