KR102185059B1 - 아이솔레이션 특성이 개선된 증폭 장치 - Google Patents

아이솔레이션 특성이 개선된 증폭 장치 Download PDF

Info

Publication number
KR102185059B1
KR102185059B1 KR1020180096013A KR20180096013A KR102185059B1 KR 102185059 B1 KR102185059 B1 KR 102185059B1 KR 1020180096013 A KR1020180096013 A KR 1020180096013A KR 20180096013 A KR20180096013 A KR 20180096013A KR 102185059 B1 KR102185059 B1 KR 102185059B1
Authority
KR
South Korea
Prior art keywords
circuit
amplification
bypass
input
bypass path
Prior art date
Application number
KR1020180096013A
Other languages
English (en)
Other versions
KR20200020372A (ko
Inventor
조형준
유현진
임종모
유현환
나유삼
김유환
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020180096013A priority Critical patent/KR102185059B1/ko
Priority to US16/282,391 priority patent/US10979007B2/en
Priority to CN201910456666.0A priority patent/CN110838826B/zh
Publication of KR20200020372A publication Critical patent/KR20200020372A/ko
Application granted granted Critical
Publication of KR102185059B1 publication Critical patent/KR102185059B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H03F1/0216—Continuous control
    • H03F1/0222—Continuous control by using a signal derived from the input signal
    • H03F1/0227—Continuous control by using a signal derived from the input signal using supply converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/06—Frequency selective two-port networks including resistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/168—Two amplifying stages are coupled by means of a filter circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H03F2203/7239—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched on or off by putting into parallel or not, by choosing between amplifiers and shunting lines by one or more switch(es)

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

본 발명의 일 실시 예에 따른 증폭 장치는, 입력단자와 출력단자 사이에 접속되어, 증폭모드에서 입력되는 신호를 증폭하는 증폭 회로; 상기 증폭 회로를 바이패스하는 바이 패스 경로에 접속된 필터를 포함하고, 상기 바이 패스 경로는 상기 증폭모드에서 오프상태로 되고 바이패스 모드에서 온상태로 되고, 상기 필터는 상기 바이 패스 경로가 오프상태인 상기 증폭모드에서, 입력되는 고주파 신호를 접지로 바이패스 하는 바이패스 회로; 를 포함한다.

Description

아이솔레이션 특성이 개선된 증폭 장치{AMPLIFYING DEVICE WITH IMPROVED ISOLATION CHARACTERISTICS}
본 발명은 아이솔레이션 특성이 개선된 증폭 장치에 관한 것이다.
일반적으로, 무선통신 시스템에서 4G 통신을 이용하여 매우 많은 양의 데이타를 송수신 하고, 더욱 높은 출력 전력과 효율, 높은 감도를 위해 증폭기(파워 증폭기(power amplifier) 또는 저잡음 증폭기(low noise amplifier))등이 무선통신 시스템에 추가되고 있다.
특히 저잡음 증폭기(LNA)의 경우, 매우 낮은 신호부터 큰 신호까지 안테나를 통해 수신하는데, 적정한 수준의 신호를 이용하여 최대한의 성능을 만족시키기 위해 다양한 이득을 가지는 저잡음 증폭기(LNA)가 필요하다.
이러한 필요에 따라 저잡음 증폭기(LNA)는 보통 20dB에서 -10dB 사이의 여러 게인 모드(gain mode)를 포함할 수 있고, 이러한 다양한 게인모드중에는 저잡음 증폭기를 통해서 신호를 증폭하는 증폭모드(=하이 게인 모드)와, 저잡음 증폭기를 거치지 않고 입력단자(Input)와 출력단자(Output)를 스위치(Switch)로 연결하는 바이패스 모드(Bypass mode)(=로우 게인 모드)가 있다.
통상 저잡음 증폭기(LNA)는 크게 하이 게인 모드(high gain mode)와 로우 게인 모드(low gain mode 또는 bypass mode)로 나누어지는데, 일반적으로 하이 게인 모드(high gain mode)의 경우 잡음 지수(Noise Figure)가 중요시 되고, 로우 게인 모드(low gain mode)는 선형성이 중요한 성능 지표가 된다.
그런데, 기존의 저잡음 증폭기가 처리할 신호의 주파수 밴드가 높아질수록 로우 게인 모드에서 저잡음 증폭기의 입력단과 츨력단 사이의 아이솔레이션(Isolation) 특성이 저하되는 문제점이 있다.
(선행기술문헌)
(특허문헌 1) KR 등록특허 제10-1460459호 (2014.11.04)
본 발명의 일 실시 예는, 바이패스 경로에 의한 아이솔레이션 특성을 개선할 수 있는 증폭 장치를 제공한다.
본 발명의 일 실시 예에 의해, 입력단자와 출력단자 사이에 접속되어, 증폭모드에서 입력되는 신호를 증폭하는 증폭 회로; 상기 증폭 회로를 바이패스하는 바이 패스 경로에 접속된 필터를 포함하고, 상기 바이 패스 경로는 상기 증폭모드에서 오프상태로 되고 바이패스 모드에서 온상태로 되고, 상기 필터는 상기 바이 패스 경로가 오프상태인 상기 증폭모드에서, 입력되는 고주파 신호를 접지로 바이패스 하는 바이패스 회로;를 포함하는 증폭 장치가 제안된다.
상기 필터는, 상기 증폭모드에서, 입력되는 고주파 신호를 접지로 바이패스 하기 위한 로우 패스 필터로 이루어질 수 있다.
상기 바이패스 회로는, 상기 증폭 회로의 입력측의 제1 접속노드와 상기 필터 사이에 접속된 제1 스위치와, 상기 증폭 회로의 출력측의 제2 접속노드와 상기 필터 사이에 접속된 제2 스위치중 적어도 하나를 포함할 수 있다.
상기 필터는, 상기 바이 패스 경로와 접지 사이에 접속된 제1 커패시터를 포함할 수 있다.
상기 필터는, 상기 제1 커패시터와 상기 바이 패스 경로가 접속되는 접속노드를 중심으로 양측의 바이 패스 경로에 접속되는 제1 저항 및 제2 저항중 적어도 하나를 포함할 수 있다.
상기 증폭 장치는, 상기 입력단자와 상기 제1 접속노드 사이에 접속되고, 상기 입력단자와 상기 증폭 회로 사이의 임피던스를 매칭 하는 입력 매칭 회로; 를 더 포함할 수 있다.
상기 증폭 장치는, 상기 제2 접속노드와 상기 출력단자 사이에 접속되고, 상기 증폭 회로와 상기 출력단자 사이의 임피던스를 매칭하고, 상기 증폭 회로의 증폭이득 및 리턴로스를 조절하는 출력 매칭 회로; 를 더 포함할 수 있다.
또한, 본 발명의 다른 일 실시 예에 의해, 입력단자와 출력단자 사이에 접속되어, 증폭모드에서 입력되는 신호를 증폭하는 증폭 회로; 상기 입력단자와 상기 증폭 회로 사이에 접속되고, 상기 입력단자와 상기 증폭 회로 사이의 임피던스를 매칭 하는 입력 매칭 회로; 상기 증폭 회로와 상기 출력단자 사이에 접속되고, 상기 증폭 회로와 상기 출력단자 사이의 임피던스를 매칭하는 출력 매칭 회로; 및 상기 증폭 회로를 바이패스하는 바이 패스 경로를 포함하고, 상기 바이 패스 경로는 상기 증폭모드에서 오프상태로 되고 바이패스 모드에서 온상태로 되고, 상기 바이 패스 경로가 오프상태인 상기 증폭모드에서, 입력되는 고주파 신호를 접지로 바이패스 하는 바이패스 회로; 포함하는 증폭 장치가 제안된다.
상기 바이패스 회로는, 상기 증폭 회로를 바이패스하는 바이 패스 경로에 접속된 필터를 포함하고, 상기 필터는 상기 증폭모드에서, 입력되는 고주파 신호를 접지로 바이패스 하기 위한 로우 패스 필터로 이루어질 수 있다.
상기 바이패스 회로는, 상기 증폭 회로의 입력측의 제1 접속노드와 상기 필터 사이에 접속된 제1 스위치와, 상기 증폭 회로의 출력측의 제2 접속노드와 상기 필터 사이에 접속된 제2 스위치중 적어도 하나를 포함할 수 있다.
상기 필터는, 상기 바이 패스 경로와 접지 사이에 접속된 제1 커패시터를 포함할 수 있다.
상기 필터는, 상기 제1 커패시터와 상기 바이 패스 경로가 접속되는 접속노드를 중심으로 양측의 바이 패스 경로에 접속되는 제1 저항 및 제2 저항중 적어도 하나를 포함할 수 있다.
상기 입력 매칭 회로는, 상기 입력단자와 상기 제1 접속노드 사이에 접속되어, 상기 입력단자와 상기 증폭 회로 사이의 임피던스를 매칭 하는 입력 인덕터; 및 상기 입력 인덕터에 직렬로 접속되고, 상기 증폭 회로의 증폭율과 연동하여 신호 감쇄율을 조절하는 가변 감쇄 회로; 를 포함할 수 있다.
상기 출력 매칭 회로는, 전원전압 단자와 상기 증폭 회로의 출력측의 제2 접속노드 사이에 접속된 출력 인덕터; 상기 출력 인덕터에 병렬로 접속된 가변 저항 회로; 상기 제2 접속노드와 상기 출력단자 사이에 접속된 가변 커패시터 회로(CV1); 및 상기 출력단자(OUT)와 접지 사이에 접속된 출력 커패시터(Cout); 를 포함할 수 있다.
본 발명의 일 실시 예에 의하면, 바이패스 경로에 의한 아이솔레이션 특성을 개선할 수 있고, 이에 따라 제품의 신뢰성 및 경쟁력을 확보할 수 있다.
도 1은 본 발명의 일 실시 예에 따른 증폭 장치의 일 예시도이다.
도 2는 본 발명의 일 실시 예에 따른 바이패스 회로의 일 예시도이다.
도 3은 본 발명의 일 실시 예에 따른 바이패스 회로의 일 예시도이다.
도 4는 본 발명의 일 실시 예에 따른 바이패스 회로의 일 예시도이다.
도 5는 본 발명의 일 실시 예에 따른 필터의 일 예시도이다.
도 6은 본 발명의 일 실시 예에 따른 필터의 일 예시도이다.
도 7은 본 발명의 일 실시 예에 따른 필터의 일 예시도이다.
도 8은 본 발명의 일 실시 예에 따른 증폭 장치의 회로 예시도이다.
도 9는 도 8의 증폭 장치의 증폭모드 동작 예시도이다.
도 10은 도 8의 증폭 장치의 바이패스 모드 동작 예시도이다.
도 11은 본 발명의 일 실시 예에 따른 증폭 장치의 증폭모드에서의 잡음 지수(NF) 그래프이다.
도 12는 본 발명의 일 실시 예에 따른 증폭 장치의 바이패스 모드에서의 입력 및 출력 리턴로스 그래프이다.
도 13은 본 발명의 일 실시 예에 따른 증폭 장치의 증폭모드에서 바이패스 회로의 아이솔레이션 특성 예시도이다.
도 14는 본 발명의 일 실시 예에 따른 증폭 장치의 바이패스 모드에서 바이패스 회로의 삽입손실 특성 예시도이다.
이하에서는, 본 발명은 설명되는 실시 예에 한정되지 않으며, 본 발명의 정신 및 범위를 벗어나지 않으면서 다양하게 변경될 수 있음이 이해되어야 한다.
또한, 본 발명의 각 실시 예에 있어서, 하나의 예로써 설명되는 구조, 형상 및 수치는 본 발명의 기술적 사항의 이해를 돕기 위한 예에 불과하므로, 이에 한정되는 것이 아니라 본 발명의 정신 및 범위를 벗어나지 않으면서 다양하게 변경될 수 있음이 이해되어야 한다. 본 발명의 실시 예들은 서로 조합되어 여러 가지 새로운 실시 예가 이루어질 수 있다.
그리고, 본 발명에 참조된 도면에서 본 발명의 전반적인 내용에 비추어 실질적으로 동일한 구성과 기능을 가진 구성요소들은 동일한 부호를 사용할 것이다.
이하에서는, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 하기 위해서, 본 발명의 실시 예를 첨부한 도면을 참조하여 상세히 설명한다.
도 1은 본 발명의 일 실시 예에 따른 증폭 장치의 일 예시도이다.
도 1을 참조하면, 본 발명의 일 실시 예에 따른 증폭 장치는, 증폭 회로(100)와 바이패스 회로(400)를 포함할 수 있다.
또한, 상기 증폭 장치는, 입력 매칭 회로(200) 및 출력 매칭 회로(300)를 더 포함할 수 있다.
상기 증폭 회로(100)는, 입력단자(IN)와 출력단자(OUT) 사이에 접속되어, 증폭모드에서 입력되는 고주파 신호를 증폭할 수 있다.
상기 바이패스 회로(400)는, 상기 증폭 회로(100)를 바이패스하는 바이 패스 경로(PH1)를 포함하고, 상기 바이 패스 경로(PH1)는 상기 증폭모드에서 오프상태로 되고 바이패스 모드에서 온상태로 될 수 있다. 또한, 상기 바이패스 회로(400)는, 상기 바이 패스 경로(PH1)가 오프상태인 상기 증폭모드에서, 입력되는 고주파 신호를 접지로 바이패스 할 수 있다.
일 예로, 상기 바이패스 회로(400)는, 상기 증폭 회로(100)를 바이패스하는 바이 패스 경로(PH1)에 접속된 필터(410)를 포함할 수 있다. 상기 필터(410)는 상기 증폭모드에서, 입력되는 고주파 신호를 접지로 바이패스 하기 위한 로우 패스 필터가 될 수 있다.
상기 입력 매칭 회로(200)는, 상기 입력단자(IN)와 상기 증폭 회로(100) 사이에 접속되고, 상기 입력단자(IN)와 상기 증폭 회로(100) 사이의 임피던스를 매칭할 수 있다.
상기 출력 매칭 회로(300)는, 상기 증폭 회로(100)와 상기 출력단자(OUT) 사이에 접속되고, 상기 증폭 회로(100)와 상기 출력단자(OUT) 사이의 임피던스를 매칭할 수 있다. 또한, 상기 출력 매칭 회로(300)는, 상기 증폭 회로(100)의 증폭이득 및 리턴로스를 조절할 수 있다.
도 1에서, CB1은 고주파 신호를 통과시키고, 직류 성분을 차단하는 직류 블록킹 커패시터이다. 상기 바이패스 경로(PH1)는, 상기 증폭 회로(100)의 입력측의 제1 접속노드(N1)와 상기 증폭 회로(100)의 출력측의 제2 접속노드(N2) 사이에서 증폭 회로(100)를 거치지 않고, 증폭 회로(100)를 바이패스하는 경로이다.
본 발명의 각 실시 예에서, 상기 증폭 장치는 저잡음 증폭장치가 될 수 있고, 상기 증폭 회로(100)은 저잡음 증폭회로(LNA)가 될 수 있으며, 이에 한정되지는 않는다.
본 발명의 각 도면에 대해, 동일한 부호 및 동일한 기능의 구성요소에 대해서는 가능한 불필요한 중복 설명은 생략될 수 있고, 각 도면에 대해 가능한 차이점에 대한 사항이 설명될 수 있다.
상기 바이패스 회로(400)에 대한 실시 예에 대해서는 도 2 내지 도 4를 참조하여 설명한다.
도 2는 본 발명의 일 실시 예에 따른 바이패스 회로의 일 예시도이고, 도 3은 본 발명의 일 실시 예에 따른 바이패스 회로의 일 예시도이고, 도 4는 본 발명의 일 실시 예에 따른 바이패스 회로의 일 예시도이다.
도 2를 참조하면, 상기 바이패스 회로(400)는, 상기 증폭 회로(100)의 입력측의 제1 접속노드(N1)와 상기 필터(410) 사이에 접속된 제1 스위치(SW1)를 포함할 수 있다.
도 3을 참조하면, 상기 바이패스 회로(400)는, 상기 증폭 회로(100)의 출력측의 제2 접속노드(N2)와 상기 필터(410) 사이에 접속된 제2 스위치(SW2)를 포함할 수 있다.
도 4를 참조하면, 상기 바이패스 회로(400)는, 상기 증폭 회로(100)의 입력측의 제1 접속노드(N1)와 상기 필터(410) 사이에 접속된 제1 스위치(SW1)와, 상기 증폭 회로(100)의 출력측의 제2 접속노드(N2)와 상기 필터(410) 사이에 접속된 제2 스위치(SW2)를 포함할 수 있다.
일 예로, 상기 제1 스위치(SW1) 및 제2 스위치(SW2)는 MOS 트랜지스터 또는 BJT 트랜지스터 등의 반도체 스위치 소자가 될 수 있다.
도 4에서, T1 및 T2는 상기 필터(410)의 제1 단자 및 제2 단자이다.
도 5는 본 발명의 일 실시 예에 따른 필터의 일 예시도이고, 도 6은 본 발명의 일 실시 예에 따른 필터의 일 예시도이고, 도 7은 본 발명의 일 실시 예에 따른 필터의 일 예시도이다.
도 5를 참조하면, 상기 필터(410)는, 양측 단자인 제1 단자(T1)와 제2 단자(T2) 사이의 상기 바이 패스 경로(PH1)와 접지 사이에 접속된 제1 커패시터(C40)를 포함할 수 있다.
도 6을 참조하면, 상기 필터(410)는, 상기 제1 커패시터(C40)와 상기 바이 패스 경로(PH1)가 접속되는 접속노드(N3)와 제1 단자(T1) 사이에 접속된 제1 저항(R41)을 포함할 수 있다.
도 7을 참조하면, 상기 필터(410)는, 상기 제1 커패시터(C40)와 상기 바이 패스 경로(PH1)가 접속되는 접속노드(N3)와 제1 단자(T1) 사이에 접속된 제1 저항(R41)과, 상기 접속노드(N3)와 제2 단자(T1) 사이에 접속된 제2 저항(R42)을 포함할 수 있다.
상기 제1 커패시터(C40)에 의해, 바이패스 회로(400)가 바이패스 모드에서는 입력 및 출력 리턴로스 특성이 개선되고, 증폭모드에서는 아이솔레이션 특성이 개선될 수 있다. 이에 대해서는 도 11 및 도 12를 참조하여 설명한다.
예를 들어, 상기 제1 커패시터(C40)의 값(CV1)은 상기 제1 스위치(SW1) 또는 제2 스위치(SW2)가 오프상태에서의 오프 커패시터 값(Coff1 또는 Coff2)보다 클 수 있으며, 일 예로, 상기 제1 커패시터(C40)의 값(CV1)은 80 내지 100팸토패럿(fF)이 될 수 있고, 상기 오프 커패시터 값(Coff1 또는 Coff2)은 20팸토패럿(fF)이 될 수 있다.
도 6 및 도 7을 참조하면, 상기 필터(410)가 저항 및 커패시터를 포함하는 경우에는 로우 패스 필터중의 하나인 RC 필터가 될 수 있다.
도 8은 본 발명의 일 실시 예에 따른 증폭 장치의 회로 예시도이다.
도 8을 참조하면, 일 예로, 상기 증폭 회로(100)는, 제1 접속노드(N1)와 상기 제2 접속노드(N2) 사이에 스택된 제1 트랜지스터(M1), 제2 트랜지스터(M2) 및 제3 트랜지스터(M3)를 포함할 수 있다.
상기 제1 트랜지스터(M1)의 게이트는 직류 블록킹 커패시터(CB1)를 입력 매칭 회로(200)에 접속되고, 저항(R1)을 통해 접속된 제1 바이어스 전압(VB1) 단자가 접속될 수 있다. 상기 제1 트랜지스터(M1)의 소스와 접지 사이에는 인덕터(L1)가 접속될 수 있다. 일 예로, 상기 인덕터(L1)는 선형성을 개선할 수 있는 디제너레이션 인덕터가 될 수 있다.
상기 제2 트랜지스터(M2)의 게이트는 제2 바이어스 전압(VB2) 단자가 접속될 수 있고, 상기 제2 트랜지스터(M2)의 게이트와 잡지 사이에 커패시터(C2)가 접속될 수 있다. 상기 제2 트랜지스터(M2)의 소스는 상기 제1 트랜지스터(M1)의 드레인에 접속될 수 있고, 상기 제2 트랜지스터(M2)의 드레인은 상기 제3 트랜지스터(M3)의 소스에 접속될 수 있다.
상기 제3 트랜지스터(M3)의 게이트는 제3 바이어스 전압(VB3) 단자가 접속될 수 있고, 상기 제3 트랜지스터(M3)의 게이트와 잡지 사이에 커패시터(C3)가 접속될 수 있다. 상기 제3 트랜지스터(M3)의 소스는 상기 제2 트랜지스터(M2)의 드레인에 접속될 수 있고, 상기 제3 트랜지스터(M3)의 드레인은 제2 접속노드(N2)에 접속될 수 있다.
일 예로, 상기 제1 트랜지스터(M1)의 증폭율은 1 이상이고 상기 제2 및 제3 트랜지스터(M2,M3)의 증폭율은 상기 제1 트랜지스터(M1)의 증폭율보다 작을 수 있다.
일 예로, 상기 입력 매칭 회로(200)는 입력 인덕터(L21)와 가변 감쇄 회로(RA21)를 포함할 수 있다.
상기 입력 인덕터(L21)는, 상기 입력단자(IN)와 상기 제1 접속노드(N1) 사이에 접속되어, 상기 입력단자(IN)와 상기 증폭 회로(100) 사이의 임피던스를 매칭할 수 있다.
상기 가변 감쇄 회로(RA21)는, 미도시된 제어신호에 응답하여 상기 입력 인덕터(L21)에 직렬로 접속되고, 상기 증폭 회로(100)의 증폭율과 연동하여 신호 감쇄율을 조절할 수 있다.
일 예로, 상기 출력 매칭 회로(300)는 출력 인덕터(L31), 가변 저항 회로(RV1), 가변 커패시터 회로(CV1) 및 출력 커패시터(Cout)를 포함할 수 있다.
상기 출력 인덕터(L31)는, 전원전압(VDD) 단자와 상기 증폭 회로(100)의 출력측의 제2 접속노드(N2) 사이에 접속될 수 있다.
상기 가변 저항 회로(RV1)는, 상기 출력 인덕터(L31)에 병렬로 접속될 수 있고, 상기 제어신호에 응답하여 저항값이 가변되어 상기 증폭 회로(100)의 이득 결정에 기여할 수 있다.
상기 가변 커패시터 회로(CV1)는, 상기 제2 접속노드(N2)와 상기 출력단자(OUT) 사이에 접속될 수 있고, 상기 제어신호에 응답하여 커패시터 값이 가변되고, 이에 따라 리턴로스가 조절될 수 있다.
상기 출력 커패시터(Cout)는, 상기 출력단자(OUT)와 접지 사이에 접속될 수 있다. 일 예로, 상기 출력 커패시터(Cout)는 출력 매칭에 기여할 수 있다.
도 9는 도 8의 증폭 장치의 증폭모드 동작 예시도이다.
도 8 및 도 9를 참조하면, 상기 증폭 장치의 증폭모드(또는 하이 게인 모드)에서는, 증폭 회로(100)에는 동작 전압(VDD)이 공급되고, 바이패스 회로(400)는 오프상태이고, 상기 입력 매칭 회로(200)의 가변 감쇄 회로(RA21)도 신호 감쇄율이 가장 낮은 상태가 될 수 있다.
이때, 출력 매칭 회로(300)의 가변 저항 회로(RV1)는 하이 임피던스(high impedance)를 유지하도록 조절되어, 출력 인덕터(L31)의 임피던스(impedance)에 영향을 주지 않는다. 이러한 증폭모드(또는 하이 게인 모드)에서는 가변 감쇄 회로(RA21)도 신호 감쇄율과 가변 저항 회로(RV1)의 저항값을 조절하여 증폭 회로(100)의 게인(Gain)을 가변적으로 조절할 수 있다.
한편, 제1, 제2 및 제3 트랜지스터(M1,M2,M3)가 동작하기 때문에 전류가 소모될 수 있고, 바이패스 회로(400)가 오프상태이지만, 바이패스 회로(400)의 오프상태인 트랜지스터의 오프 커패시터가 증폭 회로(100)의 입력단과 출력단을 연결해주는 역할을 하기 때문에 아이솔레이션(Isolation) 열화가 초래될 수 있으나, 본 발명에서는 이러한 아이솔레이션 열화를 방지할 수 있도록 전술한 바와 같은 바이패스 회로를 제안하여, 아이솔레이션 특성을 개선하였다.
도 10은 도 8의 증폭 장치의 바이패스 모드 동작 예시도이다.
도 8 및 도 10을 참조하면, 상기 증폭 장치의 바이패스 모드(또는 로우 게인 모드)에서는, 바이패스 회로(400)가 온상태이고, 동작 전압(VDD)이 공급되지 않아 접지 상태이므로 증폭 회로(100)가 동작하지 않는다. 즉 제1, 제2 및 제3 트랜지스터(M1, M2, M3)는 모두 오프상태이므로 전류가 흐르지 않는 상태가 되어 피워가 절약되게 된다.
이 경우, 입력 매칭 회로(200)의 입력 인덕터(L21) 및 출력 매칭 회로(300)의 출력 인덕터(L31)는 바이패스 모드에서 매칭소자로써 동작하게 되어 바이패스 모드시에 별도의 다른 매칭 소자를 필요로 하지 않는다.
도 11은 본 발명의 일 실시 예에 따른 증폭 장치의 증폭모드에서의 잡음 지수(NF) 그래프이다.
도 11에서, G11은 기존 증폭회로의 증폭모드에서의 잡음 지수(NF) 그래프이고, G12는 본 발명의 일 실시 예에 따른 증폭회로의 증폭모드에서의 잡음 지수(NF) 그래프이다.
도 11의 G11 및 G12에 기초한 잡음 지수(NF)를 참조하면, 일 예로, 사용 주파수 밴드(Band=3.8~4.4 GHz)에서, 아이솔레이션(Isolation)은 기존 대비 5dB 정도 향상되었음을 확인할 수 있다.
도 12는 본 발명의 일 실시 예에 따른 증폭 장치의 바이패스 모드에서의 입력 및 출력 리턴로스 그래프이다.
도 12에서, G21은 기존의 증폭 장치의 바이패스 모드에서의 입력 리턴로스 그래프이고, G22는 본 발명의 일 실시 예에 따른 증폭 장치의 바이패스 모드에서의 입력 리턴로스 그래프이다. G31은 기존의 증폭 장치의 바이패스 모드에서의 출력 리턴로스 그래프이고, G32는 본 발명의 일 실시 예에 따른 증폭 장치의 바이패스 모드에서의 출력 리턴로스 그래프이다.
도 11의 G21 및 G2에 기초한 입력 리턴로스 및 G31 및 G32에 기초한 출력 리턴로스를 참조하면, 사용 주파수 밴드(Band=3.8~4.4 GHz)에서, 리턴로스 각각은 기존 대비 1~3dB 정도 향상되었음을 확인할 수 있다.
도 7에 도시된 상기 바이패스 회로(400)의 필터(410)에 포함된 제1 커패시터(C40)는, 바이패스 회로(400)가 오프상태인 증폭모드에서는 아이솔레이션을 개선하기 위함이지만, 상기 바이패스 회로(400)가 온상태인 바이패스 모드에서는 제1 커패시터(C40)의 접지로 인하여 삽입손실도 발생될 수 있다.
도 13은 본 발명의 일 실시 예에 따른 증폭 장치의 증폭모드에서 바이패스 회로의 아이솔레이션 특성 예시도이고, 도 14는 본 발명의 일 실시 예에 따른 증폭 장치의 바이패스 모드에서 바이패스 회로의 삽입손실 특성 예시도이다.
도 13 및 도 14는 본 발명의 바이패스 회로(400)의 아이솔레이션 및 삽입손실 특성에 대한 시뮬레이션 결과를 보이는 예시도이다.
도 13에서, G41은 제1 커패시터(C40)의 커패시턴스 값이 0일 때의 아이솔레이션 특성이고, G42는 제1 커패시터(C40)의 커패시턴스 값이 50팸토패럿(fF)일 때의 아이솔레이션 특성이고, G43은 제1 커패시터(C40)의 커패시턴스 값이 100팸토패럿(fF)일 때의 아이솔레이션 특성이고, G44는 제1 커패시터(C40)의 커패시턴스 값이 150팸토패럿(fF)일 때의 아이솔레이션 특성이고, G45는 제1 커패시터(C40)의 커패시턴스 값이 200팸토패럿(fF)일 때의 아이솔레이션 특성이다.
도 13의 G41 내지 G45를 참조하면, 제1 커패시터(C40)의 커패시턴스 값이 커지면 커질수록 아이솔레이션(Isolation)이 증가하지만, 제1 커패시터(C40)의 커패시턴스 값이 커질수록 아이솔레이션이 향상되는 효과가 수렴되는 것을 확인할 수 있다. 이러한 결과는 제1 커패시터(C40)의 커패시턴스 값이 클수록 해당 주파수 때에서 접지로 바이패스되는 신호의 양이 많아지기 때문이다. 즉 제1 커패시터(C40)의 커패시턴스 값이 클수록 아이솔레이션의 관점에서는 성능이 향상된다.
다음, 도 14에서, G51은 제1 커패시터(C40)의 커패시턴스 값이 0일 때의 삽입손실 특성이고, G51은 제1 커패시터(C40)의 커패시턴스 값이 50팸토패럿(fF)일 때의 삽입손실 특성이고, G51은 제1 커패시터(C40)의 커패시턴스 값이 100팸토패럿(fF)일 때의 삽입손실 특성이고, G51은 제1 커패시터(C40)의 커패시턴스 값이 150팸토패럿(fF)일 때의 삽입손실 특성이고, G51은 제1 커패시터(C40)의 커패시턴스 값이 200팸토패럿(fF)일 때의 삽입손실 특성이다.
도 14의 G51 내지 G55를 참조하면, 제1 커패시터(C40)의 커패시턴스 값이 커지면 커질수록 삽입손실이 커지는 것을 확인할 수 있다. 이러한 결과는 삽입손실 3dB 주파수는 커패시턴스 값에 반비례 하기 때문이다 (f3dB=1/(2*pi*R*C).
한편, 증폭모드에서의 아이솔레이션 관점에서는 제1 커패시터(C40)의 커패시턴스 값을 크게 하여야 하지만, 바이패스모드에서의 삽입손실 관점에서는 제1 커패시터(C40)의 커패시턴스 값이 작게 하여야 한다. 결국 아이솔레이션 및 삽입손실이라는 두 가지의 관점에서 절충되는 제1 커패시터(C40)의 커패시턴스 값으로 설정되어야 한다.
예를 들어, 도 13 및 도 14에서, 제1 커패시터(C40)의 커패시턴스 값을 50 팸토패럿(fF)으로 설정한다면(도 13의 G41 및 도 14의 G51 참조), 4GHz 내지 6GHz에서 바이패스모드에서 삽입손실은 0.02dB정도 나빠지지만 증폭모드에서의 아이솔레이션은 10dB나 개선될 수 있음을 알 수 있다. 이에 따르면, 삽입손실과 아이솔레이션은 트레이드 오프(Trade off) 관계이지만 삽입손실에 영향을 미치는 3dB 주파수를 잘 고려하면 삽입손실에 거의 영향을 주지 않고 아이솔레이션을 개선 시킬 수 있다. 도 13 및 도 14를 참조하면, 본 발명의 각 실시 예에서는, 제1 커패시터(C40)의 커패시턴스 값을 사용할 주파수에 따라 아이솔레이션 및 삽입손실을 고려하여 적절하게 설정하면, 바이패스 회로(400)의 신호손실이 허용 범위내에서 증가되도록 할 수 있으면서, 증폭모드일 때의 아이솔레이션(Isolation)의 효과를 최대로 할 수 있다. 즉, 삽입손실과 아이솔레이션(Isolation)은 서로 트레이드 오프(Trade off) 관계이나 설계상 아이솔레이션(Isolation) 특성을 개선하도록 설계 가능하다.
이상에서는 본 발명을 실시 예로써 설명하였으나, 본 발명은 상기한 실시 예에 한정되지 아니하며, 특허청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형이 가능할 것이다.
100: 증폭 회로
200: 입력 매칭 회로
300: 출력 매칭 회로
400: 바이패스 회로
410: 필터

Claims (14)

  1. 입력단자와 출력단자 사이에 접속되어, 증폭모드에서 입력되는 신호를 증폭하는 증폭 회로; 및
    상기 증폭 회로를 바이패스하는 바이 패스 경로에 접속된 필터를 포함하고, 상기 바이 패스 경로는 상기 증폭모드에서 오프상태로 되고 바이패스 모드에서 온상태로 되고, 상기 필터는 상기 바이 패스 경로가 오프상태인 상기 증폭모드에서, 오프상태인 상기 바이패스 경로에 의한 아이솔레이션 특성 저하를 개선하기 위해, 입력되는 고주파 신호를 접지로 바이패스 하는 바이패스 회로; 포함하고,
    상기 필터는,
    상기 바이 패스 경로와 접지 사이에 접속된 제1 커패시터; 및
    상기 제1 커패시터와 상기 바이 패스 경로가 접속되는 접속노드를 중심으로 양측의 바이 패스 경로에 접속되는 제1 저항 및 제2 저항중 적어도 하나를 포함하는
    증폭 장치.
  2. 삭제
  3. 제1항에 있어서, 상기 바이패스 회로는,
    상기 증폭 회로의 입력측의 제1 접속노드와 상기 필터 사이에 접속된 제1 스위치와, 상기 증폭 회로의 출력측의 제2 접속노드와 상기 필터 사이에 접속된 제2 스위치중 적어도 하나를 포함하는 증폭 장치.
  4. 삭제
  5. 삭제
  6. 제3항에 있어서, 상기 증폭 장치는,
    상기 입력단자와 상기 제1 접속노드 사이에 접속되고, 상기 입력단자와 상기 증폭 회로 사이의 임피던스를 매칭 하는 입력 매칭 회로;
    를 더 포함하는 증폭 장치.
  7. 제3항에 있어서, 상기 증폭 장치는,
    상기 제2 접속노드와 상기 출력단자 사이에 접속되고, 상기 증폭 회로와 상기 출력단자 사이의 임피던스를 매칭하고, 상기 증폭 회로의 증폭이득 및 리턴로스를 조절하는 출력 매칭 회로;
    를 더 포함하는 증폭 장치.
  8. 입력단자와 출력단자 사이에 접속되어, 증폭모드에서 입력되는 신호를 증폭하는 증폭 회로;
    상기 입력단자와 상기 증폭 회로 사이에 접속되고, 상기 입력단자와 상기 증폭 회로 사이의 임피던스를 매칭 하는 입력 매칭 회로;
    상기 증폭 회로와 상기 출력단자 사이에 접속되고, 상기 증폭 회로와 상기 출력단자 사이의 임피던스를 매칭하는 출력 매칭 회로; 및
    상기 증폭 회로를 바이패스하는 바이 패스 경로를 포함하고, 상기 바이 패스 경로는 상기 증폭모드에서 오프상태로 되고 바이패스 모드에서 온상태로 되고, 상기 바이 패스 경로가 오프상태인 상기 증폭모드에서, 오프상태인 상기 바이패스 경로에 의한 아이솔레이션 특성 저하를 개선하기 위해, 입력되는 고주파 신호를 접지로 바이패스 하는 바이패스 회로; 포함하고,
    상기 바이패스 회로는, 상기 증폭 회로를 바이패스하는 바이 패스 경로에 접속된 필터를 포함하고,
    상기 필터는,
    상기 바이 패스 경로와 접지 사이에 접속된 제1 커패시터; 및
    상기 제1 커패시터와 상기 바이 패스 경로가 접속되는 접속노드를 중심으로 양측의 바이 패스 경로에 접속되는 제1 저항 및 제2 저항중 적어도 하나를 포함하는
    증폭 장치.
  9. 삭제
  10. 제8항에 있어서, 상기 바이패스 회로는,
    상기 증폭 회로의 입력측의 제1 접속노드와 상기 필터 사이에 접속된 제1 스위치와, 상기 증폭 회로의 출력측의 제2 접속노드와 상기 필터 사이에 접속된 제2 스위치중 적어도 하나를 포함하는 증폭 장치.
  11. 삭제
  12. 삭제
  13. 제10항에 있어서, 상기 입력 매칭 회로는,
    상기 입력단자와 상기 제1 접속노드 사이에 접속되어, 상기 입력단자와 상기 증폭 회로 사이의 임피던스를 매칭 하는 입력 인덕터; 및
    상기 입력 인덕터에 직렬로 접속되고, 상기 증폭 회로의 증폭율과 연동하여 신호 감쇄율을 조절하는 가변 감쇄 회로;
    를 포함하는 증폭 장치.
  14. 입력단자와 출력단자 사이에 접속되어, 증폭모드에서 입력되는 신호를 증폭하는 증폭 회로;
    상기 입력단자와 상기 증폭 회로 사이에 접속되고, 상기 입력단자와 상기 증폭 회로 사이의 임피던스를 매칭 하는 입력 매칭 회로;
    상기 증폭 회로와 상기 출력단자 사이에 접속되고, 상기 증폭 회로와 상기 출력단자 사이의 임피던스를 매칭하는 출력 매칭 회로; 및
    상기 증폭 회로를 바이패스하는 바이 패스 경로를 포함하고, 상기 바이 패스 경로는 상기 증폭모드에서 오프상태로 되고 바이패스 모드에서 온상태로 되고, 상기 바이 패스 경로가 오프상태인 상기 증폭모드에서, 오프상태인 상기 바이패스 경로에 의한 아이솔레이션 특성 저하를 개선하기 위해, 입력되는 고주파 신호를 접지로 바이패스 하는 바이패스 회로; 포함하고,
    상기 바이패스 회로는,
    상기 증폭 회로를 바이패스하는 바이 패스 경로에 접속된 필터를 포함하고, 상기 필터는 상기 증폭모드에서, 입력되는 고주파 신호를 접지로 바이패스 하기 위한 로우 패스 필터이며,
    상기 바이패스 회로는,
    상기 증폭 회로의 입력측의 제1 접속노드와 상기 필터 사이에 접속된 제1 스위치와, 상기 증폭 회로의 출력측의 제2 접속노드와 상기 필터 사이에 접속된 제2 스위치중 적어도 하나를 포함하고,
    상기 출력 매칭 회로는,
    전원전압 단자와 상기 증폭 회로의 출력측의 제2 접속노드 사이에 접속된 출력 인덕터;
    상기 출력 인덕터에 병렬로 접속된 가변 저항 회로;
    상기 제2 접속노드와 상기 출력단자 사이에 접속되어, 상기 증폭회로의 이득을 조절하는 가변 커패시터 회로; 및
    상기 출력단자와 접지 사이에 접속된 출력 커패시터;
    를 포함하는 증폭 장치.
KR1020180096013A 2018-08-17 2018-08-17 아이솔레이션 특성이 개선된 증폭 장치 KR102185059B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180096013A KR102185059B1 (ko) 2018-08-17 2018-08-17 아이솔레이션 특성이 개선된 증폭 장치
US16/282,391 US10979007B2 (en) 2018-08-17 2019-02-22 Amplification device with isolation characteristics
CN201910456666.0A CN110838826B (zh) 2018-08-17 2019-05-29 具有隔离特性的放大装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180096013A KR102185059B1 (ko) 2018-08-17 2018-08-17 아이솔레이션 특성이 개선된 증폭 장치

Publications (2)

Publication Number Publication Date
KR20200020372A KR20200020372A (ko) 2020-02-26
KR102185059B1 true KR102185059B1 (ko) 2020-12-01

Family

ID=69523551

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180096013A KR102185059B1 (ko) 2018-08-17 2018-08-17 아이솔레이션 특성이 개선된 증폭 장치

Country Status (3)

Country Link
US (1) US10979007B2 (ko)
KR (1) KR102185059B1 (ko)
CN (1) CN110838826B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113366759A (zh) * 2019-01-08 2021-09-07 派赛公司 可配置的宽带分裂lna
CN113422583A (zh) * 2021-06-08 2021-09-21 锐石创芯（深圳）科技有限公司 低噪声放大电路、射频前端模组及控制方法
US20240213932A1 (en) * 2022-12-22 2024-06-27 Psemi Corporation Multi-Input LNA with Passive Bypass Gain Modes

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020070809A1 (en) * 2000-12-07 2002-06-13 Motorola, Inc. Low noise amplifier having bypass circuitry
US20030193368A1 (en) 2002-04-11 2003-10-16 Andrew Corporation Zero-bias bypass switch
US6667657B2 (en) 2001-03-27 2003-12-23 Matsushita Electric Industrial Co., Ltd. RF variable gain amplifying device
JP2004194105A (ja) 2002-12-12 2004-07-08 New Japan Radio Co Ltd 利得可変型増幅器
JP2006005637A (ja) 2004-06-17 2006-01-05 Sony Corp 可変利得増幅器
US6999740B2 (en) 2001-02-28 2006-02-14 Sony Corporation Semiconductor integrated circuit and radio communication apparatus using same
JP2007158975A (ja) 2005-12-08 2007-06-21 Matsushita Electric Ind Co Ltd 高周波可変利得増幅器および通信機器
JP2010213141A (ja) * 2009-03-12 2010-09-24 Hitachi Metals Ltd 利得可変増幅器およびそれを用いた通信機器
US8149049B2 (en) 2008-05-28 2012-04-03 Renesas Electronics Corporation Low noise receiving apparatus
JP2014027501A (ja) 2012-07-27 2014-02-06 Sharp Corp 可変利得増幅器および可変利得増幅器を備えた無線通信機器
JP2015226313A (ja) 2014-05-30 2015-12-14 新日本無線株式会社 スイッチ回路付き利得可変型増幅器
US20180048345A1 (en) * 2016-08-10 2018-02-15 Skyworks Solutions, Inc. Apparatus and methods for filter bypass for radio frequency front-ends

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR900005654Y1 (ko) * 1987-06-30 1990-06-28 삼성항공산업 주식회사 저역통과 필터의 통과 대역 조절회로
KR20000039219A (ko) * 1998-12-11 2000-07-05 윤종용 전압변화에 대한 증폭기의 이득보상용 회로
KR100447743B1 (ko) * 2002-02-27 2004-09-08 (주)쎄트렉아이 복수의 공진기를 포함하는 전압제어 발진 장치
KR100789918B1 (ko) 2006-03-16 2008-01-02 한국전자통신연구원 광대역 저잡음 증폭기의 입력 매칭 회로
KR100876937B1 (ko) * 2007-05-07 2009-01-09 주식회사 에이스테크놀로지 시분할 듀플렉싱 방식 통신 시스템의 타워탑 저잡음 증폭기
CN103098368A (zh) 2010-10-21 2013-05-08 三菱电机株式会社 输出模式切换放大器
US9037096B2 (en) 2013-03-06 2015-05-19 Microchip Technology Incorporated Reducing insertion loss in LNA bypass mode by using a single-pole-triple-throw switch in a RF front end module
US9479126B2 (en) * 2014-08-19 2016-10-25 Infineon Technologies Ag System and method for a low noise amplifier
KR102123600B1 (ko) * 2015-05-29 2020-06-15 삼성전기주식회사 프론트 엔드 회로

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020070809A1 (en) * 2000-12-07 2002-06-13 Motorola, Inc. Low noise amplifier having bypass circuitry
US6999740B2 (en) 2001-02-28 2006-02-14 Sony Corporation Semiconductor integrated circuit and radio communication apparatus using same
US6667657B2 (en) 2001-03-27 2003-12-23 Matsushita Electric Industrial Co., Ltd. RF variable gain amplifying device
US20030193368A1 (en) 2002-04-11 2003-10-16 Andrew Corporation Zero-bias bypass switch
JP2004194105A (ja) 2002-12-12 2004-07-08 New Japan Radio Co Ltd 利得可変型増幅器
JP2006005637A (ja) 2004-06-17 2006-01-05 Sony Corp 可変利得増幅器
JP2007158975A (ja) 2005-12-08 2007-06-21 Matsushita Electric Ind Co Ltd 高周波可変利得増幅器および通信機器
US8149049B2 (en) 2008-05-28 2012-04-03 Renesas Electronics Corporation Low noise receiving apparatus
JP2010213141A (ja) * 2009-03-12 2010-09-24 Hitachi Metals Ltd 利得可変増幅器およびそれを用いた通信機器
JP2014027501A (ja) 2012-07-27 2014-02-06 Sharp Corp 可変利得増幅器および可変利得増幅器を備えた無線通信機器
JP2015226313A (ja) 2014-05-30 2015-12-14 新日本無線株式会社 スイッチ回路付き利得可変型増幅器
US20180048345A1 (en) * 2016-08-10 2018-02-15 Skyworks Solutions, Inc. Apparatus and methods for filter bypass for radio frequency front-ends

Also Published As

Publication number Publication date
US20200059210A1 (en) 2020-02-20
CN110838826A (zh) 2020-02-25
KR20200020372A (ko) 2020-02-26
CN110838826B (zh) 2024-05-28
US10979007B2 (en) 2021-04-13

Similar Documents

Publication Publication Date Title
US7649418B2 (en) Variable-gain amplifier
US8427240B2 (en) Low-noise amplifier with gain enhancement
US8279008B2 (en) CMOS millimeter-wave variable-gain low-noise amplifier
US7257382B2 (en) High frequency amplifier circuit permitting variable gain control
JP4146256B2 (ja) 利得可変型増幅器
US9219452B2 (en) Dual mode receiver with RF splitter using programmable passive components
KR102059817B1 (ko) 증폭 이득 가변에 따른 위상 왜곡을 보상하는 가변이득 저잡음 증폭장치
KR102185059B1 (ko) 아이솔레이션 특성이 개선된 증폭 장치
KR100708117B1 (ko) 가변 이득 증폭기
CN110445469B (zh) 放大设备及可变增益控制方法
US20030058041A1 (en) Variable gain amplifier
JPH09284170A (ja) アンテナスイッチ及びスイッチ・パワーアンプ一体型半導体装置
JP2008028908A (ja) 利得可変型低雑音増幅器
JP2009005092A (ja) 利得可変型低雑音増幅器
WO2019221175A1 (ja) 増幅回路
US20110148526A1 (en) Low noise amplifier with variable frequency response
JP2009225342A (ja) 利得可変型低雑音増幅器
US6104247A (en) Power amplifier for mobile communication system
JP2002261554A (ja) 半導体集積回路およびこれを用いた無線通信装置
CN112039451B (zh) 可变增益电路以及高频开关
WO2006095416A1 (ja) 減衰器を備えた高周波増幅器
US10447220B2 (en) Variable gain amplifier
JP2007243830A (ja) 利得可変型増幅器
US20240283414A1 (en) Low noise amplifier and corresponding radio frequency front-end module, method, and mobile terminal
CN118074632B (zh) 低噪声放大器及无线通信系统

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant