JP2014027501A - 可変利得増幅器および可変利得増幅器を備えた無線通信機器 - Google Patents
可変利得増幅器および可変利得増幅器を備えた無線通信機器 Download PDFInfo
- Publication number
- JP2014027501A JP2014027501A JP2012166688A JP2012166688A JP2014027501A JP 2014027501 A JP2014027501 A JP 2014027501A JP 2012166688 A JP2012166688 A JP 2012166688A JP 2012166688 A JP2012166688 A JP 2012166688A JP 2014027501 A JP2014027501 A JP 2014027501A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- matching
- transistor
- mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Abstract
【課題】低雑音増幅性能を維持しつつ、利得制御状態にかかわらず入出力のインピーダンスの整合を図る。
【解決手段】可変利得増幅器100は、第1モードの選択時に入力端子RFINに入力された信号を増幅する増幅回路101と、増幅回路101に並列に接続され、第1モードよりも利得が低い第2モードの選択時に入力端子RFINに入力された信号を増幅回路101の出力側に迂回させるバイパス回路102と、増幅回路101およびバイパス回路102の出力側に接続され、第1モードの選択時に増幅回路101の出力側のインピーダンスを整合させる出力整合回路MN2と、第2モードの選択時に出力整合回路MN2に並列に接続され、バイパス回路102の出力側のインピーダンスを整合させる整合補正回路MN3とを含む。
【選択図】図1
【解決手段】可変利得増幅器100は、第1モードの選択時に入力端子RFINに入力された信号を増幅する増幅回路101と、増幅回路101に並列に接続され、第1モードよりも利得が低い第2モードの選択時に入力端子RFINに入力された信号を増幅回路101の出力側に迂回させるバイパス回路102と、増幅回路101およびバイパス回路102の出力側に接続され、第1モードの選択時に増幅回路101の出力側のインピーダンスを整合させる出力整合回路MN2と、第2モードの選択時に出力整合回路MN2に並列に接続され、バイパス回路102の出力側のインピーダンスを整合させる整合補正回路MN3とを含む。
【選択図】図1
Description
本発明は、高周波信号を用いて通信を行なう無線通信機器に設けられる可変利得増幅器に関する。
無線LAN(Local Area Network)や携帯電話等の無線通信機器に搭載されるフロントエンド回路には、送信機との距離や使用環境に応じて、様々な電波強度の無線信号を良好な受信感度で受信するために低雑音増幅器が設けられる。
低雑音増幅器に求められ性能指標として、小さな受信信号を雑音に埋もれないように増幅する低雑音増幅性能、および、大きな受信信号を歪ませることなく後段ブロックに伝える線形性がある。
そのため、受信信号の振幅の大きさに応じて、入力信号を増幅回路を用いて増幅して低雑音増幅性能を向上させる高利得モードと、増幅回路を迂回させて入力信号を後段ブロックに出力して線形性を向上させる低利得モードとを切り換える可変利得増幅器が公知である。
この可変利得増幅器によると、受信信号の振幅が小さい場合には、高利得モードが選択されることにより、良好な低雑音増幅性能を確保することができる。また、受信信号の振幅が大きい場合には、低利得モードが選択されることにより、受信信号の線形性を確保することができる。
たとえば、特開2006−005637号公報(特許文献1)、特開2010−213141号公報(特許文献2)、特開2007−243830号公報(特許文献3)および特開2009−290411号公報(特許文献4)には、上述のような可変利得増幅器が開示される。
ところで、通常の無線通信機器では、上述の可変利得増幅器の前後には、アンテナやフィルタ等が接続される。前段および後段の回路との接続に際し、信号のロスやフィルタ特性の劣化を防ぐために、入力端子と出力端子のインピーダンスを前段および後段の回路のインピーダンス(たとえば、50Ω)にそれぞれ整合させる必要がある。
しかしながら、たとえば、上述の特許文献1に記載されるように出力インピーダンスを整合するために高利得モードと低利得モードとで共通の出力整合回路が用いられる場合には、出力整合回路がいずれかの一方のモード(たとえば、高利得モード)を基準として整合をとるように調整されるため、他方のモード(たとえば、低利得モード)が選択される場合の出力インピーダンスを適切に整合できない場合がある。
このような課題に対して上述の特許文献2に記載されるように経路毎にインピーダンス整合回路を設けることが考えられるが、増幅回路を経由する経路の途中にスイッチ素子が設けられる場合には、スイッチ素子が抵抗値を有することにより高利得モードの選択時の利得が低下して、低雑音増幅性能が低下する場合がある。
本発明は、上述した課題を解決するためになされたものであって、その目的は、低雑音増幅性能を維持しつつ、利得制御状態にかかわらず入出力のインピーダンスの整合が図れる可変利得増幅器および可変利得増幅器を備えた無線通信機器を提供することである。
この発明のある局面に係る可変利得増幅器は、第1モードの選択時に入力端子に入力された信号を増幅する増幅回路と、増幅回路に並列に接続され、第1モードよりも利得が低い第2モードの選択時に入力端子に入力された信号を増幅回路の出力側に迂回させるバイパス回路と、増幅回路およびバイパス回路の出力側に接続され、第1モードの選択時に増幅回路の出力側のインピーダンスを整合させる出力整合回路と、第2モードの選択時に出力整合回路に並列に接続され、バイパス回路の出力側のインピーダンスを整合させる整合補正回路とを含む。
好ましくは、出力整合回路は、入力ノードと出力ノードとの間に設けられる第1キャパシタと、一方端が電源に接続され、他方端が第1キャパシタよりも入力ノード側に接続されるインダクタとを含む。整合補正回路は、第2キャパシタとスイッチ回路とを直列に接続した回路を含む。
さらに好ましくは、スイッチ回路は、電界効果トランジスタおよびバイポーラトランジスタのうちのいずれか一方を含む。
さらに好ましくは、バイパス回路は、電界効果トランジスタを用いたスイッチ回路を含む。
さらに好ましくは、増幅回路は、電界効果トランジスタおよびバイポーラトランジスタのうちのいずれか一方、もしくは両者が、カスコード接続されるように構成される。
この発明の他の局面に係る無縁通信機器は、上記の可変利得増幅器を備える。
この発明によると、第1モード(高利得モード)の選択時において出力整合回路は、増幅回路の出力側のインピーダンスを整合させる。第2モード(低利得モード)の選択時において整合補正回路は、出力整合回路に並列に接続され、バイパス回路の出力側のインピーダンスを整合させる。このように選択されたモードに応じて適切に出力側のインピーダンスを整合することができる。そのため、インピーダンスの不整合によるロスやフィルタ特性の劣化の発生を抑制することができる。さらに、増幅回路を経由する経路の途中にスイッチを設ける必要がないため、第1モードの選択時の利得の低下を抑制することができる。したがって、低雑音増幅性能を維持しつつ、利得制御状態にかかわらず入出力のインピーダンスの整合が図れる可変利得増幅器および可変利得増幅器を備えた無線通信機器を提供することができる。
以下、図面を参照しつつ、本発明の実施の形態について説明する。以下の説明では、同一の部品には同一の符号が付されている。それらの名称および機能も同じである。したがってそれらについての詳細な説明は繰り返されない。
図1は、本発明の実施の形態に係る可変利得増幅器100の構成を示すブロック図である。なお、本発明の実施の形態に係る可変利得増幅器100は、各種無線通信機器に搭載される。各種無線通信機器は、高周波信号を扱う無線通信機器であって、たとえば、無線LANモジュールや、携帯電話機等を含む。
図1に示すように、本実施の形態に係る可変利得増幅器100は、入力端子RFINと、入力整合回路MN1と、増幅回路101と、バイパス回路102と、出力整合回路MN2と、バイパス回路用整合補正回路(以下、単に整合補正回路と記載する)MN3とを含む。
入力端子RFINには、高周波信号が供給される。入力整合回路MN1の入力ノードは、入力端子RFINに接続される。入力整合回路MN1の出力ノードは、増幅回路101の入力ノードに接続される(図1のノードA)。
入力整合回路MN1は、増幅回路101の入力側のインピーダンスを整合させる。入力整合回路MN1は、たとえば、インダクタとキャパシタとで構成されるようにしてもよいし、その他の周知の構成であってもよい。入力整合回路MN1は、たとえば、増幅回路101の入力側のインピーダンスを可変利得増幅器100の前段の回路のインピーダンスに基づいて設定される値(たとえば、50Ω)に整合させる。
増幅回路101の入力ノードは、入力整合回路MN1の出力ノードに接続される(図1のノードA)。増幅回路101の出力ノードは、出力整合回路MN2の入力ノードに接続される(図1のノードB)。増幅回路101は、第1モード(以下、高利得モードと記載する)の選択時において、入力整合回路MN1から出力される信号を増幅する。
バイパス回路102は、増幅回路101に対して並列に接続される。すなわち、バイパス回路102の入力ノードは、増幅回路101の入力ノードに接続される(図1のノードA)。バイパス回路102の出力ノードは、増幅回路101の出力ノードに接続される(図1のノードB)。
バイパス回路102は、第1モードよりも利得が低い第2モード(以下、低利得モードと記載する)の選択時において、入力整合回路MN1から出力される信号を増幅回路101を経由せずに増幅回路101の出力側に迂回させる。
出力整合回路MN2の入力ノードは、増幅回路101の出力ノードおよびバイパス回路102の出力ノードの各々に接続される(図1のノードB)。出力整合回路MN2の出力ノードは、出力端子RFOUTに接続される。出力整合回路MN2は、高利得モードの選択時に増幅回路101の出力側のインピーダンスを整合させる。出力整合回路MN2は、たとえば、増幅回路101の出力側のインピーダンスを可変利得増幅器100の後段の回路のインピーダンスや増幅回路101の入力側のインピーダンスに基づいて設定される値(たとえば、50Ω)に整合させる。
整合補正回路MN3は、低利得モードの選択時に出力整合回路MN2に対して並列に接続され、バイパス回路102の出力側のインピーダンスを整合させる。すなわち、整合補正回路MN3は、低利得モードの選択時に出力整合回路MN2とともにバイパス回路102の出力側のインピーダンスを整合させる。
整合補正回路MN3は、高利得モードの選択時には、出力整合回路MN2との並列接続が解消され、非動作状態となる。
可変利得増幅器100は、入力端子RFINへの入力信号の振幅に応じて高利得モードと低利得モードとのうちのいずれか一方を選択するための制御回路(図示せず)をさらに含む。
制御回路は、入力端子RFINに入力される入力信号の振幅が小さい場合には、高利得モードを選択する。制御回路は、入力端子RFINに入力される入力信号の振幅が大きい場合には、低利得モードを選択する。
制御回路は、たとえば、出力端子RFOUTの出力信号の振幅を所定のしきい値と比較することにより、入力信号の振幅が増幅回路101を経由させる必要がないほどに十分に大きいか否かを判定する。
制御回路は、たとえば、出力端子RFOUTの振幅が所定のしきい値よりも小さい場合には、入力信号の振幅が小さいと判定して、高利得モードを選択する。
一方、制御回路は、たとえば、出力端子RFOUTの振幅が所定のしきい値よりも大きい場合には、入力信号の振幅が大きいと判定して、低利得モードを選択する。
図2に示すように、増幅回路101は、第1トランジスタM1と、第2トランジスタM2と、インダクタLsと、キャパシタC10と、抵抗R2とを含む。
本実施の形態において、第1トランジスタM1および第2トランジスタM2は、たとえば、エンハンスメント型の電界効果トランジスタである。
第1トランジスタM1と第2トランジスタM2とによってカスコード型増幅器が構成される。第1トランジスタM1のゲートは、増幅回路101の入力ノードに接続される。そのため、入力端子RFINから入力される信号は、高利得モードの選択時においては、入力整合回路MN1を経由して第1トランジスタM1のゲートに入力される。
第2トランジスタM2のゲートは、キャパシタC10を経由して交流的に接地される。第1トランジスタM1のソースは、インダクタLsを経由して接地されている。第1トランジスタM1は、第1トランジスタM1のゲートに対して抵抗R2を経由してバイアス電圧が供給可能に構成される。
インダクタLsは、第1トランジスタM1のゲートから見た入力インピーダンスを大きくし、増幅回路101の入力側のインピーダンスの整合をし易くしている。
第1トランジスタM1のドレインは、第2トランジスタM2のソースおよびドレインのうちのいずれか一方に接続される。第2トランジスタM2のソースおよびドレインのうちのいずれか他方は、増幅回路101の出力ノードに接続される。
さらに、第2トランジスタM2は、第2トランジスタM2のゲートに対して制御電圧が供給可能に構成される。
バイパス回路102は、第3トランジスタM3と、キャパシタC5と、抵抗R1とを含む。キャパシタC5は、DC阻止用のキャパシタである。第3トランジスタM3は、第3トランジスタM3のゲートに対して抵抗R1を経由して制御電圧が供給可能に構成される。第3トランジスタM3は、エンハンスメント型の電界効果トランジスタである。
バイパス回路102の入力ノードには、第3トランジスタM3のソースおよびドレインのうちのいずれか一方が接続される。第3トランジスタM3のソースおよびドレインのうちのいずれか他方は、キャパシタC5の一方端に接続される。キャパシタC5の他方端は、バイパス回路102の出力ノードに接続される。
図3に示すように、出力整合回路MN2は、入力ノードと出力ノードとの間に設けられるキャパシタC6と、一方端が電源に接続され、他方端がキャパシタC6よりも入力ノード側の信号線上のノードCに接続されるインダクタLdとを含む。
インダクタLdのインダクタンスや、キャパシタC6の静電容量等の各種のパラメータは、高利得モードの選択時において出力整合回路MN2が増幅回路101の出力側のインピーダンスを整合させることができるように決定されることが望ましい。
整合補正回路MN3は、キャパシタC7とスイッチ回路とを直列に接続した回路である。スイッチ回路は、第4トランジスタM4である。第4トランジスタM4は、エンハンスメント型の電界効果トランジスタである。第4トランジスタM4は、第4トランジスタM4のゲートに対して抵抗R3を経由して制御電圧が供給可能に構成される。
整合補正回路MN3のキャパシタC7の一方端は、出力整合回路MN2のキャパシタC6よりも入力ノード側の信号線上のノードDに接続される。なお、ノードCは、ノードDよりも入力ノード側であってもよい。キャパシタC7の他方端は、第4トランジスタM4のソースおよびドレインのうちのいずれか一方に接続される。第4トランジスタM4のソースおよびドレインのうちのいずれか他方は、出力整合回路MN2のキャパシタC6よりも出力ノード側の信号線上のノードEに接続される。
整合補正回路MN3は、低利得モードの選択時において、制御電圧が第4トランジスタM4のゲートに供給されることによりスイッチ回路が導通状態になる。この場合に、整合補正回路MN3は、出力整合回路MN2に並列に接続された状態になる。
整合補正回路MN3が出力整合回路MN2に並列に接続された状態において、キャパシタC6とキャパシタC7とは並列に接続された状態になるため、キャパシタC6の静電容量とキャパシタC7の静電容量との和が出力整合回路MN2と整合補正回路MN3とを含む回路の静電容量となる。
キャパシタC7の静電容量は、低利得モードの選択時において出力整合回路MN2および整合補正回路MN3がバイパス回路102の出力側のインピーダンスを整合させることができるように決定されることが望ましい。
以上のような構成を有する可変利得増幅器100の動作について図4および図5を参照しつつ説明する。
制御回路は、入力信号の振幅が小さいと判定する場合には、高利得モードを選択する。制御回路は、高利得モードの選択時において、第1トランジスタM1のゲートに対してバイアス電圧を供給させる。これにより、第1トランジスタM1は動作状態になる。
制御回路は、高利得モードの選択時において第3トランジスタM3のゲートに対する制御電圧の供給を停止させる。その結果、第3トランジスタM3は非動作状態になるため、バイパス回路102の経路が遮断される。
さらに、制御回路は、高利得モードの選択時において第4トランジスタM4のゲートに対する制御電圧の供給を停止させる。その結果、第4トランジスタM4は非動作状態になるため、整合補正回路MN3の経路が遮断される。
そのため、入力信号は、図4の実線矢印に示すように、増幅回路101によって増幅され、増幅された信号が出力整合回路MN2を経由して出力端子RFOUTに出力される。第1トランジスタM1と第2トランジスタM2とは、カスコード接続されており、ミラー効果を小さくし、かつ、出力抵抗を大きくすることができるため、高周波低雑音増幅性能に優れている。
増幅回路101の入力側のインピーダンスの整合は、第1トランジスタM1のソースに接続されたインダクタLsと入力整合回路MN1とによって実現される。
また、増幅回路101の出力側のインピーダンスの整合は、インダクタLdと、キャパシタC6と、第2トランジスタM2のドレインの寄生容量とによって実現される。また、増幅回路101の出力ノードと出力端子RFOUTとの間に経路毎に設けられる出力整合回路を切り替えるためのスイッチを設ける必要がない。
制御回路は、入力信号の振幅が大きいと判定する場合には、低利得モードを選択する。制御回路は、低利得モードの選択時において、第1トランジスタM1のゲートに対するバイアス電圧の供給を停止させる。これにより、第1トランジスタM1は非動作状態になるため、増幅回路101の経路が遮断される。
さらに、制御回路は、低利得モードの選択時において第3トランジスタM3のゲートに対して制御電圧を供給させる。その結果、第3トランジスタM3は動作状態になる。そのため、入力信号は、図5の実線矢印に示すように、バイパス回路102を経由して増幅回路101の出力側に迂回させられる。
制御回路は、低利得モードの選択時において第4トランジスタM4のゲートに対して制御電圧を供給させる。その結果、第4トランジスタM4は動作状態になるため、整合補正回路MN3が出力整合回路MN2に並列に接続した状態になる。
そのため、入力信号は、図5の実線矢印に示すように、増幅回路101によって増幅されることなく、出力整合回路MN2および整合補正回路MN3を経由して出力端子RFOUTに出力される。バイパス回路102の入力側のインピーダンスの整合は、入力整合回路MN1によって実現される。
また、バイパス回路102の出力側のインピーダンスの整合は、インダクタLdと、キャパシタC6と、キャパシタC7とを含む出力整合回路MN2および整合補正回路MN3によって実現される。
また、バイパス回路102は、電界効果トランジスタを用いたスイッチ素子で実現しているため、動作電流を流す必要がなく、低消費電力でかつ線形性に優れた出力特性が得られる。
以上のようにして、本実施の形態に係る可変利得増幅器によると、高利得モードの選択時において出力整合回路MN2は、増幅回路101の出力側のインピーダンスを整合させる。低利得モードの選択時において整合補正回路MN3は、出力整合回路MN2に並列に接続され、バイパス回路102の出力側のインピーダンスを整合させる。このように選択されたモードに応じて適切に出力側のインピーダンスを整合することができる。そのため、インピーダンスの不整合によるロスやフィルタ特性の劣化の発生を抑制することができる。さらに、増幅回路101を経由する経路の途中にスイッチを設ける必要がないため、高利得モードの選択時の利得の低下を抑制することができる。したがって、低雑音増幅性能を維持しつつ、利得制御状態にかかわらず入出力のインピーダンスの整合が図れる可変利得増幅器および可変利得増幅器を備えた無線通信機器を提供することができる。
本実施の形態においては、増幅回路101、バイパス回路102および整合補正回路MN3に用いられる第1トランジスタM1、第2トランジスタM2、第3トランジスタM3および第4トランジスタM4は、エンハンスメント型の電界効果トランジスタを用いるとして説明したが、必要とされる特性や適用するプロセスに応じた種類のトランジスタを選択すればよく、特にこれに限定されるものではない。
第1トランジスタM1、第2トランジスタM2、第3トランジスタM3および第4トランジスタM4は、たとえば、バイポーラトランジスタやデプレッション型の電界効果トランジスタ等であってもよい。また、DC阻止用キャパシタの配置、制御電圧の供給箇所、供給電圧等は、選択されたトランジスタの特性に応じて適切に設定することが望ましい。
さらに、第1トランジスタM1と第2トランジスタM2とは、いずれも電界効果トランジスタであってもよいし、いずれもバイポーラトランジスタであってもよいし、電界効果トランジスタとバイポーラトランジスタとの組み合わせであってもよい。
さらに、出力整合回路MN2および整合補正回路MN3についても、必要とされる特性や増幅回路101の特性等に応じて設定されればよく、特に図3に示す構成に限定されるものではない。
さらに、本実施の形態においてキャパシタC7とスイッチ回路とを直列に接続した整合補正回路MN3は、出力整合回路MN2のキャパシタC6に並列に接続することによって静電容量を補正するものとして説明したが、特に、このような構成に限定されるものではない。たとえば、整合補正回路MN3は、インダクタLeとスイッチ回路とを直列に接続した回路であって、出力整合回路MN2のインダクタLdに並列に接続することによってインダクタンスを補正するものであってもよい。
さらに、整合補正回路MN3は、キャパシタC7とスイッチ回路とによって構成されるため、キャパシタC6に可変容量コンデンサを用いる場合よりも安価にすることができる。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
100 可変利得増幅器、101 増幅回路、102 バイパス回路、C5,C6,C7,C10 キャパシタ、Ld,Ls インダクタ、M1,M2,M3,M4 トランジスタ、MN1 入力整合回路、MN2 出力整合回路、MN3 整合補正回路、R1,R2,R3 抵抗、RFIN 入力端子、RFOUT 出力端子。
Claims (6)
- 第1モードの選択時に入力端子に入力された信号を増幅する増幅回路と、
前記増幅回路に並列に接続され、前記第1モードよりも利得が低い第2モードの選択時に前記入力端子に入力された信号を前記増幅回路の出力側に迂回させるバイパス回路と、
前記増幅回路および前記バイパス回路の出力側に接続され、前記第1モードの選択時に前記増幅回路の出力側のインピーダンスを整合させる出力整合回路と、
前記第2モードの選択時に前記出力整合回路に並列に接続され、前記バイパス回路の出力側のインピーダンスを整合させる整合補正回路とを含む、可変利得増幅器。 - 前記出力整合回路は、入力ノードと出力ノードとの間に設けられる第1キャパシタと、一方端が電源に接続され、他方端が前記第1キャパシタよりも前記入力ノード側に接続されるインダクタとを含み、
前記整合補正回路は、第2キャパシタとスイッチ回路とを直列に接続した回路を含む、請求項1に記載の可変利得増幅器。 - 前記スイッチ回路は、電界効果トランジスタおよびバイポーラトランジスタのうちのいずれか一方を含む、請求項2に記載の可変利得増幅器。
- 前記バイパス回路は、電界効果トランジスタを用いたスイッチ回路を含む、請求項1に記載の可変利得増幅器。
- 前記増幅回路は、電界効果トランジスタおよびバイポーラトランジスタのうちのいずれか一方、もしくは両者が、カスコード接続されるように構成される、請求項1に記載の可変利得増幅器。
- 請求項1〜5のいずれかに記載の可変利得増幅器を備えた無線通信機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012166688A JP2014027501A (ja) | 2012-07-27 | 2012-07-27 | 可変利得増幅器および可変利得増幅器を備えた無線通信機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012166688A JP2014027501A (ja) | 2012-07-27 | 2012-07-27 | 可変利得増幅器および可変利得増幅器を備えた無線通信機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014027501A true JP2014027501A (ja) | 2014-02-06 |
Family
ID=50200761
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012166688A Pending JP2014027501A (ja) | 2012-07-27 | 2012-07-27 | 可変利得増幅器および可変利得増幅器を備えた無線通信機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014027501A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20170004846A (ko) | 2015-07-02 | 2017-01-11 | 가부시키가이샤 무라타 세이사쿠쇼 | 증폭 회로 |
JP2018042029A (ja) * | 2016-09-05 | 2018-03-15 | 株式会社東芝 | 高周波半導体増幅回路 |
CN108306623A (zh) * | 2017-01-13 | 2018-07-20 | 上海韦玏微电子有限公司 | 低噪声放大器 |
KR20200020372A (ko) * | 2018-08-17 | 2020-02-26 | 삼성전기주식회사 | 아이솔레이션 특성이 개선된 증폭 장치 |
JP2021016106A (ja) * | 2019-07-12 | 2021-02-12 | 株式会社東芝 | 高周波増幅回路 |
JP2021150719A (ja) * | 2020-03-17 | 2021-09-27 | 株式会社東芝 | 可変利得増幅器 |
US11336239B2 (en) | 2019-05-27 | 2022-05-17 | Kabushiki Kaisha Toshiba | High-frequency amplifier circuit |
-
2012
- 2012-07-27 JP JP2012166688A patent/JP2014027501A/ja active Pending
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20170004846A (ko) | 2015-07-02 | 2017-01-11 | 가부시키가이샤 무라타 세이사쿠쇼 | 증폭 회로 |
US9722548B2 (en) | 2015-07-02 | 2017-08-01 | Murata Manufacturing Co., Ltd. | Amplification circuit |
JP2018042029A (ja) * | 2016-09-05 | 2018-03-15 | 株式会社東芝 | 高周波半導体増幅回路 |
CN108306623A (zh) * | 2017-01-13 | 2018-07-20 | 上海韦玏微电子有限公司 | 低噪声放大器 |
KR20200020372A (ko) * | 2018-08-17 | 2020-02-26 | 삼성전기주식회사 | 아이솔레이션 특성이 개선된 증폭 장치 |
KR102185059B1 (ko) | 2018-08-17 | 2020-12-01 | 삼성전기주식회사 | 아이솔레이션 특성이 개선된 증폭 장치 |
US11336239B2 (en) | 2019-05-27 | 2022-05-17 | Kabushiki Kaisha Toshiba | High-frequency amplifier circuit |
JP2021016106A (ja) * | 2019-07-12 | 2021-02-12 | 株式会社東芝 | 高周波増幅回路 |
JP2021150719A (ja) * | 2020-03-17 | 2021-09-27 | 株式会社東芝 | 可変利得増幅器 |
US11437965B2 (en) | 2020-03-17 | 2022-09-06 | Kabushiki Kaisha Toshiba | Variable gain amplifier and wireless communication device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9077290B2 (en) | Low-noise amplifier with impedance boosting circuit | |
JP2014027501A (ja) | 可変利得増幅器および可変利得増幅器を備えた無線通信機器 | |
US9647700B2 (en) | Power amplification module | |
KR100704568B1 (ko) | 가변 이득 저잡음 증폭기 | |
US8149049B2 (en) | Low noise receiving apparatus | |
US9184716B2 (en) | Low noise amplifier and receiver | |
US10778169B2 (en) | Power amplification module | |
US8207790B2 (en) | High frequency power amplifier | |
KR20170096111A (ko) | 상보적 공통 게이트 및 공통 소스 증폭기들의 이득 제어 | |
JP5880980B2 (ja) | 電力増幅モジュール | |
JP4936151B2 (ja) | 利得可変増幅器およびそれを用いた通信機器 | |
KR101123211B1 (ko) | 저잡음 증폭기 및 무선수신기 | |
JP2009225342A (ja) | 利得可変型低雑音増幅器 | |
JP2008098771A (ja) | 低雑音増幅器 | |
JP2002043875A (ja) | 可変利得増幅器及びそれを備えた電子機器 | |
JP5743983B2 (ja) | 送受切替回路、無線装置および送受切替方法 | |
TWI422146B (zh) | 可變的動態範圍放大器 | |
WO2006095416A1 (ja) | 減衰器を備えた高周波増幅器 | |
JP5139963B2 (ja) | 差動増幅器 | |
US11437965B2 (en) | Variable gain amplifier and wireless communication device | |
JP3983511B2 (ja) | 利得可変増幅回路およびそれを用いた受信機ならびに送信機 | |
KR20100078760A (ko) | 저잡음 증폭기 | |
JP2006279745A (ja) | 可変利得低雑音増幅器 | |
JP2006005637A (ja) | 可変利得増幅器 | |
US20190199293A1 (en) | Power amplifying apparatus with wideband linearity |