JP2004274108A - 利得可変型増幅器 - Google Patents
利得可変型増幅器 Download PDFInfo
- Publication number
- JP2004274108A JP2004274108A JP2003058070A JP2003058070A JP2004274108A JP 2004274108 A JP2004274108 A JP 2004274108A JP 2003058070 A JP2003058070 A JP 2003058070A JP 2003058070 A JP2003058070 A JP 2003058070A JP 2004274108 A JP2004274108 A JP 2004274108A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- effect transistor
- fet
- amplifier
- signal amplification
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003321 amplification Effects 0.000 claims abstract description 55
- 238000003199 nucleic acid amplification method Methods 0.000 claims abstract description 55
- 239000003990 capacitor Substances 0.000 claims abstract description 37
- 230000005669 field effect Effects 0.000 claims description 33
- 230000005684 electric field Effects 0.000 description 9
- 230000002238 attenuated effect Effects 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 3
- 230000006835 compression Effects 0.000 description 2
- 238000007906 compression Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 101100484930 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) VPS41 gene Proteins 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
- H03F1/342—Negative-feedback-circuit arrangements with or without positive feedback in field-effect transistor amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
- H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
- H03F3/1935—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices with junction-FET devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0035—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements
- H03G1/007—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements using FET type devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
【課題】利得可変時における入出力電力特性の向上。
【解決手段】信号増幅用ＦＥＴ１には、増幅器バイパス用ＦＥＴ３を中心として構成されてなるバイパス回路１０１が並列接続される一方、信号増幅用ＦＥＴ１のソース端子側には、その動作を制御するバイアスＳＷ用ＦＥＴ２が接続されており、このバイアスＳＷ用ＦＥＴ２のソース端子と信号増幅用ＦＥＴ１の第２のゲート端子（Ｇ２）とが相互に接続されて、その接続点とグランドとの間には、自己バイアス抵抗器２２とバイパスキャパシタ１６がそれぞれ接続されており、利得可変時、すなわち、増幅器を最小利得とする場合に、信号増幅用ＦＥＴ１の第２のゲート端子（Ｇ２）の電圧を常にソース端子の電位よりも低く保持できるようになっている。
【選択図】 図１
【解決手段】信号増幅用ＦＥＴ１には、増幅器バイパス用ＦＥＴ３を中心として構成されてなるバイパス回路１０１が並列接続される一方、信号増幅用ＦＥＴ１のソース端子側には、その動作を制御するバイアスＳＷ用ＦＥＴ２が接続されており、このバイアスＳＷ用ＦＥＴ２のソース端子と信号増幅用ＦＥＴ１の第２のゲート端子（Ｇ２）とが相互に接続されて、その接続点とグランドとの間には、自己バイアス抵抗器２２とバイパスキャパシタ１６がそれぞれ接続されており、利得可変時、すなわち、増幅器を最小利得とする場合に、信号増幅用ＦＥＴ１の第２のゲート端子（Ｇ２）の電圧を常にソース端子の電位よりも低く保持できるようになっている。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、利得可変型の増幅器に係り、特に、各種の無線通信機器において高周波信号の増幅に用いられるものにあって、入出力電力特性の向上等を図ったものに関する。
【０００２】
【従来の技術】
従来、この種の増幅器としては、例えば、増幅動作を行う増幅用半導体素子の入力側において、その増幅用半導体素子への高周波入力ラインとグランドとの間に、外部からの制御電圧によって導通状態を可変できる信号減衰用半導体素子を直列に設け、増幅用半導体素子への入力信号の減衰を行えるようにして利得可変可能に構成されたものが公知・周知となっている（例えば、特許文献１参照。）。
増幅器の利得を変える方策としては、上述のようにいわゆる利得可変を行う回路を設けるだけでなく、例えば、十分な信号入力に対しては、増幅器の電源電圧を断として最小の利得とする方法もある。
【０００３】
【特許文献１】
特開２００１−２３７６５０号公報（第３−４頁、第１図）
【０００４】
【発明が解決しようとする課題】
ところで、上述したような増幅器の入力側には、前段の回路と増幅器とのインピーダンス整合を行う入力インピーダンス整合回路が、また、出力側には、後段の回路と増幅器とのインピーダンス整合を行う出力インピーダンス整合回路が、それぞれ設けられることが多い。
このようなインピーダンス整合回路は、通常、微弱な信号が入力される場合を想定し、利得可変を行わない状態、すなわち、換言すれば、増幅器の利得が最大時において最適化されるため、増幅器の入力端及び出力端のそれぞれにおける電圧定在波比は、良好な特性を得ることができる。
【０００５】
その一方、利得可変時、すなわち、換言すれば、増幅器の利得を最小とする場合には、先の特許文献１に開示された構成の増幅器においては、信号減衰用半導体素子がオン状態（導通状態）となり増幅器の入力及び出力インピーダンスが、利得可変を行わない場合と大きく異なるため、入出力端にそれぞれインピーダンス整合回路が設けられていても、これらのインピーダンス整合回路は先に述べたように増幅器の利得が最大時に最適化されていることから、利得可変時における電圧定在波比は著しく悪化してしまう。
その結果、増幅器の前段や後段に接続されるフィルターの特性悪化を招来し、結局、無線通信機の受信性能を著しく悪化させてしまうという問題がある。
【０００６】
また、利得可変を行う回路を設けずに、電源供給の有無により利得可変を行うようにした増幅器の場合、電源供給を断つことにより無線通信機の低消費電力化が図られるという利点はあるものの、この場合にあっても、増幅器の入出力インピーダンスは、電源供給時と電源供給を断とした場合とでは大きく異なるため、電源供給を断とした場合における増幅器の入出力端における電圧定在波比が電源供給時に比して悪化してしまうという問題が生ずる点では、利得可変を行う回路を設けた増幅器と同様である。
さらに、このような電源電圧の供給の有無によって利得可変を行うようにした増幅器においては、その利得可変時（電源非供給断時）の利得が、信号増幅用半導体素子の入出力間アイソレーションによりほぼ決定されてしまうために、利得減衰量、すなわち、利得可変を行わない場合（電源供給時）の利得と利得可変を行う場合（電源非供給時）の利得の差を任意に設定することが不可能であるため、使い勝手が悪いという問題がある。
【０００７】
そこで、本願発明者は、上記問題を解決し、利得可変時における低消費電力を実現しつつ、利得可変の有無に関わらず入出力端における電圧定在波比の良好な利得可変型増幅器を発明し、既に出願を行った（特願２０００２−３６１２６６号）。
図３には、かかる本願発明者により発明された利得可変型増幅器の回路構成が示されており、以下、同図を参照しつつこの増幅器について概括的に説明する。この図３に示された利得可変型増幅器は、信号増幅用ＦＥＴ（電界効果トランジスタ）１により入力された高周波信号が増幅されると共に、バイアスＳＷ用ＦＥＴ５によって利得可変の有無が選択可能に構成されてなるものである。そして、さらに、信号増幅用ＦＥＴ１の第１のゲート端子（Ｇ１）側に第１のＤＣカット用キャパシタ６及び抵抗器７並びに入力インピーダンス補正用ＦＥＴ２が配設され、また、信号増幅用ＦＥＴ１のドレイン端子側に第２のＤＣカット用キャパシタ１２及び抵抗器１３並びに出力インピーダンス補正用ＦＥＴ３が配設され、さらに、信号増幅用ＦＥＴ１の第１のゲート端子（Ｇ１）とドレイン端子間に第４のＤＣカット用キャパシタ２３、増幅器バイパス用ＦＥＴ４及び第５のＤＣカット用キャパシタ２７が配設されたものとなっている。
【０００８】
かかる構成において、利得可変を行わない場合（最大利得を得る場合）には、電源電圧印加端子３４に信号増幅用ＦＥＴ１が動作するような電圧を印加すると共に、第２のコントロール電圧印加端子３７には、バイアスＳＷ用ＦＥＴ５がＯＮ状態となるようなバイアス電圧を印加する一方、第１のコントロール電圧印加端子３６には、増幅器バイパス用ＦＥＴ４、入力インピーダンス補正用ＦＥＴ２及び出力インピーダンス補正用ＦＥＴ３のピンチオフ電圧をＶｐとした場合、−Ｖｐ以上のバイアス電圧を印加することで、信号増幅用ＦＥＴ１が増幅動作を行う状態となる一方、増幅器バイパス用ＦＥＴ４、入力インピーダンス補正用ＦＥＴ２及び出力インピーダンス補正用ＦＥＴ３はＯＦＦ状態となる。そして、高周波信号入力端子３２へ印加された高周波信号は、増幅器バイパス用ＦＥＴ４、入力インピーダンス補正用ＦＥＴ２及び出力インピーダンス補正用ＦＥＴ３で減衰されることなく信号増幅用ＦＥＴ１により最大利得で増幅されて高周波信号出力端子３３から得ることができる。
【０００９】
一方、利得可変時、すなわち、最小利得を得る場合、第２のコントロール電圧印加端子３７には、バイアスＳＷ用ＦＥＴ５がＯＦＦ状態となるようなバイアス電圧を印加する一方、第１のコントロール電圧印加端子３６には、−Ｖｐ以下のバイアス電圧を印加することで、信号増幅用ＦＥＴ１がＯＦＦ状態となり、増幅器バイパス用ＦＥＴ４、入力インピーダンス補正用ＦＥＴ２及び出力インピーダンス補正用ＦＥＴ３はＯＮ状態となる。そして、高周波入力端子３２への高周波入力信号は、増幅器バイパス用ＦＥＴ４を介して高周波信号出力端子３３へバイパスされると共に、信号増幅用ＦＥＴ１の入力側における入力インピーダンスの変動が、入力インピーダンス補正用ＦＥＴ２を中心とした回路部分によって補正され、また、信号増幅用ＦＥＴ１の出力側における出力インピーダンスの変動が、出力インピーダンス補正用ＦＥＴ３を中心とした回路部分によって補正されるようになっている。そのため、利得可変を行わない状態、すなわち、信号増幅用ＦＥＴ１のみが動作して最大利得が得られる場合と比較して、利得可変時における増幅器の入出力端子における電圧定在波比の変動を小さくし、かつ、利得可変時に低消費電力化が可能となっている。
【００１０】
しかしながら、この利得可変型増幅器においては、次述するような問題がある。
まず、信号増幅用ＦＥＴ１がＯＦＦ状態とされて、高周波入力端子３２へ印加された高周波信号が、増幅器バイパス用ＦＥＴ４を介して高周波信号出力端子３３へバイパスされる動作状態にあっても、信号増幅用ＦＥＴ１は、増幅器バイパス用ＦＥＴ４を中心としたバイパス回路と並列に配置されているため、高周波入力端子３２へ印加された高周波信号は、実際には信号増幅用ＦＥＴ１の第１のゲート端子（Ｇ１）にも印加され、その信号レベルは、高周波入力端子３２へ印加された高周波信号のレベルの増大と共に増大するものとなる。
ここで、信号増幅用ＦＥＴ１の第１のゲート端子（Ｇ１）とソースとの間には、等価的にダイオードが接続されていると見ることができる。したがって、先に述べたように高周波信号入力により第１のゲート端子（Ｇ１）の電位が上昇すると、ソース電位も同様に上昇してしまう。また、信号増幅用ＦＥＴ１の第２のゲート端子（Ｇ２）は、ソースインダクタ２０を介して信号増幅用ＦＥＴ１のソースと接続されているため、結果としてこの第２のゲート端子（Ｇ２）の電位もソース電位と共に上昇することとなる。
【００１１】
ところで、信号増幅用ＦＥＴ１のドレインには、予め電源電圧印加端子３４よりチョークインダクタ２８を介してこの信号増幅用ＦＥＴ１が動作するようなバイアスが印加されているが、例えば、高周波信号入力端子３２に強電界の高周波信号入力信号が印加された場合には、それによって、先に述べたように信号増幅用ＦＥＴ１のソース端子、第２のゲート端子（Ｇ２）の電位が上昇し、その結果、信号増幅用ＦＥＴ１のドレイン端子及びソース端子並びに第２のゲート端子（Ｇ２）の各々の電位が同電位（０Ｖ）に近くなるため、本来であれば、非導通状態にあるべき信号増幅用ＦＥＴ１のドレイン・ソース間が導通状態となってしまうという不都合を生ずることがある。このため、高周波信号入力端子３２に印加された強電界の高周波信号は、入力インピーダンス整合回路２９、ＤＣカット用キャパシタ２３、増幅器バイパス用ＦＥＴ４及びＤＣカット用キャパシタ２７を介して高周波信号出力端子３３に出力されると共に、上述のようにして実質的に導通状態となってしまった信号増幅用ＦＥＴ１のドレイン・ソース間、ソースインダクタ２０及びソースキャパシタ２２を介してグランドへ漏洩されてしまう結果となる。このようにして、高周波信号出力端子３３に出力されるべき高周波信号が減衰されてしまうため、図３に示された利得可変型増幅器においては、強電界の高周波信号が入力された場合における線形特性が著しく損なわれてしまうという問題がある。
図４には、図３に示された利得可変型増幅器の利得可変時における入力電力に対する利得変化の様子を示す特性図が示されているが、同図によれば、高周波信号の入力レベルが増大した場合に、増幅器としての線形特性が極端に劣化することが確認できる。
【００１２】
本発明は、上記実状に鑑みてなされたもので、利得可変時における入出力電力特性の良好な利得可変型増幅器を提供するものである。
【００１３】
【課題を解決するための手段】
上記発明の目的を達成するため、本発明に係る利得可変型増幅器は、
信号増幅用電界効果トランジスタを用いて高周波信号の増幅が行われるよう構成されてなる利得可変型増幅器であって、
増幅器バイパス用電界効果トランジスタを中心として構成されてなる増幅器バイパス手段が前記信号増幅用電界効果トランジスタと並列に設けられる一方、
前記信号増幅用電界効果トランジスタのソース端子側には、当該トランジスタの動作を制御するバイアスＳＷ用電界効果トランジスタが接続され、
前記信号増幅用電界効果トランジスタの第２のゲート端子が前記バイアスＳＷ用電界効果トランジスタのソース端子と自己バイアス抵抗器との接続点に接続されてなるものである。
【００１４】
かかる構成においては、利得可変時、すなわち、増幅器を最小利得とする場合に、高周波入力信号のレベルが増大し、それにより信号増幅用電界効果トランジスタのソース端子の電圧が上昇したとしても、信号増幅用電界効果トランジスタの第２のゲート端子の電位は、ほぼ０Ｖに維持することができ、この第２のゲート端子（Ｇ２）の電圧を常にソース端子の電位よりも低く保持できることとなるので、信号増幅用電界効果トランジスタのドレイン・ソース間を絶えず非導通状態に保つことが可能となり、その結果、入力された強電界の高周波信号が、増幅器バイパス手段を通過した後、信号増幅用電界効果トランジスタのドレイン・ソース間を介してグランドに漏洩されることなく、良好な線形特性を得ることが可能となるものである。
【００１５】
【発明の実施の形態】
以下、本発明の実施の形態について、図１及び図２を参照しつつ説明する。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
本発明の実施の形態における利得可変型増幅器は、信号増幅用ＦＥＴ（電界効果トランジスタ）１により入力された高周波信号が増幅されると共に、バイアスＳＷ用ＦＥＴ２によって利得可変の有無が選択可能に構成されてなるものである。そして、さらに、信号増幅用ＦＥＴ１の第１のゲート端子（Ｇ１）とドレイン端子間に第３のＤＣカット用キャパシタ（バイパス用ＦＥＴソース側ＤＣカット用キャパシタ）１３、増幅器バイパス用ＦＥＴ３及び第４のＤＣカット用キャパシタ（バイパス用ＦＥＴドレイン側ＤＣカット用キャパシタ）１４により構成された増幅器バイパス手段としてのバイパス回路１０１が設けられたものとなっている。
以下、具体的に回路接続について説明すれば、まず、信号増幅用ＦＥＴ１は、例えば、ＭＥＳＦＥＴ（Ｍｅｔａｌ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）が好適であり、本発明の実施の形態においては、ｎチャンネル・デプレッション型のいわゆるデュアルゲートを有するものが用いられたものとなっている。
この信号増幅用ＦＥＴ１の第１のゲート端子（Ｇ１）は、抵抗器２１を介してグランドに接続されると共に、第１のＤＣカット用キャパシタ１１及び入力インピーダンス整合回路３４を介して高周波信号入力端子４１に接続されたものとなっている。
【００１６】
また、信号増幅用ＦＥＴ１のソース端子は、ソースインダクタ３１を介してバイアスＳＷ用ＦＥＴ２のドレイン端子及びソースキャパシタ１５の一端に接続されたものとなっており、ソースキャパシタ１５の他端は、グランドに接続されたものとなっている。そして、バイアスＳＷ用ＦＥＴ２のソース端子は、信号増幅用ＦＥＴ１の第２のゲート端子（Ｇ２）と相互に接続されると共に、この相互の接続点とグランドとの間には、第２の抵抗器（自己バイアス抵抗器）２２とバイパスキャパシタ１６が並列に接続されている。
さらに、信号増幅用ＦＥＴ１のドレイン端子は、チョークインダクタ３２を介して電源電圧印加端子４３に接続されると共に、出力インピーダンス整合回路３５及び第２のＤＣカット用キャパシタ１２を介して高周波信号出力端子４２に接続されている。
【００１７】
一方、増幅器バイパス用ＦＥＴ３は、例えば、ｎチャンネル・デプレッション型のものが用いられ、そのソース端子は、第３のＤＣカット用キャパシタ１３を介して先の第１のＤＣカット用キャパシタ１１と入力インピーダンス整合回路３４の接続点に接続される一方、ドレイン端子は、第４のＤＣカット用キャパシタ１４を介して信号増幅用ＦＥＴ１のドレイン端子に接続されている。また、増幅器バイパス用ＦＥＴ３のゲート端子は、第５の抵抗器２５を介してグランドに接続される一方、ソース端子は、第４の抵抗器２４を介して、ドレイン端子は、第６の抵抗器２６を介して、共に第２のコントロール電圧印加端子４５に接続されている。
【００１８】
次に、上記構成における動作について説明する。
まず、第２のコントロール電圧印加端子４５に印加されるコントロール電圧をＶＣＯＮＴ４５とし、増幅器バイパス用ＦＥＴ３のピンチオフ電圧をＶｐであるとする。
最初に、利得可変を行わない場合（最大利得を得る場合）には、電源電圧印加端子４３には信号増幅用ＦＥＴ１が動作するような電源電圧を印加し、第１のコントロール電圧印加端子４４にはバイアスＳＷ用ＦＥＴ５がオン（導通状態）となるようなバイアス電圧を印加し、かつ、第２のコントロール電圧印加端子４５には、ＶＣＯＮＴ４５≧−Ｖｐとなるような電圧を印加する。
その結果、信号増幅用ＦＥＴ１が動作状態となる一方、増幅器バイパス用ＦＥＴ３は、オフ状態（非導通状態）となる。
【００１９】
そして、この利得可変を行わない状態において、増幅器バイパス用ＦＥＴ３ののゲート幅Ｗｇｔ、第３及び第４のＤＣカット用キャパシタ１３，１４の各々の容量値は、これら素子における高周波入力信号及び高周波出力信号の減衰を抑えるように最適化されているため、高周波信号入力端子４１から入力インピーダンス整合回路３４を介して入力された高周波信号は、増幅器バイパス用ＦＥＴ３において減衰することなく第１のＤＣカット用キャパシタ１１を介して信号増幅用ＦＥＴ１の第１のゲート端子（Ｇ１）に入力され、増幅されてドレイン端子から出力された高周波信号は、増幅器バイパス用ＦＥＴ３にて減衰することなく、出力インピーダンス整合回路３５及び第２のＤＣカット用キャパシタ１２を介して高周波信号出力端子４２に出力されることとなり、通常の増幅器と同様に動作して最大利得を得ることができる。
【００２０】
一方、利得可変を行う場合（最小利得を得る場合）には、第１のコントロール電圧印加端子４４にバイアスＳＷ用ＦＥＴ２がオフ状態となるようなバイアス電圧を印加し、かつ、第２のコントロール電圧印加端子４５には、ＶＣＯＮＴ４５≦−Ｖｐとなるような電圧を印加する。
その結果、信号増幅用ＦＥＴ１がオフ状態となる一方、増幅器バイパス用ＦＥＴ３は、オン状態（導通状態）となる。この場合、信号増幅用ＦＥＴ１はオフ状態であるため、高周波入力信号は信号増幅用ＦＥＴ１を通過するのではなく、第３のＤＣカット用キャパシタ１３、増幅器バイパス用ＦＥＴ３及び第４のＤＣカット用キャパシタ１４にて構成されたバイパス回路１０１を通過することとなる。
【００２１】
ここで、利得可変時における利得は、第３のＤＣカット用キャパシタ１３、増幅器バイパス用ＦＥＴ３及び第４のＤＣカット用キャパシタ１４で構成されたバイパス回路１０１における通過損失により決定されることとなるが、増幅器バイパス用ＦＥＴ３のゲート幅Ｗｇｔ、第３及び第４のＤＣカット用キャパシタ１３，１４の容量値を最適化することにより、利得可変時における利得及び利得減衰量を所望の値に任意に設定することが可能である。
【００２２】
例えば、図３に示された従来回路においては、既に述べたように、利得可変時に高周波入力信号のレベルが増大すると、それに伴い信号増幅用ＦＥＴ１のソース端子、第２のゲート端子（Ｇ２）の電位が上昇し、その結果、信号増幅用ＦＥＴ１のドレイン端子及びソース端子並びに第２のゲート端子（Ｇ２）の各々の電位が同電位（０Ｖ）に近くなるため、本来であれば、非導通状態にあるべき信号増幅用ＦＥＴ１のドレイン・ソース間が導通状態となってしまい、増幅器バイパス用ＦＥＴ４を中心として構成されたバイパス回路を通過した高周波信号が、信号増幅用ＦＥＴ１のドレイン・ソース間を介してグランドに漏洩してしまう。この高周波信号の漏洩により、本来、高周波出力端子３３へ出力されるべき高周波信号が減衰されてしまい、結果として、利得可変時に強電界の高周波信号の入力があると、増幅器の線形特性が損なわれてしまうこととなっていた。
【００２３】
これに対して、本発明の実施の形態における利得可変型増幅器においては、既に述べたように、信号増幅用ＦＥＴ１の第２のゲート端子（Ｇ２）をバイアスＳＷ用ＦＥＴ２のソース端子と第２の抵抗器（自己バイアス抵抗器）２２との接続点に接続しているため、利得可変時に高周波入力信号のレベルが増大し、それにより信号増幅用ＦＥＴ１のソース端子の電圧が上昇したとしても、信号増幅用ＦＥＴ１の第２のゲート端子（Ｇ２）の電位は、ほぼ０Ｖに維持することができ、この第２のゲート端子（Ｇ２）の電圧を常にソース端子の電位よりも低く保持できることとなる。すなわち、利得可変時においては、信号増幅用ＦＥＴ１の第２のゲート端子（Ｇ２）を常にピンチオフ状態に設定することができるため、高周波信号入力端子４１より強電界の高周波信号が入力された場合においても、信号増幅用ＦＥＴ１のドレイン・ソース間を絶えず非導通状態に保つことが可能となる。その結果、高周波信号入力端子４１より入力された強電界の高周波信号は、バイパス回路１０１を通過した後、信号増幅用ＦＥＴ１のドレイン・ソース間を介してグランドに漏洩されることなく、すなわち、換言すれば、信号増幅用ＦＥＴ１による減衰を受けることなく、高周波信号出力端子４２へ出力されることとなるため、結果として、本発明の実施の形態における利得可変型増幅器は、強電界の高周波信号が入力された場合においても、良好な線形特性を得ることが可能となるものである。
【００２４】
図２には、本発明の実施の形態における利得可変型増幅器の利得可変時の入力電力に対する利得変化を示す特性線が示されており、既に図４に示された従来回路の同様な特性線と比較すると、例えば、従来回路の場合、利得が１ｄＢ圧縮された時の入力電力（以下、この場合の入力電力を「１ｄＢ利得圧縮時入力電力」と言う）が約−２．９ｄＢｍであるのに対して、本発明の実施の形態における利得可変型増幅器の場合、１ｄＢ利得圧縮時入力電力は、約＋１４．１ｄＢｍとなっており、従来回路と比較して１ｄＢ利得圧縮時入力電力が１７ｄＢ程改善されていることが確認できる。
なお、上述した構成例においては、増幅器バイパス用ＦＥＴ３を１段構成としたが、所望に応じて直列に複数段接続した構成としても良いことは勿論である。
【００２５】
【発明の効果】
以上、述べたように、本発明によれば、利得可変時、すなわち、換言すれば、最小利得を得る場合において強電界の高周波信号が入力された際に、非動作状態にあるべき信号増幅用のトランジスタが、強電界の高周波信号によって動作状態とされることがないような構成としたので、良好な入出力電力特性を得ることができ、そのため、無線通信機器に用いた場合には、受信性能を悪化させることなく、入力される信号レベルに応じて利得可変を行うことができるという効果を奏するものである。
【図面の簡単な説明】
【図１】本発明の実施の形態における利得可変型増幅器の一回路構成例を示す回路図である。
【図２】図１に示された利得可変型増幅器の利得可変時の入力電力に対する利得変化を示す特性グラフである。
【図３】従来の利得可変型増幅器の一回路構成例を示す回路図である。
【図４】図３に示された従来の利得可変型増幅器における利得可変時の入力電力に対する利得変化を示す特性グラフである。
【符号の説明】
１…信号増幅用ＦＥＴ
２…バイアスＳＷ用ＦＥＴ
３…増幅器バイパス用ＦＥＴ
３４…入力インピーダンス整合回路
３５…出力インピーダンス整合回路
４１…高周波信号入力端子
４２…高周波信号出力端子
４３…電源電圧印加端子
４４…第１のコントロール電圧印加端子
４５…第２のコントロール電圧印加端子
【発明の属する技術分野】
本発明は、利得可変型の増幅器に係り、特に、各種の無線通信機器において高周波信号の増幅に用いられるものにあって、入出力電力特性の向上等を図ったものに関する。
【０００２】
【従来の技術】
従来、この種の増幅器としては、例えば、増幅動作を行う増幅用半導体素子の入力側において、その増幅用半導体素子への高周波入力ラインとグランドとの間に、外部からの制御電圧によって導通状態を可変できる信号減衰用半導体素子を直列に設け、増幅用半導体素子への入力信号の減衰を行えるようにして利得可変可能に構成されたものが公知・周知となっている（例えば、特許文献１参照。）。
増幅器の利得を変える方策としては、上述のようにいわゆる利得可変を行う回路を設けるだけでなく、例えば、十分な信号入力に対しては、増幅器の電源電圧を断として最小の利得とする方法もある。
【０００３】
【特許文献１】
特開２００１−２３７６５０号公報（第３−４頁、第１図）
【０００４】
【発明が解決しようとする課題】
ところで、上述したような増幅器の入力側には、前段の回路と増幅器とのインピーダンス整合を行う入力インピーダンス整合回路が、また、出力側には、後段の回路と増幅器とのインピーダンス整合を行う出力インピーダンス整合回路が、それぞれ設けられることが多い。
このようなインピーダンス整合回路は、通常、微弱な信号が入力される場合を想定し、利得可変を行わない状態、すなわち、換言すれば、増幅器の利得が最大時において最適化されるため、増幅器の入力端及び出力端のそれぞれにおける電圧定在波比は、良好な特性を得ることができる。
【０００５】
その一方、利得可変時、すなわち、換言すれば、増幅器の利得を最小とする場合には、先の特許文献１に開示された構成の増幅器においては、信号減衰用半導体素子がオン状態（導通状態）となり増幅器の入力及び出力インピーダンスが、利得可変を行わない場合と大きく異なるため、入出力端にそれぞれインピーダンス整合回路が設けられていても、これらのインピーダンス整合回路は先に述べたように増幅器の利得が最大時に最適化されていることから、利得可変時における電圧定在波比は著しく悪化してしまう。
その結果、増幅器の前段や後段に接続されるフィルターの特性悪化を招来し、結局、無線通信機の受信性能を著しく悪化させてしまうという問題がある。
【０００６】
また、利得可変を行う回路を設けずに、電源供給の有無により利得可変を行うようにした増幅器の場合、電源供給を断つことにより無線通信機の低消費電力化が図られるという利点はあるものの、この場合にあっても、増幅器の入出力インピーダンスは、電源供給時と電源供給を断とした場合とでは大きく異なるため、電源供給を断とした場合における増幅器の入出力端における電圧定在波比が電源供給時に比して悪化してしまうという問題が生ずる点では、利得可変を行う回路を設けた増幅器と同様である。
さらに、このような電源電圧の供給の有無によって利得可変を行うようにした増幅器においては、その利得可変時（電源非供給断時）の利得が、信号増幅用半導体素子の入出力間アイソレーションによりほぼ決定されてしまうために、利得減衰量、すなわち、利得可変を行わない場合（電源供給時）の利得と利得可変を行う場合（電源非供給時）の利得の差を任意に設定することが不可能であるため、使い勝手が悪いという問題がある。
【０００７】
そこで、本願発明者は、上記問題を解決し、利得可変時における低消費電力を実現しつつ、利得可変の有無に関わらず入出力端における電圧定在波比の良好な利得可変型増幅器を発明し、既に出願を行った（特願２０００２−３６１２６６号）。
図３には、かかる本願発明者により発明された利得可変型増幅器の回路構成が示されており、以下、同図を参照しつつこの増幅器について概括的に説明する。この図３に示された利得可変型増幅器は、信号増幅用ＦＥＴ（電界効果トランジスタ）１により入力された高周波信号が増幅されると共に、バイアスＳＷ用ＦＥＴ５によって利得可変の有無が選択可能に構成されてなるものである。そして、さらに、信号増幅用ＦＥＴ１の第１のゲート端子（Ｇ１）側に第１のＤＣカット用キャパシタ６及び抵抗器７並びに入力インピーダンス補正用ＦＥＴ２が配設され、また、信号増幅用ＦＥＴ１のドレイン端子側に第２のＤＣカット用キャパシタ１２及び抵抗器１３並びに出力インピーダンス補正用ＦＥＴ３が配設され、さらに、信号増幅用ＦＥＴ１の第１のゲート端子（Ｇ１）とドレイン端子間に第４のＤＣカット用キャパシタ２３、増幅器バイパス用ＦＥＴ４及び第５のＤＣカット用キャパシタ２７が配設されたものとなっている。
【０００８】
かかる構成において、利得可変を行わない場合（最大利得を得る場合）には、電源電圧印加端子３４に信号増幅用ＦＥＴ１が動作するような電圧を印加すると共に、第２のコントロール電圧印加端子３７には、バイアスＳＷ用ＦＥＴ５がＯＮ状態となるようなバイアス電圧を印加する一方、第１のコントロール電圧印加端子３６には、増幅器バイパス用ＦＥＴ４、入力インピーダンス補正用ＦＥＴ２及び出力インピーダンス補正用ＦＥＴ３のピンチオフ電圧をＶｐとした場合、−Ｖｐ以上のバイアス電圧を印加することで、信号増幅用ＦＥＴ１が増幅動作を行う状態となる一方、増幅器バイパス用ＦＥＴ４、入力インピーダンス補正用ＦＥＴ２及び出力インピーダンス補正用ＦＥＴ３はＯＦＦ状態となる。そして、高周波信号入力端子３２へ印加された高周波信号は、増幅器バイパス用ＦＥＴ４、入力インピーダンス補正用ＦＥＴ２及び出力インピーダンス補正用ＦＥＴ３で減衰されることなく信号増幅用ＦＥＴ１により最大利得で増幅されて高周波信号出力端子３３から得ることができる。
【０００９】
一方、利得可変時、すなわち、最小利得を得る場合、第２のコントロール電圧印加端子３７には、バイアスＳＷ用ＦＥＴ５がＯＦＦ状態となるようなバイアス電圧を印加する一方、第１のコントロール電圧印加端子３６には、−Ｖｐ以下のバイアス電圧を印加することで、信号増幅用ＦＥＴ１がＯＦＦ状態となり、増幅器バイパス用ＦＥＴ４、入力インピーダンス補正用ＦＥＴ２及び出力インピーダンス補正用ＦＥＴ３はＯＮ状態となる。そして、高周波入力端子３２への高周波入力信号は、増幅器バイパス用ＦＥＴ４を介して高周波信号出力端子３３へバイパスされると共に、信号増幅用ＦＥＴ１の入力側における入力インピーダンスの変動が、入力インピーダンス補正用ＦＥＴ２を中心とした回路部分によって補正され、また、信号増幅用ＦＥＴ１の出力側における出力インピーダンスの変動が、出力インピーダンス補正用ＦＥＴ３を中心とした回路部分によって補正されるようになっている。そのため、利得可変を行わない状態、すなわち、信号増幅用ＦＥＴ１のみが動作して最大利得が得られる場合と比較して、利得可変時における増幅器の入出力端子における電圧定在波比の変動を小さくし、かつ、利得可変時に低消費電力化が可能となっている。
【００１０】
しかしながら、この利得可変型増幅器においては、次述するような問題がある。
まず、信号増幅用ＦＥＴ１がＯＦＦ状態とされて、高周波入力端子３２へ印加された高周波信号が、増幅器バイパス用ＦＥＴ４を介して高周波信号出力端子３３へバイパスされる動作状態にあっても、信号増幅用ＦＥＴ１は、増幅器バイパス用ＦＥＴ４を中心としたバイパス回路と並列に配置されているため、高周波入力端子３２へ印加された高周波信号は、実際には信号増幅用ＦＥＴ１の第１のゲート端子（Ｇ１）にも印加され、その信号レベルは、高周波入力端子３２へ印加された高周波信号のレベルの増大と共に増大するものとなる。
ここで、信号増幅用ＦＥＴ１の第１のゲート端子（Ｇ１）とソースとの間には、等価的にダイオードが接続されていると見ることができる。したがって、先に述べたように高周波信号入力により第１のゲート端子（Ｇ１）の電位が上昇すると、ソース電位も同様に上昇してしまう。また、信号増幅用ＦＥＴ１の第２のゲート端子（Ｇ２）は、ソースインダクタ２０を介して信号増幅用ＦＥＴ１のソースと接続されているため、結果としてこの第２のゲート端子（Ｇ２）の電位もソース電位と共に上昇することとなる。
【００１１】
ところで、信号増幅用ＦＥＴ１のドレインには、予め電源電圧印加端子３４よりチョークインダクタ２８を介してこの信号増幅用ＦＥＴ１が動作するようなバイアスが印加されているが、例えば、高周波信号入力端子３２に強電界の高周波信号入力信号が印加された場合には、それによって、先に述べたように信号増幅用ＦＥＴ１のソース端子、第２のゲート端子（Ｇ２）の電位が上昇し、その結果、信号増幅用ＦＥＴ１のドレイン端子及びソース端子並びに第２のゲート端子（Ｇ２）の各々の電位が同電位（０Ｖ）に近くなるため、本来であれば、非導通状態にあるべき信号増幅用ＦＥＴ１のドレイン・ソース間が導通状態となってしまうという不都合を生ずることがある。このため、高周波信号入力端子３２に印加された強電界の高周波信号は、入力インピーダンス整合回路２９、ＤＣカット用キャパシタ２３、増幅器バイパス用ＦＥＴ４及びＤＣカット用キャパシタ２７を介して高周波信号出力端子３３に出力されると共に、上述のようにして実質的に導通状態となってしまった信号増幅用ＦＥＴ１のドレイン・ソース間、ソースインダクタ２０及びソースキャパシタ２２を介してグランドへ漏洩されてしまう結果となる。このようにして、高周波信号出力端子３３に出力されるべき高周波信号が減衰されてしまうため、図３に示された利得可変型増幅器においては、強電界の高周波信号が入力された場合における線形特性が著しく損なわれてしまうという問題がある。
図４には、図３に示された利得可変型増幅器の利得可変時における入力電力に対する利得変化の様子を示す特性図が示されているが、同図によれば、高周波信号の入力レベルが増大した場合に、増幅器としての線形特性が極端に劣化することが確認できる。
【００１２】
本発明は、上記実状に鑑みてなされたもので、利得可変時における入出力電力特性の良好な利得可変型増幅器を提供するものである。
【００１３】
【課題を解決するための手段】
上記発明の目的を達成するため、本発明に係る利得可変型増幅器は、
信号増幅用電界効果トランジスタを用いて高周波信号の増幅が行われるよう構成されてなる利得可変型増幅器であって、
増幅器バイパス用電界効果トランジスタを中心として構成されてなる増幅器バイパス手段が前記信号増幅用電界効果トランジスタと並列に設けられる一方、
前記信号増幅用電界効果トランジスタのソース端子側には、当該トランジスタの動作を制御するバイアスＳＷ用電界効果トランジスタが接続され、
前記信号増幅用電界効果トランジスタの第２のゲート端子が前記バイアスＳＷ用電界効果トランジスタのソース端子と自己バイアス抵抗器との接続点に接続されてなるものである。
【００１４】
かかる構成においては、利得可変時、すなわち、増幅器を最小利得とする場合に、高周波入力信号のレベルが増大し、それにより信号増幅用電界効果トランジスタのソース端子の電圧が上昇したとしても、信号増幅用電界効果トランジスタの第２のゲート端子の電位は、ほぼ０Ｖに維持することができ、この第２のゲート端子（Ｇ２）の電圧を常にソース端子の電位よりも低く保持できることとなるので、信号増幅用電界効果トランジスタのドレイン・ソース間を絶えず非導通状態に保つことが可能となり、その結果、入力された強電界の高周波信号が、増幅器バイパス手段を通過した後、信号増幅用電界効果トランジスタのドレイン・ソース間を介してグランドに漏洩されることなく、良好な線形特性を得ることが可能となるものである。
【００１５】
【発明の実施の形態】
以下、本発明の実施の形態について、図１及び図２を参照しつつ説明する。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
本発明の実施の形態における利得可変型増幅器は、信号増幅用ＦＥＴ（電界効果トランジスタ）１により入力された高周波信号が増幅されると共に、バイアスＳＷ用ＦＥＴ２によって利得可変の有無が選択可能に構成されてなるものである。そして、さらに、信号増幅用ＦＥＴ１の第１のゲート端子（Ｇ１）とドレイン端子間に第３のＤＣカット用キャパシタ（バイパス用ＦＥＴソース側ＤＣカット用キャパシタ）１３、増幅器バイパス用ＦＥＴ３及び第４のＤＣカット用キャパシタ（バイパス用ＦＥＴドレイン側ＤＣカット用キャパシタ）１４により構成された増幅器バイパス手段としてのバイパス回路１０１が設けられたものとなっている。
以下、具体的に回路接続について説明すれば、まず、信号増幅用ＦＥＴ１は、例えば、ＭＥＳＦＥＴ（Ｍｅｔａｌ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）が好適であり、本発明の実施の形態においては、ｎチャンネル・デプレッション型のいわゆるデュアルゲートを有するものが用いられたものとなっている。
この信号増幅用ＦＥＴ１の第１のゲート端子（Ｇ１）は、抵抗器２１を介してグランドに接続されると共に、第１のＤＣカット用キャパシタ１１及び入力インピーダンス整合回路３４を介して高周波信号入力端子４１に接続されたものとなっている。
【００１６】
また、信号増幅用ＦＥＴ１のソース端子は、ソースインダクタ３１を介してバイアスＳＷ用ＦＥＴ２のドレイン端子及びソースキャパシタ１５の一端に接続されたものとなっており、ソースキャパシタ１５の他端は、グランドに接続されたものとなっている。そして、バイアスＳＷ用ＦＥＴ２のソース端子は、信号増幅用ＦＥＴ１の第２のゲート端子（Ｇ２）と相互に接続されると共に、この相互の接続点とグランドとの間には、第２の抵抗器（自己バイアス抵抗器）２２とバイパスキャパシタ１６が並列に接続されている。
さらに、信号増幅用ＦＥＴ１のドレイン端子は、チョークインダクタ３２を介して電源電圧印加端子４３に接続されると共に、出力インピーダンス整合回路３５及び第２のＤＣカット用キャパシタ１２を介して高周波信号出力端子４２に接続されている。
【００１７】
一方、増幅器バイパス用ＦＥＴ３は、例えば、ｎチャンネル・デプレッション型のものが用いられ、そのソース端子は、第３のＤＣカット用キャパシタ１３を介して先の第１のＤＣカット用キャパシタ１１と入力インピーダンス整合回路３４の接続点に接続される一方、ドレイン端子は、第４のＤＣカット用キャパシタ１４を介して信号増幅用ＦＥＴ１のドレイン端子に接続されている。また、増幅器バイパス用ＦＥＴ３のゲート端子は、第５の抵抗器２５を介してグランドに接続される一方、ソース端子は、第４の抵抗器２４を介して、ドレイン端子は、第６の抵抗器２６を介して、共に第２のコントロール電圧印加端子４５に接続されている。
【００１８】
次に、上記構成における動作について説明する。
まず、第２のコントロール電圧印加端子４５に印加されるコントロール電圧をＶＣＯＮＴ４５とし、増幅器バイパス用ＦＥＴ３のピンチオフ電圧をＶｐであるとする。
最初に、利得可変を行わない場合（最大利得を得る場合）には、電源電圧印加端子４３には信号増幅用ＦＥＴ１が動作するような電源電圧を印加し、第１のコントロール電圧印加端子４４にはバイアスＳＷ用ＦＥＴ５がオン（導通状態）となるようなバイアス電圧を印加し、かつ、第２のコントロール電圧印加端子４５には、ＶＣＯＮＴ４５≧−Ｖｐとなるような電圧を印加する。
その結果、信号増幅用ＦＥＴ１が動作状態となる一方、増幅器バイパス用ＦＥＴ３は、オフ状態（非導通状態）となる。
【００１９】
そして、この利得可変を行わない状態において、増幅器バイパス用ＦＥＴ３ののゲート幅Ｗｇｔ、第３及び第４のＤＣカット用キャパシタ１３，１４の各々の容量値は、これら素子における高周波入力信号及び高周波出力信号の減衰を抑えるように最適化されているため、高周波信号入力端子４１から入力インピーダンス整合回路３４を介して入力された高周波信号は、増幅器バイパス用ＦＥＴ３において減衰することなく第１のＤＣカット用キャパシタ１１を介して信号増幅用ＦＥＴ１の第１のゲート端子（Ｇ１）に入力され、増幅されてドレイン端子から出力された高周波信号は、増幅器バイパス用ＦＥＴ３にて減衰することなく、出力インピーダンス整合回路３５及び第２のＤＣカット用キャパシタ１２を介して高周波信号出力端子４２に出力されることとなり、通常の増幅器と同様に動作して最大利得を得ることができる。
【００２０】
一方、利得可変を行う場合（最小利得を得る場合）には、第１のコントロール電圧印加端子４４にバイアスＳＷ用ＦＥＴ２がオフ状態となるようなバイアス電圧を印加し、かつ、第２のコントロール電圧印加端子４５には、ＶＣＯＮＴ４５≦−Ｖｐとなるような電圧を印加する。
その結果、信号増幅用ＦＥＴ１がオフ状態となる一方、増幅器バイパス用ＦＥＴ３は、オン状態（導通状態）となる。この場合、信号増幅用ＦＥＴ１はオフ状態であるため、高周波入力信号は信号増幅用ＦＥＴ１を通過するのではなく、第３のＤＣカット用キャパシタ１３、増幅器バイパス用ＦＥＴ３及び第４のＤＣカット用キャパシタ１４にて構成されたバイパス回路１０１を通過することとなる。
【００２１】
ここで、利得可変時における利得は、第３のＤＣカット用キャパシタ１３、増幅器バイパス用ＦＥＴ３及び第４のＤＣカット用キャパシタ１４で構成されたバイパス回路１０１における通過損失により決定されることとなるが、増幅器バイパス用ＦＥＴ３のゲート幅Ｗｇｔ、第３及び第４のＤＣカット用キャパシタ１３，１４の容量値を最適化することにより、利得可変時における利得及び利得減衰量を所望の値に任意に設定することが可能である。
【００２２】
例えば、図３に示された従来回路においては、既に述べたように、利得可変時に高周波入力信号のレベルが増大すると、それに伴い信号増幅用ＦＥＴ１のソース端子、第２のゲート端子（Ｇ２）の電位が上昇し、その結果、信号増幅用ＦＥＴ１のドレイン端子及びソース端子並びに第２のゲート端子（Ｇ２）の各々の電位が同電位（０Ｖ）に近くなるため、本来であれば、非導通状態にあるべき信号増幅用ＦＥＴ１のドレイン・ソース間が導通状態となってしまい、増幅器バイパス用ＦＥＴ４を中心として構成されたバイパス回路を通過した高周波信号が、信号増幅用ＦＥＴ１のドレイン・ソース間を介してグランドに漏洩してしまう。この高周波信号の漏洩により、本来、高周波出力端子３３へ出力されるべき高周波信号が減衰されてしまい、結果として、利得可変時に強電界の高周波信号の入力があると、増幅器の線形特性が損なわれてしまうこととなっていた。
【００２３】
これに対して、本発明の実施の形態における利得可変型増幅器においては、既に述べたように、信号増幅用ＦＥＴ１の第２のゲート端子（Ｇ２）をバイアスＳＷ用ＦＥＴ２のソース端子と第２の抵抗器（自己バイアス抵抗器）２２との接続点に接続しているため、利得可変時に高周波入力信号のレベルが増大し、それにより信号増幅用ＦＥＴ１のソース端子の電圧が上昇したとしても、信号増幅用ＦＥＴ１の第２のゲート端子（Ｇ２）の電位は、ほぼ０Ｖに維持することができ、この第２のゲート端子（Ｇ２）の電圧を常にソース端子の電位よりも低く保持できることとなる。すなわち、利得可変時においては、信号増幅用ＦＥＴ１の第２のゲート端子（Ｇ２）を常にピンチオフ状態に設定することができるため、高周波信号入力端子４１より強電界の高周波信号が入力された場合においても、信号増幅用ＦＥＴ１のドレイン・ソース間を絶えず非導通状態に保つことが可能となる。その結果、高周波信号入力端子４１より入力された強電界の高周波信号は、バイパス回路１０１を通過した後、信号増幅用ＦＥＴ１のドレイン・ソース間を介してグランドに漏洩されることなく、すなわち、換言すれば、信号増幅用ＦＥＴ１による減衰を受けることなく、高周波信号出力端子４２へ出力されることとなるため、結果として、本発明の実施の形態における利得可変型増幅器は、強電界の高周波信号が入力された場合においても、良好な線形特性を得ることが可能となるものである。
【００２４】
図２には、本発明の実施の形態における利得可変型増幅器の利得可変時の入力電力に対する利得変化を示す特性線が示されており、既に図４に示された従来回路の同様な特性線と比較すると、例えば、従来回路の場合、利得が１ｄＢ圧縮された時の入力電力（以下、この場合の入力電力を「１ｄＢ利得圧縮時入力電力」と言う）が約−２．９ｄＢｍであるのに対して、本発明の実施の形態における利得可変型増幅器の場合、１ｄＢ利得圧縮時入力電力は、約＋１４．１ｄＢｍとなっており、従来回路と比較して１ｄＢ利得圧縮時入力電力が１７ｄＢ程改善されていることが確認できる。
なお、上述した構成例においては、増幅器バイパス用ＦＥＴ３を１段構成としたが、所望に応じて直列に複数段接続した構成としても良いことは勿論である。
【００２５】
【発明の効果】
以上、述べたように、本発明によれば、利得可変時、すなわち、換言すれば、最小利得を得る場合において強電界の高周波信号が入力された際に、非動作状態にあるべき信号増幅用のトランジスタが、強電界の高周波信号によって動作状態とされることがないような構成としたので、良好な入出力電力特性を得ることができ、そのため、無線通信機器に用いた場合には、受信性能を悪化させることなく、入力される信号レベルに応じて利得可変を行うことができるという効果を奏するものである。
【図面の簡単な説明】
【図１】本発明の実施の形態における利得可変型増幅器の一回路構成例を示す回路図である。
【図２】図１に示された利得可変型増幅器の利得可変時の入力電力に対する利得変化を示す特性グラフである。
【図３】従来の利得可変型増幅器の一回路構成例を示す回路図である。
【図４】図３に示された従来の利得可変型増幅器における利得可変時の入力電力に対する利得変化を示す特性グラフである。
【符号の説明】
１…信号増幅用ＦＥＴ
２…バイアスＳＷ用ＦＥＴ
３…増幅器バイパス用ＦＥＴ
３４…入力インピーダンス整合回路
３５…出力インピーダンス整合回路
４１…高周波信号入力端子
４２…高周波信号出力端子
４３…電源電圧印加端子
４４…第１のコントロール電圧印加端子
４５…第２のコントロール電圧印加端子
Claims (2)
- 信号増幅用電界効果トランジスタを用いて高周波信号の増幅が行われるよう構成されてなる利得可変型増幅器であって、
増幅器バイパス用電界効果トランジスタを中心として構成されてなる増幅器バイパス手段が前記信号増幅用電界効果トランジスタと並列に設けられる一方、
前記信号増幅用電界効果トランジスタのソース端子側には、当該トランジスタの動作を制御するバイアスＳＷ用電界効果トランジスタが接続され、
前記信号増幅用電界効果トランジスタの第２のゲート端子が前記バイアスＳＷ用電界効果トランジスタのソース端子と自己バイアス抵抗器との接続点に接続されてなることを特徴とする利得可変型増幅器。 - 信号増幅用電界効果トランジスタを用いて高周波信号の増幅が行われるよう構成されてなる利得可変型増幅器であって、
前記信号増幅用電界効果トランジスタは、デュアルゲート型のものであって、その第１のゲート端子は第１のＤＣカット用キャパシタ及び入力インピーダンス整合回路を介して高周波信号入力端子に接続される一方、ドレイン端子は、出力インピーダンス整合回路及び第２のＤＣカット用キャパシタを介して高周波信号出力端子に接続され、
前記第１のＤＣカット用キャパシタと前記入力インピーダンス整合回路の接続点に増幅器バイパス用電界効果トランジスタのソース端子が第３のＤＣカット用キャパシタを介して接続される一方、当該増幅器バイパス用電界効果トランジスタのドレイン端子が第４のＤＣカット用キャパシタを介して前記信号増幅用電界効果トランジスタのドレイン端子と前記出力インピーダンス整合回路の接続点に接続され、
前記信号増幅用電界効果トランジスタ及び前記増幅器バイパス用電界効果トランジスタの各々のゲート端子が、それぞれ抵抗器を介してグランドに接続され
前記信号増幅用電界効果トランジスタのソース端子がインダクタを介してバイアスＳＷ用電界効果トランジスタのドレイン端子に接続されると共に、当該ドレイン端子は、キャパシタを介してグランドに接続され、
前記信号増幅用電界効果トランジスタの第２のゲート端子と前記バイアスＳＷ用電界効果トランジスタのソース端子が相互に接続されると共に、当該接続点とグランドとの間には、自己バイアス抵抗器とバイパスキャパシタがぞれぞれ接続され、
前記バイアスＳＷ用電界効果トランジスタのゲート端子がゲートバイアス抵抗器を介して第１のコントロール電圧印加端子に接続され、
前記増幅器バイパス用電界効果トランジスタのドレイン端子及びソース端子が、それぞれ抵抗器を介して第２のコントロール電圧印加端子に接続されてなることを特徴とする利得可変型増幅器。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002361266A JP4121844B2 (ja) | 2002-12-12 | 2002-12-12 | 利得可変型増幅器 |
| JP2003058070A JP4146256B2 (ja) | 2002-12-12 | 2003-03-05 | 利得可変型増幅器 |
| KR1020030080116A KR100816217B1 (ko) | 2002-12-12 | 2003-11-13 | 이득 가변형 증폭기 |
| DE10353047A DE10353047A1 (de) | 2002-12-12 | 2003-11-13 | Verstärker mit variabler Verstärkung |
| CNB2003101204366A CN100521509C (zh) | 2002-12-12 | 2003-12-11 | 增益可变型放大器 |
| US10/735,043 US6967528B2 (en) | 2002-12-12 | 2003-12-12 | Variable gain amplifier |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002361266A JP4121844B2 (ja) | 2002-12-12 | 2002-12-12 | 利得可変型増幅器 |
| JP2003058070A JP4146256B2 (ja) | 2002-12-12 | 2003-03-05 | 利得可変型増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004274108A true JP2004274108A (ja) | 2004-09-30 |
| JP4146256B2 JP4146256B2 (ja) | 2008-09-10 |
Family
ID=32396319
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002361266A Expired - Fee Related JP4121844B2 (ja) | 2002-12-12 | 2002-12-12 | 利得可変型増幅器 |
| JP2003058070A Expired - Fee Related JP4146256B2 (ja) | 2002-12-12 | 2003-03-05 | 利得可変型増幅器 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002361266A Expired - Fee Related JP4121844B2 (ja) | 2002-12-12 | 2002-12-12 | 利得可変型増幅器 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6967528B2 (ja) |
| JP (2) | JP4121844B2 (ja) |
| KR (1) | KR100816217B1 (ja) |
| CN (1) | CN100521509C (ja) |
| DE (1) | DE10353047A1 (ja) |
Families Citing this family (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7141476B2 (en) * | 2004-06-18 | 2006-11-28 | Freescale Semiconductor, Inc. | Method of forming a transistor with a bottom gate |
| JP4758624B2 (ja) * | 2004-08-02 | 2011-08-31 | 新日本無線株式会社 | 利得可変型増幅器 |
| JP4099595B2 (ja) | 2004-09-30 | 2008-06-11 | ソニー株式会社 | スイッチング電源回路 |
| JP2006191746A (ja) | 2005-01-06 | 2006-07-20 | Sony Corp | スイッチング電源回路 |
| JP2006211744A (ja) | 2005-01-25 | 2006-08-10 | Sony Corp | スイッチング電源回路 |
| JP2006217747A (ja) | 2005-02-04 | 2006-08-17 | Sony Corp | スイッチング電源回路 |
| EP1847015A1 (en) * | 2005-02-07 | 2007-10-24 | TELEFONAKTIEBOLAGET LM ERICSSON (publ) | Electrical circuit |
| JP2006254540A (ja) | 2005-03-08 | 2006-09-21 | Sony Corp | スイッチング電源回路 |
| US7339801B2 (en) | 2005-04-08 | 2008-03-04 | Sony Corporation | Switching power supply circuit |
| US7387946B2 (en) * | 2005-06-07 | 2008-06-17 | Freescale Semiconductor, Inc. | Method of fabricating a substrate for a planar, double-gated, transistor process |
| JP2006345633A (ja) | 2005-06-08 | 2006-12-21 | Sony Corp | スイッチング電源回路 |
| US7612610B2 (en) * | 2005-10-21 | 2009-11-03 | Northrop Grumman Corporation | Active input load wide bandwidth low noise HEMT amplifier |
| KR20070050718A (ko) * | 2005-11-12 | 2007-05-16 | 삼성전자주식회사 | 메모리 효과를 최소화하는 기지국용 전력 증폭기 |
| JP2007158380A (ja) * | 2005-11-30 | 2007-06-21 | Matsushita Electric Ind Co Ltd | 可変利得増幅器 |
| US7679125B2 (en) | 2005-12-14 | 2010-03-16 | Freescale Semiconductor, Inc. | Back-gated semiconductor device with a storage layer and methods for forming thereof |
| JP4676365B2 (ja) * | 2006-03-20 | 2011-04-27 | 新日本無線株式会社 | 利得切換増幅器 |
| JP2007295480A (ja) * | 2006-04-27 | 2007-11-08 | Alps Electric Co Ltd | 高周波回路 |
| JP2008112544A (ja) * | 2006-10-31 | 2008-05-15 | Fujitsu Ltd | ヘッド制御装置、記憶装置、およびヘッド制御方法 |
| KR100812073B1 (ko) * | 2006-11-09 | 2008-03-07 | 삼성에스디아이 주식회사 | 차동 신호 전송 시스템 및 이를 구비한 평판표시장치 |
| JP5081678B2 (ja) | 2008-03-24 | 2012-11-28 | 株式会社日立製作所 | 光信号受信回路 |
| JP5014226B2 (ja) * | 2008-03-28 | 2012-08-29 | 日本電信電話株式会社 | 可変利得増幅器 |
| JP2009290411A (ja) | 2008-05-28 | 2009-12-10 | Nec Electronics Corp | 低雑音受信装置 |
| JP2010109710A (ja) * | 2008-10-30 | 2010-05-13 | New Japan Radio Co Ltd | 利得可変型増幅器 |
| CN103916085B (zh) * | 2013-01-05 | 2016-12-28 | 华为技术有限公司 | 连续可变增益放大器 |
| CN104167991B (zh) * | 2013-05-17 | 2017-10-24 | 日月光半导体制造股份有限公司 | 可变增益低噪声放大电路及其可变增益方法与接收机 |
| TWI595745B (zh) * | 2016-03-28 | 2017-08-11 | 立積電子股份有限公司 | 放大器 |
| TWI617131B (zh) * | 2016-12-30 | 2018-03-01 | 立積電子股份有限公司 | 放大電路 |
| JP7148056B2 (ja) * | 2018-05-08 | 2022-10-05 | 日清紡マイクロデバイス株式会社 | 利得可変型増幅器 |
| KR102185059B1 (ko) * | 2018-08-17 | 2020-12-01 | 삼성전기주식회사 | 아이솔레이션 특성이 개선된 증폭 장치 |
| US11757419B2 (en) * | 2020-02-25 | 2023-09-12 | Smarter Microelectronics (Guang Zhou) Co., Ltd. | Radio frequency power amplifier circuit and gain control method |
| CN116436420B (zh) * | 2023-06-15 | 2023-08-22 | 苏州悉芯射频微电子有限公司 | 一种高性能低噪声放大器 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5661434A (en) * | 1995-05-12 | 1997-08-26 | Fujitsu Compound Semiconductor, Inc. | High efficiency multiple power level amplifier circuit |
| JPH10173453A (ja) | 1996-12-09 | 1998-06-26 | Sony Corp | 高周波可変利得増幅装置および無線通信装置 |
| US6127886A (en) | 1997-10-30 | 2000-10-03 | The Whitaker Corporation | Switched amplifying device |
| JP2001237650A (ja) | 2000-02-23 | 2001-08-31 | New Japan Radio Co Ltd | 利得可変型増幅器 |
| US6586993B2 (en) * | 2000-11-08 | 2003-07-01 | Research In Motion Limited | Impedance matching low noise amplifier having a bypass switch |
| KR20020086126A (ko) * | 2001-05-11 | 2002-11-18 | 강인호 | 베이스/게이트 전압 변화형 임피던스 보정회로를 갖는파워증폭기, 이를 이용한 이동통신 단말기 및 그에 관한효율 개선 방법 |
-
2002
- 2002-12-12 JP JP2002361266A patent/JP4121844B2/ja not_active Expired - Fee Related
-
2003
- 2003-03-05 JP JP2003058070A patent/JP4146256B2/ja not_active Expired - Fee Related
- 2003-11-13 DE DE10353047A patent/DE10353047A1/de not_active Ceased
- 2003-11-13 KR KR1020030080116A patent/KR100816217B1/ko not_active IP Right Cessation
- 2003-12-11 CN CNB2003101204366A patent/CN100521509C/zh not_active Expired - Fee Related
- 2003-12-12 US US10/735,043 patent/US6967528B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6967528B2 (en) | 2005-11-22 |
| KR100816217B1 (ko) | 2008-03-24 |
| JP4121844B2 (ja) | 2008-07-23 |
| CN100521509C (zh) | 2009-07-29 |
| CN1514539A (zh) | 2004-07-21 |
| JP4146256B2 (ja) | 2008-09-10 |
| DE10353047A1 (de) | 2004-06-24 |
| KR20040051499A (ko) | 2004-06-18 |
| JP2004194105A (ja) | 2004-07-08 |
| US20040124917A1 (en) | 2004-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4146256B2 (ja) | 利得可変型増幅器 | |
| US6667657B2 (en) | RF variable gain amplifying device | |
| CN116131770B (zh) | 一种高集成度的高线性低噪声放大器 | |
| JP4758624B2 (ja) | 利得可変型増幅器 | |
| CN112106293A (zh) | 放大电路 | |
| JP7148056B2 (ja) | 利得可変型増幅器 | |
| JP4936151B2 (ja) | 利得可変増幅器およびそれを用いた通信機器 | |
| JP2009225342A (ja) | 利得可変型低雑音増幅器 | |
| WO2006095416A1 (ja) | 減衰器を備えた高周波増幅器 | |
| JP3970454B2 (ja) | 高周波アイソレーションアンプ | |
| US10447220B2 (en) | Variable gain amplifier | |
| JP2007243830A (ja) | 利得可変型増幅器 | |
| JP2000323944A (ja) | 高周波利得可変増幅器 | |
| JP3922950B2 (ja) | 周波数変換回路 | |
| JP2010109710A (ja) | 利得可変型増幅器 | |
| JPH11205055A (ja) | 可変利得差動増幅回路 | |
| JP4017870B2 (ja) | 低雑音増幅器 | |
| JP2001102877A (ja) | 増幅回路およびこれを用いた無線装置 | |
| JP3822010B2 (ja) | 高周波増幅回路 | |
| JP3147597B2 (ja) | モノリシック集積回路 | |
| KR20100000282A (ko) | 광대역 저잡음 증폭기 | |
| JP3176793B2 (ja) | 増幅回路 | |
| JP4271794B2 (ja) | 周波数変換回路 | |
| JP4572032B2 (ja) | 周波数変換回路 | |
| JP2009260405A (ja) | 低雑音増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060131 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080602 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080610 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080619 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110627 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |