JP4271794B2

JP4271794B2 - 周波数変換回路

Info

Publication number: JP4271794B2
Application number: JP29158699A
Authority: JP
Inventors: 一成池中
Original assignee: New Japan Radio Co Ltd
Current assignee: New Japan Radio Co Ltd
Priority date: 1999-10-13
Filing date: 1999-10-13
Publication date: 2009-06-03
Anticipated expiration: 2019-10-13
Also published as: JP2001111352A

Description

【０００１】
【発明の属する技術分野】
本発明は、移動体通信機や放送受信機等において受信高周波信号を中間周波信号に変換する周波数変換回路に係り、特に局部発振信号が高周波信号入力端子に漏洩することを防止する技術に関するものである。
【０００２】
【従来の技術】
図３はデプレッションモードの電界効果トランジスタ（以下、ＦＥＴと称する）を使用した従来の周波数変換回路の一例を示す回路図である。この回路では、入力端子１２に入力する受信目的の高周波信号（以下、ＲＦ信号と称する）がインピーダンス整合回路８を介してＦＥＴ１のゲートに印加され、入力端子１３に入力する局部発振信号（以下、ＬＯ信号と称する）がインピーダンス整合回路７を介してＦＥＴ２のゲートに印加される。
【０００３】
このように両信号が入力されると、ＦＥＴ１，２の非線形動作特性によりＦＥＴ２のドレインよりＲＦ信号とＬＯ信号の和成分となる周波数、あるいはＲＦ信号とＬＯ信号の差成分の絶対値となる周波数が得られる。これを中間周波数信号（以下、ＩＦ信号と称する）とし、所望の中間周波数に適合したインピーダンス整合回路９を介して出力端子１４にＩＦ信号を出力することにより周波数変換機能が果たされる。
【０００４】
５，６はＦＥＴ１，２のそれぞれにゲートバイアス電圧を与えるための抵抗である。３はＦＥＴ１のソースと接地電位間に接続される自己バイアス抵抗で、前記の抵抗５，６とともにＦＥＴ１，２の無信号時のドレイン電流を決定する。４はＦＥＴ１のソースと接地電位間に接続される高周波バイパスコンデンサで、前記ＲＦ信号、ＬＯ信号、ＩＦ信号のいずれの周波数に対しても対接地インピーダンスが低く維持できる容量に設定されている。１０は電源電圧ＶＤＤをＦＥＴ２のドレインに印加するためのチョークコイルである。
【０００５】
図３ではＦＥＴ１，２は独立した素子で表しているが、これにはデュアルゲートＦＥＴの1素子が使用されることもある。
【０００６】
【発明が解決しようとする課題】
しかしながら、図３の周波数変換回路では、ＦＥＴ１，２の素子内に存在するゲート・ソース間容量（以下、Ｃgsと称する）およびゲート・ドレイン間容量（以下、Ｃgdと称する）により、ＦＥＴ２のゲートに印加されるＬＯ信号をＦＥＴ１のゲートに漏洩させる経路が存在していた。そして、ＬＯ信号がＦＥＴ１のゲートに漏洩すると、受信機としては不要信号を受信アンテナより輻射させる可能性があり、受信機の設計に支障を来すことがあった。
【０００７】
そこで、このような場合は、前記ＲＦ信号の入力経路にＲＦ信号の周波数帯域成分のみを通過させ、ＬＯ信号の周波数成分は阻止するバンドパスフィルタを挿入することが行われているが、バンドパスフィルタの使用は携帯電話端末のような小型化が優先される機器では、部品搭載面積が増大するので、問題となる。
【０００８】
また、バンドパスフィルタ挿入時の別の問題点として、ＦＥＴ１のゲートに漏洩した通過帯域外であるＬＯ信号やその高調波成分が、バンドパスフィルタを通過せずにそこで反射され、再びＦＥＴ１のゲートに印加される問題がある。
【０００９】
このようにＲＦ信号以外の不要信号がＦＥＴ１のゲートに印加されると、その不要信号についても増幅作用や周波数変換作用が行われるため、結果として本来行なうべきＲＦ信号の周波数変換についで性能低下を引き起こす。この場合、具体的には、雑音指数の増加や歪み特性の悪化が起こる。
【００１０】
以上のように、従来の周波数変換回路では、バンドパスフィルタ使用の有無に拘わらず、ＬＯ信号がＦＥＴ２のゲートとＦＥＴ１のゲートの間を漏洩することによって、受信機の性能低下を招いていた。
【００１１】
また、このような周波数変換回路を集積回路化する場合は、集積回路内部にＬＯ信号用増幅回路を付加することが行われており、集積回路外部のＬＯ信号入力端子からＲＦ信号端子へのアイソレーション特性がそのＬＯ信号用増幅回路の利得で相殺され、さらに悪化する問題もあった。
【００１２】
本発明は、上記問題点に鑑みてなされたもので、その目的は、ＬＯ信号が印加されるＦＥＴのゲートとＲＦ信号が印加されるＦＥＴのゲート間のアイソレーション特性の向上を図った周波数変換回路を提供することである。
【００１３】
【課題を解決するための手段】
上記目的を達成するための第１の発明は、第１及び第２の電界効果トランジスタを具備し、前記第１の電界効果トランジスタのゲートに高周波信号を印加するとともにバイアス回路を接続し、前記第２の電界効果トランジスタのゲートに局部発振信号を印加するとともに別のバイアス回路を接続し、前記第２の電界効果トランジスタのドレインは直流電源の印加とともに中間周波数信号の出力を行い、前記第１の電界効果トランジスタのソースを高周波的に接地し、前記第１の電界効果トランジスタのドレインと前記第２の電界効果トランジスタのソースとの間に抵抗素子を接続して構成した。
【００１４】
第２の発明は、第１の発明において、前記抵抗素子を、ソースが前記第１の電界効果トランジスタのドレインに接続され、ドレインが前記第２の電界効果トランジスタのソースに接続された第３の電界効果トランジスタに置き換え、該第３の電界効果トランジスタのソース・ドレイン間内部抵抗を前記抵抗素子として使用するよう構成した。
【００１６】
【発明の実施の形態】
図１は、本発明のひとつの実施形態の周波数変換回路の回路図である。１はＲＦ信号用ＦＥＴ、２はＬＯ信号用ＦＥＴ、３はバイアス抵抗、４は高周波バイパスコンデンサ、５，６はバイアス抵抗、７，８，９はインピーダンス整合回路、１０は電源印加用チョークコイル、１２はＲＦ信号の入力端子、１３はＬＯ信号の入力端子、１４はＩＦ信号の出力端子、１５は電源端子であり、これらは図３に示したものと同じである。
【００１７】
本実施形態では、ＦＥＴ１のドレインとＦＥＴ２のソースとの間に、インピーダンス素子１１を接続して、両ＦＥＴ１，２のゲート間のアイソレーションの改善を図っている。以下、詳しく説明する。
【００１８】
図２はＦＥＴ１，２及びインピーダンス素子１１の接続関係を小信号時の等価回路で表したものである。図２においてＧ１，Ｓ１，Ｄ１はそれぞれ図１におけるＦＥＴ１のゲート、ソース、ドレインに該当する。同様にＧ２，Ｓ２，Ｄ２はそれぞれ図１におけるＦＥＴ２のゲート、ソース、ドレインに該当する。Ｃgd1、Ｃgd2はそれぞれＦＥＴ１，２のゲート・ドレイン間容量、Ｃgsl，Ｃgs2はそれぞれＦＥＴ１，２のゲート・ソース間容量、Ｃdsl，Ｃds2はそれぞれＦＥＴ１，２のドレイン・ソース間容量、そしてＧdl、Ｇd2はそれぞれＦＥＴ１，２のドレイン・ソース間コンダクタンスを表す。Ｚllは図１に示すインピーダンス素子１１と等価である。
【００１９】
ＦＥＴ１のＤ１−Ｓ１間のインピーダンスＺds1、Ｇ１−Ｄ１間のインピーダンスＺgd1は、次式(1)、(2)で表すことができる。なお、以下の式において記号「//」は前後項の並列接続計算を表す。
Ｚds1＝（１/Ｇd1)//（１／ｊωＣds1） (1)
Ｚgd1＝１/ｊωＣgd1 (2)
【００２０】
また、ＦＥＴ２のＧ２−Ｓ２間のインピーダンスＺgs2は次式(3)で表すことができる。

【００２１】
ここで、図２に示したＧ２に印加される電圧をＶloとし、Ｇ１に発生する電圧をＶrfとすると、ＶloとＶrfの電圧比は次式(4)で表現できる。
Ｖrf/Ｖlo＝Ｚds1/(Ｚgs2＋Ｚ11＋Ｚds1) (4)
【００２２】
この式(4)は図1におけるＦＥＴ１、２のゲート間アイソレーションを意味しており、Ｚ11の追加によりＶrfとＶloの比が拡大する、つまりアイソレーションが増加していることがわかる。
【００２３】
Ｚ11のインピーダンス値選択については、Ｚgs2と比較して、その値を大きくすることでよりアイソレーションを増加させることが可能である。
【００２４】
実際に図1に示す周波数変換回路を構成し、特定周波数でのＦＥＴ１，２のゲート間アイソレーションを計算すると、ＲＦ信号周波数８２０MHz、ＬＯ信号周波数６９０MHzにおいて、インピーダンス素子１１が存在しない従来回路では６９０MHzにて２２dBのアイソレーシヨンであったのが、Ｚ11として２００Ωの抵抗素子を挿入することで同アイソレーションは３２dBに改善された。
【００２５】
なお、以上の実施形態において、インピーダンス素子１１は別のＦＥＴを使用してそのソース・ドレイン間内部抵抗により実現することもでき、この場合はその抵抗値調整が外部からでも可能となる。また、直流電源ＶＤＤはチョークコイル１０を介してＦＥＴ２のドレインに供給しているが、このチョークコイル１０を使用せずにインピーダンス整合回路９内に存在するインダクタを代用してＦＥＴ２のドレインに電源電圧を供給することも可能である。さらに、図１の周波数変換回路は、その使用素子の全部を集積回路化すること、あるいは一部の素子を外部素子として集積回路化することが可能である。
【００２６】
【発明の効果】
以上説明したように本発明によれば、少ない素子の増加で、周波数変換回路における局部発振信号入力と高周波信号入力間での局部発振信号漏洩の改善が図られるため、より集積回路に適した周波数変換回路が実現できる利点がある。
【図面の簡単な説明】
【図１】本発明のひとつの実施形態の周波数変換回路の回路図である。
【図２】図１に示された回路の小信号時の等価回路図である。
【図３】従来の周波数変換回路の回路図である。
【符号の説明】
１：高周波信号用ＦＥＴ、２：局部発振信号用ＦＥＴ、３：バイアス抵抗、４：高周波バイパスコンデンサ、５，６：バイアス抵抗、７，８，９：インピーダンス整合回路、１０：チョークコイル、１１：インピーダンス素子、１２：高周波信号の入力端子、１３：局部発振信号の入力端子、１４：中間周波信号の出力端子、１５：電源端子。

Claims

第１及び第２の電界効果トランジスタを具備し、前記第１の電界効果トランジスタのゲートに高周波信号を印加するとともにバイアス回路を接続し、前記第２の電界効果トランジスタのゲートに局部発振信号を印加するとともに別のバイアス回路を接続し、前記第２の電界効果トランジスタのドレインは直流電源の印加とともに中間周波数信号の出力を行い、前記第１の電界効果トランジスタのソースを高周波的に接地し、前記第１の電界効果トランジスタのドレインと前記第２の電界効果トランジスタのソースとの間に抵抗素子を接続したことを特徴とする周波数変換回路。
前記抵抗素子を、ソースが前記第１の電界効果トランジスタのドレインに接続され、ドレインが前記第２の電界効果トランジスタのソースに接続された第３の電界効果トランジスタに置き換え、該第３の電界効果トランジスタのソース・ドレイン間内部抵抗を前記抵抗素子として使用することを特徴とする請求項１に記載の周波数変換回路。