CN113508526A - 用于优化共源共栅放大器中三阶截取点的晶体管偏置调整 - Google Patents

用于优化共源共栅放大器中三阶截取点的晶体管偏置调整 Download PDF

Info

Publication number
CN113508526A
CN113508526A CN202080018429.7A CN202080018429A CN113508526A CN 113508526 A CN113508526 A CN 113508526A CN 202080018429 A CN202080018429 A CN 202080018429A CN 113508526 A CN113508526 A CN 113508526A
Authority
CN
China
Prior art keywords
gain state
gain
transistor
low
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080018429.7A
Other languages
English (en)
Inventor
蒋荣
邓昊培
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
PASSION
PSemi Corp
Original Assignee
PASSION
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by PASSION filed Critical PASSION
Publication of CN113508526A publication Critical patent/CN113508526A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
    • H03G1/0029—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier using FETs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/301—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in MOSFET amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3205—Modifications of amplifiers to reduce non-linear distortion in field-effect transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/02—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with tubes only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
    • H03G1/0023—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier in emitter-coupled or cascode amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0088—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
    • H03G3/3042—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers in modulators, frequency-changers, transmitters or power amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3052—Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Amplifiers (AREA)

Abstract

描述了用于根据至少两个增益状态放大输入RF信号的方法和设备。根据一方面，包括具有晶体管的堆的低噪声放大器的多增益放大器电路用于放大输入RF信号。当从低增益状态切换到高增益状态时，增大堆的输出晶体管的漏源电压以影响输出晶体管的操作区域，从而降低放大器的输出端处的非线性度。当从高增益状态切换到低增益状态时，增大堆的输入晶体管的漏源电压以影响输入晶体管的操作区域，从而降低放大器的输出端处的非线性度。

Description

用于优化共源共栅放大器中三阶截取点的晶体管偏置调整
相关申请的交叉引用
本申请要求于2019年3月6日提交的、题为“Transistor Bias Adjustment ForOptimization Of Third Order Intercept Point In A Cascode Amplifier”的美国专利申请第16/294,637号的优先权，其内容通过引用整体并入本文。
本申请可能涉及于2018年3月27日发布的、题为“LNA with ProgrammableLinearity”的美国专利第9,929,701B1号，其公开内容通过引用整体并入本文。本申请还可涉及于2018年4月10日发布的、题为“Programmable Optimized Band Switching LNA forOperation in Multiple Narrow-Band Frequency Ranges”的美国专利第9,941,849B1号，其公开内容通过引用整体并入本文。本申请还可涉及于2018年10月23日发布的、题为“LNAwith Variable Gain and Switched Degeneration Inductor”的美国专利第10,110,166号，其公开内容通过引用整体并入本文。本申请还可涉及于2015年3月24日发布的、题为“Merged Active Devices on a Common Substrate”的美国专利第8,987,792B2号，其公开内容通过引用整体并入本文。本申请还可涉及于2007年7月24日发布的、题为“StackedTransistor Method and Apparatus”的美国专利第7,248,120B2号，其公开内容通过引用整体并入本文。本申请还可涉及于2015年9月24日公布的、题为“Bias Control forStacked Transistor Configuration”的已公布的美国申请第2015/0270806A1号，其公开内容通过引用整体并入本文。
技术领域
本教导涉及RF(射频)电路。更具体地，本教导涉及用于优化包括多个堆叠式晶体管的共源共栅放大器中的三阶截取点(IP3)的方法和装置，该共源共栅放大器根据至少两个增益状态操作。
背景技术
射频(RF)设备，例如蜂窝电话接收器，由于需要根据与例如附加频带、更复杂的调制方案、更高的调制带宽以及数据吞吐量改进方案的引入相关联的不同操作模式进行操作而变得越来越复杂，数据吞吐量改进方案例如在相同或不同但间隔紧密的频带或频带内的信道(例如，语音、数据)内的同时RF传输和/或接收以及在并行RF传输上复用信息的聚合接收。
为了支持这种不同的操作模式，模式特定放大器的使用可以是一种选择，其中可以根据特定模式调谐放大器的性能。一种这样的调谐可以是关于放大器的增益，其中根据放大器的特定操作模式来调谐或改变增益以便通过放大器获得不同的放大水平。
一种众所周知的放大器配置是共源共栅(cascode)配置，其中使用多个串联连接的晶体管(包括输入晶体管和一个或更多个共源共栅晶体管的堆叠式晶体管)来放大输入RF信号。图1A和图1B分别示出了现有技术RF放大器的简化示意性表示，现有技术RF放大器使用两个以共源共栅配置布置的串联连接的晶体管的堆(输入晶体管M1和共源共栅晶体管M2，其中M2是输出晶体管)和N个以共源共栅配置布置的串联连接的晶体管的堆(输入晶体管M1和共源共栅晶体管M2、...、MN，其中MN是输出晶体管)，每个放大器具有共源极输入晶体管M1。关于包括堆叠式晶体管和相关偏置的这种共源共栅配置的更多描述可以在例如以上引用的US8,987,792 B2、US7,248,120 B2和US2015/0270806 A1中找到，其公开内容通过引用整体并入本文。
如图1C的示例性放大器配置(100C)所示，退化电感器LDEG可以耦合到作为放大器操作的晶体管的堆的输入晶体管M1的源极节点。本领域技术人员很清楚这样的配置和相关联的好处，包括输入阻抗匹配以及放大器配置(100C)的线性性能和噪声系数性能的好处。特别地，这样的好处使放大器配置(100C)成为例如在RF前端通信系统(例如，图2所示的200)的接收器部分中使用的例如低噪声放大器(LNA)的实现的设计选择。
LNA负责为通信系统接收到的信号提供第一级放大。LNA的操作规范对通信系统接收器部分的整体质量很重要。LNA引入的任何噪声或失真都可能使得整体接收器性能下降。也就是说，接收器的灵敏度可能在很大程度上由LNA的质量确定。接收器的灵敏度又可以确定在预定的时间量(例如，以比特/秒为单位的比特率)内可以以预定的误码率传输(例如，经由发射器)的信息量。
LNA的质量通常由诸如增益、线性度(即三阶截取点(IP3)，如由输入IP3(IIP3)或输出IP3(OIP3)测量)以及1dB压缩点(PI dB))、噪声系数(NF)、输入阻抗匹配、输出阻抗匹配和功耗(即电源电压和电流)的参数来表征。这些特性表明可能对通信系统的接收器部分接收和处理的信号施加的失真量、信号需要的强度以及恢复以特定数据速率传输的信息所需的信号干扰加噪声比(SINR)。随着对更高数据速率的需求持续增长，这种更高的数据速率可能需要对接收机接收到的信号进行更高的解调精度。在不对接收信号施加过度失真的情况下可以应用的增益量的限制可以限制数据速率，以该数据速率对信号调制的信息可以从曾经接收到的信号中准确解调。
在无线通信系统中使用的诸如蜂窝电话内的接收器的接收器(例如，图2中所示的200)的情况下，这样的接收器还必须能够处理宽范围的输入信号电平。因此，这样的接收器中使用的LNA可以具有可编程增益、电流和/或线性度。此外，这样的LNA有望满足特定输入和输出匹配要求以及每个可编程增益状态的增益、线性度和噪声系数。这种具有可编程增益和/或线性度控制的LNA的一些示例性实现可以在例如上面提到的US9,929,701B1、US9,941,849B1和US10,110,166B1中找到，其公开内容通过引用整体并入本文。如从这样的参考文献中可以看出，LNA的增益和线性度调整可以经由通过LNA的堆叠式晶体管的可调偏置电流电平和/或经由耦合到LNA的输入和/或输出的可调/可切换衰减器级，和/或经由耦合到LNA的堆叠式晶体管的栅极和/或源极的可调节/可切换电容，和/或经由耦合到LNA的堆叠式晶体管的输入晶体管的可调节/可切换退化阻抗来提供。
由于在相对于LNA的不同增益状态优化LNA的线性性能中使用的多个可调/可切换元件可能需要相应电路的设计、优化和物理布局的复杂性增加，因此可能需要减少这样的复杂性。因此，本公开内容的目的是提供一种简单的解决方案，用于优化相对于LNA的不同增益状态的线性度性能，而不需要这种可调节/可切换元件。
发明内容
根据本公开内容的教导基于申请人的以下观察：在LNA的低增益状态中对非线性度以及因此对IP3的主要贡献者是输入晶体管(例如图1C的M1)，而在LNA的高增益状态中对非线性度的主要贡献者是输出晶体管(例如，图1C的M2)。基于这样的观察并且根据本公开内容的各种实施例，可以通过在低增益状态下操作时增大堆的输入晶体管的漏源电压以及通过在高增益状态下操作时增大输出晶体管的漏源电压来提供LNA性能的优化以降低非线性度并因此增大IP3。根据本公开内容的进一步实施例，可以通过控制耦合到输入晶体管的堆的第一共源共栅晶体管的栅极电压，和/或控制去往作为输出晶体管的堆的最后的共源共栅晶体管的栅极电压，来提供对漏源电压的这种控制。在其中LNA包括两个晶体管(输入晶体管和共源共栅输出晶体管)的堆的情况下，可以通过以下操作来提供对LNA性能的优化以降低非线性度：控制去往共源共栅输出晶体管的栅极电压，从而在从高增益状态下的操作切换到低增益状态下的操作时跨输入晶体管的漏极和源极节点向堆提供更大比例的电源电压，以及控制去往共源共栅输出晶体管的栅极电压，以便在从低增益状态下的操作切换到高增益状态下的操作时跨输出晶体管的漏极和源极节点向堆提供更大比例的电源电压。
根据本公开内容的第一方面，提出了一种用于至少根据低增益状态和高增益状态进行操作的多增益状态放大器电路，该多增益放大器电路包括：i)低噪声放大器(LNA)，包括：多个串联连接的晶体管的堆，其包括输入晶体管和包括输出晶体管的一个或更多个共源共栅晶体管，所述堆耦合在基本上固定的电源电压和参考地之间；以及ii)增益解码器和偏置控制电路，其被配置为选择性地生成去往一个或更多个共源共栅晶体管的栅极的偏置电压以根据低增益状态和高增益状态进行操作，其中：当从低增益状态切换到高增益状态时，偏置电压增大输出晶体管的漏源电压以根据高增益状态进行操作，并且当从高增益状态切换到低增益状态时，偏置电压增大输入晶体管的漏源电压以根据低增益状态进行操作。
根据本公开内容的第二方面，提出了一种用于优化至少包括低增益状态和高增益状态的多增益状态放大器中的三阶截取点(IP3)的方法，所述方法包括：当在低增益状态下操作时，偏置多增益状态放大器的共源共栅晶体管以得到IP3的优化值；当在高增益状态下操作时，偏置多增益状态放大器的共源共栅晶体管以得到IP3的优化值；其中，当从低增益状态切换到高增益状态时，在高增益状态下操作时IP3的优化值通过增大输出晶体管的漏源电压来获得，其中，当从高增益状态切换到低增益状态时，在低增益状态下操作时IP3的优化值通过增大输入晶体管的漏源电压来获得，以及其中多增益状态放大器包括低噪声放大器(LNA)，低噪声放大器包括多个串联连接的晶体管的堆，堆包括输入晶体管和包括输出晶体管的一个或更多个共源共栅晶体管，堆耦合在基本上固定的电源电压和参考地之间。
附图说明
并入并构成本说明书的一部分的附图示出了本公开内容的一个或更多个实施例，并且与示例性实施例的描述一起用于解释本公开内容的原理和实现。
图1A示出了使用以共源共栅配置布置的两个串联连接的晶体管的堆的现有技术RF共源放大器电路的简化示意性表示。
图1B示出了使用以共源共栅配置布置的多个(N)串联连接的晶体管的堆的现有技术RF共源放大器电路的简化示意性表示。
图1C示出了基于图1A的共源共栅配置的现有技术共源退化放大器配置的简化示意性表示。
图1D示出了用于三个串联连接的晶体管的情况的基于图1B的共源共栅配置的现有技术共源退化放大器配置的简化示意性表示。
图2示出了例如在蜂窝电话中使用的RF设备的现有技术多模RF前端通信系统的接收路径的框图，其中频带特定低噪声放大器(LNA)用于对应的接收路径中。
图3示出了根据本公开内容的示例性实施例的包括LNA的多增益状态放大器电路的框图。
图4A示出了根据本公开内容的图3所示的多增益状态放大器电路的示例性实施例，其中LNA是图1C的共源退化放大器。
图4B示出了根据本公开内容的图4A所示的多增益状态放大器电路的示例性实施例，其中LNA的输出耦合到阻抗匹配电路。
图4C示出了将用于高增益状态的图4A的多增益状态放大器电路的输入IP3表示为去往放大器的输出晶体管的变化的栅极电压的函数的曲线图。
图4D示出了将用于低增益状态的图4A的多增益状态放大器电路的输入IP3表示为去往放大器的输出晶体管的变化的栅极电压的函数的曲线图。
图5示出了根据本公开内容的图3所示的多增益状态放大器电路的示例性实施例，其中LNA是包括以共源共栅配置布置的三个串联连接的晶体管的堆的共源退化放大器。
图6是示出用于优化至少包括低增益状态和高增益状态的多增益状态放大器中的三阶截取点(IP3)的方法的过程图。
具体实施方式
在整个描述中，为了说明本发明构思的使用和实现的目的，描述了实施例和变型。说明性描述应当被理解为呈现本发明构思的示例，而不是限制本文公开的构思的范围。
本公开内容描述了具有多个器件(例如晶体管(例如，MOSFET))的电子设备(例如，蜂窝电话、无线电)中的电路(电路布置)。本领域技术人员将理解，这种包括晶体管的电路可以被布置为放大器。
如本公开内容中使用的术语“放大器”旨在指代包括被配置为放大器的堆叠式晶体管的放大器，并且可以用作例如功率放大器(PA)和/或低噪声放大器(LNA)。放大器可以指被配置为放大输入到该设备的信号以生成比输入信号的幅度更大的幅度的输出信号的设备。堆叠式晶体管放大器，特别是作为共源共栅配置操作的堆叠式晶体管放大器，例如在2007年7月24日发布的标题为“Stacked Transistor Method and Apparatus”的美国专利申请第7,248,120号中描述，其公开内容通过引用整体并入本文。如本文所用，如本领域技术人员已知的，术语“放大器”还可以适用于具有任意数量的级(例如，预驱动器、驱动器、最终)的放大器模块和/或功率放大器模块。如本文所用，术语“低噪声放大器”或“LNA”旨在指代包括退化阻抗的放大器，该退化阻抗包括电感器。本发明中的技术也可能应用于共栅极输入拓扑。
图1A示出了使用以共源共栅配置布置的两个串联连接的晶体管(M1，M2)的堆的现有技术RF放大器电路(100A)的简化示意性表示。如图1A所示，RF放大器(100A)包括串联连接的输入晶体管M1和输出(共源共栅)晶体管M2。这种使用堆配置的RF放大器(100A)是本领域技术人员公知的并且在以上参考文献中广泛讨论，其公开内容通过引用整体并入本文。特别地，本领域技术人员熟知图1A所示的共源共栅配置的操作原理，这超出了本公开内容的范围。
继续参考图1A，通过耦合电容器C10在放大器(100A)的输入晶体管M1的栅极端子处提供的输入RF RFIN被放大器(100A)放大。对应的经放大的输出RF信号RFOUT在输出晶体管M2的漏极处提供，并通过耦合电容器C20路由至放大器的输出端子。耦合电容器C10和C20可以用于将提供给晶体管的堆(晶体管堆)的低频(例如，DC)偏置电压与RFIN信号和RFOUT信号去耦。电源电压VDD通过电感器L20提供给输出晶体管M2的漏极，并且参考电压(例如，GND)连接到输入晶体管M1的源极。电源电压VDD可以是固定的或基本上固定的调节电压。
RF放大器(100A)的节点(Vgl、Vg2)处的偏置电压被提供给堆叠式晶体管(M1、M2)的相应的栅极。这种偏置电压可以用于根据期望的操作条件(例如点)偏置相应的晶体管，或者甚至在例如未使用放大器(100A)(例如待机操作模式)的情况下完全停用(即基本上没有电流传导)相应的晶体管。特别地，如本领域技术人员已知的，将电压Vgl偏置到输入晶体管的栅极可以建立通过堆叠式晶体管的DC电流并因此建立RF放大器(100A)的输出功率(例如，增益)。例如，在上面引用的美国专利第9,219,445号、美国专利第8,487,706B2号、已公布的美国申请第2014/0184335Al号、已公布的美国申请第US2014/0184336 A1号、已公布的美国申请第2014/0184337 Al号以及已公布的美国申请第2015/0270806号中描述了用以生成去往RF放大器(100A)的这种偏置电压的各种偏置电路。
图1B示出了使用以共源共栅配置布置的多个(N)串联连接的晶体管(M1、……、MN)的堆的现有技术RF放大器电路(100B)的简化示意性表示。配置(100B)的操作的原理类似于上文关于图1A的配置(100A)所描述的原理。本领域技术人员将理解，由整数N定义的RF放大器的更大堆高度(其中N＝2、3、4、...、8、...)可以允许更大的电压在输出晶体管MN的漏极处，这是因为这样的电压可以分布在N个堆叠式晶体管之间。输出晶体管MN的漏极处的电压分布又可以将跨该堆中的晶体管的任意两个节点(源极、漏极、栅极)的电压限制在安全操作范围内(例如，在晶体管的耐受电压内)。
图1C示出了示例性现有技术共源退化放大器配置(100C)的简化示意性表示。这种示例性配置使用放大器(100A)，其中输入晶体管M1的源极节点经由退化电感器LDEG耦合到地，并且输入RF信号RFIN经由输入电感器L10耦合到耦合电容器C10。如上所述，放大器配置(100C)是用于例如在后述图2所描绘的RF系统的接收路径中使用的LNA的实现的设计选择。应当注意，配置(100C)的堆叠式晶体管的数目可以是整数N，其中N＝2、3、4、...、8，如上面参考图1B所描述的，例如，依赖于输出晶体管的漏极节点处的最大电压。图1D示出了一种示例性情况，其中N＝3。
图2示出了现有技术RF前端通信系统(200)的简化框图，该系统可以用于经由天线(260)的多模式和多频带信号的RF接收。本领域技术人员将意识到图2中描绘的框图还可以包括耦合到天线(260)的传送路径(未示出)，用于经由同一天线(260)的多个模式和多个频带信号的RF传送。
如图2所示，天线开关(250)可以用于将在天线(260)处检测到的输入RF信号RFIN切换到多个可选接收路径中的一个，每个可选接收路径包括例如滤波器(2301、......、230n)和低噪声放大器LNA，(2101、......、210p)，其中多个可选接收路径中的每一个根据对应的操作模式和/或频带处理检测到的RFIN信号。由接收路径中的每一个处理的输出可以通过输出开关(260)选择性地路由用于下游处理(例如，经由收发器，未示出)。通过控制信号CTL对天线开关(250)和输出开关(260)的控制可以经由知道RF前端通信系统(200A)的操作的选定模式和/或频带的控制器来提供，例如收发器单元(未示出)。在某些情况下，如图2所示，可以使用同一LNA(例如，2101)经由例如开关(255)选择性地处理检测到的RF信号RFIN，以根据不同的模式和/或频带进行处理。
如上所述，为了支持宽范围的RF信号电平，系统(200)的LNA(2101、......、210p)可以具有可编程增益。如这里所使用的，可编程增益是指诸如LNA的放大器被选择性地配置为在至少两个增益状态中的一个中操作的能力，每个增益状态对应于在放大器的输出端处提供的去往放大器的输入信号的不同放大。因此，多增益状态放大器可以指代具有多个(N)增益状态的可编程增益放大器，N是等于或大于二的整数。
图3示出了根据本公开内容的实施例的多增益放大器电路(300)的框图。如图3所示，多增益放大器电路(300)包括低噪声放大器LNA(305)，其包括用于接收输入RF信号RFIN的输入端子和用于输出输入RF信号的经放大的版本RFOUT的输出端子。根据本公开内容的另一实施例，多增益放大器电路(300)的放大水平(增益)的控制由块(310)提供，块(310)被配置为响应于到块(310)的输入控制信号Gain State生成到LNA(305)的晶体管的栅极偏置电压(315、325)。
继续参考图3，根据本公开内容的示例性实施例，可以控制多增益放大器电路(300)以至少根据低增益状态和高增益状态来操作。根据本公开内容的一些非限制性示例性实施例，低增益状态可以对应于约6dB或更低的增益(RFOUT_POWER/RFIN_POWER)，高增益状态可以对应于约16dB或更高的增益。根据本公开内容的一些实施例，根据本教导的块(310)可以用作增益解码器和偏置控制电路，增益解码器和偏置控制电路从输入控制信号Gain State解码LNA(305)的目标增益状态，并生成对应的栅极偏置电压(315、325)以根据目标增益状态操作LNA(305)，同时最小化/减少特定于目标增益状态的LNA(325)的输出处的非线性度(例如，增加IP3)。
本领域技术人员将清楚地理解到图3的多增益放大器电路(300)的输入控制信号Gain State可以是一个或更多个模拟信号、一个或更多个数字信号，或它们的组合，只要多增益放大器电路(300)的多个增益状态中的期望和唯一增益状态可以由Gain State信号描述/编码并且由块(310)内的增益状态解码器电路(在图3中标记为增益解码器)准确/唯一地解码。
进一步参考图3的多增益放大器电路(300)，块(310)可以生成栅极偏置电压(315、325)以便：a)根据由输入控制信号Gain State表示的增益状态(放大水平)配置LNA(305)；以及b)最小化/减少与用于提供增益状态的LNA(305)的不同偏置条件(例如，偏置电压)相关联的输出RF信号RFOUT处的非线性度。如上所述，这种非线性度可以基于如从输入IP3(IIP3)或输出IP3(OIP3)测量的IP3参数值。
根据本公开内容的一些示例性实施例，栅极偏置电压(315)可以例如经由控制通过LNA(305)的静态(DC)电流来控制LNA(305)的增益，并且栅极偏置电压(325)可以控制/最小化特定于增益的非线性度。注意，栅极偏置电压(325)也可以在一定程度上改变通过LNA(305)的电流，但与栅极偏置电压(315)相比效率较低。根据本公开内容的进一步实施例，可以通过首先对输入控制信号Gain State进行解码并且然后基于解码生成栅极偏置电压(315、325)的对应的电平来为多增益放大器电路(300)的多个可编程放大水平中的每一个提供这样的栅极偏置电压(315、325)的电压电平的生成。应当注意，本领域技术人员可以知道许多用于基于解码增益状态生成这种电压电平的电路。一些非限制性示例性电路可以使用模拟-数字转换电路、数字-模拟转换电路、数字电路、模拟电路和获取解码后的输入控制信号Gain State的存储器电路中的一个或更多个的组合，并生成栅极偏置电压(315、325)的适当的和对应的电平。根据本公开内容的优选实施例，输入控制信号Gain State可以是从多增益放大器电路(300)支持的多个增益状态中唯一指定增益状态的数字信号。
图4A示出了根据本公开内容的图3所示的多增益状态放大器电路的的示例性实施例(400A)，其中LNA(305)是图1C的共源极退化放大器(100C)，图1C的共源极退化放大器(100C)包括两个晶体管的堆：输入晶体管M1，其源极通过退化电感器LDEG耦合到参考电压(例如，GND)；以及输出共源共栅晶体管M2，其漏极通过电感器L20耦合到电源电压VDD。本领域技术人员将清楚，栅极偏置电压Vg2和电源电压VDD组合确定晶体管M1和M2中的每一个的漏源电压Vds1和Vds2。特别地，对于电源电压VDD的基本上固定/调节的电平，漏源电压Vds1和Vds2主要由栅极偏置电压Vg2决定。
如图4A所示，栅极偏置电压(315)向输入晶体管M1的栅极提供偏置，并且栅极偏置电压(325)向共源共栅输出晶体管M2的栅极提供偏置。如上所述，栅极偏置电压(315)可以控制LNA(100C)的增益(例如，静态电流IDD)并且栅极偏置电压(325)可以控制/减少输出RF信号RFOUT处的非线性度。应当注意，根据一些示例性实施例，并且如图4B所示，LNA(100C)的输出可以耦合到阻抗匹配电路(430)，阻抗匹配电路(430)被设计成将LNA(100C)的输出阻抗与负载阻抗ZL匹配。在这种情况下，如果需要，可以设置栅极偏置电压(315、325)以控制增益并控制/减少负载ZL处的非线性度。此外，如本领域公知的，阻抗匹配电路(430)可以是可调谐电路，其不仅可以基于例如与接收到的RF信号RFIN相关联的操作的模式和/或频带，还可以基于LNA(100C)的增益来被调谐。
继续参考图4A，本公开内容的申请人已经观察到在LNA(100C)的低增益状态中对非线性度(以及因此IP3)的主要贡献者是输入晶体管M1，而在LNA的高增益状态中对非线性度的主要贡献者是输出晶体管M2。这样的对低增益状态和高增益状态下的操作之间的非线性度贡献的翻转可能是由于退化电感器(阻抗)LDEG的存在。应当注意，一般而言，退化电感器LDEG可能影响M1和M2对于不同增益状态的线性度和相对贡献。本领域技术人员会清楚地认识到，虽然共源共栅晶体管M2的源极不直接连接到退化电感LDEG，但M2的源极有效地经受基于M1的输出阻抗的退化阻抗，M1的输出阻抗部分基于退化电感LDEG，但也基于输入晶体管M1的操作区域(例如，由IV曲线设置)。由于输入晶体管M1的操作区域可以基于LNA(100C)的增益状态而改变，在这种情况下，基于栅极偏置电压Vgl而改变，由此如申请人所观察到的，基于LNA(100C)的增益，来自共源共栅晶体管M2对非线性度的贡献可能不同，并且或多或少与来自输入晶体管M1的贡献有关。确定了LNA(100C)的低增益状态和高增益状态之间对非线性度(如IP3)的主要贡献者，申请人已通过模拟和电路分析确定了降低非线性度的栅极偏置电压Vg2的值范围。图4C中示出了高增益状态的代表图，并且图4D中示出了低增益状态的代表图。
图4C示出了将图4A对于放大器电路(400A)的高增益状态的多增益状态放大器电路(400A)的IIP3(即输入IP3)表示为去往放大器的输出(共源共栅)晶体管M2的变化栅极电压Vg2(并且对于等于1.2伏的固定电源电压VDD)的函数的曲线图。根据一个非限制性实施例，栅极电压Vg2的变化可以经由Vg2_Control信号(例如，字节、字或其他数字代码)来提供，在图4C中描绘的曲线图的示例性情况下，Vg2_Control信号可以以离散步长从值0变化到值15以控制Vg2电压从大约0.78伏变化到大约1伏。Vg2的这种控制可以作为输入控制信号Gain State的一部分或经由图中未示出的单独控制信号在块(310)内提供。本领域技术人员会意识到，对于基本上固定的电源电压VDD，改变栅极电压Vg2也会如图4C中所示引起输入晶体管M1的漏极电压Vdl的相同变化。最后，由于电源电压基本上是固定的(例如，调节的)，漏极电压Vd1的变化也将引起M2的漏源电压Vds2的相同变化(相同幅度，相反符号)，如图4C所示，以及M1的漏源电压Vdsl的互补变化，使得在所有时间，Vds1+Vds2＝VDD。
进一步参考图4C，如上所述，在高增益状态下，非线性度(例如IP3)由共源共栅晶体管M2支配。因此，由共源共栅器件M2贡献的非线性度的降低可以基于M2的源极所经受的阻抗(即，退化阻抗)和/或M2的操作区域。如图4C所示，通过将Vg2_Control信号从0扫描到15，这会使得栅极电压Vg2从大约0.78伏到1伏(线性地)变化，IIP3随着Vg2_Control的最初扫描值而改善(较高值表示较低的非线性度)并随着最后扫描值下降。当Vg2_Control等于0时，漏极电压Vd1较低，因此输入晶体管M1在其三极管操作区域附近操作。当在三极管操作区域操作时，M1具有低输出阻抗，因此共源共栅晶体管M2经受较低的退化阻抗，这可能导致较高的非线性度(较低的IIP3)。由于栅极电压Vg2随Vg2_Control值的升高以及因此Vd1的值升高而增加，因此输入晶体管M1的操作区域逐渐从三极管过渡到饱和区域，结果输入晶体管M1的输出阻抗显著(至少一个数量级)增加。反过来，共源共栅器件M2经受更高的退化阻抗，这反过来降低了由M2贡献的非线性度(更高的IIP3)，其中在Vg2_Control的值7处(即，Vg2约为0.88伏)观察到IIP3的峰值。最后，随着甚至更高的Vg2_Control值进一步增加栅极电压Vg2，使得M2的栅源电压Vgs2与M2的漏源电压Vds2之间的差异降低，并且结果驱使M2更接近其三极管操作区域操作，这直接导致更多非线性分量，并因此观察到按图4C的图的IIP3的下降。
图4D示出了将图4A对于放大器电路(400A)的低增益状态的多增益状态放大器电路(400A)的IIP3(即输入IP3)表示为去往放大器的输出(共源共栅)晶体管M2的可变栅极电压Vg2(并且对于等于1.2伏的固定电源电压VDD)的函数的曲线图。图4D的曲线图表示与上面描述的图4C的曲线图中的参数相同的参数，但用于低增益状态的情况。如上所述，栅极电压Vg2的变化可以经由Vg2_Control信号提供，该信号例如从值0扫描到值15。
进一步参考图4D，如上所述，在低增益状态下，非线性度(例如IP3)由输入器件M1支配。与上面参考图4C描述的处于高增益状态的M2的情况不同，M1的源极(退化)阻抗是纯无源的(即LDEG)并且不受M1的输出阻抗的影响。因此，由输入器件M1贡献的非线性度的减少可以仅基于M1的操作区域。如图4D所示，通过将Vg2_Control信号从0扫描到15，这使得栅极电压Vg2从大约0.78伏变化到1伏，IIP3随着Vg2_Control的最初扫描值显著改善(较高值表示较低的非线性度)以在Vg2_Control等于9(即Vg2约为0.92伏)时达到峰值，并随着最后扫描值下降(例如，Vg2_Control在10-15之间)。总体而言，可以观察到，对于高于约0.4伏的漏极电压Vdl(即Vg2_Control等于或大于6)，与低于0.4伏的漏极电压Vd1(即Vg2_Control介于0-5之间)相比，获得了更好的IP3性能(更高的IIP3值)。
继续参考图4D，当Vg2_Control等于0(较低的栅极电压Vg2)时，Vd1为低，输入晶体管M1在其三极管操作区域中操作，因此直接导致如4D图所示引起IIP3的下降的更多非线性分量。随着栅极电压Vg2随Vg2_Control值的升高以及因此Vd1值的升高而增加(Vg2_Control>0到9)，输入晶体管M1的操作区域逐渐从三极管过渡到饱和区域，并因此降低其对非线性度的贡献以获得更好的IP3性能。随着栅极电压Vg2的进一步增加(Vg2_Control>9)，因此漏极电压Vd1的进一步增加，共源共栅晶体管M2的非线性分量受到影响，因此M2直接导致更多的非线性分量，因此观察到按图4D的曲线图的IIP3的下降。应当注意，根据本段的描述涉及可以控制并且对线性度有影响的观察到的效果。然而，本领域技术人员将清楚地理解，可能存在本公开内容中未描述的对RF放大器的线性度的其他贡献者。
参考图4C和图4D，本领域技术人员将清楚，为了降低非线性度，或将非线性度保持在较低的可能值，应该在高增益状态下使用较低的Vg2值(例如，对应于Vg2_Control＝7)，并且应该在多增益状态放大器电路(400A)的低增益状态下使用更高的Vg2值(例如，对应于Vg2_Control＝9)。随之而来的是，根据本公开内容的实施例，图4A的块(310)在从高增益状态切换到低增益状态时增加栅极偏置电压Vg2，而当从低增益状态切换到高增益状态时减小栅极偏置电压Vg2。因此，当从高增益状态切换到低增益状态时，输入晶体管M1的漏电压Vd1增加以及漏源电压Vds1因此增加，而从低增益状态切换到高增益状态时，输入晶体管M1的漏电压Vd1减小以及漏源电压Vds1因此减小。类似地，由于Vds1+Vds2是恒定的，因此输出共源共栅晶体管M2的漏源电压Vds2在从高增益状态切换到低增益状态时降低，而在从低增益状态切换到高增益状态时增加。
由于在高增益状态下非线性度的主要贡献者是输出共源共栅晶体管M2，而在低增益状态下非线性度的主要贡献者是输入晶体管Ml，基于综上所述，本领域技术人员将清楚地理解，本教导的块(310)生成栅极偏置电压Vg2，从而增加作为切换增益状态时对非线性度的主要贡献者的一个晶体管的漏源电压。换句话说，当从低增益状态切换到输出共源共栅晶体管M2是主要贡献者的高增益状态时，M2的漏源电压Vds2增加，并且当从高增益状态切换到输入晶体管M1是主要贡献者的低增益状态时，M1的漏源电压Vds1增加。自然地，在两个晶体管的堆的示例性情况下，例如按图4A的堆(M1，M2)，由于Vds1+Vds2是恒定的，增加或减少Vds1和Vds2中的一个总是会以相同的量(但符号相反)影响另一个。
由于Vds1和Vds2分别影响M1和M2的操作区域，本教导描述了改变/影响作为目标切换增益状态中非线性度的主要贡献者的一个器件的操作区域。换句话说，当从低增益状态切换到输出共源共栅晶体管M2是主要贡献者的高增益状态时，M2的操作区域会改变为更多地进入饱和区域，并且当从高增益状态切换到输入晶体管M1是主要贡献者的低增益状态时，M1的操作区域改变为更多地进入饱和区域。此外，应该注意的是，在高增益状态下，当M2完全进入饱和区时，M2经受的源极阻抗也变得重要，M1的工作区域(操作区域)也变得重要。因此，可以提供Vds1和Vds2之间的折衷。
如上所述，根据本公开内容的教导可以同样适用于其中LNA包括多于两个串联连接的晶体管的配置。图5示出了根据本公开内容的图3所示的多增益状态放大器电路的示例性实施例(500)，其中LNA(305)是包括以共源共栅配置布置的三个串联连接的晶体管(M1、M2、M3)的堆的图1D的共源极退化放大器(100D)。如图5所示，多增益状态放大器电路(500)包括：输入晶体管M1，其源极通过退化电感器LDEG耦合到参考电压(例如，GND)；以及串联连接的共源共栅晶体管M2和M3。作为输出共源共栅晶体管的晶体管M3通过电感器L20耦合到电源电压VDD。本领域技术人员将清楚，栅极偏置电压Vg2和Vg3与电源电压VDD结合确定每个晶体管M1、M2和M3的漏源电压Vdsl、Vds2和Vds3。特别地，对于电源电压VDD的基本上固定/调节的电平，漏源电压Vds1、Vds2和Vds3由栅极偏置电压Vg2和Vg3确定。
继续参考图5，类似于上面参照图4A描述的两个的堆的情况，本公开内容的申请人已经观察到，在LNA(100D)的低增益状态中对非线性度以及因此IP3的主要贡献者是输入晶体管M1，而在LNA(100D)的高增益状态中对非线性度的主要贡献者是输出晶体管M3。换言之，中间共源共栅晶体管M2基本上不影响LNA(100D)的低或高增益状态中的非线性度(例如，IP3)，因此，中间共源共栅晶体管M2可以用作隔离控制电压(例如，Vg2、Vg3)对用于减少增益状态非线性度的M1和M3的影响的手段。换句话说，由于可以通过改变漏源电压Vds1和Vds3来降低增益状态非线性度，因此中间晶体管M2的漏源电压Vds2可以用作Vds1和Vds3之间的缓冲器，使得Vdsl和Vds3可以自由独立地用于控制Ml和M3的操作区域，从而降低各自的非线性度，而不相互影响。这与参考图4A描述的两个晶体管的堆的情况不同，其中Vds1和Vds2是内在相关的。结果，可以获得控制M1和M3的相应操作区域的更多自由，并且可能更多地减少目标增益状态的对应非线性度。本领域技术人员将清楚地认识到，自由量可能受到电源电压VDD的电平施加的可用净空(headroom)的限制。换句话说，较高电平的电源电压VDD可以在不影响M2的操作的情况下提供对M1和M3的相应操作区域的控制的更大自由，而由于可能有限的Vds2，较低电平的电源电压可能会限制对相应操作区域的控制。
继续参考图5，因为在高增益状态下非线性度的主要贡献者是输出共源共栅晶体管M3，而在低增益状态下非线性度的主要贡献者是输入晶体管Ml，基于上文，本领域技术人员将清楚地理解，本教导的块(310)生成栅极偏置电压Vg2，从而在从高增益状态切换到低增益状态时增加输入晶体管M1的漏源电压Vdsl并生成栅极偏置电压Vg3，从而在从低增益状态切换到低增益状态时增加输出共源共栅晶体管M3的漏源电压Vds3。因为由于中间共源共栅晶体管M2的存在而可以独立提供Vds1和Vds3的控制，因此可以提供在切换到高增益状态时对Vdsl和在切换到低增益状态时对Vds3的进一步调整。如果需要，这种进一步切换可以是调整多增益放大器电路(500)的其他性能。
由于Vds1和Vds3分别影响M1和M3的操作区域，本教导描述了改变/影响作为目标切换增益状态中非线性度的主要贡献者的一个器件的操作区域。换句话说，当从低增益状态切换到输出共源共栅晶体管M3是主要贡献者的高增益状态时，M3的操作区域改变为更多地进入饱和区域，并且当从高增益状态切换到输入晶体管M1是主要贡献者的低增益状态时，M1的操作区域改变为更多地进入饱和区域。
图6是示出根据本教导的用于优化多增益状态放大器中的三阶截取点(IP3)的方法的各个步骤的过程图(600)。如从过程图(600)中可以看出，该方法包括：按步骤(610)提供至少包括低增益状态和高增益状态的多增益状态放大器；当在低增益状态下操作时，按步骤(620)偏置多增益状态放大器的共源共栅晶体管以得到IP3的优化值；当在高增益状态下操作时，按步骤(630)偏置多增益状态放大器的共源共栅晶体管以得到IP3的优化值；其中当从低增益状态切换到高增益状态时，在高增益状态下操作时IP3的优化值通过按步骤(640)增加输出晶体管的漏源电压来获得；并且其中当从高增益状态切换到低增益状态时，在低增益状态下操作时IP3的优化值通过按步骤(650)增加输入晶体管的漏源电压来获得。
基于以上描述，本领域技术人员将认识到，上述多增益放大器电路不仅可以用于多频带和/或多模RF通信系统的接收路径中，还可以用于任何需要根据不同增益放大一个或更多个(弱)射频信号的射频系统。
由根据本教导的配置提供的减小布局尺寸的优势可以允许使用这样的配置进一步减小单片集成电路。本领域技术人员将认识到，取决于期望的实施目标，上述任何配置的整体或部分的单片集成也是可能的。
可以包括各种实施例的新颖装置和系统的应用包括高速计算机中使用的电子电路、通信和信号处理电路、调制解调器、单或多处理器模块、单或多嵌入式处理器、数据开关和特定于应用的模块，包括多层、多芯片模块。这种装置和系统还可以作为子组件包括在各种电子系统内，例如电视、蜂窝电话、个人计算机(例如膝上型计算机、台式计算机、手持计算机、平板计算机等)、工作站、收音机、视频播放器、音频播放器(例如，mp3播放器)、车辆、医疗设备(例如，心脏监测器、血压监测器等)等。一些实施例可以包括多种方法。
如在本公开内容中使用的，术语“MOSFET”是指具有绝缘栅并且包括金属或类金属、绝缘体和半导体结构的任何场效应晶体管(FET)。术语“金属”或“类金属”包括至少一种导电材料(例如铝、铜或其他金属，或高度掺杂的多晶硅、石墨烯或其他电导体)，“绝缘体”包括至少一种绝缘材料(例如氧化硅或其他介电材料)，并且“半导体”包括至少一种半导体材料。
本领域的普通技术人员应当容易明白，可以实施本发明的各种实施例以满足多种规格。除非上文另有说明，选择合适的组件值是设计选择的问题，并且本发明的各种实施例可以以任何合适的IC技术(包括但不限于MOSFET结构)，或以混合或分立电路形式实现。集成电路实施例可以使用任何合适的衬底和工艺制造，包括但不限于标准体硅、绝缘体上硅(SOI)和蓝宝石上硅(SOS)。除非上面另有说明，本发明可以在其他晶体管技术中实现，例如双极型、GaAS HBT、GaN HEMT、GaAS pHEMT和MESFET技术。然而，上述发明构思对于基于SOI的制造工艺(包括SOS)以及具有类似特性的制造工艺特别有用。SOI或SOS上的CMOS制造可实现低功耗、由于FET堆叠而在操作期间能够承受高功率信号、良好的线性度和高频操作(即高达和超过50GHz的射频)。单片IC实施特别有用，因为通过精心设计，寄生电容通常可以保持较低(或至少，在所有单元中保持一致，允许它们得到补偿)。
可以根据特定规范和/或实施技术(例如，NMOS、PMOS或CMOS，以及增强模式或耗尽模式晶体管器件)来调整电压电平或反转电压和/或逻辑信号极性。组件电压、电流和功率处理能力可以根据需要进行调整，例如，通过调整器件尺寸、串联“堆叠”组件(特别是FET)以承受更大的电压，和/或使用多个并联的组件来处理更大的电流。可以添加附加电路部件以增强所公开电路的能力和/或提供附加功能而不显著改变所公开电路的功能。
已经描述了根据本公开内容的多个实施例。应当理解，在不脱离这些实施例的精神和范围的情况下可以进行各种修改。例如，上述步骤中的一些步骤可以与顺序无关，因此可以以与所描述的顺序不同的顺序执行。此外，上述一些步骤可以是可选的。可以以重复、串行或并行方式执行关于上述方法描述的各种活动。
应当理解，前述描述旨在说明而非限制本公开内容的范围，本公开内容的范围由以下权利要求的范围限定，并且其他实施例在权利要求的范围内。(请注意，权利要求元素的括号中的标记是为了便于引用这些元素，其本身并不表示元素的特定要求顺序或枚举；此外，这样的标记可以在从属权利要求中重复使用作为对附加元素的引用，而不是被视为开始冲突的标记序列)。

Claims (20)

1.一种多增益状态放大器电路，用于至少根据低增益状态和高增益状态进行操作，所述多增益状态放大器电路包括：
i)低噪声放大器(LNA)，包括：
多个串联连接的晶体管的堆，其包括输入晶体管和包括输出晶体管的一个或更多个共源共栅晶体管，所述堆耦合在基本上固定的电源电压和参考地之间；以及
ii)增益解码器和偏置控制电路，其被配置为选择性地生成去往所述一个或更多个共源共栅晶体管的栅极的偏置电压以根据所述低增益状态和所述高增益状态进行操作，
其中：
当从所述低增益状态切换到所述高增益状态时，所述偏置电压增大所述输出晶体管的漏源电压以根据所述高增益状态进行操作，并且
当从所述高增益状态切换到所述低增益状态时，所述偏置电压增大所述输入晶体管的漏源电压以根据所述低增益状态进行操作。
2.根据权利要求1所述的多增益状态放大器电路，其中：
所述输出晶体管的漏源电压的增大降低了在高增益状态进行操作期间由LNA放大的RF信号的非线性度，以及
所述输入晶体管的漏源电压的增大降低了在低增益状态进行操作期间由所述LNA放大的RF信号的非线性度。
3.根据权利要求2所述的多增益状态放大器电路，其中，所述非线性度包括当所述非线性度减小时增大的三阶截取点(IP3)。
4.根据权利要求1所述的多增益状态放大器电路，其中：
所述一个或更多个共源共栅晶体管由作为所述输出晶体管的一个共源共栅晶体管组成，
当从所述低增益状态切换到所述高增益状态时，所述增益解码器和偏置控制电路减小去往所述输出晶体管的栅极的偏置电压，并且
当从所述高增益状态切换到所述低增益状态时，所述增益解码器和偏置控制电路增大去往所述输出晶体管的栅极的偏置电压。
5.根据权利要求4所述的多增益状态放大器电路，其中，所述基本上固定的电源电压是等于约1.2伏的调节电压。
6.根据权利要求1所述的多增益状态放大器电路，其中：
所述一个或更多个共源共栅晶体管包括所述输出晶体管和耦合到所述输入晶体管的至少一个附加共源共栅晶体管，以及
当从所述低增益状态切换到所述高增益状态时，所述增益解码器和偏置控制电路减小去往所述输出晶体管的栅极的偏置电压。
7.根据权利要求1所述的多增益状态放大器电路，其中：
所述一个或更多个共源共栅晶体管包括所述输出晶体管和耦合到所述输入晶体管的至少一个附加共源共栅晶体管，以及
当从所述高增益状态切换到所述低增益状态时，所述增益解码器和偏置控制电路增大去往所述至少一个附加共源共栅晶体管的栅极的偏置电压。
8.根据权利要求1所述的多增益状态放大器电路，其中：
所述一个或更多个共源共栅晶体管包括所述输出晶体管和耦合到所述输入晶体管的至少一个附加共源共栅晶体管，
当从所述低增益状态切换到所述高增益状态时，所述增益解码器和偏置控制电路减小去往所述输出晶体管的栅极的偏置电压，并且
当从所述高增益状态切换到所述低增益状态时，所述增益解码器和偏置控制电路增大去往所述至少一个附加共源共栅晶体管的栅极的偏置电压。
9.根据权利要求8所述的多增益状态放大器电路，其中，所述基本上固定的电源电压是等于约1.8伏的调节电压。
10.根据权利要求2所述的多增益状态放大器电路，其中：
当从所述低增益状态切换到所述高增益状态时，所述偏置电压进一步驱动所述输入晶体管进入对应的饱和操作区域，从而增大由所述输出晶体管经受的退化阻抗，以降低所述非线性度。
11.根据权利要求1所述的多增益状态放大器电路，其中，所述多增益状态放大器在所述低增益状态进行操作期间的增益等于或小于6dB，并且在所述高增益状态进行操作期间的增益等于或大于16dB。
12.根据权利要求1所述的多增益状态放大器电路，其中，在所述低增益状态和所述高增益状态进行操作期间，所述多增益状态放大器的相应增益经由通过所述增益解码器和偏置控制电路选择性地生成的偏置电压提供给所述输入晶体管的栅极。
13.根据权利要求1所述的多增益状态放大器电路，其中，所述增益解码器和偏置控制电路基于输入控制信号选择性地生成所述偏置电压，所述输入控制信号是以下项中的一个：a)数字信号，b)模拟信号，以及c)a)和b)的组合。
14.根据权利要求13所述的多增益状态放大器电路，其中，所述增益解码器和偏置控制电路包括：
a)增益解码器电路，其将所述输入控制信号解码为包括所述低增益状态和所述高增益状态的目标增益状态；以及
b)偏置控制电路，其基于所述目标增益状态生成所述偏置电压，所述偏置控制电路包括以下项中的一个或更多个：b1)模数转换电路，b2)数模转换电路，b3)数字电路，b4)模拟电路，以及b5)存储器电路。
15.根据权利要求1所述的多增益状态放大器电路，其中，所述多个串联连接的晶体管中的晶体管为金属氧化物半导体(MOS)场效应晶体管(FET)。
16.根据权利要求15所述的多增益状态放大器电路，其中，所述晶体管使用以下项中的一个制造：a)绝缘体上硅(SOI)技术，b)蓝宝石上硅(SOS)技术，以及c)体硅(Si)技术。
17.一种电子模块，包括权利要求1所述的多增益状态放大器电路。
18.一种射频(RF)前端通信系统，包括：
用于接收RF信号的接收器部分，所述接收器部分包括权利要求17所述的电子模块。
19.一种方法，包括：
在一个或更多个电子系统中使用权利要求17所述的电子模块，所述一个或更多个电子系统包括：a)电视，b)蜂窝电话，c)个人计算机，d)工作站，e)收音机，f)视频播放器，g)音频播放器，h)车辆，I)医疗设备，以及j)其他电子系统。
20.一种用于优化至少包括低增益状态和高增益状态的多增益状态放大器中的三阶截取点(IP3)的方法，所述方法包括：
当在所述低增益状态下操作时，偏置所述多增益状态放大器的共源共栅晶体管以得到IP3的优化值；
当在所述高增益状态下操作时，偏置所述多增益状态放大器的共源共栅晶体管以得到所述IP3的优化值；
其中，当从所述低增益状态切换到所述高增益状态时，在所述高增益状态下操作时所述IP3的优化值通过增大输出晶体管的漏源电压来获得，
其中，当从所述高增益状态切换到所述低增益状态时，在所述低增益状态下操作时所述IP3的优化值通过增大输入晶体管的漏源电压来获得，以及
其中所述多增益状态放大器包括低噪声放大器(LNA)，所述低噪声放大器包括多个串联连接的晶体管的堆，所述堆包括所述输入晶体管和包括所述输出晶体管的一个或更多个共源共栅晶体管，所述堆耦合在基本上固定的电源电压和参考地之间。
CN202080018429.7A 2019-03-06 2020-02-25 用于优化共源共栅放大器中三阶截取点的晶体管偏置调整 Pending CN113508526A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/294,637 US11329611B2 (en) 2019-03-06 2019-03-06 Transistor bias adjustment for optimization of third order intercept point in a cascode amplifier
US16/294,637 2019-03-06
PCT/US2020/019759 WO2020180540A1 (en) 2019-03-06 2020-02-25 Transistor bias adjustment for optimization of third order intercept point in a cascode amplifier

Publications (1)

Publication Number Publication Date
CN113508526A true CN113508526A (zh) 2021-10-15

Family

ID=72334794

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080018429.7A Pending CN113508526A (zh) 2019-03-06 2020-02-25 用于优化共源共栅放大器中三阶截取点的晶体管偏置调整

Country Status (4)

Country Link
US (2) US11329611B2 (zh)
KR (1) KR20210125594A (zh)
CN (1) CN113508526A (zh)
WO (1) WO2020180540A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114944823A (zh) * 2022-07-08 2022-08-26 深圳市德兴达科技有限公司 一种低噪声放大器

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11329611B2 (en) 2019-03-06 2022-05-10 Psemi Corporation Transistor bias adjustment for optimization of third order intercept point in a cascode amplifier
CN116015224A (zh) * 2022-12-16 2023-04-25 深圳飞骧科技股份有限公司 三阶输入截止点测试方法、相关系统和存储介质

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6803824B2 (en) * 2001-12-18 2004-10-12 Anadigics, Inc. Dynamic matching in cascode circuits
US7248120B2 (en) 2004-06-23 2007-07-24 Peregrine Semiconductor Corporation Stacked transistor method and apparatus
US8150343B2 (en) 2009-09-21 2012-04-03 Broadcom Corporation Dynamic stability, gain, efficiency and impedance control in a linear/non-linear CMOS power amplifier
US8487706B2 (en) 2010-01-25 2013-07-16 Peregrine Semiconductor Corporation Stacked linear power amplifier with capacitor feedback and resistor isolation
US9667195B2 (en) 2012-12-28 2017-05-30 Peregrine Semiconductor Corporation Amplifiers operating in envelope tracking mode or non-envelope tracking mode
US9716477B2 (en) 2012-12-28 2017-07-25 Peregrine Semiconductor Corporation Bias control for stacked transistor configuration
US9106185B2 (en) 2013-03-11 2015-08-11 Qualcomm Incorporated Amplifiers with inductive degeneration and configurable gain and input matching
US8987792B2 (en) 2013-03-14 2015-03-24 Peregrine Semiconductor Corporation Merged active devices on a common substrate
JP2015165639A (ja) 2014-03-03 2015-09-17 パナソニック株式会社 可変利得多段増幅器及び受信機
US9419560B2 (en) * 2014-05-23 2016-08-16 Qualcomm Incorporated Low power multi-stacked power amplifier
US9929701B1 (en) 2016-09-21 2018-03-27 Psemi Corporation LNA with programmable linearity
US9941849B1 (en) 2017-02-10 2018-04-10 Psemi Corporation Programmable optimized band switching LNA for operation in multiple narrow-band frequency ranges
US10110166B1 (en) 2017-06-07 2018-10-23 Psemi Corporation LNA with variable gain and switched degeneration inductor
US11329611B2 (en) 2019-03-06 2022-05-10 Psemi Corporation Transistor bias adjustment for optimization of third order intercept point in a cascode amplifier

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114944823A (zh) * 2022-07-08 2022-08-26 深圳市德兴达科技有限公司 一种低噪声放大器

Also Published As

Publication number Publication date
WO2020180540A1 (en) 2020-09-10
US20200287505A1 (en) 2020-09-10
KR20210125594A (ko) 2021-10-18
US11894809B2 (en) 2024-02-06
US11329611B2 (en) 2022-05-10
US20220337196A1 (en) 2022-10-20

Similar Documents

Publication Publication Date Title
US11870405B2 (en) Optimized multi gain LNA enabling low current and high linearity including highly linear active bypass
US6566963B1 (en) Transformer-based low noise variable gain driver amplifier
US11894809B2 (en) Transistor bias adjustment for optimization of third order intercept point in a cascode amplifier
US8081033B2 (en) Variable gain amplifier and high-frequency signal receiving apparatus comprising the same
US8570106B2 (en) Positive feedback common gate low noise amplifier
US8212615B2 (en) Variable-gain amplifier circuit and wireless communication device integrated circuit equipped therewith
US20050168288A1 (en) Low gate oxide stress power amplifier
KR20120055682A (ko) 선형성을 향상시키는 가변 정합 회로를 가진 증폭기
CN102859867B (zh) 具有低噪声系数和电压可变增益的功率放大器
US11025208B2 (en) Switchless multi input stacked transistor amplifier tree structure
US20060022748A1 (en) Variable gain amplifier circuit and radio machine
US8063703B2 (en) Output circuit of radio-frequency transmitter
US7501892B2 (en) Amplifier circuit and communication device
US7737785B2 (en) Amplifier circuit with adjustable amplification
JP2007235525A (ja) 可変利得増幅回路および半導体集積回路および出力電力調整回路および出力電力調整方法および送信機および受信機および送受信機
US6259323B1 (en) Gain control for low noise amplifier
US10404216B2 (en) RF amplifier linearity enhancement with dynamically adjusted variable load
CN110661494A (zh) 高频放大电路及半导体设备
US20220294399A1 (en) Semiconductor device
US7053716B2 (en) Controlled impedance bias circuit
CN116438738A (zh) 合并堆叠式fet放大器中的阻抗控制
KR20140026490A (ko) 고주파 신호용 선형 증폭기 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination