JP3024714B2 - リミッタ増幅器 - Google Patents
リミッタ増幅器Info
- Publication number
- JP3024714B2 JP3024714B2 JP3290001A JP29000191A JP3024714B2 JP 3024714 B2 JP3024714 B2 JP 3024714B2 JP 3290001 A JP3290001 A JP 3290001A JP 29000191 A JP29000191 A JP 29000191A JP 3024714 B2 JP3024714 B2 JP 3024714B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- transistor
- limiter amplifier
- input signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Amplifiers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、例えばディジタル伝送
方式の再生中継器において、受信信号からパルス識別再
生に必要なクロック信号を抽出するタイミング再生回路
に用いられるリミッタ増幅器に関する。
方式の再生中継器において、受信信号からパルス識別再
生に必要なクロック信号を抽出するタイミング再生回路
に用いられるリミッタ増幅器に関する。
【０００２】受信信号の等化波形からパルスの有無（レ
ベル）を識別して正しいパルスの再生を行うパルス識別
再生には、タイミング再生回路によって抽出されるクロ
ック信号が必要である。このタイミング再生回路では、
等化波形に整流（クリップ）操作あるいは微分操作を施
してクロック周波数成分を生成し、さらにその信号を狭
帯域フィルタ（共振器，タンク回路）とその出力レベル
の変動を抑圧するリミッタ増幅器を介して不要雑音成分
を除き、パルス状のクロック信号を生成する構成になっ
ている。
ベル）を識別して正しいパルスの再生を行うパルス識別
再生には、タイミング再生回路によって抽出されるクロ
ック信号が必要である。このタイミング再生回路では、
等化波形に整流（クリップ）操作あるいは微分操作を施
してクロック周波数成分を生成し、さらにその信号を狭
帯域フィルタ（共振器，タンク回路）とその出力レベル
の変動を抑圧するリミッタ増幅器を介して不要雑音成分
を除き、パルス状のクロック信号を生成する構成になっ
ている。
【０００３】
【従来の技術】図５は、従来のリミッタ増幅器の入力信
号電力に対する出力信号電力および出力信号位相の関係
を示す図である。図において、横軸が入力信号電力(dB
m) であり、縦軸が出力信号電力(dBm) あるいは出力信
号位相（度）である。は入力信号電力に対する出力信
号電力を示し、は入力信号電力に対する出力信号位相
を示す。なお、Ｐi1は出力信号電力が飽和する入力信
号電力であり、Ｐosatは出力信号飽和電力である。
号電力に対する出力信号電力および出力信号位相の関係
を示す図である。図において、横軸が入力信号電力(dB
m) であり、縦軸が出力信号電力(dBm) あるいは出力信
号位相（度）である。は入力信号電力に対する出力信
号電力を示し、は入力信号電力に対する出力信号位相
を示す。なお、Ｐi1は出力信号電力が飽和する入力信
号電力であり、Ｐosatは出力信号飽和電力である。
【０００４】リミッタ増幅器では、入力信号電力が大き
くなるとトランジスタに大きな振幅の信号が印加される
ことによりコレクタ電流が飽和し、それによって出力信
号電力を制限しその変動を抑圧する構成になっている。
くなるとトランジスタに大きな振幅の信号が印加される
ことによりコレクタ電流が飽和し、それによって出力信
号電力を制限しその変動を抑圧する構成になっている。
【０００５】一方、このリミッタ増幅器の出力信号の入
力信号に対する位相は、図５に示すように、入力信号電
力が小さい場合には入力信号電力に依存せずにほぼ一定
の値をとる。しかし、入力信号電力が大きくかつ出力信
号電力が飽和する領域では、トランジスタに大きな振幅
の信号が印加されるのでトランジスタの非線形性の影響
が現れ、出力信号の入力信号に対する位相が入力信号電
力に依存して変化する。この位相の変化を位相偏差と呼
ぶ。図５に示す例では、出力信号電力が飽和する入力
信号電力Ｐi1と、入力信号電力Ｐi2との間における位相
偏差はθとなる。
力信号に対する位相は、図５に示すように、入力信号電
力が小さい場合には入力信号電力に依存せずにほぼ一定
の値をとる。しかし、入力信号電力が大きくかつ出力信
号電力が飽和する領域では、トランジスタに大きな振幅
の信号が印加されるのでトランジスタの非線形性の影響
が現れ、出力信号の入力信号に対する位相が入力信号電
力に依存して変化する。この位相の変化を位相偏差と呼
ぶ。図５に示す例では、出力信号電力が飽和する入力
信号電力Ｐi1と、入力信号電力Ｐi2との間における位相
偏差はθとなる。
【０００６】また、この位相偏差は、入力信号周波数に
比例してトランジスタの容量のバイアス依存性の影響を
受ける。すなわち、トランジスタの非線形性によって出
力信号に高調波歪が生じ、この高調波と基本波との間に
生じる位相差が位相偏差となるので、入力信号周波数が
高くなるに従って位相偏差も大きくなる。
比例してトランジスタの容量のバイアス依存性の影響を
受ける。すなわち、トランジスタの非線形性によって出
力信号に高調波歪が生じ、この高調波と基本波との間に
生じる位相差が位相偏差となるので、入力信号周波数が
高くなるに従って位相偏差も大きくなる。
【０００７】
【発明が解決しようとする課題】このように、リミッタ
増幅器は、特に高周波信号を扱う場合にその位相特性が
入力信号電力に依存して劣化する問題点があった。それ
に対して、従来技術では、トランジスタの入力容量が等
価的に小さくなるように入力信号周波数に対して十分に
広帯域な増幅特性をもたせ、位相偏差に与えるトランジ
スタの容量の影響を低減させる構成がとられていたが、
位相偏差の低減効果は不十分であった。
増幅器は、特に高周波信号を扱う場合にその位相特性が
入力信号電力に依存して劣化する問題点があった。それ
に対して、従来技術では、トランジスタの入力容量が等
価的に小さくなるように入力信号周波数に対して十分に
広帯域な増幅特性をもたせ、位相偏差に与えるトランジ
スタの容量の影響を低減させる構成がとられていたが、
位相偏差の低減効果は不十分であった。
【０００８】本発明は、高周波において位相偏差の低減
を可能とするリミッタ増幅器を提供することを目的とす
る。
を可能とするリミッタ増幅器を提供することを目的とす
る。
【０００９】
【課題を解決するための手段】本発明のリミッタ増幅器
は、増幅作用が行われる利得周波数帯域を制限し、入力
信号周波数に対する高調波成分を抑圧する構成であるこ
とを特徴とする。
は、増幅作用が行われる利得周波数帯域を制限し、入力
信号周波数に対する高調波成分を抑圧する構成であるこ
とを特徴とする。
【００１０】請求項１に記載の発明は、エミッタ接地増
幅回路を２段直結し、その２段目のトランジスタのコレ
クタ出力を第３のトランジスタを介して２段目のトラン
ジスタのベースへ逆相で帰還するリミッタ増幅器におい
て、前記エミッタ接地増幅回路の１段目の負荷抵抗を入
力信号周波数に共振周波数を調整した共振回路に置き換
えることを特徴とする。
幅回路を２段直結し、その２段目のトランジスタのコレ
クタ出力を第３のトランジスタを介して２段目のトラン
ジスタのベースへ逆相で帰還するリミッタ増幅器におい
て、前記エミッタ接地増幅回路の１段目の負荷抵抗を入
力信号周波数に共振周波数を調整した共振回路に置き換
えることを特徴とする。
【００１１】請求項２に記載の発明は、所定の中心周波
数および帯域幅で帯域通過特性を有するインピーダンス
整合回路が入出力段に接続されたトランジスタからなる
リミッタ増幅器において、インピーダンス整合回路は、
中心周波数を設定するキャパシタおよびインダクタと帯
域幅を設定する抵抗とにより構成され、トランジスタの
ゲートおよびドレインにそれぞれ接続される前記抵抗の
他端がキャパシタを介して接地される構成であり、前記
インピーダンス整合回路の中心周波数および帯域幅につ
いて、利得周波数帯域の上限が入力信号周波数に制限さ
れるように設定することを特徴とする。
数および帯域幅で帯域通過特性を有するインピーダンス
整合回路が入出力段に接続されたトランジスタからなる
リミッタ増幅器において、インピーダンス整合回路は、
中心周波数を設定するキャパシタおよびインダクタと帯
域幅を設定する抵抗とにより構成され、トランジスタの
ゲートおよびドレインにそれぞれ接続される前記抵抗の
他端がキャパシタを介して接地される構成であり、前記
インピーダンス整合回路の中心周波数および帯域幅につ
いて、利得周波数帯域の上限が入力信号周波数に制限さ
れるように設定することを特徴とする。
【００１２】
【作用】リミッタ増幅器では、トランジスタの非線形性
によって出力信号に生じる高調波が基本波との間で位相
差を生み、位相偏差を生じさせている。ここで、位相偏
差算出ダイナミックレンジ20dBとしたときの２次高調波
と位相偏差との関係について実験した結果を図６に示
す。横軸が基本波に対する２次高調波電力(dB)であり、
縦軸が位相偏差（度）である。しかし、従来はトランジ
スタの入力容量を等価的に小さくしようとして入力信号
周波数に対して利得周波数帯域を広くすることが行われ
ていたが、それはむしろ高調波電力を大きくし、位相偏
差を増大させる方向に作用していた。
によって出力信号に生じる高調波が基本波との間で位相
差を生み、位相偏差を生じさせている。ここで、位相偏
差算出ダイナミックレンジ20dBとしたときの２次高調波
と位相偏差との関係について実験した結果を図６に示
す。横軸が基本波に対する２次高調波電力(dB)であり、
縦軸が位相偏差（度）である。しかし、従来はトランジ
スタの入力容量を等価的に小さくしようとして入力信号
周波数に対して利得周波数帯域を広くすることが行われ
ていたが、それはむしろ高調波電力を大きくし、位相偏
差を増大させる方向に作用していた。
【００１３】したがって、本発明のリミッタ増幅器で
は、入力信号周波数に対して増幅作用が行われる利得周
波数帯域を制限する構成をとるものである。それによ
り、入力信号周波数に対する高調波成分を抑圧すること
ができるので、位相偏差を低減させることができる。
は、入力信号周波数に対して増幅作用が行われる利得周
波数帯域を制限する構成をとるものである。それによ
り、入力信号周波数に対する高調波成分を抑圧すること
ができるので、位相偏差を低減させることができる。
【００１４】請求項１に記載のリミッタ増幅器では、負
荷抵抗に置き換えられる共振回路の共振周波数を入力信
号周波数に調整することにより利得周波数帯域を制限す
る。請求項２に記載のリミッタ増幅器では、入出力段に
接続されたインピーダンス整合回路で設定される中心周
波数および帯域幅について、利得周波数帯域の上限が入
力信号周波数となるように調整することにより利得周波
数帯域を制限する。このような構成により、入力信号周
波数（基本波）についてのみ増幅作用が働き、帯域外の
高調波成分を抑圧することができる。したがって、高調
波によってもたらされる位相偏差を低減することができ
る。
荷抵抗に置き換えられる共振回路の共振周波数を入力信
号周波数に調整することにより利得周波数帯域を制限す
る。請求項２に記載のリミッタ増幅器では、入出力段に
接続されたインピーダンス整合回路で設定される中心周
波数および帯域幅について、利得周波数帯域の上限が入
力信号周波数となるように調整することにより利得周波
数帯域を制限する。このような構成により、入力信号周
波数（基本波）についてのみ増幅作用が働き、帯域外の
高調波成分を抑圧することができる。したがって、高調
波によってもたらされる位相偏差を低減することができ
る。
【００１５】
【実施例】図１は、請求項１に記載の発明の実施例構成
を示す回路図である。なお、本実施例におけるリミッタ
増幅器は、利得周波数帯域の制限に用いられる共振回路
を有する同調型リミッタ増幅器である。
を示す回路図である。なお、本実施例におけるリミッタ
増幅器は、利得周波数帯域の制限に用いられる共振回路
を有する同調型リミッタ増幅器である。
【００１６】図において、エミッタ接地２段のトランジ
スタ１１，１２は直結増幅回路を構成する。この直結増
幅回路の２段目のトランジスタ１２のコレクタ出力を帰
還トランジスタ１３を介して２段目のトランジスタ１２
のベースへ逆相で帰還させる。インダクタ１４とキャパ
シタ１５から構成される並列共振回路は、１段目のトラ
ンジスタ１１の負荷抵抗が接続されるところに置換さ
れ、同調型リミッタ増幅器が構成される。なお、ここで
は相補型構成を示し、他に電流源回路を構成するトラン
ジスタと抵抗、および負荷抵抗が示されている。
スタ１１，１２は直結増幅回路を構成する。この直結増
幅回路の２段目のトランジスタ１２のコレクタ出力を帰
還トランジスタ１３を介して２段目のトランジスタ１２
のベースへ逆相で帰還させる。インダクタ１４とキャパ
シタ１５から構成される並列共振回路は、１段目のトラ
ンジスタ１１の負荷抵抗が接続されるところに置換さ
れ、同調型リミッタ増幅器が構成される。なお、ここで
は相補型構成を示し、他に電流源回路を構成するトラン
ジスタと抵抗、および負荷抵抗が示されている。
【００１７】ここで、インダクタ１４とキャパシタ１５
によって決まる並列共振周波数を入力信号周波数に調整
することにより、リミッタ増幅器は基本波についてのみ
増幅作用が働き、入力信号周波数に対する高調波成分を
抑圧することができる。
によって決まる並列共振周波数を入力信号周波数に調整
することにより、リミッタ増幅器は基本波についてのみ
増幅作用が働き、入力信号周波数に対する高調波成分を
抑圧することができる。
【００１８】図２は、本実施例の同調型リミッタ増幅器
の利得の周波数特性例を示す図である。図において、符
号２１は従来のリミッタ増幅器における利得の周波数特
性であり、符号２２が２次高調波の抑圧度である。ま
た、符号２３は本実施例における利得の周波数特性であ
り、符号２４が２次高調波の抑圧度である。図に示すよ
うに、本実施例構成では２次高調波成分を大きく抑圧す
ることができるので、位相偏差を大きく低減させること
ができる。
の利得の周波数特性例を示す図である。図において、符
号２１は従来のリミッタ増幅器における利得の周波数特
性であり、符号２２が２次高調波の抑圧度である。ま
た、符号２３は本実施例における利得の周波数特性であ
り、符号２４が２次高調波の抑圧度である。図に示すよ
うに、本実施例構成では２次高調波成分を大きく抑圧す
ることができるので、位相偏差を大きく低減させること
ができる。
【００１９】なお、タイミング再生回路でクロック信号
の同調に使用するタンク回路において問題となるスプリ
アスモードを抑圧するために、リミッタ増幅器との間に
狭帯域フィルタを挿入してクロック以外の周波数成分を
除去する構成がとられているが、本実施例構成によりリ
ミッタ増幅器が同調型となるので狭帯域フィルタを不要
にすることができる。すなわち、本実施例の同調型リミ
ッタ増幅器では、同調機能とリミッタ機能とを単一回路
で実現することができるので小型化および高信頼性化が
実現される。
の同調に使用するタンク回路において問題となるスプリ
アスモードを抑圧するために、リミッタ増幅器との間に
狭帯域フィルタを挿入してクロック以外の周波数成分を
除去する構成がとられているが、本実施例構成によりリ
ミッタ増幅器が同調型となるので狭帯域フィルタを不要
にすることができる。すなわち、本実施例の同調型リミ
ッタ増幅器では、同調機能とリミッタ機能とを単一回路
で実現することができるので小型化および高信頼性化が
実現される。
【００２０】図３は、請求項２に記載の発明の実施例構
成を示す回路図である。なお、本実施例におけるリミッ
タ増幅器は、インピーダンス整合回路を利得周波数帯域
の制限に用いる入出力整合型リミッタ増幅器である。
成を示す回路図である。なお、本実施例におけるリミッ
タ増幅器は、インピーダンス整合回路を利得周波数帯域
の制限に用いる入出力整合型リミッタ増幅器である。
【００２１】図において、トランジスタ３１の入力端に
接続される帯域通過機能を有するインピーダンス整合回
路は、キャパシタ３２，インダクタ３３，３４および抵
抗３５から構成される。なお、トランジスタ３１の出力
端に接続されるインピーダンス整合回路においても同様
である。また、トランジスタ３１のゲートおよびドレイ
ンに接続される抵抗３５の他端は、キャパシタを介して
接地される。
接続される帯域通過機能を有するインピーダンス整合回
路は、キャパシタ３２，インダクタ３３，３４および抵
抗３５から構成される。なお、トランジスタ３１の出力
端に接続されるインピーダンス整合回路においても同様
である。また、トランジスタ３１のゲートおよびドレイ
ンに接続される抵抗３５の他端は、キャパシタを介して
接地される。
【００２２】この入出力整合型リミッタ増幅器が有する
通過帯域の中心周波数および帯域幅は、インピーダンス
整合回路の各素子とトランジスタ３１の入出力等化容量
によって決まる。したがって、インピーダンス整合回路
を構成するキャパシタ３２およびインダクタ３３，３４
を調整することにより中心周波数が設定でき、抵抗３５
を調整することにより帯域幅が設定できる。ここで、利
得周波数帯域の上限が入力信号周波数となるように各素
子を調整することにより、リミッタ増幅器は基本波につ
いてのみ増幅作用が働き、入力信号周波数に対する高調
波成分を抑圧することができる。
通過帯域の中心周波数および帯域幅は、インピーダンス
整合回路の各素子とトランジスタ３１の入出力等化容量
によって決まる。したがって、インピーダンス整合回路
を構成するキャパシタ３２およびインダクタ３３，３４
を調整することにより中心周波数が設定でき、抵抗３５
を調整することにより帯域幅が設定できる。ここで、利
得周波数帯域の上限が入力信号周波数となるように各素
子を調整することにより、リミッタ増幅器は基本波につ
いてのみ増幅作用が働き、入力信号周波数に対する高調
波成分を抑圧することができる。
【００２３】図４は、本実施例の入出力整合型リミッタ
増幅器の利得の周波数特性例を示す図である。図におい
て、符号４１は従来のリミッタ増幅器における利得の周
波数特性であり、符号４２が２次高調波の抑圧度であ
る。また、符号４３は本実施例における利得の周波数特
性であり、符号４４が２次高調波の抑圧度である。図に
示すように、本実施例構成では２次高調波成分を大きく
抑圧することができるので、位相偏差を大きく低減させ
ることができる。
増幅器の利得の周波数特性例を示す図である。図におい
て、符号４１は従来のリミッタ増幅器における利得の周
波数特性であり、符号４２が２次高調波の抑圧度であ
る。また、符号４３は本実施例における利得の周波数特
性であり、符号４４が２次高調波の抑圧度である。図に
示すように、本実施例構成では２次高調波成分を大きく
抑圧することができるので、位相偏差を大きく低減させ
ることができる。
【００２４】
【発明の効果】以上説明したように本発明のリミッタ増
幅器は、利得周波数帯域を制限して入力信号周波数に対
する高調波成分を抑圧することにより、位相偏差を低減
させることができる。したがって、本発明のリミッタ増
幅器を使用するタイミング再生回路において、高速のク
ロック信号を高精度で再生することができ、伝送信号の
高速化に対応することができる。
幅器は、利得周波数帯域を制限して入力信号周波数に対
する高調波成分を抑圧することにより、位相偏差を低減
させることができる。したがって、本発明のリミッタ増
幅器を使用するタイミング再生回路において、高速のク
ロック信号を高精度で再生することができ、伝送信号の
高速化に対応することができる。
【００２５】また、同調型のリミッタ増幅器を構成した
場合には、従来のタイミング再生回路に低雑音化のため
に組み込まれていたフィルタ回路を一体化することがで
き、小型化および高信頼性化に有効である。
場合には、従来のタイミング再生回路に低雑音化のため
に組み込まれていたフィルタ回路を一体化することがで
き、小型化および高信頼性化に有効である。
【図１】請求項１に記載の発明の実施例構成を示す回路
図である。
図である。
【図２】同調型リミッタ増幅器の利得の周波数特性例を
示す図である。
示す図である。
【図３】請求項２に記載の発明の実施例構成を示す回路
図である。
図である。
【図４】入出力整合型リミッタ増幅器の利得の周波数特
性例を示す図である。
性例を示す図である。
【図５】従来のリミッタ増幅器の入力信号電力に対する
出力信号電力および出力信号位相の関係を示す図であ
る。
出力信号電力および出力信号位相の関係を示す図であ
る。
【図６】２次高調波と位相偏差との関係についての実験
結果を示す図である。
結果を示す図である。
１１，１２ トランジスタ １３ 帰還トランジスタ １４ インダクタ １５ キャパシタ ２１，４１ 従来のリミッタ増幅器における利得の周波
数特性 ２２，４２ 従来のリミッタ増幅器における２次高調波
の抑圧度 ２３，４３ 実施例における利得の周波数特性 ２４，４４ 実施例における２次高調波の抑圧度 ３１ トランジスタ ３２ キャパシタ ３３，３４ インダクタ ３５ 抵抗
数特性 ２２，４２ 従来のリミッタ増幅器における２次高調波
の抑圧度 ２３，４３ 実施例における利得の周波数特性 ２４，４４ 実施例における２次高調波の抑圧度 ３１ トランジスタ ３２ キャパシタ ３３，３４ インダクタ ３５ 抵抗
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H03G 11/00
Claims (2)
- 【請求項１】 エミッタ接地増幅回路を２段直結し、そ
の２段目のトランジスタのコレクタ出力を第３のトラン
ジスタを介して２段目のトランジスタのベースへ逆相で
帰還するリミッタ増幅器において、 前記エミッタ接地増幅回路の１段目の負荷抵抗を入力信
号周波数に共振周波数を調整した共振回路に置き換える
ことを特徴とするリミッタ増幅器。 - 【請求項２】 所定の中心周波数および帯域幅で帯域通
過特性を有するインピーダンス整合回路が入出力段に接
続されたトランジスタからなるリミッタ増幅器におい
て、 前記インピーダンス整合回路は、中心周波数を設定する
キャパシタおよびインダクタと帯域幅を設定する抵抗と
により構成され、前記トランジスタのゲートおよびドレ
インにそれぞれ接続される前記抵抗の他端がキャパシタ
を介して接地される構成であり、 前記インピーダンス整合回路の中心周波数および帯域幅
について、利得周波数帯域の上限が入力信号周波数に制
限されるように設定することを特徴とするリミッタ増幅
器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3290001A JP3024714B2 (ja) | 1991-11-06 | 1991-11-06 | リミッタ増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3290001A JP3024714B2 (ja) | 1991-11-06 | 1991-11-06 | リミッタ増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05129864A JPH05129864A (ja) | 1993-05-25 |
| JP3024714B2 true JP3024714B2 (ja) | 2000-03-21 |
Family
ID=17750498
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3290001A Expired - Fee Related JP3024714B2 (ja) | 1991-11-06 | 1991-11-06 | リミッタ増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3024714B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3214226B2 (ja) * | 1994-05-11 | 2001-10-02 | 株式会社村田製作所 | 弾性表面波共振子フィルタ |
| JP4544947B2 (ja) * | 2004-09-15 | 2010-09-15 | 三菱電機株式会社 | 増幅回路 |
| JP4850755B2 (ja) * | 2007-03-06 | 2012-01-11 | 三菱電機株式会社 | バイアス回路 |
| JP5834494B2 (ja) | 2011-05-27 | 2015-12-24 | 三菱電機株式会社 | 光受信装置 |
| CN112269050A (zh) * | 2020-10-16 | 2021-01-26 | 国网河北省电力有限公司雄安新区供电公司 | 一种抑制调制纹波的lc谐振磁通门漏电流检测方法 |
| CN115051657A (zh) * | 2022-06-28 | 2022-09-13 | 成都仕芯半导体有限公司 | 宽带限幅放大器及对数检波器 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS551755A (en) * | 1978-06-19 | 1980-01-08 | Nippon Telegr & Teleph Corp <Ntt> | Amplitude limiter |
| JPS562626B2 (ja) * | 1975-12-27 | 1981-01-21 | ||
| JPS60109313A (ja) * | 1983-11-17 | 1985-06-14 | Mitsubishi Electric Corp | 中間周波処理用半導体集積回路 |
| JPS6179314A (ja) * | 1984-09-27 | 1986-04-22 | Nec Home Electronics Ltd | 振幅制限器 |
| JPS62160805A (ja) * | 1985-12-31 | 1987-07-16 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | 高周波差動増幅段およびこの増幅段を具える増幅器 |
| JPS62271511A (ja) * | 1986-05-20 | 1987-11-25 | Fujitsu Ltd | 振幅制限回路 |
| JPH04294621A (ja) * | 1991-03-25 | 1992-10-19 | Toshiba Corp | リミッタ回路 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS562626U (ja) * | 1979-06-20 | 1981-01-10 | ||
| JPS6474815A (en) * | 1987-09-16 | 1989-03-20 | Toshiba Corp | Limiter circuit |
-
1991
- 1991-11-06 JP JP3290001A patent/JP3024714B2/ja not_active Expired - Fee Related
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS562626B2 (ja) * | 1975-12-27 | 1981-01-21 | ||
| JPS551755A (en) * | 1978-06-19 | 1980-01-08 | Nippon Telegr & Teleph Corp <Ntt> | Amplitude limiter |
| JPS60109313A (ja) * | 1983-11-17 | 1985-06-14 | Mitsubishi Electric Corp | 中間周波処理用半導体集積回路 |
| JPS6179314A (ja) * | 1984-09-27 | 1986-04-22 | Nec Home Electronics Ltd | 振幅制限器 |
| JPS62160805A (ja) * | 1985-12-31 | 1987-07-16 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | 高周波差動増幅段およびこの増幅段を具える増幅器 |
| JPS62271511A (ja) * | 1986-05-20 | 1987-11-25 | Fujitsu Ltd | 振幅制限回路 |
| JPH04294621A (ja) * | 1991-03-25 | 1992-10-19 | Toshiba Corp | リミッタ回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05129864A (ja) | 1993-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6300825B1 (en) | PWM amplifier with feedback loop integrator | |
| KR19990072901A (ko) | 저역통과필터피드백없이위상지연이없는ｄ급증폭기 | |
| JP2005509347A (ja) | 歪補償を持つ電力増幅器 | |
| JPH08162859A (ja) | 多段増幅器 | |
| JP3024714B2 (ja) | リミッタ増幅器 | |
| US5378997A (en) | Low noise amplifier with capacitive feedback | |
| US20040119531A1 (en) | Dc offset canceling circuit applied in a variable gain amplifier | |
| US5276403A (en) | Nonlinear preemphasis-deemphasis system | |
| CA1170730A (en) | Television intermediate frequency amplifier with feedback stabilization | |
| US6489847B1 (en) | Low distoration driving amplifier for integrated filters | |
| JP2606165B2 (ja) | インピーダンス整合回路 | |
| JP2962694B2 (ja) | Ｄ／ａ変換器用出力回路 | |
| US6678013B2 (en) | Intermediate frequency circuit of digital television tuner having flat transmission characteristic in intermediate frequency band | |
| US4531101A (en) | High-frequency amplifier with enhanced gain from use of the Miller effect capacitance | |
| JP2639808B2 (ja) | アクテイブフイルタ | |
| US4139825A (en) | Audio frequency amplifier | |
| JP2998107B2 (ja) | 中間周波増幅装置 | |
| JPH04334104A (ja) | 増幅器 | |
| US5241228A (en) | UHF transistor mixer circuit | |
| JPS646602Y2 (ja) | ||
| KR100698583B1 (ko) | 디지털 음향증폭기 | |
| JP3357801B2 (ja) | 可変利得増幅回路及びそれを用いたフィルタ回路 | |
| JPS6354005A (ja) | テレビジヨンチユ−ナの中間周波数増幅装置 | |
| JPS62285588A (ja) | 等化回路装置 | |
| KR930003917Y1 (ko) | Pll 시스템의 중간주파수 대역 필터회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |