JP3357801B2 - 可変利得増幅回路及びそれを用いたフィルタ回路 - Google Patents
可変利得増幅回路及びそれを用いたフィルタ回路Info
- Publication number
- JP3357801B2 JP3357801B2 JP25963596A JP25963596A JP3357801B2 JP 3357801 B2 JP3357801 B2 JP 3357801B2 JP 25963596 A JP25963596 A JP 25963596A JP 25963596 A JP25963596 A JP 25963596A JP 3357801 B2 JP3357801 B2 JP 3357801B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- voltage
- signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Television Receiver Circuits (AREA)
- Networks Using Active Elements (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、家庭用ＶＴＲに用
いられるＳＥＣＡＭ信号処理回路などで利用される並列
共振回路を利用したフィルタ回路と可変利得増幅回路に
関するもので、特に、フィルタ回路の出力信号レベルを
調整するのに適した可変利得増幅回路及びそれを用いた
フィルタ回路に関する。
いられるＳＥＣＡＭ信号処理回路などで利用される並列
共振回路を利用したフィルタ回路と可変利得増幅回路に
関するもので、特に、フィルタ回路の出力信号レベルを
調整するのに適した可変利得増幅回路及びそれを用いた
フィルタ回路に関する。
【０００２】
【従来の技術】図２は、従来のＳＥＣＡＭ信号処理回路
を示すもので、記録モードを示している。 （記録モード）入力端子（１）にはベースバンドの記録
用のＳＥＣＡＭ信号が印加され、ＢＰＦ（２）でビデオ
色（クロマ）信号が抽出される。
を示すもので、記録モードを示している。 （記録モード）入力端子（１）にはベースバンドの記録
用のＳＥＣＡＭ信号が印加され、ＢＰＦ（２）でビデオ
色（クロマ）信号が抽出される。
【０００３】ベルフィルタ（３）は、ベースバンドのＳ
ＥＣＡＭ色信号に予めかけられているベル周波数特性を
フラットにするものであり、図４（ａ）に示すような4.
3MHZ付近を中心周波数とする特性を有する。抽出された
4.40MHZ,4.25MHZの色信号は、リミッタ増幅器（４）で
分周に耐えうるようにアンプされる。アンプされた色信
号は、低域記録のために1/4分周回路（５）で1/4に分周
される。そして、同期信号部分のノイズ除去のためにシ
ンクゲート回路（６）に印加される。
ＥＣＡＭ色信号に予めかけられているベル周波数特性を
フラットにするものであり、図４（ａ）に示すような4.
3MHZ付近を中心周波数とする特性を有する。抽出された
4.40MHZ,4.25MHZの色信号は、リミッタ増幅器（４）で
分周に耐えうるようにアンプされる。アンプされた色信
号は、低域記録のために1/4分周回路（５）で1/4に分周
される。そして、同期信号部分のノイズ除去のためにシ
ンクゲート回路（６）に印加される。
【０００４】ノイズ除去された信号は、色信号のみが抽
出されるようにするＢＰＦ（７）を介してイコライザ回
路（８）で磁気記録用のイコライジングが行われる。イ
コライザ回路（８）の特性は、図４（ｃ）に示す通りで
あり、1.1MHZ付近を中心にトラップ特性となっている。
図３は、従来のＳＥＣＡＭ信号処理回路を示すもので、
再生モードを示している。
出されるようにするＢＰＦ（７）を介してイコライザ回
路（８）で磁気記録用のイコライジングが行われる。イ
コライザ回路（８）の特性は、図４（ｃ）に示す通りで
あり、1.1MHZ付近を中心にトラップ特性となっている。
図３は、従来のＳＥＣＡＭ信号処理回路を示すもので、
再生モードを示している。
【０００５】（再生モード）入力端子（１０）には周波
数が1/4に分周された再生用のＳＥＣＡＭ信号が印加さ
れ、ＢＰＦ（１１）でビデオ色（クロマ）信号が抽出さ
れる。再生用のイコライザ回路（１２）は、図２のイコ
ライザ回路（８）のイコライジング特性の逆特性であ
り、図４（ｄ）に示すような1.1MHZ付近を中心周波数と
するＢＰＦ特性を有する。
数が1/4に分周された再生用のＳＥＣＡＭ信号が印加さ
れ、ＢＰＦ（１１）でビデオ色（クロマ）信号が抽出さ
れる。再生用のイコライザ回路（１２）は、図２のイコ
ライザ回路（８）のイコライジング特性の逆特性であ
り、図４（ｄ）に示すような1.1MHZ付近を中心周波数と
するＢＰＦ特性を有する。
【０００６】そして、色信号はリミッタ増幅器（１３）
で分周に耐えうるようにアンプされる。アンプされた色
信号は、低域記録のために1/4分周回路（５）で1/4に分
周されているので、これを元に戻すために周波数逓倍回
路（１４）で４倍の周波数に復元される。復元された信
号は、同期信号部分のノイズ除去のためにシンクゲート
回路（１５）を通過する。
で分周に耐えうるようにアンプされる。アンプされた色
信号は、低域記録のために1/4分周回路（５）で1/4に分
周されているので、これを元に戻すために周波数逓倍回
路（１４）で４倍の周波数に復元される。復元された信
号は、同期信号部分のノイズ除去のためにシンクゲート
回路（１５）を通過する。
【０００７】ノイズ除去された信号は、色信号のみが抽
出されるようにするＢＰＦ（１６）を介して、ベルフィ
ルタ（３）とは逆特性の図４（ｂ）のベルフィルタ（１
７）に印加され、再びベースバンドのベル特性が持たさ
れる。この為、、図２及び図３の装置によれば、ＳＥＣ
ＡＭ色信号の記録と判別を行うことができる。
出されるようにするＢＰＦ（１６）を介して、ベルフィ
ルタ（３）とは逆特性の図４（ｂ）のベルフィルタ（１
７）に印加され、再びベースバンドのベル特性が持たさ
れる。この為、、図２及び図３の装置によれば、ＳＥＣ
ＡＭ色信号の記録と判別を行うことができる。
【０００８】図４（ａ）のREC−ＢＥＬＬ特性と、図４
（ｂ）のＰＢ−ＢＥＬＬ特性は、丁度逆の特性となって
おり、図４（ｃ）のREC−イコライザ特性と、図４
（ｄ）のＰＢ−イコライザ特性も、丁度逆の特性となっ
ている。同時にこれらの特性は、共振回路により得られ
るもので、図５にその具体回路例として考えられるもの
を示す。
（ｂ）のＰＢ−ＢＥＬＬ特性は、丁度逆の特性となって
おり、図４（ｃ）のREC−イコライザ特性と、図４
（ｄ）のＰＢ−イコライザ特性も、丁度逆の特性となっ
ている。同時にこれらの特性は、共振回路により得られ
るもので、図５にその具体回路例として考えられるもの
を示す。
【０００９】図５（a）及び（ｃ）は直列共振回路を示
し、図５（ｂ）及び（ｄ）は並列共振回路を示す。図４
（a）乃至（ｄ）の中心周波数は、正確に設定する必要
がある。そこで、図５（a）乃至（ｄ）の回路のコンデ
ンサ、コイル、抵抗は、ＩＣ化する場合、ＩＣの外部に
出して調整できるようにしている。図５の回路は兼用化
することが考えられ、図５（ｂ）と図５（ｄ）の兼用化
したものとして図６の回路が考えられる。
し、図５（ｂ）及び（ｄ）は並列共振回路を示す。図４
（a）乃至（ｄ）の中心周波数は、正確に設定する必要
がある。そこで、図５（a）乃至（ｄ）の回路のコンデ
ンサ、コイル、抵抗は、ＩＣ化する場合、ＩＣの外部に
出して調整できるようにしている。図５の回路は兼用化
することが考えられ、図５（ｂ）と図５（ｄ）の兼用化
したものとして図６の回路が考えられる。
【００１０】図６では入力（ａ）が出力（ａ）から導出
され、入力（ｂ）が出力（ｂ）から導出される。出力
（ａ）を導出する場合にはトランジスタ（２０）を動作
させ、トランジスタ（２１）を不動作とさせる。その結
果、図４（ｂ）や（ｃ）の特性が得られる。逆に、出力
（ｂ）を導出する場合にはトランジスタ（２０）を不動
作とし、トランジスタ（２１）を動作させる。その結
果、図４（ａ）や（ｄ）の特性が得られる。
され、入力（ｂ）が出力（ｂ）から導出される。出力
（ａ）を導出する場合にはトランジスタ（２０）を動作
させ、トランジスタ（２１）を不動作とさせる。その結
果、図４（ｂ）や（ｃ）の特性が得られる。逆に、出力
（ｂ）を導出する場合にはトランジスタ（２０）を不動
作とし、トランジスタ（２１）を動作させる。その結
果、図４（ａ）や（ｄ）の特性が得られる。
【００１１】
【発明が解決しようとする課題】しかしながら、図６の
回路では出力信号のダイナミックレンジを広くすること
が難しく、Ｓ/Ｎ及び歪率を向上させることができな
い、という問題があった。図６の回路では、並列共振回
路（２２）の一端が抵抗（２３）を介して接地されてお
り、兼用が行われているので一方のモードで最適点に設
定すると、他方のモードでは最適点にならなかった。出
力（ａ）を導出する場合には、出力ＤＣが電源電圧より
となり、出力（ｂ）を導出する場合にはアースよりとな
ってしまう。
回路では出力信号のダイナミックレンジを広くすること
が難しく、Ｓ/Ｎ及び歪率を向上させることができな
い、という問題があった。図６の回路では、並列共振回
路（２２）の一端が抵抗（２３）を介して接地されてお
り、兼用が行われているので一方のモードで最適点に設
定すると、他方のモードでは最適点にならなかった。出
力（ａ）を導出する場合には、出力ＤＣが電源電圧より
となり、出力（ｂ）を導出する場合にはアースよりとな
ってしまう。
【００１２】
【課題を解決するための手段】本発明は、上述の点に鑑
みなされたもので、入力信号電流を発生する信号源と、
該信号源からの信号電流がエミッタに印加される第１ト
ランジスタと、ベースが該第１トランジスタのベースに
共通接続されコレクタが抵抗又は電流源を介して基準電
位に接続された第２トランジスタと、前記第１トランジ
スタに接続される第１ＰＮ接合素子と、前記第２トラン
ジスタに接続される第２ＰＮ接合素子と、記第１トラン
ジスタと前記第１ＰＮ接合素子との接続点の電圧と前記
第２トランジスタと前記第２ＰＮ接合素子との接続点の
電圧とが印加される差動増幅器とを備え、前記抵抗の抵
抗値又は前記電流源の電流値を変えることにより前記差
動増幅器に加わる信号の大きさを調整したことを特徴と
する。
みなされたもので、入力信号電流を発生する信号源と、
該信号源からの信号電流がエミッタに印加される第１ト
ランジスタと、ベースが該第１トランジスタのベースに
共通接続されコレクタが抵抗又は電流源を介して基準電
位に接続された第２トランジスタと、前記第１トランジ
スタに接続される第１ＰＮ接合素子と、前記第２トラン
ジスタに接続される第２ＰＮ接合素子と、記第１トラン
ジスタと前記第１ＰＮ接合素子との接続点の電圧と前記
第２トランジスタと前記第２ＰＮ接合素子との接続点の
電圧とが印加される差動増幅器とを備え、前記抵抗の抵
抗値又は前記電流源の電流値を変えることにより前記差
動増幅器に加わる信号の大きさを調整したことを特徴と
する。
【００１３】
【発明の実施の形態】図１は、本発明のフィルタ回路を
示すもので、（２４Ａ）（２４Ｂ）は第１の入力信号が
印加される第１入力端子、（２５）はベースに前記第１
の入力信号に応じた信号が印加される第１及び第２トラ
ンジスタ（２６）（２７）を含み、前記第１及び第２ト
ランジスタ（２６）（２７）のコレクタを共通接続した
点Ａから駆動電流を発生する電流駆動回路、（２８）は
第２の入力信号が印加される第２入力端子、（２９）は
ベースに前記第２の入力信号に応じた信号が印加される
第３及び第４トランジスタ（３０）（３１）を含み、前
記第３及び第４トランジスタ（３０）（３１）のエミッ
タを共通接続した点Ｂから駆動電圧を発生する電圧駆動
回路、（３２）は一端が前記第１及び第２トランジスタ
（２６）（２７）のコレクタ共通接続点Ａ及び前記第３
及び第４トランジスタ（３０）（３１）のエミッタ共通
接続点Ｂに接続され、他端がコンデンサ（３３）を介し
てアースに接続された並列共振回路、（３４）はＶCC/
２の基準電圧をスイッチ（３５）に応じて前記並列共振
回路（３２）の他端に印加する基準電圧源、（３６）は
前記第３トランジスタ（３０）に流れる電流が供給され
る第１電流ミラー回路、（３７）は前記第４トランジス
タ（３１）に流れる電流が供給される第２電流ミラー回
路、（３８）は電流駆動回路（２５）の動作/不動作を
切り換えるスイッチ、（３９）は電圧駆動回路（２９）
の動作/不動作を切り換えるスイッチ、（４０）はバッ
ファ、（４１）は電流駆動回路（２５）の動作時の出力
を得る出力端子、（７０）は可変利得増幅器、（７１）
は可変利得増幅器（７０）の出力を得る出力端子、（７
２）は点Ｃからの信号電流がエミッタに印加される第５
トランジスタ、（７３）はベースが該第５トランジスタ
（７２）のベースに共通接続されコレクタが抵抗（７
４）又は電流源を介してアースに接続された第６トラン
ジスタ、（７５）は前記第５トランジスタ（７２）に接
続される第１ＰＮ接合素子、（７６）は前記第６トラン
ジスタ（７３）に接続される第２ＰＮ接合素子、（７
７）は前記第５トランジスタと前記第１ＰＮ接合素子
（７５）との接続点の電圧と前記第６トランジスタ（７
３）と前記第２ＰＮ接合素子（７６）との接続点の電圧
とが印加される差動増幅器である。次に動作について説
明する。
示すもので、（２４Ａ）（２４Ｂ）は第１の入力信号が
印加される第１入力端子、（２５）はベースに前記第１
の入力信号に応じた信号が印加される第１及び第２トラ
ンジスタ（２６）（２７）を含み、前記第１及び第２ト
ランジスタ（２６）（２７）のコレクタを共通接続した
点Ａから駆動電流を発生する電流駆動回路、（２８）は
第２の入力信号が印加される第２入力端子、（２９）は
ベースに前記第２の入力信号に応じた信号が印加される
第３及び第４トランジスタ（３０）（３１）を含み、前
記第３及び第４トランジスタ（３０）（３１）のエミッ
タを共通接続した点Ｂから駆動電圧を発生する電圧駆動
回路、（３２）は一端が前記第１及び第２トランジスタ
（２６）（２７）のコレクタ共通接続点Ａ及び前記第３
及び第４トランジスタ（３０）（３１）のエミッタ共通
接続点Ｂに接続され、他端がコンデンサ（３３）を介し
てアースに接続された並列共振回路、（３４）はＶCC/
２の基準電圧をスイッチ（３５）に応じて前記並列共振
回路（３２）の他端に印加する基準電圧源、（３６）は
前記第３トランジスタ（３０）に流れる電流が供給され
る第１電流ミラー回路、（３７）は前記第４トランジス
タ（３１）に流れる電流が供給される第２電流ミラー回
路、（３８）は電流駆動回路（２５）の動作/不動作を
切り換えるスイッチ、（３９）は電圧駆動回路（２９）
の動作/不動作を切り換えるスイッチ、（４０）はバッ
ファ、（４１）は電流駆動回路（２５）の動作時の出力
を得る出力端子、（７０）は可変利得増幅器、（７１）
は可変利得増幅器（７０）の出力を得る出力端子、（７
２）は点Ｃからの信号電流がエミッタに印加される第５
トランジスタ、（７３）はベースが該第５トランジスタ
（７２）のベースに共通接続されコレクタが抵抗（７
４）又は電流源を介してアースに接続された第６トラン
ジスタ、（７５）は前記第５トランジスタ（７２）に接
続される第１ＰＮ接合素子、（７６）は前記第６トラン
ジスタ（７３）に接続される第２ＰＮ接合素子、（７
７）は前記第５トランジスタと前記第１ＰＮ接合素子
（７５）との接続点の電圧と前記第６トランジスタ（７
３）と前記第２ＰＮ接合素子（７６）との接続点の電圧
とが印加される差動増幅器である。次に動作について説
明する。
【００１４】（電流駆動回路（２５）の動作時）図４
（ａ）や（ｄ）の特性が得たい場合には、電流駆動回路
（２５）を動作させ、電圧駆動回路（２９）の動作を停
止させる。スイッチ（３８）は開き、スイッチ（３９）
を閉じ、スイッチ（３５）を閉じる。スイッチ（３９）
が閉じると、第３及び第４トランジスタ（３０）（３
１）がオフし、点Ｂの電圧は不定となる。スイッチ（３
８）が開くと、トランジスタ（４４）乃至（４６）が動
作しトランジスタ（４７）（４８）からなる差動増幅器
（４９）が動作する。
（ａ）や（ｄ）の特性が得たい場合には、電流駆動回路
（２５）を動作させ、電圧駆動回路（２９）の動作を停
止させる。スイッチ（３８）は開き、スイッチ（３９）
を閉じ、スイッチ（３５）を閉じる。スイッチ（３９）
が閉じると、第３及び第４トランジスタ（３０）（３
１）がオフし、点Ｂの電圧は不定となる。スイッチ（３
８）が開くと、トランジスタ（４４）乃至（４６）が動
作しトランジスタ（４７）（４８）からなる差動増幅器
（４９）が動作する。
【００１５】差動増幅器（４９）には第１入力端子（２
４Ａ）（２４Ｂ）から入力信号が印加され、差動増幅器
（４９）の負荷として動作する電流ミラー回路（５０）
（５１）に増幅された出力電流が流れる。電流ミラー回
路（５０）に流れる電流は、電流ミラー回路（５２）で
反転され、電流ミラー回路（５１）からの電流との差電
流が点Ａに発生する。
４Ａ）（２４Ｂ）から入力信号が印加され、差動増幅器
（４９）の負荷として動作する電流ミラー回路（５０）
（５１）に増幅された出力電流が流れる。電流ミラー回
路（５０）に流れる電流は、電流ミラー回路（５２）で
反転され、電流ミラー回路（５１）からの電流との差電
流が点Ａに発生する。
【００１６】点Ｂはオープン状態であり、点Ａは第１及
び第２トランジスタ（２６）（２７）のコレクタが接続
されているので、点Ａの直流電圧はスイッチ（３５）か
らのＶCC/２の基準電圧に設定される。点Ａの直流電圧
がＶCC/２となれば、出力信号のダイナミックレンジを
最大にできるとともにＳ/Ｎ及び歪率を向上させること
ができる。
び第２トランジスタ（２６）（２７）のコレクタが接続
されているので、点Ａの直流電圧はスイッチ（３５）か
らのＶCC/２の基準電圧に設定される。点Ａの直流電圧
がＶCC/２となれば、出力信号のダイナミックレンジを
最大にできるとともにＳ/Ｎ及び歪率を向上させること
ができる。
【００１７】（電圧駆動回路（２９）の動作時）図４
（ｂ）や（ｃ）の特性が得たい場合には、電流駆動回路
（２５）を不動作とし、電圧駆動回路（２９）を動作さ
せる。スイッチ（３８）を閉じ、スイッチ（３９）を開
き、スイッチ（３５）を開く。スイッチ（３８）が閉じ
ると、トランジスタ（４４）乃至（４６）のベースライ
ンが接地され各トランジスタはオフするので、電流駆動
回路（２５）が不動作となり点Ａはオープンとなる。
（ｂ）や（ｃ）の特性が得たい場合には、電流駆動回路
（２５）を不動作とし、電圧駆動回路（２９）を動作さ
せる。スイッチ（３８）を閉じ、スイッチ（３９）を開
き、スイッチ（３５）を開く。スイッチ（３８）が閉じ
ると、トランジスタ（４４）乃至（４６）のベースライ
ンが接地され各トランジスタはオフするので、電流駆動
回路（２５）が不動作となり点Ａはオープンとなる。
【００１８】第２入力端子（２８）にはＶCC/２＋ＶBE
(但し、ＶBEはトランジスタ及びダイオードのＰＮ接合
電圧）の直流電圧を加える必要がある。該直流電圧が加
わると、第３及び第４トランジスタ（３０）（３１）が
オンし電圧駆動回路（２９）が動作する。点Ｂの電圧
は、ＶCC/２となり、該電圧が並列共振回路（３２）を
介してコンデンサ（３３）を電圧ＶCC/２に充電する。
(但し、ＶBEはトランジスタ及びダイオードのＰＮ接合
電圧）の直流電圧を加える必要がある。該直流電圧が加
わると、第３及び第４トランジスタ（３０）（３１）が
オンし電圧駆動回路（２９）が動作する。点Ｂの電圧
は、ＶCC/２となり、該電圧が並列共振回路（３２）を
介してコンデンサ（３３）を電圧ＶCC/２に充電する。
【００１９】第３及び第４トランジスタ（３０）（３
１）は、歪率の点から相補型の構成にしている。第３及
び第４トランジスタ（３０）（３１）のエミッタから並
列共振回路（３２）を駆動することにより第３及び第４
トランジスタ（３０）（３１）のコレクタから図４
（ｂ）や（ｃ）の特性が得られる。この時、並列共振回
路（３２）には電圧ＶCC/２が印加されているので、こ
の場合にも出力信号のダイナミックレンジを最大にでき
るとともにＳ/Ｎ及び歪率を向上させることができる。
１）は、歪率の点から相補型の構成にしている。第３及
び第４トランジスタ（３０）（３１）のエミッタから並
列共振回路（３２）を駆動することにより第３及び第４
トランジスタ（３０）（３１）のコレクタから図４
（ｂ）や（ｃ）の特性が得られる。この時、並列共振回
路（３２）には電圧ＶCC/２が印加されているので、こ
の場合にも出力信号のダイナミックレンジを最大にでき
るとともにＳ/Ｎ及び歪率を向上させることができる。
【００２０】第３及び第４トランジスタ（３０）（３
１）を流れる電流は、第１電流ミラー回路（３６）と第
２電流ミラー回路（３７）とを介して差電流の形で点Ｃ
に発生する。点Ｃの電流信号は、可変利得増幅器（７
０）を介して出力端子（７１）に導出される。可変利得
増幅器（７０）の基準電源（７８）の電圧から第６トラ
ンジスタ（７３）と第２ＰＮ接合素子（７６）のＰＮ接
合電圧＋２ＶBEを引いた電圧を抵抗（７４）の抵抗値で
割った電流Ｉ0が、第６トランジスタ（７３）と第２Ｐ
Ｎ接合素子（７６）に流れる。第５トランジスタ（７
２）のベースと第６トランジスタ（７３）のベースは共
通接続され、第１ＰＮ接合素子（７５）と第２ＰＮ接合
素子（７６）は共通に電源に接続されているので、第１
ＰＮ接合素子（７５）と第５トランジスタ（７２）にも
電流Ｉ0が流れる。
１）を流れる電流は、第１電流ミラー回路（３６）と第
２電流ミラー回路（３７）とを介して差電流の形で点Ｃ
に発生する。点Ｃの電流信号は、可変利得増幅器（７
０）を介して出力端子（７１）に導出される。可変利得
増幅器（７０）の基準電源（７８）の電圧から第６トラ
ンジスタ（７３）と第２ＰＮ接合素子（７６）のＰＮ接
合電圧＋２ＶBEを引いた電圧を抵抗（７４）の抵抗値で
割った電流Ｉ0が、第６トランジスタ（７３）と第２Ｐ
Ｎ接合素子（７６）に流れる。第５トランジスタ（７
２）のベースと第６トランジスタ（７３）のベースは共
通接続され、第１ＰＮ接合素子（７５）と第２ＰＮ接合
素子（７６）は共通に電源に接続されているので、第１
ＰＮ接合素子（７５）と第５トランジスタ（７２）にも
電流Ｉ0が流れる。
【００２１】このため、差動増幅器（７７）はバランス
状態となるので、定電流源（７８）と抵抗（７９）の値
の設定により出力端子（７１）にＶCC/２の電圧を導出
できる。抵抗（７４）の値を変えることにより、電流Ｉ
0が変化する。電流Ｉ0が変化すると第１ＰＮ接合素子
（７５）と第２ＰＮ接合素子（７６）の内部抵抗値が変
化し、点Ｃから到来する信号が差動増幅器（７７）に加
わる大きさが変化する。
状態となるので、定電流源（７８）と抵抗（７９）の値
の設定により出力端子（７１）にＶCC/２の電圧を導出
できる。抵抗（７４）の値を変えることにより、電流Ｉ
0が変化する。電流Ｉ0が変化すると第１ＰＮ接合素子
（７５）と第２ＰＮ接合素子（７６）の内部抵抗値が変
化し、点Ｃから到来する信号が差動増幅器（７７）に加
わる大きさが変化する。
【００２２】そのため、出力端子（７１）に発生する共
振信号の大きさが変化する。第５トランジスタ（７２）
は、過大入力信号に対応するために配置している。例え
ば、共振周波数が中心点から大きくずれると、点Ｂのイ
ンピーダンスが低下し、第１電流ミラー回路（３６）か
ら大なる電流が点Ｃを介して可変利得増幅器（７０）に
流れ込む。第５トランジスタ（７２）が仮に定電流源構
成であったとすると、トランジスタ（８０）のベース電
圧が非常に高くなり、出力端子（７１）にＶCCの電圧が
導出されてしまう。
振信号の大きさが変化する。第５トランジスタ（７２）
は、過大入力信号に対応するために配置している。例え
ば、共振周波数が中心点から大きくずれると、点Ｂのイ
ンピーダンスが低下し、第１電流ミラー回路（３６）か
ら大なる電流が点Ｃを介して可変利得増幅器（７０）に
流れ込む。第５トランジスタ（７２）が仮に定電流源構
成であったとすると、トランジスタ（８０）のベース電
圧が非常に高くなり、出力端子（７１）にＶCCの電圧が
導出されてしまう。
【００２３】しかしながら、第５トランジスタ（７２）
のエミッタがトランジスタ（８０）のベースに接続され
る構成であるならば、点Ｃからの電流は全てアースに流
れるのでトランジスタ（８０）のベース電圧が過大にな
ることはない。従って、図１の回路によれば、並列共振
回路（３２）を兼用して第１の周波数特性と、該第１の
周波数特性と逆特性の第２の周波数特性を得る際に、出
力信号を基準電圧ＶCC/２を中心に振らせることができ
る。
のエミッタがトランジスタ（８０）のベースに接続され
る構成であるならば、点Ｃからの電流は全てアースに流
れるのでトランジスタ（８０）のベース電圧が過大にな
ることはない。従って、図１の回路によれば、並列共振
回路（３２）を兼用して第１の周波数特性と、該第１の
周波数特性と逆特性の第２の周波数特性を得る際に、出
力信号を基準電圧ＶCC/２を中心に振らせることができ
る。
【００２４】尚、図１の基準電圧源（３４）のＶCC/２
の電圧、第２入力端子（２８）のＶCC/２の電圧は、同
一の電圧源から得るようにすれば、バイアス設定が簡単
であるとともに正確な設定が可能となる。
の電圧、第２入力端子（２８）のＶCC/２の電圧は、同
一の電圧源から得るようにすれば、バイアス設定が簡単
であるとともに正確な設定が可能となる。
【００２５】
【発明の効果】以上述べた如く、本発明によれば、１つ
並列共振回路で第１の周波数特性と、該第１の周波数特
性と逆特性の第２の周波数特性が得られる。その際に、
出力信号を基準電圧ＶCC/２を中心に振らせることがで
きるので、出力信号のダイナミックレンジを広くできる
とともにＳ/Ｎ及び歪率を向上させることができる又、
本発明によれば、基準電圧ＶCC/２を正確に設定するだ
けでよいので、出力ＤＣバイアス設定が簡単である、と
いう効果を有する。
並列共振回路で第１の周波数特性と、該第１の周波数特
性と逆特性の第２の周波数特性が得られる。その際に、
出力信号を基準電圧ＶCC/２を中心に振らせることがで
きるので、出力信号のダイナミックレンジを広くできる
とともにＳ/Ｎ及び歪率を向上させることができる又、
本発明によれば、基準電圧ＶCC/２を正確に設定するだ
けでよいので、出力ＤＣバイアス設定が簡単である、と
いう効果を有する。
【００２６】更に、本発明によれば、電圧駆動回路を動
作させているモードで、出力信号を本発明の可変利得増
幅器でレベル調整してから出力しているので、過大な電
流信号が到来しているときでも安定に共振出力信号が得
られる。
作させているモードで、出力信号を本発明の可変利得増
幅器でレベル調整してから出力しているので、過大な電
流信号が到来しているときでも安定に共振出力信号が得
られる。
【図１】本発明のフィルタ回路を示す回路図である。
【図２】ＳＥＣＡＭ信号処理回路を示すブロック図であ
る。
る。
【図３】ＳＥＣＡＭ信号処理回路を示すブロック図であ
る。
る。
【図４】直列共振回路と並列共振回路の特性図である。
【図５】直列共振回路と並列共振回路の具体回路図であ
る。
る。
【図６】兼用化された並列共振回路図である。
（２４Ａ） 第１入力端子 （２４Ｂ） 第１入力端子 （２５） 電流駆動回路 （２６） 第１トランジスタ （２７） 第２トランジスタ （２８） 第２入力端子 （２９） 電圧駆動回路 （３０） 第３トランジスタ （３１） 第４トランジスタ （３２） 並列共振回路 （７０） 可変利得増幅器 （７２） 第５トランジスタ （７３） 第６トランジスタ （７５） 第１ＰＮ接合素子 （７６） 第２ＰＮ接合素子
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H03H 11/04 H03G 3/10 H04N 5/52
Claims (2)
- 【請求項１】 入力信号電流を発生する信号源と、 該信号源からの信号電流がエミッタに印加される第１ト
ランジスタと、 ベースが該第１トランジスタのベースに共通接続されコ
レクタが抵抗又は電流源を介して基準電位に接続された
第２トランジスタと、 前記第１トランジスタに接続される第１ＰＮ接合素子
と、 前記第２トランジスタに接続される第２ＰＮ接合素子
と、 前記第１トランジスタと前記第１ＰＮ接合素子との接続
点の電圧と前記第２トランジスタと前記第２ＰＮ接合素
子との接続点の電圧とが印加される差動増幅器とを備
え、前記抵抗の抵抗値又は前記電流源の電流値を変える
ことにより前記差動増幅器に加わる信号の大きさを調整
したことを特徴とする可変利得増幅回路。 - 【請求項２】 第１の周波数特性と、該第１の周波数特
性と逆特性の第２の周波数特性を呈するフィルタ回路で
あって、 第１の入力信号が印加される第１入力端子と、 ベースに前記第１の入力信号に応じた信号が印加される
第１及び第２トランジスタを含み、前記第１及び第２ト
ランジスタのコレクタを共通接続した点から駆動電流を
発生する電流駆動回路と、 第２の入力信号が印加される第２入力端子と、 ベースに前記第２の入力信号に応じた信号が印加される
第３及び第４トランジスタを含み、前記第３及び第４ト
ランジスタのエミッタを共通接続した点から駆動電圧を
発生する電圧駆動回路と、 一端が前記第１及び第２トランジスタのコレクタ共通接
続点及び前記第３及び第４トランジスタのエミッタ共通
接続点に接続され、他端がコンデンサを介して基準電位
点に接続された並列共振回路と、 基準電圧をスイッチに応じて前記並列共振回路の他端に
印加する基準電圧源と、 前記第３及び第４トランジスタに流れる電流に応じた電
流がエミッタに印加される第５トランジスタと、 ベースが該第５トランジスタのベースに共通接続されコ
レクタが抵抗又は電流 源を介して基準電位に接続された
第６トランジスタと、 前記第５トランジスタに接続される第１ＰＮ接合素子
と、 前記第６トランジスタに接続される第２ＰＮ接合素子
と、 前記第５トランジスタと前記第１ＰＮ接合素子との接続
点の電圧と前記第６トランジスタと前記第２ＰＮ接合素
子との接続点の電圧とが印加される差動増幅器とを備
え、第１の周波数特性を得る場合には前記電流駆動回路
を動作させ前記電圧駆動回路を不動作とし前記基準電圧
源の基準電圧を前記並列共振回路の他端に印加させ、前
記並列共振回路の一端から出力信号を得るようにし、第
２の周波数特性を得る場合には前記電流駆動回路を不動
作とし前記電圧駆動回路を動作させ前記基準電圧源の基
準電圧を前記並列共振回路の他端に印加させないように
し、前記差動増幅器より出力信号を得るようにしたこと
を特徴とするフィルタ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25963596A JP3357801B2 (ja) | 1996-09-30 | 1996-09-30 | 可変利得増幅回路及びそれを用いたフィルタ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25963596A JP3357801B2 (ja) | 1996-09-30 | 1996-09-30 | 可変利得増幅回路及びそれを用いたフィルタ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10107585A JPH10107585A (ja) | 1998-04-24 |
| JP3357801B2 true JP3357801B2 (ja) | 2002-12-16 |
Family
ID=17336810
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25963596A Expired - Fee Related JP3357801B2 (ja) | 1996-09-30 | 1996-09-30 | 可変利得増幅回路及びそれを用いたフィルタ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3357801B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101957599A (zh) * | 2010-10-15 | 2011-01-26 | 北京联合大学生物化学工程学院 | 一种静态工作点可自动调节的单级放大电路 |
-
1996
- 1996-09-30 JP JP25963596A patent/JP3357801B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101957599A (zh) * | 2010-10-15 | 2011-01-26 | 北京联合大学生物化学工程学院 | 一种静态工作点可自动调节的单级放大电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10107585A (ja) | 1998-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3818362A (en) | Noise reduction circuit | |
| US4860105A (en) | Noise Reducing circuit of a video signal | |
| JP3357801B2 (ja) | 可変利得増幅回路及びそれを用いたフィルタ回路 | |
| US4168472A (en) | Variable gain controller | |
| JP3374021B2 (ja) | フィルタ回路 | |
| US3813559A (en) | Noise reduction circuit | |
| US3296539A (en) | Pulse-counter demodulator | |
| JP2545775Y2 (ja) | 再生特性切換回路 | |
| JPH0220170B2 (ja) | ||
| US4931857A (en) | Voltage controlled comb filter | |
| JPH1075156A (ja) | 並列共振回路の自動周波数調整装置 | |
| JP3054579B2 (ja) | Ｖｔｒのイコライザ回路 | |
| US4591798A (en) | FM signal demodulation circuit | |
| JPH056370B2 (ja) | ||
| JPH0773359B2 (ja) | 磁気記録再生装置 | |
| JPS6214763Y2 (ja) | ||
| JPS61281772A (ja) | 映像信号の雑音低減回路 | |
| JPS6142890B2 (ja) | ||
| JPH0754566B2 (ja) | ビデオヘッド増幅器を備えたビデオプレーヤー | |
| JPH0370439B2 (ja) | ||
| JP2656816B2 (ja) | ノイズリダクション回路 | |
| JPS5927510B2 (ja) | テレビジヨン受像機の障害除去回路 | |
| JPH0421940B2 (ja) | ||
| JPH0468808B2 (ja) | ||
| JPH0659010B2 (ja) | Ｆｍ信号復調器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081004 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |