JP4062058B2

JP4062058B2 - 発振器の周波数調整回路

Info

Publication number: JP4062058B2
Application number: JP2002326920A
Authority: JP
Inventors: 厚清原
Original assignee: Miyazaki Epson Corp
Current assignee: Miyazaki Epson Corp
Priority date: 2002-11-11
Filing date: 2002-11-11
Publication date: 2008-03-19
Anticipated expiration: 2022-11-11
Also published as: JP2004165799A

Description

【０００１】
【発明の属する技術分野】
本発明は圧電発振器に関し、圧電発振器の構成素子の特性バラツキに起因する発振周波数の変動をMOS容量素子を用いて調整する機構を備えた発振回路に関する。
【０００２】
【従来の技術】
水晶振動子に代表される圧電振動子を用いた発振器は種々の回路形態のものが提案され、且つ、実用化されており、携帯電話機やコンピュータの信号源を初めとしてあらゆる電子機器に用いられている。水晶発振器の周波数安定度は、大きく分けて二つあり、常温における発振周波数の偏差である中心周波数偏差と、常温における発振周波数を基準とし、周囲温度の変化によって発振周波数がどの程度変化するかを表した温度安定度であるが、本明細書においては、中心周波数偏差の調整に関して述べる。
【０００３】
水晶発振器はそれに用いる水晶振動子の直列共振周波数のバラツキや発振回路の負荷容量を構成する各素子のバラツキ、例えばトランジスタのベース容量、基板のストレー容量、温度補償回路等に使用する固定コンデンサの容量のバラツキ等様々な要因により、その中心周波数が発振器毎に異なるので、個別に基準となる設計周波数に調整する必要がある。通常は調整機能を持たせる為にバラクターダイオード等の可変容量素子を発振ループ中に付加するが、近年、発振回路のIC化に伴い、MOSトランジスタとコンデンサを直列接続すると共にこの直列接続したMOSトランジスタとコンデンサを水晶振動子に対し複数並列に並べ、PROM等に書き込まれたデータを利用した制御回路にてMOSトランジスタを個別にオン・オフすることで合成容量値を制御し、周波数調整を行う構成の発振回路も開発されている。
【０００４】
図５は特開平１１−３５５０４３号公報において従来技術として開示された発振回路であって、上記のようにMOSトランジスタを利用して中心周波数偏差を調整するものである。
【０００５】
図５における発振段回路側はCMOSインバータを用いたコルピッツ発振回路であり、CMOSインバータINV1は、その出力が帰還抵抗R1によって入力側にフィードバックされ、また電源電圧/２を動作点とする極性の反転した増幅器として水晶振動子に作用し、該水晶振動子と、水晶振動子から見た調整回路側の容量である負荷容量との共振を励起する。またゲート側に接続された固定容量C4とドレイン側に接続された固定容量C5が、CMOSインバータINV1をグランドから直流阻止する為に備えられている。この発振段回路は非常に一般的に用いられているものであり、その動作原理は周知であるので詳細な説明は省略する。
また調整回路側の構成は、固定容量素子C1とMOSトランジスタによるスイッチSW1とを直列に接続した直列回路と、固定容量素子C2とMOSトランジスタによるスイッチSW2とを直列に接続した直列回路と、固定容量素子C3とMOSトランジスタによるスイッチSW3とを直列に接続した直列回路とを並列に備えており、PROM等に書き込まれたデータを利用した制御回路にてMOSトランジスタを個別にオン・オフすることにより、負荷容量を制御し周波数調整を行う。
【０００６】
【本発明が解決しようとする課題】
しかしながら、これらの調整方法では、MOSトランジスタ等のスイッチを発振回路のループ内に直接使用している為、各スイッチの抵抗分が発振器の共振回路内に含まれることになる。この抵抗分は発振回路の負荷抵抗分となり負性抵抗を劣化させ、また共振回路のQ値も劣化させるので、通信方式のデジタル化にともない水晶発振器に要求される重要な特性の一つである雑音比特性（C/N特性)が所望のものが得られないという問題点があった。
MOSトランジスタのスイッチのオン抵抗分（ソース―ドレイン間）は図６に示すようにゲート電圧に対し反比例する傾向を有し、同図▲１▼の曲線はトランジスタの幅と長さ（W/L)が10μm/1μm、▲２▼は20μm/1μm、▲３▼は100μm/1μm、▲４▼は10000μm/1μmのものの特性を示している。この図からも明らかなように例えば発振器で使用される電圧2.4Vの場合、オン抵抗値は▲４▼＜▲３▼＜▲２▼＜▲１▼となり、トランジスタのスイッチ抵抗分を小さくする為にはトランジスタの構造上の面積を大きくする必要があるが、近年の小型化の要求に対応することが出来ないことになる。
【０００７】
【課題を解決するための手段】
上記課題を解決する為に本発明に係わる請求項１記載の発明は、圧電振動子と、発振段回路と、周波数調整回路とを備えた発振器において、前記周波数調整回路は固定コンデンサとMOS容量素子との直列回路を複数個並列に接続すると共に、前記直列回路の固定コンデンサとMOS容量素子との接続中点を所定の電圧を出力する制御回路にそれぞれスイッチを介して接続し、前記制御回路から前記スイッチを介して所望の電圧を印加することにより前記MOS容量素子の容量値を可変したことを特徴とする圧電発振器であって、MOSトランジスタのソース―ドレイン間のオン抵抗を発振ループから排除する構成のものである。
【０００８】
また請求項２記載の発明は、前記MOS容量素子の対抗電極に基準電圧を印加すると共に、前記制御回路から前記接続中点に対し正の電圧であって、かつ前記基準電圧に対しプラス電圧或いはマイナス電圧を印加したことを特徴とする請求項１記載の圧電発振器である。
【０００９】
また請求項３に記載の発明は、前記基準電圧を発振段回路のバイアス電圧を用いたことを特徴とする請求項２記載の圧電発振器である。
【００１０】
また請求項４に記載の発明は、前記発振段回路がコルピッツ発振回路であることを特徴とする請求項１〜３記載の圧電発振器である。
【００１１】
また請求項５に記載の発明は、前記発振段回路がCMOSインバータを用いたコルピッツ発振回路であることを特徴とする請求項４記載の圧電発振器である。
【００１２】
【本発明の実施の形態】
図１は本発明の実施例1を示す回路図である。この図において発振段回路部には典型的なコルピッツ型水晶発振回路を採用している。即ち、発振増幅用トランジスタTR1のコレクタをコレクタ抵抗R3を介し電源Vccに接続し、該電源VccはバイパスコンデンサCcを介して高周波的に接地されている。トランジスタTR1のベースは抵抗R1,R2によって適宜バイアスされており、ベースとエミッタ間には第一のコンデンサC5が接続されると共に、エミッタと接地間には抵抗R4と第二のコンデンサC6とが並列接続され、発振出力は前記コレクタから直流阻止用コンデンサCoを介して取り出すように構成されておりトランジスタTR1のベースに水晶振動子Xの一方の端子が接続されていている。この発振段回路部の動作については既に周知であるので説明は省略する。
また、水晶振動子Xの他方の端子には負荷容量として、固定容量素子C1とMOS容量素子MOS1とを直列に接続した直列回路と、固定容量素子C2とMOS容量素子MOS2とを直列に接続した直列回路と、固定容量素子C3とMOS容量素子MOS3とを直列に接続した直列回路とを並列接続し、その接続点1を高周波遮断用の抵抗R5を介して外部基準電圧Vref、及び固定容量C4を介して接地した構成の調整回路部が接続されている。
また各直列回路の各MOS容量素子MOS1,MOS2,MOS3のゲート電極は夫々制御回路に接続したスイッチアレイSW1,SW2,SW3に接続されている。
【００１３】
一般にMOS容量素子のゲート電極と対抗電極との間に電圧を印加すると空乏層が形成される（図２参照）。そこで対抗電極に付加した外部基準電圧Vrefを基準電位としてゲート電極に印加する外部制御電圧Vcontを負電圧から正電圧になる様に電圧を加えていくと、図3に示すように空乏層の厚みの増減に反比例し空乏層容量が増減してMOS容量値が変化する。したがって、スイッチアレイSW1,SW2,SW3の夫々のスイッチをオンした時の外部制御電圧Vcontの電圧と、スイッチをオフした時の外部制御電圧Vcontの電圧を夫々所望の値に設定すれば、MOS容量値はMOS容量値1又はMOS容量値2のいづれかの値を取る。
そこで図1の様にMOS容量素子(MOS1,MOS2,MOS3)を並列に複数並べ該MOS容量素子MOS1,MOS2,MOS3のゲート電極にスイッチSW1,SW2,SW3を介して制御回路からの所望の外部制御電圧Vcontを印加すれば各スイッチの個別のオン・オフ動作により合成容量を変化させることができ、発振周波数を調整することが可能となる。
【００１４】
図４は、本発明の実施例2を示す回路図である。ここでも発振回路部には典型的なコルピッツ型水晶発振回路を採用しており水晶振動子XをトランジスタTR1のベース直接接続するのではなく、調整回路を介して接続している点を除いて図１と同一な構成であって、動作についても同様に周知であるので説明は省略する。
また調整回路側においては、固定容量素子C1とMOS容量素子MOS1とを直列に接続した直列回路と、固定容量素子C2とMOS容量素子MOS2とを直列に接続した直列回路と、固定容量素子C3とMOS容量素子MOS3とを直列に接続した直列回路とを並列接続し、その各直列回路の各MOS容量素子MOS1,MOS2,MOS3のゲート電極は夫々制御回路に接続したスイッチアレイSW1,SW2,SW3に接続されている。
そして、前記固定容量素子とMOS容量素子との直列回路の一方の接続点1は発振段回路部のトランジスタTR1のベースに接続されていて、他方の接続点２は水晶振動子Xの一方の端子に接続されている。
ここで接続点1には電源Vccからバイアス抵抗R1,R2を介してバイアス電圧が印加されて各MOS容量素子1〜3の対抗電極に供給されることになるから、このバイアス電圧を本発明実施例1で説明した外部基準電圧Vrefと同等な電圧に調整することにより、図1において接続点１に接続された高周波遮断用抵抗R5と接地用固定容量C4を省略することができ、近年の小型化そしてローコストの要求に対応することができる。(請求項3）
【００１５】
尚、上述した実施例１、２では調整回路部として固定容量素子とMOS容量素子の直列回路を３つ用いたものを例示したが、本発明にはこれに限定されるものではなくこの直列回路の数を多くすれば周波数調整精度や周波数調整範囲を増す為には有利である。
【００１６】
また、本発明実施例１、２における図1,図2中の調整回路におけるMOS容量素子MOS1,MOS2,MOS3の極性が逆であっても原理上同一の効果がある。
更にまた、MOS容量素子の対抗電極に基準電圧を印加する例をあげて説明したがこれに限るものではなく、MOS容量素子の対抗電極に基準電圧を印加せず、制御回路から各スイッチを介して固定コンデンサとMOS容量素子との直列回路の接続中点にプラス電圧又はマイナス電圧を印加し、MOS容量素子の容量値を制御しても良い。
但し、発振器に用いる電源と制御回路に用いる電源とを共通とし、かつ小型化を達成するためにはMOS容量素子の対抗電極に基準電圧を印加し、実施例にて説明したように制御回路から正の電圧であって基準電圧から見てプラス電圧及びマイナス電圧を印加するのが望ましい。
【発明の効果】
以上説明したように、本発明によれば従来の様に並列に接続された調整キャパシタアレイをオン・オフする為のMOSトランジスタ等のスイッチを発振ループ内に直接使用することなく周波数調整できるので、各スイッチ自身の抵抗分を完全に取り除くことができる。これにより発振器の共振回路の周波数調整部分の回路損失を排除し負性抵抗を大きくでき、更に共振回路のQ値の劣化を防ぐことが可能になる。
【図面の簡単な説明】
【図１】本発明の実施例1を示す回路図（請求項１、２の一例）
【図２】MOS容量素子の構造図
【図３】MOS容量素子の電圧/容量特性を示す図
【図４】本発明の実施例2を示す回路図（請求項３の一例）
【図５】従来技術の一実施例を示す図
【図６】MOSトランジスタのオン抵抗の特性図
【符号の説明】
X 圧電振動子、Vcc 電源電圧、OUT 出力端子、Tr.1 発振増幅用トランジスタ、
Cc バイパスコンデンサ、Co 直流阻止用コンデンサ、R1,R2,R3,R4,R5 固定抵抗、
C1,C2,C3,C4,C5,C6 固定コンデンサ、SW1,SW2,SW3 スイッチ、MOS1,MOS2,
MOS3 MOS容量素子、Vref 外部基準電圧、Vcont 外部制
御電圧、INV1 CMOSインバータ

Claims

圧電振動子と、発振段回路と、周波数調整回路とを備えた発振器において、前記周波数調整回路は固定コンデンサとMOS容量素子との直列回路を複数個並列に接続すると共に、前記直列回路の固定コンデンサとMOS容量素子との接続中点を所定の電圧を出力する制御回路にそれぞれスイッチを介して接続し、前記制御回路から前記スイッチを介して所望の電圧を印加することにより前記MOS容量素子の容量値を可変したことを特徴とする圧電発振器。
前記MOS容量素子の対抗電極に基準電圧を印加すると共に、前記制御回路から前記接続中点に対し正の電圧であって、かつ前記基準電圧に対しプラス電圧或いはマイナス電圧を印加したことを特徴とする請求項１記載の圧電発振器。
前記基準電圧として発振段回路のバイアス電圧を用いたことを特徴とする請求項２記載の圧電発振器。
前記発振段回路がコルピッツ発振回路であることを特徴とする請求項１〜３記載の圧電発振器。
前記発振段回路がCMOSインバータを用いたコルピッツ発振回路であることを特徴とする請求項４記載の圧電発振器。