JP2511876B2 - 高周波増幅器 - Google Patents

高周波増幅器

Info

Publication number
JP2511876B2
JP2511876B2 JP61105850A JP10585086A JP2511876B2 JP 2511876 B2 JP2511876 B2 JP 2511876B2 JP 61105850 A JP61105850 A JP 61105850A JP 10585086 A JP10585086 A JP 10585086A JP 2511876 B2 JP2511876 B2 JP 2511876B2
Authority
JP
Japan
Prior art keywords
transistor
resistor
stage
collectors
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61105850A
Other languages
English (en)
Other versions
JPS6210905A (ja
Inventor
ステハン・バルビ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Electronics NV filed Critical Philips Electronics NV
Publication of JPS6210905A publication Critical patent/JPS6210905A/ja
Application granted granted Critical
Publication of JP2511876B2 publication Critical patent/JP2511876B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Description

【発明の詳細な説明】 この発明は、互いに連結されているそれらのエミッタ
が第1の電流源に接続され、それらのベースが入力信号
を受信し、それらのコレクタがそれぞれ第3と第4のト
ランジスタのエミッタに接続される第1と第2のトラン
ジスタを具え、第3と第4トランジスタのコレクタはそ
れぞれ第1のバイアス抵抗と第2のバイアス抵抗によっ
て供給電圧源に各々接続され、第3と第4のトランジス
タのベースがそれぞれ第4と第3のトランジスタのコレ
クタに接続される少なくとも1つの差動段を具え、第1
と第2のトランジスタのコレクタが前記差動段の出力負
荷の端子に接続される高周波増幅器に関するものであ
る。
冒頭に規定した形の増幅器は1982年4月22日に公開さ
れたドイツ国特許出願DE3,121,314号(フィリップス・
フルーイランペンファブリケン)に公知である。前記特
許出願には周波数分割器を増幅するに特に適した高周波
増幅器が記載されており、そこではコレクタ抵抗と同じ
値のベース抵抗を介して第3と第4のトランジスタのベ
ースがそれぞれ第4と第3のトランジスタのコレクタに
接続され、バイアス電流の値は、その高周波動作を最適
化し同時に理想的状態では直流成分を除去する(6頁,1
5−19行)よう6頁,5−31行に与えた方程式に従って選
択される。
周波数分割器用入力増幅器として特に好適に使用され
動作周波数範囲の中央部で例えば20から30程度の高い利
得を有する多段高周波増幅器は公知である。しかし、こ
れら増幅器はその応答曲線が比較的強いロール・オフ
(−18から24dB/オクターブ)を示すより高い周波数に
制限される通過帯域を有する。事実、例えばGHz程度の
この周波数が使用されるトランジスタの真性カット・オ
フ周波数に接近すると、例えば前記カット・オフ周波数
の1/5または1/3になると、かかる増幅器では増幅器の最
大動作周波数で1より高い利得をうるのが困難となる。
これら周波数ではトランジスタは非常に厄介な付加的な
減衰を生じる。単一段増幅器の手段で広帯域通過帯域を
得ることは可能であるが、通過帯域中央部の利得は例え
ば4から5程度の値に制限される。
他方同じ形の2つの段がカスケードに接続された場合
には、かく得られた増幅器は1段のみの時1に等しい利
得である周波数より低い周波数で1より小さい利得にな
るだろう。これは増幅器の出力段を形成するこの段の入
力インピーダスが入力段の付加的減衰をひき起すから
で、この減衰はトランジスタに起因する前記減衰に加わ
る。言いかえれば、出力段に連結されるので入力段はそ
の高周波に制限される通過帯域を有し、どんな連結も問
題となる。
本発明の目的はこれらの問題点を和らげ、高い周波数
において高利得を有し2つのカスケード差動段、すなわ
ち入力段と出力段を具えた広帯域増幅器を提供せんとす
るもので、その増幅器はほぼ1GHzより高い例えば1.8GHz
の、および使用されるトランジスタのカット・オフ周波
数にほぼ近い例えば6GHzの増幅器の最大動作周波数で1
より高い利得をそれでも有し、その動作周波数範囲の中
央部分に位置する周波数の利得はそれでも高い。
各々がその動作周波数範囲で1に等しいかそれより高
い利得を有する2つの段の各々に本発明の基本的な思想
は以下の関係を与える: 入力段は小さな信号が増幅可能で、その動作周波数範
囲の中央部分の周波数で相当な利得をそしてその動作周
波数範囲のより高い部分に位置する周波数でかなりより
高い最大利得を有する共振増幅器で、前記より高い最大
利得が出力段に結合する結果の強いロール・オフにもか
かわらず高い周波数でどこでも少なくとも1の利得が得
られるようにしている。
出力段は強い信号を取扱う位相進み形の増幅器で、そ
れは動作周波数範囲の中央部分に位置する周波数でかな
りの利得を提供でき、高い周波数で約−6dB/オクターブ
のより小さいロール・オフを有している。位相進み形の
増幅器はアメリカ合衆国特許第3,660,773号明細書に記
述されている(第1図参照)。前記増幅器では位相進み
は高い周波数でフィードバック効果を削減するため、差
動段のエミック・フィードバック抵抗をよぎりコンデン
サを接続することで得られる。
この目的で本発明に関わる増幅器の段は以下のように
構成される: 入力段は前述の形の差動段で構成され、そこでは第3
のトランジスタと第4のトランジスタのベースはそれぞ
れ第4のトランジスタと第3のトランジスタのコレクタ
に直接接続される。
出力段は、それらのベースがそれぞれ第1のトランジ
スタと第2のトランジスタのコレクタに接続され、それ
らのコレクタがそれぞれ第3と第4のバイアス抵抗によ
って前記供給電圧源に接続され、それらのエミッタが中
央が第2の電流源に接続される第1の抵抗分割ブリッジ
と並列な第1のコンデンサによって互いに接続される第
5のトランジスタと第6のトランジスタを具えている。
第1の抵抗分割ブリッジの要素と第1のコンデンサと
バイアス抵抗は、動作周波数範囲で1より大きな利得を
全体にわたってその増幅器が有するように選択される。
本発明の実施態様では、前記第5のトランジスタと第
6のトランジスタのコレクタが各々エミッタホロアとし
て配置された出力トランジスタのベースに接続されてい
る。
入力信号の直流成分の利得を制限するため、本発明に
関わる増幅器は第2の抵抗分割ブリッジと第3の抵抗分
割ブリッジとを具え、前記第2の抵抗分割ブリッジは第
5のトランジスタのコレクタと接地間に配置され、第2
のコンデンサによりデカップルされ第1の入力抵抗を介
して第1のトランジスタのベースに接続される中央を有
し、前記第3の抵抗分割ブリッジは第6のトランジスタ
のコレクタと接地間に配置され、第3のコンデンサの手
段でデカップルされ第2の入力抵抗を介して第2のトラ
ンジスタのベースに接続される中央を有している。
出力段が飽和モードで動作されかくて正弦波入力信号
に応答するクリップされた出力信号を発生し、それでそ
れが周波数分割用入力増幅器として特に好適な成形機能
をするのは注目すべきことである。
以下本発明の実施態様を添付図面を参照し例をあげて
詳細に説明する。
第1図示のごとく増幅器の入力段は2つのエミッタが
結合されたトランジスタT1とT2を備えた差動段を具え、
その2つのトランジスタはそのエミッタが抵抗R3によっ
て接地されるトランジスタT5で構成される電流源に接続
され、電流源により供給される電流2I1を決定する制御
電圧UがトランジスタT5のベースに印加される。
増幅器の入力E1とE2はそれぞれトランジスタT1とT2
ベースにより形成される。入力段の共振回路を形成する
2つのトランジスタT3とT4のエミッタはそれぞれトラン
ジスタT1とT2のコレクタに接続し、トランジスタT3のベ
ースはトランジスタT4のコレクタに逆もまた同様に接続
されている。トランジスタT3とT4のコレクタはそれぞれ
同じ値のバイアス抵抗R1とR2を介して供給電圧源に接続
されている。この電圧源はそのコレクタとベースが電力
供給+Vに接続されそのエミッタが抵抗R1とR2の接合点
に接続されるダイオード・接続されたトランジスタT14
によりその電位が1つのベース・エミッタ電圧(約0.8
V)だけ削減される電力供給+Vとして現れる。
出力段は2つのトランジスタT6とT7を具えた差動段
で、2つのトランジスタのエミッタは抵抗ブリッジ
(R8,R9)と並列に配列されたコンデンサC1によって相
互接続され、ブリッジの中央はそのエミッタが抵抗R10
により接地されるトランジスタT8で構成される電流源に
接続されており、トランジスタT8のベースは電流源によ
り供給される電流2I2を決定する制御電圧Uを受取る。
抵抗R8とR9とコンデンサC1とは位相進み回路を形成し、
これにより動作周波数範囲のより高い部分で出力段の利
得が改善される。
入力段の出力信号はトランジスタT1とT2のコレクタか
らそれぞれトランジスタT6とT7のベースに印加される。
トランジスタT6とT7のコレクタはそれぞれ抵抗R6とR7
介して供給電圧に接続される。この電圧源は電力供給V
と抵抗R6およびR7の接合点との間に直列に配列された抵
抗R5によってその電圧が削減される電力供給Vの形態を
とり、それで電流2I2は抵抗R5を常に流れる。
トランジスタT6とT7のコレクタは直接使用される出力
段の出力を形成する。トランジスタT9とT10はそれらの
コレクタが電力供給Vに接続され、ベースがそれぞれト
ランジスタT6とT7のコレクタに接続され、エミッタが正
方向にバイアスされるダイオード接続されたトランジス
タT11とT12に接続され、その結果全偏位は2つのベース
・エミッタ電圧(約1.6V)となるエミッタ・ホロワとし
て示されている。
この目的でトランジスタT11とT12のコレクタはそれら
のベースと短絡されそれぞれトランジスタT9とT10のエ
ミッタに接続されている。抵抗R25とR26それぞれで接地
されるトランジスタT11とT12のエミッタは増幅器のそれ
ぞれの出力S1とS2を構成する。
第2図は最小周波数Fmと最大周波数FM間増幅器の動作
周波数帯域での出力段に結合した入力段および出力段の
周波数応答曲線を示している。
入力段の応答曲線1は出力段に結合される時は増幅器
の周波数範囲のより低い部分でほぼ一定の利得G1を示
す。共振回路の影響下では利得は周波数F1から最大利得
に相当する並列共振周波数F1′までほぼ増加し、それ以
上では利得は−12dB/オクターブの傾斜を有する漸近線1
0に接近して再び減少し、最大周波数FMでは利得は1(0
dB)より多少大きいか等しくなる。
出力段の応答曲線2はほぼ一定の利得G2を有し、それ
は増幅器の周波数範囲のより低い部分でG1にほぼ等し
い。位相進み回路の影響のもとでは利得は周波数F0から
周波数F0′まで僅かに増加し、それ以上では利得は−6d
B/オクターブの傾斜を有する漸近線20に接近して再び減
少し、選択された最大周波数FMで利得は1(0dB)より
大きいか等しくなる。
増幅器の動作周波数範囲のより低い部分では2つの段
は周波数F1まではほぼ等しい利得因子(G1〜G2)を有
し、それ以上では入力段の利得が前記共振回路の結果と
してどんどん増加しはじめる(ハッチをほどこした領
域)。曲線1の漸近線10は曲線2の漸近線20よりより急
峻な傾斜を有するから、FMよりより低いか適当により高
いクロス・オーバ周波数がある。
以下、上述の周波数応答曲線を得るには回路媒介変数
がいかに適切に選択されるかを説明しよう。この目的で
例証のため1例としてFm40MHzおよびFM1GHzの、前
記周波数帯域で動作するテレビジョン受信機に使用して
適切な周波数分割器用入力増幅器をとる。
出願人によれば、入力段のみの応答曲線G1(S)は、
すなわち出力段に結合されていない時は、次の方程式で
近似される: ここでK=4,VT=2mV CBCとCBEはトランジスタT3とT4のベース・コレクタお
よびベース・エミッタ容量でRbはこれらトランジスタの
真性ベース抵抗である。
関係T1>T2は常に妥当である。関係T2>T3も集積化ト
ランジスタではCBE〜2CBCであり項 がRb+4R1に比し小さい(I1〜1mA)から満足され、それ
で: F1<F2<F3 第2図の曲線1はそれ故入力段の回路配列の特徴であ
る。
非常に高い周波数でのトランジスタの設計に関するよ
り詳細な情報はP.R.GrayとR.G.Meyerになる著書“Analy
sis and Design of Analog Integrated Circuits"(Joh
n Wiley and Sons USA−1977発行)を参照されたい。
5GHz程度の本来備わっているカット・オフ周波数fT
有するトランジスタではR1=100Ω、I1=1mA従ってG1
4の時次の値が得られる:F1300MHz,F2540MHz,F3
900MHz。
G1として大きな値を選択せんとする時は、結果的にF3
の値が減少するのは注目される。適正な結果を得るには
種々の媒介変数はFMができるだけ高くなければならない
(2つの段が結合される時)。
入力段が出力段に結合されると、T1,T2とT3の値はわ
ずかに変化しそして曲線G(s)はF3より高い周波数で
−18dB/オクターブの傾斜を有する漸近線に接近する。
上述の例では入力段が1の利得を有する周波数FMは1GHz
より稍高い。FM近傍で付加的な減衰が生じるのはまた注
目すべきで、それはカット・オフ周波数fTが回路にある
トランジスタの配置により削減されるからである。
中央部分と動作周波数帯域以下ではトランジスタT3
T4のフィードバックは作用せず利得は値G1であり、それ
は通常の差動段と同じ方法で計算される。
第1の段の出力からみた第2の段のインピーダンスは
第4図に略図的に示される。それはトランジスタT6のベ
ース・エミッタ間抵抗RBE6と抵抗R8の抵抗部分と直列な
T6の真性ベース抵抗Rb6およびRBE6をまたぐT6のベース
・エミッタ間容量CBE6と抵抗R8をまたぐ値2C1の容量と
を具えている。
第2の段の応答曲線G′(s)は次の方程式で表され
る: ここでT0=2R8C1、それで そしてR6=R7なら 例えばC1=2.5pF、R6=360Ω、R8=80ΩとすればG2=4.
5でF0′400MHz。
しかしながら、増幅器の設定が2つの段が互いに結合
される間に調整されさえすれば最適化され、出力段がそ
れ自身駆動されるべき回路に好適に接続されるというの
は注目されるべきことである。実際上述のごとく出力段
の入力インピーダンスは入力段の高周波特性に著しく影
響する。
増幅器のすべての調整を満足いくようにするにはまず
第1に上に示した如く入力段のすべての媒介変数を決定
し、次に比 を決定して出力段の所望の利得G2を選択し、入力段の周
波数F1近傍の周波数F0を選択しそして比 と積R8C1を一定に保ちつつ1の利得(0dB)に対応する
最大周波数が得られるまでR8=R9とC1の値を変化させる
ことで、これは2つの段が互いに正確に整合されること
を意味する。
好適な実施態様では増幅器は直流利得を制限するため
その出力と入力間結合を導入する回路を具えている。
この目的でトランジスタT6のコレクタは2つの抵抗R
11とR12を具えた第2の分割ブリッジを介して接地さ
れ、コンデンサC2は分割ブリッジの中央と接地間抵抗R
12をまたいで接続される。分割ブリッジの中央は入力抵
抗R14を介してトランジスタT1のベースに接続される。
同様にトランジスタT7のコレクタは2つの抵抗R21とR22
を具えた第3の分割ブリッジを介して接地され、コンデ
ンサC3は第3の分割ブリッジの中央と接地間抵抗R22
またいで接続される。分割ブリッジの中央は入力抵抗R
24を介してトランジスタT2のベースに接続される。
R12,R22,C2とC3は増幅器の動作周波数帯域でC2=C3
短絡回路として動作するよう選択され、それでこれら周
波数ではあたかもR14とR24がそれぞれのトランジスタT1
とT2のベースと接地間に配置されたように回路が動作す
る。かくてR14とR24は入力段の入力インピーダンスを決
定する。例えばR14=R24=500Ω。周波数 以下では増幅器利得は に等しい値G0(第5図参照)まで削減される。これは信
号の直流成分に関して得られる利得の値である。2より
小さな利得を得るにはR11<R12が要求される。実際直流
電流の場合コンデンサC2とC3はそれぞれ抵抗R14とR24
介して充電される。R14をよぎる電位はe1,R24をよぎる
電位はe2とする。この結果等価回路線図は第3図に示さ
れるようになり、2つの入力e1とe2および2つの出力s1
とs2を具えた増幅器Aが示され、抵抗R12はe1と接地間
に抵抗R22はe2と接地間に、抵抗R11はとe1間に抵抗R21
はs2とe2間に配置される。
各分岐における電流の平衡条件は上述の利得値を生じ
る。
例えばR11=R21=5.4kΩ、R12=R22=7.4kΩ、C2=C3
=1pFではFm42MHz、増幅器の全利得G=G1・G218で
はG0=1.73、ただし上述の値はそのままで。
出力段は正弦波信号をクリップすることで信号成形機
能をなしとげることができる(飽和モードにおける動
作)。これを達成するため、出力段供給電圧は、与えら
れた利得Gに対して、増幅器の動作条件下で予想される
最も低いレベルの入力信号E1,E2がクリップされるよう
な方法で、例えば抵抗R5の値を選択することにより選択
されるべきである。
【図面の簡単な説明】
第1図は本発明に関わる増幅器の回路線図を示し、 第2図は増幅器の動作周波数帯域における2つの段の各
々の応答曲線を示し、 第3図は信号の直流成分の利得を制限するループの等価
回路線図を示し、 第4図は出力段のインピーダンスの等価回路線図を示
し、 第5図は増幅器の応答曲線を示す。 T1,T2,T3,T4,T6,T7…それぞれ第1,第2,第3,第4,第
5,第6のトランジスタ T5,T8,T9,T10,T11,T12,T14…各トランジスタ R1,R2,R6,R7…それぞれ第1,第2,第3,第4のバイアス
抵抗 R8とR9,R11とR12,R21とR22…それぞれ第1,第2,第3の
抵抗分割ブリッジ R14,R24…それぞれ第1,第2の入力抵抗 R3,R5,R10,R25,R26…各抵抗 C1,C2,C3…それぞれ第1,第2,第3のコンデンサ E1,E2…増幅器入力 S1,S2…増幅器出力 U…制御電圧 1,2…入力差動段と出力差動段

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】互いに連結されているそれらのエミッタが
    第1の電流源に接続され、それらのベースが入力信号を
    受信し、それらのコレクタがそれぞれ第3と第4のトラ
    ンジスタのエミッタに接続される第1と第2のトランジ
    スタを具え、第3と第4のトランジスタのコレクタはそ
    れぞれ第1のバイアス抵抗と第2のバイアス抵抗によっ
    て供給電圧源に各々接続され、第3と第4のトランジス
    タのベースがそれぞれ第4と第3のトランジスタのコレ
    クタに接続される少なくとも1つの差動段を具え、第1
    と第2のトランジスタのコレクタが前記差動段の出力負
    荷の端子に接続される高周波増幅器において、 前記差動段が差動入力段を構成し、第3のトランジスタ
    (T3)と第4のトランジスタ(T4)のベースがそれぞれ
    第4のトランジスタ(T4)の第3のトランジスタ(T3
    のコレクタに直接接続され、 入力差動段の前記出力負荷が、それらのベースがそれぞ
    れ第1のトランジスタ(T1)と第2のトランジスタ
    (T2)のコレクタに接続され、それらのコレクタが第3
    のバイアス抵抗と第4のバイアス抵抗(R6,R7)によっ
    て前記供給電圧源に各々接続され、それらのエミッタが
    中央が第2の電流源(R10,T8)に接続される第1の抵
    抗分割ブリッジ(R8,R9)と並列な第1コンデンサ
    (C1)によって互いに接続される第5のトランジスタ
    (T6)と第6のトランジスタ(T7)を具えた出力段から
    なり、 第1の抵抗分割ブリッジの要素(R8,R9)と第1のコン
    デンサ(C1)とバイアス抵抗が、動作周波数範囲で1よ
    り大きな利得を全体にわたってその増幅器が有するよう
    に選択されることを特徴とする高周波増幅器。
  2. 【請求項2】前記第5のトランジスタ(T6)と第6のト
    ランジスタ(T7)のコレクタが各々エミッタホロアとし
    て配置された出力トランジスタ(T9,T10)のベースに
    接続されることを特徴とする特許請求の範囲第1項に記
    載の高周波増幅器。
  3. 【請求項3】入力信号(E1,E2)の直流成分の利得を制
    限するため、前記増幅器が第2の抵抗分割ブリッジ(R
    11,R12)と第3の抵抗分割ブリッジ(R21,R22)とを
    具え、前記第2の抵抗分割ブリッジは第5のトランジス
    タ(T6)のコレクタと接地間に配置され、第2のコンデ
    ンサ(C2)によりデカップルされるその中央が第1の入
    力抵抗(R14)を介して第1のトランジスタ(T1)のベ
    ースに接続され、前記第3の抵抗分割ブリッジは第6の
    トランジスタ(T7)のコレクタと接地間に配置され、第
    3のコンデンサ(C3)によりデカップルされるその中央
    が第2の入力抵抗(R24)を介して第2のトランジスタ
    (T2)のベースに接続されることを特徴とする特許請求
    の範囲第1項または第2項に記載の高周波増幅器。
  4. 【請求項4】公稱の最低レベルより高いレベルの入力信
    号では正弦波入力信号がクリップされた出力信号を生じ
    るような方法で、出力段が飽和モードで動作するような
    利得を有することを特徴とする特許請求の範囲第1項か
    ら第3項いずれかに記載の高周波増幅器。
JP61105850A 1985-05-10 1986-05-10 高周波増幅器 Expired - Lifetime JP2511876B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8507123A FR2581809A1 (fr) 1985-05-10 1985-05-10 Amplificateur pour hautes frequences
FR8507123 1985-05-10

Publications (2)

Publication Number Publication Date
JPS6210905A JPS6210905A (ja) 1987-01-19
JP2511876B2 true JP2511876B2 (ja) 1996-07-03

Family

ID=9319153

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61105850A Expired - Lifetime JP2511876B2 (ja) 1985-05-10 1986-05-10 高周波増幅器

Country Status (6)

Country Link
US (1) US4703284A (ja)
EP (1) EP0201964B1 (ja)
JP (1) JP2511876B2 (ja)
CA (1) CA1253586A (ja)
DE (1) DE3669244D1 (ja)
FR (1) FR2581809A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63267679A (ja) * 1987-04-23 1988-11-04 株式会社日立ビルシステムサービス エレベ−タの運転方式
GB8825096D0 (en) * 1988-10-26 1988-11-30 W A Technology Ltd Current amplifier
US5394113A (en) * 1992-08-28 1995-02-28 Harris Corporation High impedance low-distortion linear amplifier
US5497111A (en) * 1994-12-22 1996-03-05 International Business Machines Corporation Peak detection circuit for suppressing magnetoresistive thermal asperity transients in a data channel
JP5098548B2 (ja) * 2007-10-03 2012-12-12 ヤマハ株式会社 増幅器
US7865164B2 (en) * 2007-09-27 2011-01-04 Qualcomm Incorporated Apparatus and methods for downconverting radio frequency signals
JP6114587B2 (ja) * 2013-03-19 2017-04-12 株式会社東芝 音響装置、記憶媒体、音響補正方法
US9094068B2 (en) 2013-10-11 2015-07-28 Entropic Communications, Llc Transmit noise and impedance change mitigation in wired communication system

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3660773A (en) * 1970-02-05 1972-05-02 Motorola Inc Integrated circuit amplifier having an improved gain-versus-frequency characteristic
FR2105594A5 (ja) * 1970-09-14 1972-04-28 Radiotechnique Compelec
NL8003197A (nl) * 1980-06-02 1982-01-04 Philips Nv Geintegreerde versterkerschakeling.
DE3032703C2 (de) * 1980-08-30 1982-12-30 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Rückgekoppelter Verstärker oder Schwellwertschalter für eine stromgespeiste Differenzstufe

Also Published As

Publication number Publication date
US4703284A (en) 1987-10-27
DE3669244D1 (de) 1990-04-05
CA1253586A (en) 1989-05-02
EP0201964A1 (fr) 1986-11-20
EP0201964B1 (fr) 1990-02-28
FR2581809A1 (fr) 1986-11-14
JPS6210905A (ja) 1987-01-19

Similar Documents

Publication Publication Date Title
US4288754A (en) Filter circuit
EP0370725B1 (en) Amplifier circuit using feedback load
JPH0693604B2 (ja) 非安定マルチバイブレータ回路
JPH0718180Y2 (ja) 無線周波受信機用トランジスタ化増幅兼混合入力段
US4509021A (en) Circuit for amplifying and/or attenuating a signal
US4381487A (en) Resonator coupled differential amplifier
JP2511876B2 (ja) 高周波増幅器
US4769616A (en) High-frequency differential amplifier stage and amplifier comprising such a differential amplifier stage
US4864248A (en) Amplifier arrangement with controllable gain
US5760641A (en) Controllable filter arrangement
US4731588A (en) Gain selectable amplifier with resonance compensation
US4918402A (en) Delay circuit having at least one all-pass network
US4365206A (en) Differential amplifier
GB2071443A (en) Mixer oscillator circuit
JPS5922416A (ja) 高周波増幅回路
JP2909671B2 (ja) 広帯域増幅器
JPS63185213A (ja) 入力回路
JP2551653B2 (ja) トランスインピーダンス型増幅器
JPH01198811A (ja) 広帯域直流増幅器
JP3095241U (ja) テレビジョンチューナ
JP2639808B2 (ja) アクテイブフイルタ
JPH0653752A (ja) 増幅器
EP0133724A2 (en) High-frequency amplifier with distortion compensation
JPH0472403B2 (ja)
JPH0254684B2 (ja)