JPH07106859A - カスケード増幅器 - Google Patents
カスケード増幅器Info
- Publication number
- JPH07106859A JPH07106859A JP6152188A JP15218894A JPH07106859A JP H07106859 A JPH07106859 A JP H07106859A JP 6152188 A JP6152188 A JP 6152188A JP 15218894 A JP15218894 A JP 15218894A JP H07106859 A JPH07106859 A JP H07106859A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- stage
- cascade
- temperature
- gain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003321 amplification Effects 0.000 claims abstract description 61
- 238000003199 nucleic acid amplification method Methods 0.000 claims abstract description 61
- 238000012546 transfer Methods 0.000 claims abstract description 39
- 230000001419 dependent effect Effects 0.000 claims abstract description 12
- 230000000670 limiting effect Effects 0.000 claims description 31
- 230000008878 coupling Effects 0.000 claims description 2
- 238000010168 coupling process Methods 0.000 claims description 2
- 238000005859 coupling reaction Methods 0.000 claims description 2
- 230000008859 change Effects 0.000 abstract description 11
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 238000012938 design process Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000872 buffer Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/4521—Complementary long tailed pairs having parallel inputs and being supplied in parallel
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—DC amplifiers in which all stages are DC-coupled
- H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
- H03F3/347—DC amplifiers in which all stages are DC-coupled with semiconductor devices only in integrated circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
- H03F3/45085—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45051—Two or more differential amplifiers cascade coupled
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45191—One or more diodes not belonging to a current mirror as loads of a dif amp
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45258—Resistors are added in the source circuit of the amplifying FETs of the dif amp
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45352—Indexing scheme relating to differential amplifiers the AAC comprising a combination of a plurality of transistors, e.g. Darlington coupled transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45362—Indexing scheme relating to differential amplifiers the AAC comprising multiple transistors parallel coupled at their gates and drains only, e.g. in a cascode dif amp, only those forming the composite common source transistor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45366—Indexing scheme relating to differential amplifiers the AAC comprising multiple transistors parallel coupled at their gates only, e.g. in a cascode dif amp, only those forming the composite common source transistor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45392—Indexing scheme relating to differential amplifiers the AAC comprising resistors in the source circuit of the AAC before the common source coupling
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45652—Indexing scheme relating to differential amplifiers the LC comprising one or more further dif amp stages, either identical to the dif amp or not, in cascade
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45658—Indexing scheme relating to differential amplifiers the LC comprising two diodes of current mirrors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Amplifiers (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 温度変化に対する感度を低減したカスケード
増幅器を提供する。 【構成】 エミッタ結合対増幅器の増幅段の複数段カス
ケード接続よりなるカスケード増幅器において、第１対
のトランジスタ１４，２０が制限増幅を行なうととも
に、負帰還２２，２４を施した第２対のトランジスタ１
６，１８が線形増幅を行ない、絶対温度に比例（ＰＴＡ
Ｔ）した電流ＩＴ１，ＩＴ２を供給する電流源２８，２
６により各対のトランジスタを駆動し、その結果、小信
号増幅が温度にほぼ無関係となり、制限増幅出力の値が
絶対温度に比例するようになるが、かかる効果は、カス
ケード増幅器の最終二重利得段に超線形可変利得電流増
幅器５４，５６，５８，６０を含めて、出力電圧が絶対
温度に反比例するように修正すれば反対となる。 【効果】 温度にほぼ無関係な伝達関数が得られる。
増幅器を提供する。 【構成】 エミッタ結合対増幅器の増幅段の複数段カス
ケード接続よりなるカスケード増幅器において、第１対
のトランジスタ１４，２０が制限増幅を行なうととも
に、負帰還２２，２４を施した第２対のトランジスタ１
６，１８が線形増幅を行ない、絶対温度に比例（ＰＴＡ
Ｔ）した電流ＩＴ１，ＩＴ２を供給する電流源２８，２
６により各対のトランジスタを駆動し、その結果、小信
号増幅が温度にほぼ無関係となり、制限増幅出力の値が
絶対温度に比例するようになるが、かかる効果は、カス
ケード増幅器の最終二重利得段に超線形可変利得電流増
幅器５４，５６，５８，６０を含めて、出力電圧が絶対
温度に反比例するように修正すれば反対となる。 【効果】 温度にほぼ無関係な伝達関数が得られる。
Description
【０００１】
【産業上の利用分野】本発明は、無線受信機適用時にお
ける所要ダイナミックレンジ削減用の対数増幅器として
用いるのに特に好適ではあるが専用のものではない温度
補償付きカスケード増幅器に関するものである。
ける所要ダイナミックレンジ削減用の対数増幅器として
用いるのに特に好適ではあるが専用のものではない温度
補償付きカスケード増幅器に関するものである。
【０００２】
【従来の技術】対数伝達関数への精密近似が、複数増幅
段を備えたカスケード増幅器によって得られることが知
られている。真の対数増幅器なる名称は、入力信号を整
流して、その入力信号の大きさのみに対数的に比例した
出力を生ずる増幅器とは反対に、入力信号の極性に関す
る情報を出力が保持している対数増幅器に与えられ、か
かる増幅器は、ウイリアム・エル・バーバー，エドムン
ド・アール・ブラウン共著「レーダー中間周波に適用す
る真の対数増幅器」アイ・イー・イー・イージャーナル
固体回路編、ＳＣ−１５巻、３号、１９８０年６月に記
載されており、この論文には、二重利得増幅段の縦続接
続からなる対数増幅器が記載されていて、各段には、所
定入力電圧で制限駆動するように設計した制限増幅器お
よびその制限増幅器に並列に配置した単位利得増幅器を
備えている。このカスケード増幅器への入力信号レベル
が増大するにつれて、順次の二重利得増幅段における制
限増幅が順次に制限駆動され、最終段に到る。カスケー
ド増幅器の総合利得は、入力電圧レベルの上昇に伴って
低減し、対数関数への精密近似が得られる。増幅段数が
増大するほど、関数の近似が精密になるとともに、増幅
器が作動し得る入力ダイナミック・レンジが大きくな
る。典型的な対数増幅器の各増幅段の小信号利得は１０
ｄＢとする。
段を備えたカスケード増幅器によって得られることが知
られている。真の対数増幅器なる名称は、入力信号を整
流して、その入力信号の大きさのみに対数的に比例した
出力を生ずる増幅器とは反対に、入力信号の極性に関す
る情報を出力が保持している対数増幅器に与えられ、か
かる増幅器は、ウイリアム・エル・バーバー，エドムン
ド・アール・ブラウン共著「レーダー中間周波に適用す
る真の対数増幅器」アイ・イー・イー・イージャーナル
固体回路編、ＳＣ−１５巻、３号、１９８０年６月に記
載されており、この論文には、二重利得増幅段の縦続接
続からなる対数増幅器が記載されていて、各段には、所
定入力電圧で制限駆動するように設計した制限増幅器お
よびその制限増幅器に並列に配置した単位利得増幅器を
備えている。このカスケード増幅器への入力信号レベル
が増大するにつれて、順次の二重利得増幅段における制
限増幅が順次に制限駆動され、最終段に到る。カスケー
ド増幅器の総合利得は、入力電圧レベルの上昇に伴って
低減し、対数関数への精密近似が得られる。増幅段数が
増大するほど、関数の近似が精密になるとともに、増幅
器が作動し得る入力ダイナミック・レンジが大きくな
る。典型的な対数増幅器の各増幅段の小信号利得は１０
ｄＢとする。
【０００３】上記論文に記載の増幅器における各増幅段
は、エミッタを共通にして電流源を直列に接続した尾長
型（ロングテールド）トランジスタ対を２個備えて、コ
レクタに共通に接続した抵抗器負荷を駆動しており、そ
のうちの１対は、エミッタ回路に負帰還を施して制限な
しの単位利得増幅器を構成し、他の１対は、負帰還を施
さずにトランジスタ本来の状態にして、小信号入力に対
しては高利得を呈するが、大信号入力では制限増幅を行
なうようにしてある。かかる増幅器段の縦続接続は、対
数伝達関数に良好に近似するように構成することができ
る。
は、エミッタを共通にして電流源を直列に接続した尾長
型（ロングテールド）トランジスタ対を２個備えて、コ
レクタに共通に接続した抵抗器負荷を駆動しており、そ
のうちの１対は、エミッタ回路に負帰還を施して制限な
しの単位利得増幅器を構成し、他の１対は、負帰還を施
さずにトランジスタ本来の状態にして、小信号入力に対
しては高利得を呈するが、大信号入力では制限増幅を行
なうようにしてある。かかる増幅器段の縦続接続は、対
数伝達関数に良好に近似するように構成することができ
る。
【０００４】
【発明が解決しようとする課題】この従来設計のカスケ
ード増幅器の主な欠点は、振幅伝達特性が温度の変化に
伴って大幅に変化することである。
ード増幅器の主な欠点は、振幅伝達特性が温度の変化に
伴って大幅に変化することである。
【０００５】
【課題を解決するための手段】本発明の目的は、温度変
化に対する感度を低減したカスケード増幅器を提供する
ことにある。
化に対する感度を低減したカスケード増幅器を提供する
ことにある。
【０００６】本発明によれば、各段毎に線形増幅器およ
び制限増幅器を備えた増幅段を複数段縦続接続してな
り、前記線形増幅器および前記制限増幅器に各段毎の入
力信号を付与するとともに、それぞれの出力信号を互い
に結合させて各段毎の出力信号を呈するカスケード増幅
器において、前記縦続接続における各増幅段に、当該増
幅段の小信号増幅を制御して温度にほぼ無関係にするた
めの温度依存手段をさらに備えるとともに、前記縦続接
続における最終段に、当該カスケード増幅器の総合出力
制限電圧を制御して温度にほぼ無関係にするための温度
依存手段を備えたことを特徴とするカスケード増幅器が
提供され、その結果、２段階の温度補償技術が用いられ
ている。
び制限増幅器を備えた増幅段を複数段縦続接続してな
り、前記線形増幅器および前記制限増幅器に各段毎の入
力信号を付与するとともに、それぞれの出力信号を互い
に結合させて各段毎の出力信号を呈するカスケード増幅
器において、前記縦続接続における各増幅段に、当該増
幅段の小信号増幅を制御して温度にほぼ無関係にするた
めの温度依存手段をさらに備えるとともに、前記縦続接
続における最終段に、当該カスケード増幅器の総合出力
制限電圧を制御して温度にほぼ無関係にするための温度
依存手段を備えたことを特徴とするカスケード増幅器が
提供され、その結果、２段階の温度補償技術が用いられ
ている。
【０００７】ある型の可能な温度依存手段は、出力が絶
対温度に比例する電流源によって構成することができ、
かかる電流源は、一方のトランジスタのエミッタが対を
なす他方のトランジスタのエミッタの２倍の面積を有し
て電流ミラーの形に接続した１対のトランジスタによっ
て構成することができる。大きい方のエミッタには抵抗
が負荷されており、この抵抗負荷には、この対のトラン
ジスタのベース・エミッタ間差電圧Ｖdiffに等しい電圧
が生じ、この電圧が回路全体に流れる電流を決めるが、
この対のトランジスタには、他方の電流ミラーによって
等しい電流が流れることになる。上述の電圧差Ｖdiffが
絶対温度に比例するので、回路全体に流れる電流が絶対
温度に比例することになる。
対温度に比例する電流源によって構成することができ、
かかる電流源は、一方のトランジスタのエミッタが対を
なす他方のトランジスタのエミッタの２倍の面積を有し
て電流ミラーの形に接続した１対のトランジスタによっ
て構成することができる。大きい方のエミッタには抵抗
が負荷されており、この抵抗負荷には、この対のトラン
ジスタのベース・エミッタ間差電圧Ｖdiffに等しい電圧
が生じ、この電圧が回路全体に流れる電流を決めるが、
この対のトランジスタには、他方の電流ミラーによって
等しい電流が流れることになる。上述の電圧差Ｖdiffが
絶対温度に比例するので、回路全体に流れる電流が絶対
温度に比例することになる。
【０００８】かかる電流源は、尾長型トランジスタ対増
幅器からなる増幅段用の尾電流を発生させるように構成
することができ、かかる増幅段の利得を制御するのに用
いた場合に、かかる電流源手段は、その増幅段の小信号
利得を温度にほぼ無関係にするが、その増幅段における
制限増幅器の制限電圧を絶対温度に比例させることにな
る。かかる制限電圧誤差によってカスケード増幅器全体
の出力制限電圧に生ずる誤差は、カスケード増幅器の最
終増幅段の制限電圧を変えることによって温度にほぼ無
関係となるように修正することができ、その修正を達成
する一つの可能な技術は、最終増幅段に、その増幅段の
利得を変えて絶対温度に逆比例させる手段を含めること
であり、かかる手段は、超線形可変電流増幅器を備えて
最終増幅段の利得を修正し得るようにすることであり、
その超線形可変電流増幅器は、出力が温度にはほぼ無関
係の電流源によって駆動する。
幅器からなる増幅段用の尾電流を発生させるように構成
することができ、かかる増幅段の利得を制御するのに用
いた場合に、かかる電流源手段は、その増幅段の小信号
利得を温度にほぼ無関係にするが、その増幅段における
制限増幅器の制限電圧を絶対温度に比例させることにな
る。かかる制限電圧誤差によってカスケード増幅器全体
の出力制限電圧に生ずる誤差は、カスケード増幅器の最
終増幅段の制限電圧を変えることによって温度にほぼ無
関係となるように修正することができ、その修正を達成
する一つの可能な技術は、最終増幅段に、その増幅段の
利得を変えて絶対温度に逆比例させる手段を含めること
であり、かかる手段は、超線形可変電流増幅器を備えて
最終増幅段の利得を修正し得るようにすることであり、
その超線形可変電流増幅器は、出力が温度にはほぼ無関
係の電流源によって駆動する。
【０００９】実験によれば、本発明により構成した対数
増幅器は、−２０℃乃至＋７５℃の温度範囲に亘り、３
５ｄＢの入力領域に対してほぼ不変の対数特性を有して
いることが示されている。
増幅器は、−２０℃乃至＋７５℃の温度範囲に亘り、３
５ｄＢの入力領域に対してほぼ不変の対数特性を有して
いることが示されている。
【００１０】さらに、本発明によるカスケード増幅器
は、対数伝達関数のみならず、準線形、超線形あるいは
一般に非線形など広範囲に亘り変形した伝達関数を呈す
るように構成し得ることが判っており、いくつかの増幅
段における制限増幅器を、負値の利得を呈するように、
すなわち反転増幅器として構成すれば、動作領域の一部
もしくは全部に亘って超線形特性を有するカスケード増
幅器が得られ、また、広範囲に亘り一般に非線形の伝達
関数が得られる。
は、対数伝達関数のみならず、準線形、超線形あるいは
一般に非線形など広範囲に亘り変形した伝達関数を呈す
るように構成し得ることが判っており、いくつかの増幅
段における制限増幅器を、負値の利得を呈するように、
すなわち反転増幅器として構成すれば、動作領域の一部
もしくは全部に亘って超線形特性を有するカスケード増
幅器が得られ、また、広範囲に亘り一般に非線形の伝達
関数が得られる。
【００１１】さらに、本発明は、ほぼ対数の伝達関数を
呈するように構成した本発明による温度補償カスケード
増幅器に出力端が結合した周波数逓降段を有する無線受
信機にも関するものである。
呈するように構成した本発明による温度補償カスケード
増幅器に出力端が結合した周波数逓降段を有する無線受
信機にも関するものである。
【００１２】
【実施例】以下に図面を参照して実施例につき本発明を
詳細に説明する。
詳細に説明する。
【００１３】図１には、初段への入力端Ｖi および最終
段からの出力端Ｖo を有するｎ増幅段の縦続接続列を示
す。この増幅段列は、各段に、制限出力レベルＬ１，Ｌ
２，Ｌ３----- までの増幅を行なうように構成した制限
増幅器Ａ１，Ａ２，Ａ３----- およびそれらの制限増幅
器にそれぞれ並列に接続した線形増幅器Ｋ１，Ｋ２，Ｋ
３----- をそれぞれ備えており、幾多の伝達関数への良
好な近似を与えることができる。この縦続接続列におい
ては、初段の線形増幅器Ｋ１は、後述するように、除去
することができ、また、カスケード増幅器のノイズ特性
を改善するために、幾つかのフィルタ（図示せず）を配
置することができる。
段からの出力端Ｖo を有するｎ増幅段の縦続接続列を示
す。この増幅段列は、各段に、制限出力レベルＬ１，Ｌ
２，Ｌ３----- までの増幅を行なうように構成した制限
増幅器Ａ１，Ａ２，Ａ３----- およびそれらの制限増幅
器にそれぞれ並列に接続した線形増幅器Ｋ１，Ｋ２，Ｋ
３----- をそれぞれ備えており、幾多の伝達関数への良
好な近似を与えることができる。この縦続接続列におい
ては、初段の線形増幅器Ｋ１は、後述するように、除去
することができ、また、カスケード増幅器のノイズ特性
を改善するために、幾つかのフィルタ（図示せず）を配
置することができる。
【００１４】図２には、カスケード増幅器に用いるに適
した増幅段、すなわち、二重利得段を模式的に示す。図
示の二重利得段は、２個の抵抗１０，１２の各第１端子
に接続した正極給電線Ｖ+ を備え、抵抗１０，１２の各
第２端子を各段の出力端子ＯＰ１およびＯＰ２にそれぞ
れ接続してある。抵抗１０の第２端子は、２個のＮＰＮ
トランジスタ１４，１６のコレクタに接続し、抵抗１２
の第２端子は、２個のＮＰＮトランジスタ１８，２０の
コレクタに接続してあり、トランジスタ１４，１６のベ
ースは、共通にして第１入力端子ＩＰ１に接続し、トラ
ンジスタ１８，２０のベースは、共通にして第２入力端
子ＩＰ２に接続してある。トランジスタ１４，２０のエ
ミッタは、共通にして、それらのトランジスタから電流
ＩＴ１を引出す電流源２８に接続してある。トランジス
タ１６のエミッタは、抵抗２２を介し、トランジスタ１
６，１８から電流ＩＴ２を引出す電流源２６に接続して
ある。電流ＩＴ１とＩＴ２とは、一般に互いに相違して
おり、カスケード増幅器の後続段については、電流ＩＴ
２の方を大きくして、増幅された信号に対してより広い
受入れ場所を与えている。トランジスタ１８のエミッタ
は、抵抗２４を介し、抵抗２２と電流源２６との接続点
に接続してある。したがって、二重利得増幅段は、各ト
ランジスタのコレクタおよびベースを共通にするととも
に、それぞれ共通の負荷抵抗を有する尾長型トランジス
タ対として構成した２対のエミッタ結合トランジスタ増
幅段を備えている。２対のトランジスタ１４，１６およ
び１８，２０は、それぞれ２個のエミッタを有する単独
のトランジスタによって構成することができ、給電電圧
および電流源の極性を反転するとともにＮＰＮトランジ
スタをＰＮＰトランジスタに置換すれば、極性を反転さ
せた回路構成も可能である。
した増幅段、すなわち、二重利得段を模式的に示す。図
示の二重利得段は、２個の抵抗１０，１２の各第１端子
に接続した正極給電線Ｖ+ を備え、抵抗１０，１２の各
第２端子を各段の出力端子ＯＰ１およびＯＰ２にそれぞ
れ接続してある。抵抗１０の第２端子は、２個のＮＰＮ
トランジスタ１４，１６のコレクタに接続し、抵抗１２
の第２端子は、２個のＮＰＮトランジスタ１８，２０の
コレクタに接続してあり、トランジスタ１４，１６のベ
ースは、共通にして第１入力端子ＩＰ１に接続し、トラ
ンジスタ１８，２０のベースは、共通にして第２入力端
子ＩＰ２に接続してある。トランジスタ１４，２０のエ
ミッタは、共通にして、それらのトランジスタから電流
ＩＴ１を引出す電流源２８に接続してある。トランジス
タ１６のエミッタは、抵抗２２を介し、トランジスタ１
６，１８から電流ＩＴ２を引出す電流源２６に接続して
ある。電流ＩＴ１とＩＴ２とは、一般に互いに相違して
おり、カスケード増幅器の後続段については、電流ＩＴ
２の方を大きくして、増幅された信号に対してより広い
受入れ場所を与えている。トランジスタ１８のエミッタ
は、抵抗２４を介し、抵抗２２と電流源２６との接続点
に接続してある。したがって、二重利得増幅段は、各ト
ランジスタのコレクタおよびベースを共通にするととも
に、それぞれ共通の負荷抵抗を有する尾長型トランジス
タ対として構成した２対のエミッタ結合トランジスタ増
幅段を備えている。２対のトランジスタ１４，１６およ
び１８，２０は、それぞれ２個のエミッタを有する単独
のトランジスタによって構成することができ、給電電圧
および電流源の極性を反転するとともにＮＰＮトランジ
スタをＰＮＰトランジスタに置換すれば、極性を反転さ
せた回路構成も可能である。
【００１５】動作中、エミッタ抵抗２２，２４は、尾長
型トランジスタ対１６，１８に対する負帰還を設け、制
限を防ぐようにその抵抗値を選定して、当該段に可能な
入力電圧の全領域に亘り線形の利得がそのトランジスタ
対に生ずるようにする。対数伝達関数を呈する同様な増
幅段の直列接続については、各段の線形増幅器の利得が
１に等しくなければならないことが判る。トランジスタ
対１４，２０は、外付のエミッタ抵抗を有していないの
で、トランジスタ対１６，１８より高利得を呈する。し
かしながら、ある閾値以上の入力レベルにおいては、ト
ランジスタ対１４，２０が制限状態に追い込まれ、換言
すれば、互いに付かず離れずの状態となって、それ以上
の利得が得られない。したがって、二重利得増幅段の伝
達特性は、低入力レベルでは線形高利得を呈するが、引
続く高入力レベルでは、対数増幅器では１に等しい線形
低利得を呈する。典型的には、この回路にはエミッタホ
ロワ段が引続き、次の負荷に対して当該段の出力を緩衝
するとともに、直流レベルをずらす。また、場合によっ
ては、このカスケード増幅器における最先の増幅段の線
形増幅器を後述するように省略する。増幅段における線
形増幅器を省略するには、回路要素１６，１８，２２，
２４および２６を除去する。
型トランジスタ対１６，１８に対する負帰還を設け、制
限を防ぐようにその抵抗値を選定して、当該段に可能な
入力電圧の全領域に亘り線形の利得がそのトランジスタ
対に生ずるようにする。対数伝達関数を呈する同様な増
幅段の直列接続については、各段の線形増幅器の利得が
１に等しくなければならないことが判る。トランジスタ
対１４，２０は、外付のエミッタ抵抗を有していないの
で、トランジスタ対１６，１８より高利得を呈する。し
かしながら、ある閾値以上の入力レベルにおいては、ト
ランジスタ対１４，２０が制限状態に追い込まれ、換言
すれば、互いに付かず離れずの状態となって、それ以上
の利得が得られない。したがって、二重利得増幅段の伝
達特性は、低入力レベルでは線形高利得を呈するが、引
続く高入力レベルでは、対数増幅器では１に等しい線形
低利得を呈する。典型的には、この回路にはエミッタホ
ロワ段が引続き、次の負荷に対して当該段の出力を緩衝
するとともに、直流レベルをずらす。また、場合によっ
ては、このカスケード増幅器における最先の増幅段の線
形増幅器を後述するように省略する。増幅段における線
形増幅器を省略するには、回路要素１６，１８，２２，
２４および２６を除去する。
【００１６】前述したように、前述のような二重利得増
幅段は、温度の変化に依存するとともに、それより少な
い程度で抵抗値の変化にも依存する利得特性を有してい
る。これらの不利な点を改善するために、電流源２６，
２８は、絶対温度に比例（ＰＴＡＴ）した電流ＩＴ１，
ＩＴ２を供給するように構成する。幾つかのＰＴＡＴ電
流を供給する電流源を図３に示す。
幅段は、温度の変化に依存するとともに、それより少な
い程度で抵抗値の変化にも依存する利得特性を有してい
る。これらの不利な点を改善するために、電流源２６，
２８は、絶対温度に比例（ＰＴＡＴ）した電流ＩＴ１，
ＩＴ２を供給するように構成する。幾つかのＰＴＡＴ電
流を供給する電流源を図３に示す。
【００１７】正極給電電圧Ｖ+ を３個のＰＮＰトランジ
スタ３０，３２，３４のエミッタに接続し、それらのト
ランジスタのベースを共通にしてトランジスタ３４のコ
レクタに接続するとともに、ＮＰＮトランジスタ４２の
コレクタに接続し、トランジスタ３０のコレクタをＮＰ
Ｎトランジスタ３６のコレクタに接続するとともに、ト
ランジスタ４２のベースに接続し、トランジスタ３６の
エミッタを接地するとともに、抵抗４０の一端に接続
し、その抵抗４０の他端をトランジスタ３８のエミッタ
に接続し、そのトランジスタ３８のコレクタおよびベー
スを共通にしてトランジスタ３６のベースに接続すると
ともに、２個のＮＰＮトランジスタ４４，４６のベース
に接続してある。トランジスタ４６のベースに対する接
続における点線は、さらに幾つかのＮＰＮトランジスタ
をこの回路に付加し得ることを意味している。トランジ
スタ４２，４４，４６の各エミッタは接地してある。こ
の回路は、電流が流れない安定状態を有しているのであ
るから、従来周知の奮起回路（図示せず）も備えるべき
である。
スタ３０，３２，３４のエミッタに接続し、それらのト
ランジスタのベースを共通にしてトランジスタ３４のコ
レクタに接続するとともに、ＮＰＮトランジスタ４２の
コレクタに接続し、トランジスタ３０のコレクタをＮＰ
Ｎトランジスタ３６のコレクタに接続するとともに、ト
ランジスタ４２のベースに接続し、トランジスタ３６の
エミッタを接地するとともに、抵抗４０の一端に接続
し、その抵抗４０の他端をトランジスタ３８のエミッタ
に接続し、そのトランジスタ３８のコレクタおよびベー
スを共通にしてトランジスタ３６のベースに接続すると
ともに、２個のＮＰＮトランジスタ４４，４６のベース
に接続してある。トランジスタ４６のベースに対する接
続における点線は、さらに幾つかのＮＰＮトランジスタ
をこの回路に付加し得ることを意味している。トランジ
スタ４２，４４，４６の各エミッタは接地してある。こ
の回路は、電流が流れない安定状態を有しているのであ
るから、従来周知の奮起回路（図示せず）も備えるべき
である。
【００１８】トランジスタ３０，３２，３４は、トラン
ジスタ３６，３８のコレクタ、したがって、エミッタに
等しい電流ＩＴを流れさせるための電流ミラーを構成し
ている。トランジスタ３８のエミッタは、トランジスタ
３６のエミッタより係数ｓだけ大きい面積を有するよう
に構成してあり、このことは、（ｓ）で図に示してあ
り、したがって、トランジスタ３８は、トランジスタ３
６の１／ｓ倍の電流密度で動作することになる。ｓの典
型的な値は２であるから、トランジスタ３８は、トラン
ジスタ３６の半分の電流密度で動作することになる。ト
ランジスタ３６と３８とは熱的に密接に整合しており、
さらに、トランジスタ３８のエミッタ電圧はトランジス
タ３６のエミッタ電圧より電圧差Ｖdiffだけ高くなる。
その電圧差Ｖdiffは、絶対温度に比例（ＰＴＡＴ）し
て、抵抗４０の両端に現われる。その抵抗４０に流れる
電流は、オームの法則により与えられて、電圧差Ｖdiff
を抵抗値で割った値となる。トランジスタ３０と３６と
のコレクタ電流が互いに相違すると、その電流の相違
は、その電流の相違をトランジスタ３０，３２からなる
電流ミラーに帰還するトランジスタ４２によって感知さ
れる。トランジスタ４４，４６は、熱的にトランジスタ
３６，３８に密接に整合しており、同じベース電圧で動
作する。したがって、トランジスタ４４，４６に流れる
電流は、それらのトランジスタのエミッタの面積によっ
て決まる。トランジスタ４４は、それぞれの近くに
（１）で図示してあるように、トランジスタ３６と等し
い大きさのエミッタを有しており、トランジスタ４６
は、（ｍ）で図示してあるように、トランジスタ３６，
４４のｍ倍の大きさのエミッタを有している。したがっ
て、トランジスタ４４と４６とに流れるコレクタ電流
は、図示してあるように、それぞれＩＴとｍＩＴとにな
る。これらのトランジスタおよび種々異なる大きさのエ
ミッタを有する他のトランジスタをこの回路に用いれ
ば、カスケード増幅器の全増幅段について、ＰＴＡＴ電
流ＩＴ１およびＩＴ２を生じさせることができ、あるい
は、その替わりに、トランジスタ４４，４６および他の
トランジスタのすべてを、例えば電流ＩＴを生じさせる
ように構成するとともに、適切な個数の他のトランジス
タを並列に接続することにより、ＩＴの整数倍の電流を
用いて電流ＩＴ１，ＩＴ２を生じさせることができる。
この種の電流源装置は、給電電圧の変化に対して良好な
非依存性も得られることが知られている。
ジスタ３６，３８のコレクタ、したがって、エミッタに
等しい電流ＩＴを流れさせるための電流ミラーを構成し
ている。トランジスタ３８のエミッタは、トランジスタ
３６のエミッタより係数ｓだけ大きい面積を有するよう
に構成してあり、このことは、（ｓ）で図に示してあ
り、したがって、トランジスタ３８は、トランジスタ３
６の１／ｓ倍の電流密度で動作することになる。ｓの典
型的な値は２であるから、トランジスタ３８は、トラン
ジスタ３６の半分の電流密度で動作することになる。ト
ランジスタ３６と３８とは熱的に密接に整合しており、
さらに、トランジスタ３８のエミッタ電圧はトランジス
タ３６のエミッタ電圧より電圧差Ｖdiffだけ高くなる。
その電圧差Ｖdiffは、絶対温度に比例（ＰＴＡＴ）し
て、抵抗４０の両端に現われる。その抵抗４０に流れる
電流は、オームの法則により与えられて、電圧差Ｖdiff
を抵抗値で割った値となる。トランジスタ３０と３６と
のコレクタ電流が互いに相違すると、その電流の相違
は、その電流の相違をトランジスタ３０，３２からなる
電流ミラーに帰還するトランジスタ４２によって感知さ
れる。トランジスタ４４，４６は、熱的にトランジスタ
３６，３８に密接に整合しており、同じベース電圧で動
作する。したがって、トランジスタ４４，４６に流れる
電流は、それらのトランジスタのエミッタの面積によっ
て決まる。トランジスタ４４は、それぞれの近くに
（１）で図示してあるように、トランジスタ３６と等し
い大きさのエミッタを有しており、トランジスタ４６
は、（ｍ）で図示してあるように、トランジスタ３６，
４４のｍ倍の大きさのエミッタを有している。したがっ
て、トランジスタ４４と４６とに流れるコレクタ電流
は、図示してあるように、それぞれＩＴとｍＩＴとにな
る。これらのトランジスタおよび種々異なる大きさのエ
ミッタを有する他のトランジスタをこの回路に用いれ
ば、カスケード増幅器の全増幅段について、ＰＴＡＴ電
流ＩＴ１およびＩＴ２を生じさせることができ、あるい
は、その替わりに、トランジスタ４４，４６および他の
トランジスタのすべてを、例えば電流ＩＴを生じさせる
ように構成するとともに、適切な個数の他のトランジス
タを並列に接続することにより、ＩＴの整数倍の電流を
用いて電流ＩＴ１，ＩＴ２を生じさせることができる。
この種の電流源装置は、給電電圧の変化に対して良好な
非依存性も得られることが知られている。
【００１９】トランジスタ３６，３８にそれぞれ流れる
電流ＩＴは、実質的につぎの式で与えられ、
電流ＩＴは、実質的につぎの式で与えられ、
【数１】 ここに、ｋはボルツマン定数、Ｔは絶対温度、Ｒは抵抗
４０の値、ｑは電子の電荷であり、ｓは、トランジスタ
３６のエミッタの大きさを１としたときのトランジスタ
３８のエミッタの大きさである。エミッタの大きさｓを
適切なエミッタの大きさｍに置換すれば、この式は、他
のトランジスタ群によって生ずる電流を導き出すのに用
いることができる。電流源が増幅段の少なくとも線形増
幅器に流す電流は、縦続接続における後段の方が大きく
なるが、これは、前段より後段の方が通例より大きい出
力電圧振幅で動作するので、後段の受入れ場所の方を大
きくするためである。
４０の値、ｑは電子の電荷であり、ｓは、トランジスタ
３６のエミッタの大きさを１としたときのトランジスタ
３８のエミッタの大きさである。エミッタの大きさｓを
適切なエミッタの大きさｍに置換すれば、この式は、他
のトランジスタ群によって生ずる電流を導き出すのに用
いることができる。電流源が増幅段の少なくとも線形増
幅器に流す電流は、縦続接続における後段の方が大きく
なるが、これは、前段より後段の方が通例より大きい出
力電圧振幅で動作するので、後段の受入れ場所の方を大
きくするためである。
【００２０】図３に示した電流源回路の動作のさらに詳
細な説明は、エレクトロニックス・レターズ誌、１９８
５年４月２５日号、第９巻、３８４〜３８６頁に、本発
明とともに用い得るようにさらに改めた回路の説明とと
もに記載されている。
細な説明は、エレクトロニックス・レターズ誌、１９８
５年４月２５日号、第９巻、３８４〜３８６頁に、本発
明とともに用い得るようにさらに改めた回路の説明とと
もに記載されている。
【００２１】図２の電流源２６，２８に対する図３に示
したような回路の使用は、図２に示した増幅段の小信号
利得を温度の変化にほぼ無関係にする。しかしながら、
その増幅段の制限増幅器が制限をする出力電圧が絶対温
度に比例するようになり、したがって、かかる回路から
なるカスケード増幅器の総合出力制限電圧が絶対温度に
ほぼ比例するようになる。この効果は、この例では、継
続接続における最終段すなわち第ｎ段の増幅段に超線形
可変利得電流増幅器を付加することによって反対にな
る。
したような回路の使用は、図２に示した増幅段の小信号
利得を温度の変化にほぼ無関係にする。しかしながら、
その増幅段の制限増幅器が制限をする出力電圧が絶対温
度に比例するようになり、したがって、かかる回路から
なるカスケード増幅器の総合出力制限電圧が絶対温度に
ほぼ比例するようになる。この効果は、この例では、継
続接続における最終段すなわち第ｎ段の増幅段に超線形
可変利得電流増幅器を付加することによって反対にな
る。
【００２２】カスケード増幅器のかかる最終段の回路を
図４に模式的に示す。
図４に模式的に示す。
【００２３】図４の回路においては、正極給電線Ｖ+ を
抵抗対５０，５２の一端並びにトランジスタ対５４，５
８のコレクタおよびベースに接続し、抵抗５０の他端を
トランジスタ５６のコレクタおよび第１出力端子ＯＰ１
に接続するとともに、抵抗５２の他端をトランジスタ６
０のコレクタおよび第２出力端子ＯＰ２に接続してあ
る。トランジスタ５４のエミッタは、トランジスタ５６
のベースおよびトランジスタ６４，６６のコレクタに接
続し、トランジスタ５８のエミッタは、トランジスタ６
０のベースおよびトランジスタ６８，７０のコレクタに
接続してある。トランジスタ５６，６０のエミッタは、
共通にして、それらのエミッタから、温度にほぼ無関係
の電流Ｉｃを引出すための定電流源６２に接続してあ
る。
抵抗対５０，５２の一端並びにトランジスタ対５４，５
８のコレクタおよびベースに接続し、抵抗５０の他端を
トランジスタ５６のコレクタおよび第１出力端子ＯＰ１
に接続するとともに、抵抗５２の他端をトランジスタ６
０のコレクタおよび第２出力端子ＯＰ２に接続してあ
る。トランジスタ５４のエミッタは、トランジスタ５６
のベースおよびトランジスタ６４，６６のコレクタに接
続し、トランジスタ５８のエミッタは、トランジスタ６
０のベースおよびトランジスタ６８，７０のコレクタに
接続してある。トランジスタ５６，６０のエミッタは、
共通にして、それらのエミッタから、温度にほぼ無関係
の電流Ｉｃを引出すための定電流源６２に接続してあ
る。
【００２４】トランジスタ６４，６６のベースは、共通
にして第１入力端子ＩＰ１に接続し、トランジスタ６
８，７０のベースは、共通にして第２入力端子ＩＰ２に
接続してあり、トランジスタ６４，６８のエミッタは、
共通にして、それらのエミッタからＰＴＡＴ電流ＩＴ４
を引出すように構成した温度依存電流源７８に接続し、
トランジスタ６６，７０のエミッタは、それぞれ抵抗７
２，７４を介し、それらのエミッタからＰＴＡＴ電流Ｉ
Ｔ３を引出すように構成した温度依存電流源７６に接続
してある。電流源７６，７８は、適切な大きさのエミッ
タを有する他のトランジスタ群とともに図３の回路を用
いて実現することができる。
にして第１入力端子ＩＰ１に接続し、トランジスタ６
８，７０のベースは、共通にして第２入力端子ＩＰ２に
接続してあり、トランジスタ６４，６８のエミッタは、
共通にして、それらのエミッタからＰＴＡＴ電流ＩＴ４
を引出すように構成した温度依存電流源７８に接続し、
トランジスタ６６，７０のエミッタは、それぞれ抵抗７
２，７４を介し、それらのエミッタからＰＴＡＴ電流Ｉ
Ｔ３を引出すように構成した温度依存電流源７６に接続
してある。電流源７６，７８は、適切な大きさのエミッ
タを有する他のトランジスタ群とともに図３の回路を用
いて実現することができる。
【００２５】トランジスタ５４，５６，５８，６０から
なる超線形可変電流利得増幅器の動作は、シービンク・
イー著「超線形集積回路の分解および合成」プレトリア
大学学位論文、第２１７頁、１９８１年５月に記載され
ている。図４に示した回路における超線形増幅器の動作
は、簡単に説明すると、つぎのとおりである。
なる超線形可変電流利得増幅器の動作は、シービンク・
イー著「超線形集積回路の分解および合成」プレトリア
大学学位論文、第２１７頁、１９８１年５月に記載され
ている。図４に示した回路における超線形増幅器の動作
は、簡単に説明すると、つぎのとおりである。
【００２６】入力電圧は、入力端子ＩＰ１とＩＴ２との
間に印加する。トランジスタ６４，６６の合成コレクタ
電流を（ＩＴ３＋ＩＴ４）／２＋Δで表わすとともに、
トランジスタ６８，７０の合成コレクタ電流を（ＩＴ３
＋ＩＴ４）／２−Δで表わす。Δは、各合成コレクタ電
流における印加入力電圧に応じた変化分である。電流源
７６，７８が供給する電流ＩＴ３，ＩＴ４は、絶対温度
に比例しており、各トランジスタ対の合成コレクタ電流
における電流変化Δは、当該段の印加入力電圧によって
生ずるとともに、絶対温度に依存している。トランジス
タ５６および６０のコレクタ電流は、それぞれ、Ｉｋ＋
∈およびＩｋ−∈で表わす。これらのコレクタ電流の和
２Ｉｋは、電流源６２によって供給され、したがって、
ほぼ一定となるとともに、Ｉｅにほぼ等しくなる。整合
トランジスタ５４，５６，５８，６０からなる超線形回
路は、それぞれの電圧の和が零になる４個のベース−エ
ミッタ接合のループを含んでおり、したがって、トラン
ジスタ５４と５６とのコレクタ電流の積は、トランジス
タ５８と６０とのコレクタ電流の積に等しい。すなわ
ち、 （（ＩＴ３＋ＩＴ４）／２＋Δ）（Ｉｋ＋∈）＝（（ＩＴ３＋ＩＴ４）／２ −Δ） この式を展開すると、 Ｉｋ（ＩＴ３＋ＩＴ４）／２＋∈（ＩＴ３＋ＩＴ４）／２＋ΔＩｋ＋Δ∈ ＝Ｉｋ（ＩＴ３＋ＩＴ４）／２−∈（ＩＴ３＋ＩＴ４）／２−ΔＩｋ−Δ∈ この式を簡単化すると、 ２∈（ＩＴ３＋ＩＴ４）／２＋２ΔＩｋ＝０ したがって、
間に印加する。トランジスタ６４，６６の合成コレクタ
電流を（ＩＴ３＋ＩＴ４）／２＋Δで表わすとともに、
トランジスタ６８，７０の合成コレクタ電流を（ＩＴ３
＋ＩＴ４）／２−Δで表わす。Δは、各合成コレクタ電
流における印加入力電圧に応じた変化分である。電流源
７６，７８が供給する電流ＩＴ３，ＩＴ４は、絶対温度
に比例しており、各トランジスタ対の合成コレクタ電流
における電流変化Δは、当該段の印加入力電圧によって
生ずるとともに、絶対温度に依存している。トランジス
タ５６および６０のコレクタ電流は、それぞれ、Ｉｋ＋
∈およびＩｋ−∈で表わす。これらのコレクタ電流の和
２Ｉｋは、電流源６２によって供給され、したがって、
ほぼ一定となるとともに、Ｉｅにほぼ等しくなる。整合
トランジスタ５４，５６，５８，６０からなる超線形回
路は、それぞれの電圧の和が零になる４個のベース−エ
ミッタ接合のループを含んでおり、したがって、トラン
ジスタ５４と５６とのコレクタ電流の積は、トランジス
タ５８と６０とのコレクタ電流の積に等しい。すなわ
ち、 （（ＩＴ３＋ＩＴ４）／２＋Δ）（Ｉｋ＋∈）＝（（ＩＴ３＋ＩＴ４）／２ −Δ） この式を展開すると、 Ｉｋ（ＩＴ３＋ＩＴ４）／２＋∈（ＩＴ３＋ＩＴ４）／２＋ΔＩｋ＋Δ∈ ＝Ｉｋ（ＩＴ３＋ＩＴ４）／２−∈（ＩＴ３＋ＩＴ４）／２−ΔＩｋ−Δ∈ この式を簡単化すると、 ２∈（ＩＴ３＋ＩＴ４）／２＋２ΔＩｋ＝０ したがって、
【数２】
【００２７】ＩＴ３およびＩＴ４は、ＰＴＡＴ電流源７
６，７８によって管理され、２Ｉｋは、定電流源６２に
よって管理され、したがって、温度にはほぼ無関係であ
る。それ故に、∈の変化は、上式から、絶対温度に反比
例することになる。トランジスタ６４，６６の合成コレ
クタ電流のトランジスタ５６のコレクタ電流への転換お
よびトランジスタ６８，７０の合成コレクタ電流のトラ
ンジスタ６０のコレクタ電流への転換は∈によって管理
されているのであるから、この段の出力電圧は、絶対温
度に反比例して変化する。したがって、総合出力制限電
圧の先行増幅段からの絶対温度に比例した変化は、この
最終段によって修正される。
６，７８によって管理され、２Ｉｋは、定電流源６２に
よって管理され、したがって、温度にはほぼ無関係であ
る。それ故に、∈の変化は、上式から、絶対温度に反比
例することになる。トランジスタ６４，６６の合成コレ
クタ電流のトランジスタ５６のコレクタ電流への転換お
よびトランジスタ６８，７０の合成コレクタ電流のトラ
ンジスタ６０のコレクタ電流への転換は∈によって管理
されているのであるから、この段の出力電圧は、絶対温
度に反比例して変化する。したがって、総合出力制限電
圧の先行増幅段からの絶対温度に比例した変化は、この
最終段によって修正される。
【００２８】図４において絶対温度に無関係の電流を供
給する定電流源６２に好適な電流源は、アール・ジェー
・ビルダー著でアイ・イー・イー・イージャーナル誌固
体回路編、第ＳＣ−６巻、第１号、１９７１年１月刊の
第２〜７頁の論文「集積回路電圧制限器の新たな発展」
に記載の帯域間基準回路を用いて提供することができ
る。
給する定電流源６２に好適な電流源は、アール・ジェー
・ビルダー著でアイ・イー・イー・イージャーナル誌固
体回路編、第ＳＣ−６巻、第１号、１９７１年１月刊の
第２〜７頁の論文「集積回路電圧制限器の新たな発展」
に記載の帯域間基準回路を用いて提供することができ
る。
【００２９】図６には、本発明による２段温度補償の対
数カスケード増幅器に及ぼす効果を説明する３種類の特
性曲線の例を示す。図示の例においては、カスケード増
幅器の第１増幅段では、前述したように、線形増幅器を
省略してある。したがって、ある入力電圧以上では、カ
スケード増幅器の出力が制限される。このことは、カス
ケード増幅器の始端に他の制限増幅器を付加したとも考
えられる。図示の３特性曲線は、横軸に正極入力電圧Ｖ
i をデシベル目盛で表わし、縦軸に出力電圧Ｖ 0 を線形
目盛で表わしてある。かかる両軸上における対数増幅器
の理想的なレスポンスは右上り斜めの直線であり、負極
入力電圧については、これに対応した特性曲線が描け
る。
数カスケード増幅器に及ぼす効果を説明する３種類の特
性曲線の例を示す。図示の例においては、カスケード増
幅器の第１増幅段では、前述したように、線形増幅器を
省略してある。したがって、ある入力電圧以上では、カ
スケード増幅器の出力が制限される。このことは、カス
ケード増幅器の始端に他の制限増幅器を付加したとも考
えられる。図示の３特性曲線は、横軸に正極入力電圧Ｖ
i をデシベル目盛で表わし、縦軸に出力電圧Ｖ 0 を線形
目盛で表わしてある。かかる両軸上における対数増幅器
の理想的なレスポンスは右上り斜めの直線であり、負極
入力電圧については、これに対応した特性曲線が描け
る。
【００３０】図６Ａには、１対の近似伝達関数を示し、
実線はある温度における無補償カスケード対数増幅器の
伝達関数を表わし、破線は同じ増幅器の温度を下げたと
きの伝達関数を表わしている。かかる２種類の伝達関数
は、右端部においてすべての増幅段が制限を受けている
ほぼ水平の部分を除き、大部分の領域に亘って相互に異
なっており、換言すれば、増幅器の制限動作は、温度に
ほぼ無関係である。また、図６Ｂには、増幅段にＰＴＡ
Ｔ電流源を用いたカスケード対数増幅器の伝達関数を示
し、実線はある温度での特性曲線を表わし、破線は温度
を上げたときの特性曲線を表わしている。この特性曲線
図においては、２本の特性曲線が、制限領域の始端まで
はほとんど一致しているが、温度上昇時の特性曲線は、
より高い温度依存制限電圧を呈しており、かかる特性曲
線は、ある条件のものでは重大な欠点となり得る。例え
ば、無線受信機においては、アナログ・デイジタル変換
器（ＡＤＣ）に信号を印加する前に、信号にダイナミッ
ク・レンジの制限を施しておくためにカスケード対数増
幅器を用いることがあり、ＡＤ変換器が低い温度でのダ
イナミック・レンジの出力に対応した増幅器からの信号
を取扱うように構成されていて、その増幅器の温度が上
昇した場合には、ＡＤ変換器が制限を受けて信号を歪ま
せることになる。かかる信号歪みは、通例、許容し得な
いものであり、増幅器の出力側に単純に制限器を含める
のは、その制限器が温度によって変化する利得を呈する
ことになるので、これもまた不十分である。
実線はある温度における無補償カスケード対数増幅器の
伝達関数を表わし、破線は同じ増幅器の温度を下げたと
きの伝達関数を表わしている。かかる２種類の伝達関数
は、右端部においてすべての増幅段が制限を受けている
ほぼ水平の部分を除き、大部分の領域に亘って相互に異
なっており、換言すれば、増幅器の制限動作は、温度に
ほぼ無関係である。また、図６Ｂには、増幅段にＰＴＡ
Ｔ電流源を用いたカスケード対数増幅器の伝達関数を示
し、実線はある温度での特性曲線を表わし、破線は温度
を上げたときの特性曲線を表わしている。この特性曲線
図においては、２本の特性曲線が、制限領域の始端まで
はほとんど一致しているが、温度上昇時の特性曲線は、
より高い温度依存制限電圧を呈しており、かかる特性曲
線は、ある条件のものでは重大な欠点となり得る。例え
ば、無線受信機においては、アナログ・デイジタル変換
器（ＡＤＣ）に信号を印加する前に、信号にダイナミッ
ク・レンジの制限を施しておくためにカスケード対数増
幅器を用いることがあり、ＡＤ変換器が低い温度でのダ
イナミック・レンジの出力に対応した増幅器からの信号
を取扱うように構成されていて、その増幅器の温度が上
昇した場合には、ＡＤ変換器が制限を受けて信号を歪ま
せることになる。かかる信号歪みは、通例、許容し得な
いものであり、増幅器の出力側に単純に制限器を含める
のは、その制限器が温度によって変化する利得を呈する
ことになるので、これもまた不十分である。
【００３１】カスケード増幅器の最終段として図４に示
したように超線形回路を含めるなど、絶対温度に反比例
する利得を有する増幅器を含めることにより、上述のよ
うな温度依存性はほぼ消滅させることができる。ある温
度での伝達関数を表わす実線と温度を下げたときの伝達
関数を表わす破線とが仮に一致したとする図６Ｃは、か
かる場合を説明したものである。
したように超線形回路を含めるなど、絶対温度に反比例
する利得を有する増幅器を含めることにより、上述のよ
うな温度依存性はほぼ消滅させることができる。ある温
度での伝達関数を表わす実線と温度を下げたときの伝達
関数を表わす破線とが仮に一致したとする図６Ｃは、か
かる場合を説明したものである。
【００３２】図７には、本発明による３段対数カスケー
ド増幅器の温度変化に対する特性曲線の測定結果を示
す。水平軸はデシベル目盛で入力電圧Ｖi を表わし、垂
直軸は線形目盛で出力電圧Ｖ0 を表わしている。第１曲
線Ｘは、−２０℃におけるこの増幅器の伝達関数を示
し、第２曲線Ｙは、２５℃におけるこの増幅器の伝達関
数を示し、第３曲線Ｚは、７５℃におけるこの増幅器の
伝達関数を示している。図示の特性曲線から判るよう
に、この増幅器の伝達関数の温度変化に伴う変化は極め
て少なく、特に重要なことは、出力制限電圧の大きい変
化が巧みに低減されているのみならず、特性曲線のわず
かな変化は入力電圧目盛のずれだけであり、傾斜は変化
していないことである。したがって、この増幅器に印加
する信号の相対振幅の精密な測定値は、温度の変化には
拘わりなく、そのまま用いられる。
ド増幅器の温度変化に対する特性曲線の測定結果を示
す。水平軸はデシベル目盛で入力電圧Ｖi を表わし、垂
直軸は線形目盛で出力電圧Ｖ0 を表わしている。第１曲
線Ｘは、−２０℃におけるこの増幅器の伝達関数を示
し、第２曲線Ｙは、２５℃におけるこの増幅器の伝達関
数を示し、第３曲線Ｚは、７５℃におけるこの増幅器の
伝達関数を示している。図示の特性曲線から判るよう
に、この増幅器の伝達関数の温度変化に伴う変化は極め
て少なく、特に重要なことは、出力制限電圧の大きい変
化が巧みに低減されているのみならず、特性曲線のわず
かな変化は入力電圧目盛のずれだけであり、傾斜は変化
していないことである。したがって、この増幅器に印加
する信号の相対振幅の精密な測定値は、温度の変化には
拘わりなく、そのまま用いられる。
【００３３】本発明によるカスケード増幅器の各増幅段
に用いられる各信号成分値を決定する設計過程を説明す
るために、３段構成のカスケード増幅器について考察す
る。その３段構成のカスケード増幅器を図１に示したよ
うに構成し、各段に、それぞれｋ１，ｋ２およびｋ３の
利得を有する線形増幅器と、それぞれ、Ａ１，Ａ２およ
びＡ３の利得並びにＬ１，Ｌ２およびＬ３の制限出力電
圧を有する制限増幅器とを備えるものとし、総合入力電
圧をＶi とし、総合出力電圧をＶ0 とする。かかるカス
ケード増幅器の伝達関数は、３段の制限増幅器における
制限の始端にそれぞれ対応した３個の屈曲点を有してお
り、それらの屈曲点は比較的容易に決められる。最終第
３増幅段における制限の始端では、その増幅段への入力
電圧ＶＩ３がつぎの（１）式のようになる。
に用いられる各信号成分値を決定する設計過程を説明す
るために、３段構成のカスケード増幅器について考察す
る。その３段構成のカスケード増幅器を図１に示したよ
うに構成し、各段に、それぞれｋ１，ｋ２およびｋ３の
利得を有する線形増幅器と、それぞれ、Ａ１，Ａ２およ
びＡ３の利得並びにＬ１，Ｌ２およびＬ３の制限出力電
圧を有する制限増幅器とを備えるものとし、総合入力電
圧をＶi とし、総合出力電圧をＶ0 とする。かかるカス
ケード増幅器の伝達関数は、３段の制限増幅器における
制限の始端にそれぞれ対応した３個の屈曲点を有してお
り、それらの屈曲点は比較的容易に決められる。最終第
３増幅段における制限の始端では、その増幅段への入力
電圧ＶＩ３がつぎの（１）式のようになる。
【数３】
【００３４】第３増幅段に対する当該段の出力電圧Ｖ0
は、当該段の制限増幅器の制限電圧と当該段の入力電圧
を線形増幅器の利得倍したものとの和からなっており、 Ｖ0 ＝ＶＩ３（Ａ３＋ｋ３） 第２増幅段の制限を受けていない入力電圧ＶＩ２は、つ
ぎの式で与えられ、
は、当該段の制限増幅器の制限電圧と当該段の入力電圧
を線形増幅器の利得倍したものとの和からなっており、 Ｖ0 ＝ＶＩ３（Ａ３＋ｋ３） 第２増幅段の制限を受けていない入力電圧ＶＩ２は、つ
ぎの式で与えられ、
【数４】 したがって、第３段の出力電圧Ｖ0 は、ＶＩ２を用いて
表わされ、 Ｖ0 ＝ＶＩ２（Ａ３＋ｋ３）・（Ａ２＋ｋ２） 第１増幅段の入力電圧Ｖi はつぎの式で与えられる。
表わされ、 Ｖ0 ＝ＶＩ２（Ａ３＋ｋ３）・（Ａ２＋ｋ２） 第１増幅段の入力電圧Ｖi はつぎの式で与えられる。
【数５】 したがって、出力電圧Ｖ0 は入力電圧Ｖi を用いて表わ
され、 Ｖ0 ＝Ｖi （Ａ３＋ｋ３）・（Ａ２＋ｋ２）・（Ａ１＋ｋ１） （２） となる。
され、 Ｖ0 ＝Ｖi （Ａ３＋ｋ３）・（Ａ２＋ｋ２）・（Ａ１＋ｋ１） （２） となる。
【００３５】この式は、第３増幅段における制限の始端
でのカスケード増幅器の伝達関数を与えるものであり、
入力電圧Ｖi の増大に伴い、第３増幅段の制限増幅器
は、それ以上の利得は生ぜずに、制限された出力電圧Ｌ
３を継続して生ずる。
でのカスケード増幅器の伝達関数を与えるものであり、
入力電圧Ｖi の増大に伴い、第３増幅段の制限増幅器
は、それ以上の利得は生ぜずに、制限された出力電圧Ｌ
３を継続して生ずる。
【００３６】第２増幅段における制限の始端では、第２
段の入力電圧ＶＩ２はつぎの（３）式で与えられ、
段の入力電圧ＶＩ２はつぎの（３）式で与えられ、
【数６】 第３段の入力電圧に等しい第２段の出力電圧は、つぎの
式で与えらえる。 ＶＩ３＝ＶＩ２（Ａ２＋ｋ２） 第１段の入力電圧は、カスケード増幅器の入力電圧にＶ
i に等しく、つぎの式で与えられる。
式で与えらえる。 ＶＩ３＝ＶＩ２（Ａ２＋ｋ２） 第１段の入力電圧は、カスケード増幅器の入力電圧にＶ
i に等しく、つぎの式で与えられる。
【数７】 したがって、ＶＩ３は、Ｖi を用いてつぎのように表わ
される。 ＶＩ３＝Ｖi （Ａ２＋ｋ２）・（Ａ１＋ｋ１） 第２増幅段における制限の始端での総合増幅出力電圧Ｖ
0 は、第３段では制限が行なわれるので、つぎの（４）
式で与えられる。 Ｖ0 ＝Ｖi （Ａ２＋ｋ２）・（Ａ１＋ｋ１）・ｋ３＋Ｌ３ （４） 第１増幅段における制限の始端では、第１段の入力電圧
Ｖi はつぎの（５）式で与えられ、
される。 ＶＩ３＝Ｖi （Ａ２＋ｋ２）・（Ａ１＋ｋ１） 第２増幅段における制限の始端での総合増幅出力電圧Ｖ
0 は、第３段では制限が行なわれるので、つぎの（４）
式で与えられる。 Ｖ0 ＝Ｖi （Ａ２＋ｋ２）・（Ａ１＋ｋ１）・ｋ３＋Ｌ３ （４） 第１増幅段における制限の始端では、第１段の入力電圧
Ｖi はつぎの（５）式で与えられ、
【数８】 第２段の入力電圧に等しい出力電圧はつぎの式で与えら
れる。 ＶＩ２＝Ｖi （Ａ１＋ｋ１） 第２段の出力電圧は、第２段では制限が行なわれている
ので、つぎの式で与えられる。 ＶＩ３＝Ｖi （Ａ１＋ｋ１）・ｋ２＋Ｌ２ 総合増幅器出力電圧Ｖ0 は、第３段では制限が行なわれ
ているので、つぎの（６）式で与えらえる。 Ｖ0 ＝〔Ｖi （Ａ１＋ｋ１）・ｋ２＋Ｌ２〕・ｋ３＋Ｌ３ （６）
れる。 ＶＩ２＝Ｖi （Ａ１＋ｋ１） 第２段の出力電圧は、第２段では制限が行なわれている
ので、つぎの式で与えられる。 ＶＩ３＝Ｖi （Ａ１＋ｋ１）・ｋ２＋Ｌ２ 総合増幅器出力電圧Ｖ0 は、第３段では制限が行なわれ
ているので、つぎの（６）式で与えらえる。 Ｖ0 ＝〔Ｖi （Ａ１＋ｋ１）・ｋ２＋Ｌ２〕・ｋ３＋Ｌ３ （６）
【００３７】（１），（３），（５）式は、３段構成カ
スケード増幅器における制限の始端での各段毎の入力電
圧を与えるものであり、（２），（４），（６）式は、
各段毎の制限の始端におけるカスケード増幅器の伝達関
数を与えるものであり、これらの式を用いれば、伝達関
数の極めて大きい変化に対する各段毎の増幅器パラメー
タを取出すことができる。制限増幅器のみを備えた第１
段を有するカスケード増幅器を設計するには、上述の設
計過程のわずかな修正のみで足り、すべての式からｋ１
の項を除去する簡単な修正のほかは、上述のとおりの設
計過程を実施する。
スケード増幅器における制限の始端での各段毎の入力電
圧を与えるものであり、（２），（４），（６）式は、
各段毎の制限の始端におけるカスケード増幅器の伝達関
数を与えるものであり、これらの式を用いれば、伝達関
数の極めて大きい変化に対する各段毎の増幅器パラメー
タを取出すことができる。制限増幅器のみを備えた第１
段を有するカスケード増幅器を設計するには、上述の設
計過程のわずかな修正のみで足り、すべての式からｋ１
の項を除去する簡単な修正のほかは、上述のとおりの設
計過程を実施する。
【００３８】上述の過程は、３段以上の増幅段を有する
カスケード増幅器について伝達関数を求める必要に応じ
て繰返すことができる。しかしながら、増幅器パラメー
タの決まった形での決定に含まれる変数の数は禁止的に
多くなる。したがって、設計過程を簡単にするには、幾
多の方法で変数の値を制約することができる。制限増幅
器のすべての制限電圧を都合よく制約して同じにするこ
ともでき、あるいは、各段毎の利得の和（Ａ＋ｋ）を制
約して同じにする反面、利得Ａｎおよびｋｎの個々の値
は、上述の各式毎に、また、所望の伝達関数毎に各段で
異ならせることもでき、変数の数を減らすには他の方法
も利用することができる。
カスケード増幅器について伝達関数を求める必要に応じ
て繰返すことができる。しかしながら、増幅器パラメー
タの決まった形での決定に含まれる変数の数は禁止的に
多くなる。したがって、設計過程を簡単にするには、幾
多の方法で変数の値を制約することができる。制限増幅
器のすべての制限電圧を都合よく制約して同じにするこ
ともでき、あるいは、各段毎の利得の和（Ａ＋ｋ）を制
約して同じにする反面、利得Ａｎおよびｋｎの個々の値
は、上述の各式毎に、また、所望の伝達関数毎に各段で
異ならせることもでき、変数の数を減らすには他の方法
も利用することができる。
【００３９】対数伝達関数および他の準線形伝達関数の
他に、本発明によるカスケード増幅器は、超線形伝達関
数、すなわち、この増幅器の入力信号の大きさに伴って
増大する利得を有する伝達関数を、他の非線形伝達関数
と同様に呈するように構成してあり、かかる伝達関数を
得るために、幾つかの増幅段の制限増幅器は、線形増幅
器の利得の絶対値より小さい絶対値の負の利得を有する
ように構成する。したがって、かかる増幅段の利得は、
制限増幅器がいかなる負の傾斜の利得も生じないので、
制限の始端以上に入力電圧に伴って増大する。かかる増
幅段のみからなるカスケード増幅器は、超線形伝達関数
を呈することになる。準線形と超線形との増幅段の混合
からなるカスケード増幅器は、特殊な非線形伝達関数を
有する総合伝達関数の増幅器を提供するように構成して
ある。
他に、本発明によるカスケード増幅器は、超線形伝達関
数、すなわち、この増幅器の入力信号の大きさに伴って
増大する利得を有する伝達関数を、他の非線形伝達関数
と同様に呈するように構成してあり、かかる伝達関数を
得るために、幾つかの増幅段の制限増幅器は、線形増幅
器の利得の絶対値より小さい絶対値の負の利得を有する
ように構成する。したがって、かかる増幅段の利得は、
制限増幅器がいかなる負の傾斜の利得も生じないので、
制限の始端以上に入力電圧に伴って増大する。かかる増
幅段のみからなるカスケード増幅器は、超線形伝達関数
を呈することになる。準線形と超線形との増幅段の混合
からなるカスケード増幅器は、特殊な非線形伝達関数を
有する総合伝達関数の増幅器を提供するように構成して
ある。
【００４０】図５には、本発明による無線受信機の構成
例を模式的に示す。大きいダイナミック・レンジを有す
る無線信号を受けるアンテナに接続した無線周波段８０
では無線信号を中間周波に変換してバンドパス・フィル
タ８２に供給し、そのフィルタ８２の出力を上述したよ
うなカスケード対数増幅器８４に供給してフィルタ出力
信号のダイナミック・レンジを低減したうえで、アナロ
グ・デイジタル変換器（ＡＤＣ）８６に供給する。その
ＡＤＣ８６のデイジタル出力をデイジタル信号プロセッ
サ（ＤＳＰ）８８に供給し、デイジタル信号に復調を施
したうえで、その出力信号を端子９０に生ずる。ベース
バンドにおける同相チャネルと直交チャネルとからなる
零ＩＦ技術を用いることができる。
例を模式的に示す。大きいダイナミック・レンジを有す
る無線信号を受けるアンテナに接続した無線周波段８０
では無線信号を中間周波に変換してバンドパス・フィル
タ８２に供給し、そのフィルタ８２の出力を上述したよ
うなカスケード対数増幅器８４に供給してフィルタ出力
信号のダイナミック・レンジを低減したうえで、アナロ
グ・デイジタル変換器（ＡＤＣ）８６に供給する。その
ＡＤＣ８６のデイジタル出力をデイジタル信号プロセッ
サ（ＤＳＰ）８８に供給し、デイジタル信号に復調を施
したうえで、その出力信号を端子９０に生ずる。ベース
バンドにおける同相チャネルと直交チャネルとからなる
零ＩＦ技術を用いることができる。
【００４１】以上に開示したところから、当業者ならば
容易に変更を施すことができ、かかる変更には、カスケ
ード増幅器およびその構成要素の分野において従来周知
の他の特徴を、以上に述べた特徴に代えて、もしくは、
以上に述べた特徴に加えて含ませることができる。本願
においては、特徴の特殊な組合わせについて特許請求の
範囲を作成してあるが、本願の開示した範囲には、明瞭
にもしくは暗黙裡に以上に開示した如何なる新たな特
徴、もしくは、特徴の新たな組合わせも、既に請求した
ところと同一であると否とに拘わりなく、また、本発明
が解決したのと同じ技術的問題を解決したか否かに拘わ
りなく、含まれることを理解すべきである。本願人は、
本願もしくは本願から派生した他の出願の継続中、かか
る特徴もしくは特徴の組合わせについて新たな請求をな
し得ることを通告しておく。
容易に変更を施すことができ、かかる変更には、カスケ
ード増幅器およびその構成要素の分野において従来周知
の他の特徴を、以上に述べた特徴に代えて、もしくは、
以上に述べた特徴に加えて含ませることができる。本願
においては、特徴の特殊な組合わせについて特許請求の
範囲を作成してあるが、本願の開示した範囲には、明瞭
にもしくは暗黙裡に以上に開示した如何なる新たな特
徴、もしくは、特徴の新たな組合わせも、既に請求した
ところと同一であると否とに拘わりなく、また、本発明
が解決したのと同じ技術的問題を解決したか否かに拘わ
りなく、含まれることを理解すべきである。本願人は、
本願もしくは本願から派生した他の出願の継続中、かか
る特徴もしくは特徴の組合わせについて新たな請求をな
し得ることを通告しておく。
【図１】各段増幅器の縦続接続を示すブロック線図であ
る。
る。
【図２】尾長対数増幅段を模式的に示す回路図である。
【図３】本発明によるカスケード増幅器に用いるに適し
た温度依存電流源手段を模式的に示す回路図である。
た温度依存電流源手段を模式的に示す回路図である。
【図４】本発明カスケード増幅器の最終段として用いる
超線形可変電流増幅器を組込んだ増幅段を模式的に示す
回路図である。
超線形可変電流増幅器を組込んだ増幅段を模式的に示す
回路図である。
【図５】本発明によるカスケード対数増幅器を組込んだ
無線受信機を模式的に示すブロック線図である。
無線受信機を模式的に示すブロック線図である。
【図６】Ａ，Ｂ，Ｃは本発明カスケード増幅器の動作を
それぞれ説明するグラフである。
それぞれ説明するグラフである。
【図７】本発明によるカスケード対数増幅器の異なる３
温度における伝達関数を示すグラフである。
温度における伝達関数を示すグラフである。
フロントページの続き (72)発明者 アンソニー リチャード カスディン イギリス国 アールエッチ６ ８ディーゼ ット サリー ホーレイ ランデン パー ク ２
Claims (7)
- 【請求項１】 各段毎に線形増幅器および制限増幅器を
備えた増幅段を複数段縦続接続してなり、前記線形増幅
器および前記制限増幅器に各段毎の入力信号を付与する
とともに、それぞれの出力信号を互いに結合させて各段
毎の出力信号を呈するカスケード増幅器において、前記
縦続接続における各増幅段に、当該増幅段の小信号増幅
を制御して温度にほぼ無関係にするための温度依存手段
をさらに備えるとともに、前記縦続接続における最終段
に、当該カスケード増幅器の総合出力制限電圧を制御し
て温度にほぼ無関係にするための温度依存手段を備えた
ことを特徴とするカスケード増幅器。 - 【請求項２】 前記最終増幅段の温度依存手段に当該増
幅段の利得を制御して絶対温度にほぼ逆比例するように
したことを特徴とする請求項１記載のカスケード増幅
器。 - 【請求項３】 前記最終増幅段に超線形回路を含めたこ
とを特徴とする請求項２記載のカスケード増幅器。 - 【請求項４】 前記超線形回路に結合した定電流源をさ
らに備えたことを特徴とする請求項３記載のカスケード
増幅器。 - 【請求項５】 前記縦続接続における最先増幅段に結合
した出力端を有する制限増幅器をさらに備えたことを特
徴とする請求項１乃至４のいずれかに記載のカスケード
増幅器。 - 【請求項６】 各前記増幅段における前記線形増幅器を
単位の利得を有するように構成するとともに、当該線形
増幅器がほぼ対数の伝達関数を呈するようにしたことを
特徴とする前記請求項のいずれかに記載のカスケード増
幅器。 - 【請求項７】 請求項６記載の対数増幅器に周波数逓降
信号を付与するための周波数逓降手段を含む無線周波段
を備え、前記周波数逓降信号にほぼ対数的に関連した当
該対数増幅器の出力をディジタル化手段に付与してディ
ジタル信号プロセサにディジタル信号を付与するように
したことを特徴とする無線受信機。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB9313840:2 | 1993-07-05 | ||
| GB939313840A GB9313840D0 (en) | 1993-07-05 | 1993-07-05 | Cascaded amplifier |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07106859A true JPH07106859A (ja) | 1995-04-21 |
Family
ID=10738300
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6152188A Pending JPH07106859A (ja) | 1993-07-05 | 1994-07-04 | カスケード増幅器 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5471173A (ja) |
| EP (1) | EP0633657B1 (ja) |
| JP (1) | JPH07106859A (ja) |
| KR (1) | KR100345586B1 (ja) |
| DE (1) | DE69422668T2 (ja) |
| GB (1) | GB9313840D0 (ja) |
| SG (1) | SG48400A1 (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4416981A1 (de) * | 1994-05-13 | 1995-11-16 | Philips Patentverwaltung | Schaltungsanordnung mit einer Gesamtübertragungsfunktion |
| DE19518225C1 (de) * | 1995-05-11 | 1996-12-12 | Deutsche Forsch Luft Raumfahrt | Schaltungsanordnung zur Bildung der Quadratwurzel eines Eingangssignals |
| AU736045B2 (en) | 1996-10-22 | 2001-07-26 | Abb Inc. | Energy meter with power quality monitoring and diagnostic systems |
| US5903185A (en) * | 1996-12-20 | 1999-05-11 | Maxim Integrated Products, Inc. | Hybrid differential pairs for flat transconductance |
| US5946181A (en) * | 1997-04-30 | 1999-08-31 | Burr-Brown Corporation | Thermal shutdown circuit and method for sensing thermal gradients to extrapolate hot spot temperature |
| US5994961A (en) * | 1997-12-08 | 1999-11-30 | Motorola, Inc. | Temperature compensated decibel linear variable gain amplifier |
| KR100288939B1 (ko) * | 1998-02-10 | 2001-05-02 | 구자홍 | 현금지급기의명세표및저널용지처리장치 |
| US6020786A (en) * | 1998-08-03 | 2000-02-01 | Lucent Technologies Inc. | Temperature compensation for variable gain amplifiers |
| US6292057B1 (en) | 1998-12-18 | 2001-09-18 | Texas Instruments Incorporated | Output stage of an operational amplifier and method having a latchup-free sourcing current booster for driving low impedance loads |
| US6369618B1 (en) * | 1999-02-12 | 2002-04-09 | Texas Instruments Incorporated | Temperature and process independent exponential voltage-to-current converter circuit |
| US6664843B2 (en) | 2001-10-24 | 2003-12-16 | Institute Of Microelectronics | General-purpose temperature compensating current master-bias circuit |
| US7012343B2 (en) * | 2003-04-11 | 2006-03-14 | Micrel, Inc. | Resistance multiplier circuit and compact gain attenuator |
| US6980052B1 (en) | 2003-08-08 | 2005-12-27 | Linear Technology Corporation | Low-voltage pre-distortion circuit for linear-in-dB variable-gain cells |
| US6972624B1 (en) | 2003-08-08 | 2005-12-06 | Linear Technology Corporation | Low-voltage high dynamic range variable-gain amplifier |
| EP1555752A1 (en) * | 2004-01-14 | 2005-07-20 | Dialog Semiconductor GmbH | High Q linear controlled variable capacitor using translinear amplifier |
| US7262661B2 (en) | 2005-06-27 | 2007-08-28 | Linear Technology Corporation | Variable gain amplifier with temperature compensation and gain linearity enhancement |
| DE102006020485B4 (de) | 2006-04-28 | 2019-07-04 | Atmel Corp. | Operationsverstärker |
| US7288983B1 (en) | 2006-08-30 | 2007-10-30 | Broadlight Ltd. | Method and circuit for providing a temperature dependent current source |
| US7830134B2 (en) * | 2006-10-06 | 2010-11-09 | Ladybug Technologies Llc | Power meter with means to eliminate the need to zero and calibrating |
| IT202200005651A1 (it) * | 2022-03-22 | 2023-09-22 | St Microelectronics Srl | Disposizione circuitale di amplificatore con controllo di guadagno in corrente e corrispondente procedimento |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58114617A (ja) * | 1981-12-28 | 1983-07-08 | テクトロニツクス・インコ−ポレイテツド | 非直線増幅器 |
| CA1203628A (en) * | 1983-01-03 | 1986-04-22 | Barrie Gilbert | Temperature compensated logarithmic circuit |
| US4604532A (en) * | 1983-01-03 | 1986-08-05 | Analog Devices, Incorporated | Temperature compensated logarithmic circuit |
| US4990803A (en) * | 1989-03-27 | 1991-02-05 | Analog Devices, Inc. | Logarithmic amplifier |
| EP0517305B1 (en) * | 1991-06-03 | 1995-11-22 | Koninklijke Philips Electronics N.V. | Logarithmic amplifier and detector |
-
1993
- 1993-07-05 GB GB939313840A patent/GB9313840D0/en active Pending
-
1994
- 1994-06-29 SG SG1996009387A patent/SG48400A1/en unknown
- 1994-06-29 EP EP94201874A patent/EP0633657B1/en not_active Expired - Lifetime
- 1994-06-29 DE DE69422668T patent/DE69422668T2/de not_active Expired - Fee Related
- 1994-06-30 US US08/269,811 patent/US5471173A/en not_active Expired - Fee Related
- 1994-07-04 JP JP6152188A patent/JPH07106859A/ja active Pending
- 1994-07-05 KR KR1019940015961A patent/KR100345586B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US5471173A (en) | 1995-11-28 |
| KR100345586B1 (ko) | 2002-12-05 |
| GB9313840D0 (en) | 1993-08-25 |
| EP0633657A2 (en) | 1995-01-11 |
| EP0633657A3 (en) | 1996-01-31 |
| DE69422668T2 (de) | 2000-08-10 |
| KR950004723A (ko) | 1995-02-18 |
| EP0633657B1 (en) | 2000-01-19 |
| DE69422668D1 (de) | 2000-02-24 |
| SG48400A1 (en) | 1998-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07106859A (ja) | カスケード増幅器 | |
| US5570055A (en) | Demodulating logarithmic amplifier | |
| JPS62200808A (ja) | トランスコンダクタンス増幅器 | |
| JP3986553B2 (ja) | デシベル−線形出力電圧を有する増幅段 | |
| EP0004099B1 (en) | Electrically variable impedance circuit | |
| JPH0414525B2 (ja) | ||
| US3921091A (en) | Amplifier circuit | |
| US5148121A (en) | Amplifier circuit designed for use in a bipolar integrated circuit, for amplifying an input signal selected by a switch circuit | |
| US4468628A (en) | Differential amplifier with high common-mode rejection | |
| GB2074409A (en) | Variable load impedance gain-controlled amplifier | |
| JPS6155288B2 (ja) | ||
| JPS5820482B2 (ja) | 増巾器 | |
| KR940005375B1 (ko) | 증폭 회로 | |
| JP2511876B2 (ja) | 高周波増幅器 | |
| US6191635B1 (en) | Level shifting circuit having a fixed output common mode level | |
| US5047729A (en) | Transconductance amplifier | |
| JPH0844449A (ja) | 定電圧回路 | |
| JPH07176004A (ja) | 特に磁気ヘッド用の低雑音前置増幅器段 | |
| JPH0630425B2 (ja) | 広帯域可変利得増幅回路 | |
| JP3455063B2 (ja) | 可変利得増幅器 | |
| JP2901248B2 (ja) | 可変リアクタンス回路 | |
| JP2974057B2 (ja) | 対数ｉｆ増幅回路 | |
| JPH09232886A (ja) | 差動増幅器 | |
| JPH0474887B2 (ja) | ||
| JP2001156564A (ja) | 可変利得増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040706 |