KR100345586B1

KR100345586B1 - 종속증폭기

Info

Publication number: KR100345586B1
Application number: KR1019940015961A
Authority: KR
Inventors: 폴안쏘니무어; 안쏘니리차드커딘
Original assignee: 코닌클리케 필립스 일렉트로닉스 엔.브이.
Priority date: 1993-07-05
Filing date: 1994-07-05
Publication date: 2002-12-05
Also published as: US5471173A; GB9313840D0; EP0633657A2; JPH07106859A; EP0633657A3; DE69422668T2; KR950004723A; EP0633657B1; DE69422668D1; SG48400A1

Abstract

종속 증폭기(cascaded amplifier)는 도시된 이중 이미터-결합 증폭기와 같은 종속으로 접속된 다수의 증폭단들로 구성된다. 제 1 쌍의 트랜지스터들(14, 20)은 제한 증폭을 제공하고, 축퇴(22, 24)를 가진 제 2 쌍의 트랜지스터들(16, 18)은 선형 증폭을 제공한다. 트랜지스터들의 각 쌍은 절대 온도(PTAT)에 비례하는 전류(IT, IT2)를 공급하는 전류원(28, 26)에 의해 구동된다. 그 후, 소신호 증폭은 실질적으로 온도에 무관하며 제한된 출력의 값은 절대 온도에 비례한다. 후자의 효과는 종속 증폭기의 최종 이중 이득단의 트랜스리니어(translinear) 가변 전류 이득 증폭기(54, 56, 58, 60)를 포함함으로써 반대로 되어, 절대 온도에 반비례하는 방식으로 출력 전압을 변화시키게 된다. 따라서, 온도와 실질적으로 무관한 전달 함수가 제공될 수 있다.

Description

종속 증폭기{Cascaded amplifier}

본 발명은 한정된 것은 아니지만, 특히 무선 수신기 응용들에서 다이내믹 레인지(dynamic range) 축소용 대수 증폭기로서 사용하기 위한 특별하지만 전용이 아닌 응용을 갖는 온도 보상을 갖는 종속 증폭기(cascaded amplifier)에 관한 것이다.

대수 전달 함수들로의 구분적 근사들(piecewise approximations)은 여러 증폭단들을 포함하는 종속 증폭기들에 의해 제공되는 것으로 공지되어 있다. 진정한 대수 증폭기는, 입력 신호의 크기에만 대수적으로 비례하는 출력을 제공하도록 입력 신호를 정류하는 증폭기들과는 반대로, 입력 신호의 극성(極性)에 대한 정보를 출력이 보유하는 대수 증폭기에 주어진 명칭이다. 이러한 증폭기는 윌리암 엘. 바버와 에드먼드 알. 브라운 저(著) 1980년 6월 IEEE 저널 Solid-State Circuits Vol. SC-15, No.3에 발표한 "레이다 IF 응용들을 위한 진정한 대수 증폭기(A True Logarithmic Amplifier for Radar IF Applications)"에 기술되어 있다. 이 논문은 이중 이득 증폭단의 종속접속으로 이루어진 대수 증폭기를 기술하고 있다. 각각의 증폭단은 주어진 입력 전압에서 제한 구동되도록 설계된 제한 증폭기 및 이 제한 증폭기와 병렬로 배열된 단일 이득 증폭기를 포함한다. 종속 증폭기에 대한 입력 레벨이 상승함에 따라, 연속적인 이중 이득 단들에서의 제한 증폭기들이 이 종속 접속의 최종 단으로부터 시작하여 제한 구동된다. 입력 전압 레벨이 상승함에 따라증폭기의 전체 이득이 감소하고, 대수 함수로의 구분적 근사가 얻어진다. 증폭기 단들의 수가 증가하면 할수록, 대수 함수로의 근사가 더 정확해지고 또는 증폭기가 동작할 수 있는 입력 다이내믹 레인지가 더 커진다. 전형적인 대수 증폭기에서 증폭기 단의 소(小)신호 이득은 10dB 정도이다.

전술한 논문에 기술된 증폭기 단들은 공통 부하 저항기를 구동하는 두 개의 롱-테일 페어(long-tailed pair) 트랜지스터 증폭기를 각각 포함한다. 롱-테일 페어 트랜지스터 증폭기들중 하나는 제한하지 않는 단일 이득 증폭기를 제공하기 위해 축퇴(degeneration)를 가지며, 나머지 증폭기는 소(小) 신호 입력들에 대해서는 높은 이득을 갖지만 대(大) 신호 입력들에서는 제한하는 증폭기를 제공하기 위해 (트랜지스터들 고유의 것과 다른) 축퇴를 가진다. 이러한 증폭기 단들의 종속 접속은 대수 전달 함수에 대한 양호한 근사를 부여하도록 구성될 수 있다.

이 공지된 종속 증폭기 설계의 주된 결점은, 진폭 전달 특성이 온도의 변화들에 따라 크게 변한다는 것이다.

본 발명의 목적은 온도 변차들에 대한 감도를 줄인 종속 증폭기를 제공하는 것이다.

본 발명에 따르면, 종속으로 접속된 다수의 증폭단들을 포함한 종속 증폭기가 제공되며, 각 증폭단은 선형 증폭기 및 제한 증폭기를 포함하고, 선형 증폭기 및 제한 증폭기에는 단 입력 신호가 제공되고 단 출력 신호를 제공하도록 결합되는 각각의 출력 신호들을 제공하며, 종속 접속에서의 각 증폭단은 그 증폭단의 소신호 이득을 실질적으로 온도와 무관하게 되도록 제어하는 온도 의존 수단(temperaturedependent means)을 포함하고, 증폭기의 최종 단은 종속 증폭기의 전체 출력 제한 전압을 실질적으로 온도와 무관하게 되도록 제어하는 온도 의존 수단을 포함한다. 따라서, 2단계 온도 보상 기술이 채용된다.

온도 의존 수단의 하나의 가능한 형태는 절대 온도에 비례하는 출력을 갖는 전류원을 포함할 수 있다. 이러한 전류원은 한 트랜지스터의 이미터가 나머지 트랜지스터의 이미터의 2배의 면적을 가지고 전류 미러로서 접속된 한쌍의 트랜지스터들로 구성될 수 있다. 큰 이미터에는 트랜지스터쌍의 2개의 트랜지스터들의 베이스-이미터 전압들의 차 Vdiff과 같은 전압을 발생하는 저항기가 부하되고, 이 전압은 전체 장치에 흐르는 전류를 결정한다. 이 트랜지스터들의 쌍은 또다른 전류 미러에 의해 동일한 전류를 전달하게 된다. 전압 Vdiff가 절대 온도에 비례하므로, 전체 장치에 흐른 전류는 절대 온도에 비례한다.

이와 같은 전류원은 롱-테일 페어 트랜지스터 증폭기들로 구성된 증폭단에 테일 전류(tail current)를 제공하도록 구성될 수 있다. 이와 같은 증폭단들의 이득을 제어하는 데 사용될 때, 이와 같은 전류원 수단은 증폭단들의 소신호 이득을 실질적으로 온도와 무관하게 할 것이지만, 증폭단들에서의 제한 증폭기들의 제한 전압이 절대 온도에 비례하게 할 것이다. 이와 같은 제한 전압 오차에 의해 야기된 전체 증폭기의 출력 제한 전압에서의 오차는 증폭기의 최종 증폭단의 제한 전압을 실질적으로 온도와 무관하게 되도록 변경함으로써 수정된다. 이것을 달성하기 위한 하나의 가능한 기술은 최종 증폭단에 그 증폭단의 이득을 절대 온도에 반비례하게 되도록 변경시키는 수단을 포함하는 것이다. 이와 같은 수단은 최종 증폭단의 이득을 변경시키기 위한 트랜스리니어(translinear) 가변 전류 증폭기를 포함할 수 있다. 트랜스리니어 가변 전류 증폭기는 출력이 실질적으로 온도에 무관한 전류원에 의해 구동된다.

본 발명에 따라 구성된 대수 증폭기가 -20℃ 내지 75℃ 온도 범위에서 55 dB의 입력 값 범위에 대하여 실질적으로 불변의 대수 특성을 갖는다는 사실을 실험에 의해 보여준다.

또한, 본 발명에 따른 증폭기가 대수 전달 함수외에 매우 다양한 준(準)선형, 초(超)선형(線形), 및 일반적인 비(非)선형 전달 함수들을 제공하도록 구성될 수 있다는 사실도 인지되어 왔다. 부(否)값의 이득을 제공하기 위해 하나 이상의 증폭단들로 제한 증폭기를, 즉 반전 증폭기를 구성함으로써, 동작 범위의 일부 또는 전체에 초선형 특성을 갖는 종속 증폭기가 제공될 수 있다. 따라서, 넓은 범위의 일반적으로 비선형인 전달 함수가 이용 가능해진다.

또한 본 발명은 본 발명에 따른 온도 보상 종속 증폭기에 출력이 결합되는 하향-변환(down-conversion)단을 포함하는 무선 수신기에 관한 것으로, 이 종속 증폭기는 실질적으로 대수 전달 함수를 제공하도록 구성된다.

이하, 첨부된 도면들을 참조하여 본 발명이 예로서 설명될 것이다.

제 1 도는 제 1 증폭단으로의 입력 Vi과 최종 증폭단으로부터의 출력 Vo를 가진 n개의 증폭단들의 종속 접속을 도시한다. 이들 증폭단들 각각은 제한 출력 레벨(L1, L2, L3 ... Ln)까지의 증폭을 제공하도록 구성된 제한 증폭기(A1, A2, A3 ... An) 및 제한 증폭기에 병렬로 접속된 선형 증폭기(K1, K2, K3, ... Kn)를 포함한다. 종속 증폭기는 다수의 전달 함수들로의 양호한 근사(approximation)를 부여 할 수 있다. 종속 접속에서의 제 1 선형 증폭기(K1)는 후술하는 바와 같이 생략될 수 있다. 하나 이상의 필터들(도시 안됨)이 증폭기의 노이즈 특성(noise performance)을 개선하기 위해 종속 접속에 배치될 수 있다.

제 2 도는 종속 증폭기에 사용하기 적합한 증폭단 또는 이중(dual) 이득 단의 개략도를 도시한다. 도시된 이중 이득 단은 두 개의 저항기들(10, 12) 각각의 제 1 단자에 접속된 정(positive)의 공급 레일(rail) V+을 포함하며, 제 2 단자들은 단 출력 단자(OP1)와 단 출력 단자(OP2)에 각각 접속된다. 또한, 저항기(10)의 제 2 단자는 두 개의 NPN 트랜지스터들(14, 16)의 컬렉터들에 접속되고, 저항기(12)의 제 2 단자는 두 개의 NPN 트랜지스터들(18, 20)의 컬렉터들에 접속된다. 트랜지스터들(14, 16)의 베이스들은 함께 제 1 입력 단자 IP1에 접속되고, 트랜지스터들(18, 20)의 베이스들은 함께 제 2 입력 단자 IP2에 접속된다. 트랜지스터들(14, 20)의 이미터들은 트랜지스터들로부터 전류 IT1를 발생하는 전류원(28)에 함께 접속되고, 트랜지스터(16)의 이미터는 저항기(22)를 거쳐 트랜지스터로부터 전류 IT2를 발생하는 전류원(26)에 결합된다. IT1 및 IT2는 일반적으로 서로 상이하며, IT2 는 증폭되는 신호에 대해 보다 큰 헤드룸(headroom)을 제공하기 위해 증폭기의 나중 단들에 대해 더 커질 것이다. 트랜지스터(18)의 이미터는 저항기(24)를 거쳐 저항기(22)와 전류원(26)의 접속점에 접속된다. 따라서, 이중 이득 단은 트랜지스터들의 컬렉터들과 베이스들이 함께 접속되고 공통 부하 저항기들을 갖는 롱-테일 페어들(long-tailed pairs)로서 구성된 두 개의 이미터-결합단(emitter-coupled stage)들을 포함한다. 트랜지스터들의 쌍(14, 16 및 18, 20)은 두 개의 이미터들을 갖는 단일 트랜지스터를 각각 포함할 수 있다. 공급 전압 및 전류원을 극성을 반전하고 트랜지스터들을 PNP 형으로 대체함으로써 반전된 회로장치가 가능해진다.

동작중, 이미터 저항기들(22, 24)은 롱-테일 페어 트랜지스터들(16, 18)에 대한 축퇴(degenertion)를 제공하고, 저항기 값들은 이 트랜지스터들의 쌍이 가능한 단 입력 전압들의 전체 범위에 선형 이득을 제공하도록 제한을 방지하게 선택된다. 대수 전달 함수를 제공하는 유사한 증폭단들의 종속접속에 있어서, 각 단의 선형 증폭기의 이득이 1과 같아야만 하는 것으로 보여질 수 있다. 트랜지스터들의 쌍(14, 20)은 어떠한 외부 이미터 저항기들을 갖지 않으며, 따라서 트랜지스터들(16, 18)보다 높은 이득을 제공한다. 그러나, 어떤 임계값을 넘는 입력 레벨들에서, 트랜지스터들(14, 20)은 제한 구동될 것이다. 즉, 그들 중 하나는 하드-온(hard-on)으로 될 것이고, 다른 하나는 하드-오프(hard-off)로 될 것이며, 따라서 더 이상 어떠한 이득도 제공하지 않는다. 그러므로, 이중 이득 단의 전달 특성은 저입력 레벨들에서의 높은 선형 이득과 후속하는 높은 입력 레벨들에서의 작은 선형 이득(대수 증폭기에서는 1과 같음)을 갖는다. 이 회로는 후속하는 로딩(loading)에 대한 단 출력을 완충하고 직류 레벨 시프팅(shifting)을 제공하기 위해 전형적으로 이미터-플로어 단이 이어진다. 어떤 상황들에서는, 종속 증폭기에 후술하는 바와 같이 선형 증폭기를 갖지 않는 제 1 증폭단이 제공된다. 선형 증폭기가 없는 증폭단을 제공하기 위해, 회로 성분들(16, 18, 22, 24, 26)은 생략되어야 한다.

앞서 언급한 바와 같이, 전술된 바와 같은 이중 이득 단은 온도의 변화들에 의존하며 또한 작은 정도로 저항기 값 변동들에 의존하는 이득 특성을 갖는다. 이러한 단점들을 개선하기 위해, 전류원들(26, 28)은 절대 온도에 비례하는(PTAT) 전류들 IT1, IT2를 제공하도록 구성된다. 다수의 PTAT 전류들을 제공하는 전류원이 제 3 도에 도시된다.

정의 공급 전압 V+ 이 세 개의 PNP 트랜지스터들(30, 32, 34)의 이미터들에 접속된다. 이들 트랜지스터들의 베이스들은 트랜지스터(34)의 컬렉터와 NPN 트랜지스터(42)의 컬렉터에 함께 접속된다. 트랜지스터(30)의 컬렉터는 NPN 트랜지스터(36)의 컬렉터와 트랜지스터(42)의 베이스에 접속된다. 트랜지스터(36)의 이미터는 접지에 접지되고 저항기(40)의 한 단자에 접속된다. 저항기(40)의 다른 단자는 트랜지스터(38)의 이미터에 접속된다. 트랜지스터(38)의 컬렉터 및 베이스는 트랜지스터(36)의 베이스 및 두 개의 NPN 트랜지스터(들44, 46)의 베이스에 함께 접속된다. 트랜지스터(46)의 베이스로의 접속에서의 점선들은 다수의 NPN 트랜지스터들이 회로에 더 추가될 수 있음을 의미한다. 트랜지스터들(42, 44, 46)의 이미터들은 접지에 접속된다. 이 회로가 전류가 흐르지 않는 안정된 상태를 가지므로 기술적으로 널리 공지된 바와 같은 시동(start-up) 회로(도시 안됨)가 또한 제공되어야 한다.

트랜지스터들(30, 32, 34)은 그 목적이 트랜지스터들(36, 38)의 컬렉터(따라서, 이미터)가 동일한 전류 IT를 흐르게 하는 것인 전류 미러를 형성한다. 트랜지스터(38)의 이미터는 트랜지스터(36)의 이미터보다 계수 s 만큼 큰 면적을 갖도록 구성된다. 이것은 도면에서 괄호표시 문자 (s)로 표시되고, 따라서, 트랜지스터(38)는 트랜지스터(36)의 1/s 배의 전류 밀도에서 동작한다. 대표적인 s 값은 2 이므로 트랜지스터(38)는 트랜지스터(36)의 절반의 전류 밀도에서 동작하게 될 것이다.

트랜지스터들(36, 38)은 열적으로 밀접하게 매칭되며, 그러므로 트랜지스터(38)의 이미터 전압은 트랜지스터(36)의 이미터보다 전압차 Vdiff 만큼 높아질 거이다. Vdiff는 절대 온도(PTAT)에 비례하고 저항기(40) 양단에 나타난다. 저항기(40)를 통한 전류는 옴(Ohm)의 법칙에 의해 저항기의 값으로 분할된 차 전압으로 주어진다. 트랜지스터들(30, 36)의 컬렉터 전류가 서로 상이하면, 이것은 트랜지스터들(30, 32)로 이루어진 전류 미러로 피드백 되는 트랜지스터(42)에 의해 감지된다. 트랜지스터들(44, 46)은 트랜지스터들(36, 38)에 열적으로 밀접하게 매칭되며 동일한 베이스 전압에서 동작한다. 따라서, 트랜지스터들(44, 46)을 흐른 전류는 그들의 이미터 면적에 의해 결정된다. 트랜지스터(44)는 (1)로 표시된 바와 같이 트랜지스터(36)와 동일한 크기의 이미터를 갖는다. 트랜지스터(46)는 (m)으로 표시된 바와 같이 트랜지스터들(36, 44)의 이미터 크기의 m배인 이미터를 갖는다. 결과적으로, 트랜지스터들(44, 46)을 흐른 전류들은 도시된 바와 같이 IT 및 mIT이다. 이들 트랜지스터들과 다양한 크기의 이미터를 가진 다른 트랜지스터들이 종속 증폭기의 모든 증폭단에 대해 PTAT 전류들 IT1, IT2를 제공하도록 이 회로에서 사용될 수 있다. 대안으로서, 트랜지스터들(44, 46) 및 다른 트랜지스터들 모두는 예컨대 전류 IT를 제공하도록 구성될 수 있고, 적절한 수의 다른 트랜지스터들을 병렬로 접속함으로써 전류 IT1, IT2를 제공하도록 IT의 정수배의 전류가 사용될 수 있다. 또한 이러한 유형의 전류원 장치는 공급 전압 변동의 양호한 비의존성을 제공하는 것으로 알려져 있다.

트랜지스터들(36, 38) 각각에 흐른 전류 IT는 실질적으로 다음과 같이 주어지고,

여기서, k는 볼쯔만 상수이고, T는 절대 온도이며, R은 저항기(40)의 값이고, q는 전자의 전하이며, s는 트랜지스터(36)의 이미터 크기에 대한 트랜지스터(38)의 이미터의 크기이다. 이미터 크기 s를 적절한 크기 m로 대체함으로써, 이 식은 다른 트랜지스터들에 의해 제공된 전류들을 구하는데 사용될 수 있다. 전류원에 의해 적어도 증폭기 단들의 선형 증폭기들에 제공된 전류들은 종속 접속에서의 나중 단들에 대해 더 클 것이다. 이것은 나중 단들이 통상적으로 선행 단들보다 큰 출력 전압 범위(swing)에서 동작하기 때문에 나중 단에 대해 더 큰 헤드룸을 제공하기 위한 것이다.

제 3 도에 도시된 전류원 회로 동작의 보다 상세한 설명이 본 발명과 함께 사용될 수 있는 보다 정교한 회로의 설명을 함께 갖는 1985년 4월 25일자의 Electronics Letters, Vol.9에 발견될 수 있다.

전류원들(26, 28; 제 2 도)에 대한 제 3 도에 도시된 바와 같은 회로를 사용하는 것은 제 2 도에 도시된 증폭단의 소신호 이득이 실질적으로 온도 변화와 무관하게 만든다. 그러나, 이것은 또한 증폭단의 선형 증폭기가 제한하는 출력 전압을 절대 온도에 비례하게 만들고, 따라서 이와 같은 증폭단들로 구성된 종속 증폭기는 실질적으로 절대 온도에 비례하는 전체 출력 제한 전압을 갖는다. 이 효과는, 본 예에서는, 종속 접속에서의 최종단 또는 n번째 증폭단에 트랜스리니어 가변-이득 전류 증폭기를 부가함으로써 반대로 된다.

종속 증폭기의 이와 같은 최종단의 회로는 제 4 도의 개략도로서 도시된다.

정의 공급 레일 V+은 한쌍의 저항기들(50, 52) 각각의 하나의 단자와 트랜지스터들(54, 58)의 컬렉터들 및 베이스들에 접속된다. 저항기(50)의 다른 단자는 트랜지스터(56)의 컬렉터와 제 1 출력 단자 OP1에 접속된다. 저항기(52)의 다른 단자는 트랜지스터(60)의 컬렉터와 제 2 출력 단자 OP2에 접속된다. 트랜지스터(54)의 이미터는 트랜지스터(56)의 베이스 및 트랜지스터들(64, 66)의 컬렉터에 접속된다. 트랜지스터(58)의 이미터는 트랜지스터(58)의 베이스 및 트랜지스터들(68, 70)의 컬렉터에 접속된다. 트랜지스터들(56, 60)의 이미터들은 전류 Ic를 제공하는 정전류원(62)에 함께 접속되고, 전류 Ic는 이미터들로부터 떨어져 실질적으로 온도와 무관하다.

트랜지스터들(64, 66)의 베이스들은 제 1 입력 단자 IP1에 함께 접속되고, 트랜지스터들(68, 70)의 베이스들은 제 2 입력 단자 IP2에 함께 접속된다. 트랜지스터들(64, 68)의 이미터들은 이미터들로부터 흐르는 PTAT 전류 IT4를 제공하도록 구성된 온도 의존 전류원(78)에 함께 접속된다. 트랜지스터들(66, 70)의 이미터들은 각각의 저항기들(72, 74)을 거쳐, 이미터들로부터 흐르는 PTAT 전류 IT3을 제공하도록 구성된 온도 의존 전류원(76)에 접속된다. 전류원들(76, 78)은 적절한 크기의 이미터들을 갖는 다른 트랜지스터들과 함께 제 3 도의 회로를 사용하여 실현될 수 있다.

트랜지스터들(54, 56, 58, 60)로 구성된 트랜스리니어 가변 전류 이득 증폭기의 동작은 1981년 5월, 시빈크 이(Seevinck, E)에 의한, University of Pretoria Doctor of Science Thesis, page 217의 "Analysis and synthesis of translinear"에 설명되어 있다. 제 4 도에 도시된 회로에서의 트랜스리니어 증폭기의 동작은 간단하게 다음과 같다.

입력 전압은 단자들 IP1 및 IP2 사이에 인가된다. 트랜지스터들(64, 66)의 합계 컬렉터 전류는 (IT3 + IT4)/2+△로 표시되고, 트랜지스터들(68, 70)의 합계 컬렉터 전류는 (IT3 + IT4)/2-△로 표시된다. △는 인가된 입력 전압으로 인한 각각의 합계 컬렉터 전류에서 변화량이다. 전류원들(76, 78)에 의해 제공된 전류들 IT3, IT4는 절대 온도에 비례한다. 각 트랜지스터 쌍의 합계 컬렉터 전류에서의 전류 변화량 △은 인가된 단 입력 전압에 의해 야기되고 절대 온도에 의존한다. 트랜지스터들(56, 60)의 컬렉터 전류들은 각각 Ik + ε 및 Ik - ε으로 표시된다. 이들 전류들의 합 2Ik는 전류원(62)에 의해 제공되며, 따라서 실질적으로 일정하고 실질적으로 Ic와 같다. 정합 트랜지스터(54, 56, 58, 60)로 이루어진 트랜스리니어 회로는 전압들의 합이 0으로 되어야 하는 4개의 베이스-이미터 접합부들의 루프를 포함한다. 따라서, 트랜지스터들(54, 56)에서의 컬렉터 전류들의 곱은트랜지스터들(58 및 60)에서의 컬렉터 전류의 곱과 같다. 따라서,

((IT3 + IT4)/2 + △)(Ik + ε) = (Ik - ε)((IT3 + IT4)/2-△)

이것을 전개하면 : Ik.(IT3 + IT4)/2 + ε.(IT3 + IT4)/2 + △Ik + △.ε = Ik.(IT3 + IT4)/2 -ε.(IT3 + IT4)/2-△.Ik + ε.△ 이 되고

이것을 간단히 하면,

2ε.(IT3 + IT4)/2 + 2△.Ik = 0 이 되고,

따라서,이 된다.

IT3 및 IT4는 PTAT 전류원들(76, 78)에 의해 조절되고 2Ik는 정전류원(62)에 의해 발생되며, 따라서 온도에 실질적으로 무관하다. 그러므로, ε값의 변화는 위의 식으로부터 절대 온도에 반비례한다. 트랜지스터들(65, 66)의 결합된 컬렉터 전류들의 트랜지스터(56)의 컬렉터 전류로의 전달 및 트랜지스터들(64, 66)의 결합 컬렉터 전류들의 트랜지스터(60)의 컬렉터 전류로의 전달은 ε에 의해 조절되기 때문에, 단의 출력 전압은 절대 온도에 반비례한다. 선행하는 증폭단으로부터의 절대 온도에 비례하는 전체 출력 제한 전압의 변화는 실질적으로 이 최종 단에 의해 수정된다.

절대 온도에 무관한 전류를 제공하는 제 4 도의 장치(62)에 적합한 전류원은, 1971년 1월 알.제이.위들러(R.J.Widlar)에 의한 IEEE Journal of Solid-State Circuits, Vol. sc-6, No. 1, page 2 내지 7에 발표한 "New developments in IC voltage regulators"에 기술된 바와 같은 밴드갭 기준 회로를 사용하여 제공될 수있다.

제 6A 도 내지 제 6C 도는 대수 종속 증폭기에 대한 본 발명의 2단 온도 보상 기술의 효과를 예시하는 세 개의 그래프들을 도시한다. 이 예에서, 증폭기는 앞서 언급된 바와 같이, 선형 증폭기가 없는 제 2 증폭단을 갖는다. 그러므로, 일정한 입력 전압 이상에서는, 종속 증폭기의 출력은 제한된다. 이것은 또한 종속 증폭기의 시작부에 다른 제한 증폭기를 부가하는 것으로써 고려될 수 있다. 세 개의 그래프들은 데시벨 척도(decibel scale)로 정의 입력 전압 Vi을 나타내는 수평축과 선형 척도(linear scale)로 출력 전압 Vo을 나타내는 수직축을 갖는다. 이와 같은 축들상에서 대수 증폭기의 이상적인 응답은 정의 기울기를 가진 곧은 대각선이다. 대응하는 그래프는 부(negative)의 입력 전압에 대해서 그려질 수 있다.

제 6A 도는 한쌍의 근사 전달 함수를 도시하며, 실선은 어떤 온도에서의 무(無)보상 종속 대수 증폭기의 전달 함수를 나타내고 파선은 낮은 온도에서의 동일한 증폭기의 전달 함수를 나타낸다. 두 전달 함수들은 모든 증폭단들이 제한될 때 결과로 되는 그래프 우측의 실질적인 수평 부분을 제외하면 그들 대부분의 범위에 걸쳐 상이하다. 즉, 증폭기의 제한 동작은 실질적으로 온도에 무관하다. 제 6B 도는 증폭단들에서 PTAT 전류원들을 사용하는 종속 대수 증폭기의 전달 함수를 도시한다. 실선은 한 온도에서의 특성을 나타내고 파선은 높은 온도에서의 특성을 나타낸다. 이 그래프에서, 두 특성들은 제한 동작의 시작까지는 거의 동일하지만 높은 온도에 관한 특성은 높은 온도 의존 제한 전압을 갖는다. 이 특성은 어떤 상황들 하에서 현저한 단점을 드러낼 수 있다. 예컨대, 무선 수신기에서, 종속 대수 증폭기는 신호를 아날로그-디지털 변환기(ADC)에 인가하기 전에 신호에 다이내믹 레인지 제한을 제공하는데 사용될 수 있다. ADC가 낮은 온도에서 그 다이내믹 레인지 출력에 대응하는 증폭기로부터의 신호를 취급하도록 제공되고, 그 증폭기의 온도가 증가되면, ADC는 신호를 제한하고 왜곡시키게 된다. 이와 같은 왜곡은 통상적으로 받아들이기 어렵게 될 것이다. 단순히 증폭기의 출력에 제한기를 포함하는 것도 또한 이 제한기들이 온도에 따라 변하는 이득을 갖는 경향이 있으므로 만족스럽지 못할 것이다.

종속 증폭기의 최종 단으로서, 트랜스리니어 회로를 포함하는 제 4 도에 도시된 바와 같은, 그 이득이 절대 온도에 반비례하는 증폭기를 포함함으로써, 이 온도 의존성은 실질적으로 제거될 수 있다. 이 경우는 제 6C 도에 예시되며, 여기서 제 1 온도에서의 전달 함수를 나타내는 실선과 낮은 온도에서의 전달 함수를 나타내는 파선은 실질적으로 일치한다.

제 7 도는 본 발명에 따른 3단 대수 종속 증폭기의 온도에 대한 측정 성능의 그래프를 도시한다. 수평축은 데시벨 척도의 입력 전압 Vi을 나타내고 수직축은 선형 척도의 출력 전압 Vo을 나타낸다. 제 1 곡선 X는 -20℃에서의 증폭기의 전달 함수를 도시하고, 제 2 곡선 Y는 25℃에서의 증폭기의 전달 함수를 나타내며, 제 3 곡선은 75℃에서의 증폭기의 전달 함수를 도시한다. 그래프로부터 알 수 있는 바와같이, 증폭기의 전달 함수는 온도에 따라 매우 작게 변한다. 특히 중요한 것은 출력 제한 전압에서의 큰 변화를 성공적으로 감소시키는 것 외에, 특성의 미소한 변화가 단지 입력 척도 변화이고 기울기 변화는 아니라는 것이다. 따라서, 증폭기에인가된 신호들의 상대 진폭의 정확한 측정값은 온도와 무관하게 여전히 이용될 수 있다.

본 발명에 따른 증폭기의 증폭단에서 사용된 신호 성분값들을 결정하는 설계 공정을 설명하기 위해, 3단 증폭기가 고려된다. 이 3단들은 제 1 도에 도시된 바와같이 구성되고, 각각 K1, K2 및 K3의 이득을 갖는 선형 증폭기와, A1, A2 및 A3의 이득과 L1, L2 및 L3의 제한 출력 전압을 갖는 제한 증폭기를 포함한다. 전체 입력 전압은 Vi이고 전체 출력 전압은 Vo이다. 증폭기의 전달 함수는 3개의 제한 증폭기들에서의 제한 시작부에 대응하는 세 개의 굴곡점(knee point)들을 가질 것이며, 이들 세 개의 점들은 비교적 정의하기 쉽다. 제 3 및 최종 증폭기 단에서의 제한 시작부에서, 그 단에 대한 입력 전압은 VI3가 될 것이다.

제 3 단에 대한 단 출력 전압은 Vo이며, 단 제한 증폭기의 제한 전압과 입력 전압과 단 선형 증폭기의 이득과의 곱의 합으로 이루어진다.

Vo = VI3.(A3 + k3)

제 2 증폭단의 (제한되지 않는) 단 입력 전압 VI2는 다음과 같이 주어지며,

그래서, Vo는 VI2의 형식으로 구해질 수 있다. 따라서,

Vo = VI2.(A3 + k3). (A2 + k2)

제 1 단 입력 전압 Vi은 다음과 같이 주어지며,

그래서, Vo는 Vi 의 식으로 구해질 수 있다. 따라서,

Vo = Vi.(A3 + k3). (A2 + k2). (A1 + k1) (2)

이 식은 제 3 증폭단의 제한 시작부에서의 증폭기의 전달 함수를 부여한다. 입력 전압 Vi이 증가함에 따라, 제 3 단의 제한 증폭기는 더 이상 이득을 제공하지 않지만 제한된 출력 전압 L3을 제공하는 것을 계속한다.

제 2 증폭기의 단에서의 제한 시작부에서, 제 2 단의 입력 전압은 다음과 같이 주어진 VI2가 될 것이다.

그리고, 제 3 단에 대한 단 입력 전압과 같은 단 출력 전압은 다음과 같이 주어진다.

VI3 = VI2.(A2 + k2)

Vi과 같은 제 1 단의 단 입력 전압은 다음과 같이 주어진다.

그래서, VI3는 Vi의 형식으로 구해질 수 있다. 따라서,

VI3 = Vi.(A2 + k2).(A1 + k1)

제 2 단에서의 제한 시작부에서 전체 증폭기 출력 전압 Vo은 다음과 같이 주어질 것이다.

Vo = Vi.(A2 + k2).(A1 + k1). k3 + L3 (4)

(제 3 단이 제한되기 때문).

제 1 증폭기 단의 제한 시작부에서, 이 제 1 단의 입력 전압 Vi은 다음과 같이 주어질 것이다.

제 2 단 입력 전압과 같은 단 출력 전압은 다음과 같이 주어질 것이다.

VI2 = Vi.(A1 + k1)

제 2 단에 대한 단 출력은 다음과 같이 주어질 것이다.

VI3 = Vi.(A1 + k1).k2 + L2

(제 2 단이 제한될 것이기 때문).

전체 증폭기 출력 Vo은 다음과 같이 주어질 것이다.

Vo = [Vi.(A1 + k1).k2 + L2].k3 + L3 (6)

(제 3 단이 제한되기 때문).

식 (1), (3), (5)는 세 개의 단들의 제한 시작부에서의 단 입력 전압들을 나타낸다. 식 (2), (4), (6)은 세 개의 제한 시작부에서 종속 증폭기의 전달 함수들을 나타낸다. 이들 식들을 이용함으로써, 매우 다양한 전달 함수들에 대한 단 증폭기 파라미터들이 얻어질 수 있다. 단지 제한 증폭기만을 포함하는 제 1 단을 가진 종속 증폭기를 설계하기 위해, 상기한 과정은 단지 작은 변경만을 필요로 한다. 항 k1은 모든 식들로부터 간단히 생략되며 설계 과정은 기술된 바와 같이 실행된다.

상기한 과정은 필요에 따라 세 개 이상의 단들을 갖는 종속 증폭기에 대한 전달 함수를 얻도록 반복될 수 있다. 그러나, 증폭기 파라미터의 폐쇄 형태의 결정에 포함된 변수들의 수는 제한된다. 설계 공정을 간단히 하기 위해, 변수들의 값들은 여러 가지 방법을 제한할 수 있다. 편리하게도, 제한 증폭기들 모두의 제한 전압들은 동일하게 제한될 수 있다. 또한, 각각의 단에 대한 합(A + k)이 동일하게 제한되는 반면 An 및 kn의 개별값들은 상기한 식들 및 원하는 전달 함수에 따라 각 단에 대해 변화된다. 변수들의 수를 감소시키기 위한 다른 수단이 이용될 수 있다.

대수 전달 함수 및 다른 준선형 전달 함수들 외에, 본 발명에 따른 증폭기는 증폭기에 대한 입력의 크기에 따라 증가하는 이득을 가진 전달 함수인 초선형 전달 함수뿐만 아니라 다른 일반적인 비선형 전달 함수들을 제공하도록 구성될 수 있는다. 이와 같은 전달함수를 얻기 위해, 하나 이상의 단들에서의 제한 증폭기는 그 절대값이 선형 증폭기의 이득의 절대값 보다 작은 부의 이득 값을 갖도록 구성된다. 따라서, 제한 증폭기의 출력은 제한 시작이 도달될 때까지 선형 증폭기의 출력을 카운트하는 효과를 제공한다. 따라서, 이와 같은 증폭기의 단의 이득은 제한 증폭기가 어떠한 부의 기울기의 이득을 제공하지 않으므로 제한의 시작 이상의 입력 레벨에서 증가한다. 이와 같은 단들로만 이루어진 종속 증폭기는 초선형 전달 함수를 제공할 것이다. 준선형 및 초선형 단들의 혼합으로 이루어진 종속 증폭기는 특정한 비선형 전달 함수를 가진 전체 진폭 전달 함수를 제공하도록 구성될 수 있다.

제 5 도는 본 발명에 따른 무선 수신기의 블록 개략도를 도시한다. 큰 다이내믹 레인지를 가진 무선 신호들은 무선 신호들을 중간 주파수로 하향 변환하고 대역 필터(82)에 공급하는 R.F. 단(80)에 접속된 안테나에 의해 수신된다. 필터(82)의 출력은 상술된 바와 같은 종속 대수 증폭기(84)에 공급되어 필터링된 신호의 다이내믹 레인지를 감소시키고 압축된 신호를 아날로그-디지털 변환기(ADC; 86)에 제공한다. ADC의 디지털 출력은 단자(90)에서 출력 신호를 제공하도록 디지털 신호에 대한 복조를 제공하는 디지털 신호 처리기(DSP; 88)에 공급된다. 기저대에서 실질적으로 동위상(in-phase) 및 직교 채널들을 포함한 0(zero) IF 구조가 사용될 수 있다.

본 기술내용을 읽음으로부터, 다른 변형례들이 종래기술 숙련된 자들에게 명백해질 것이다. 이와 같은 변형례들은 종속 증폭기들과 그의 구성요소 부분들의 분야에서 이미 공지되고 이미 여기에 기술된 특징들에 대신 또는 그 외에 사용될 수 있는 다른 특징들을 포함할 수 있다. 본 출원에서의 특허청구범위가 특징들의 특별한 결합으로 작성되었을지라도, 본 출원의 범위는, 여기에서 뚜렷하게 혹은 모호하게 기술된 새로운 특징 또는 특징들의 결합이 본 출원의 어느 한 특허청구항에서 청구된 것과 동일한 발명에 관한 것인지 여부와 관계없이 또한 그들이 본 발명이 제거하고자 하는 문제점과 동일한 기술적 문제점들을 완화시키는지 여부와 관계없이, 새로운 특징 및 그들의 결합을 포함한다는 것을 이해해야 한다. 그에 따라 본 출원인은 본 출원 또는 그것으로부터 얻어진 다른 출원이 진행되는 동안 이와같은 새로운 특징 및/또는 그들의 결합에 대한 새로운 청구항들이 작성될 수 있음을 시사하고 있다.

제 1 도는 증폭기 단들의 종속 접속을 도시한 도면.

제 2 도는 롱-테일 페어(long-tailed pair) 증폭단의 개략도.

제 3 도는 본 발명에 따른 종속 증폭기에 사용하기 적합한 온도 의존 전류원 수단의 개략도.

제 4 도는 본 발명에 따른 종속 증폭기의 최종 단으로서 사용하기 위한 트랜스리니어 가변 전류 증폭기를 내장한 증폭단의 개략도.

제 5 도는 본 발명에 따른 대수 종속 증폭기를 내장한 무선 수신기의 블록 개략도.

제 6A 도 내지 제 6C 도는 본 발명에 따른 종속 증폭기의 동작을 설명하는 세 개의 전달 함수들의 그래프들.

제 7 도는 세 개의 서로 다른 온도들에서 본 발명에 따른 대수 종속 증폭기의 전달 함수를 도시한 도면.

* 도면의 주요 부분에 대한 부호의 설명 *

14, 16, 18 및 20 : NPN 트랜지스터 22, 24 : 저항기

26, 28 : 전류원

54, 56, 58 및 60 : 정합 트랜지스터

Claims

종속(cascade)으로 접속된 다수의 증폭단(amplifying stage)들을 포함하는 종속 증폭기에 있어서,

각 증폭단은 선형 증폭기 및 제한 증폭기를 포함하고, 상기 선형 증폭기 및 상기 제한 증폭기에는 단(stage) 입력 신호가 제공되고, 상기 선형 증폭기 및 상기 제한 증폭기는 단 출력 신호를 제공하도록 결합되는 각각의 출력 신호들을 제공하며, 상기 종속 접속의 각 증폭단은 그 증폭단의 소신호 이득을 실질적으로 온도와 무관하게 되도록 제어하기 위한 온도 의존 수단(temperature dependent means)을 더 포함하고, 상기 증폭기의 최종 증폭단은 상기 종속 증폭기의 전체 출력 제한 전압을 실질적으로 온도와 무관하게 되도록 제어하기 위한 온도 의존 수단을 포함하는, 종속 증폭기.
제 1 항에 있어서,

상기 최종 증폭단의 온도 의존 수단은 그 증폭단의 이득을 실질적으로 절대 온도에 반비례하게 되도록 제어하기 위한 수단을 포함하는, 종속 증폭기.
제 2 항에 있어서,

상기 최종 증폭단은 트랜스리니어 가변 전류 이득 증폭기를 포함하는, 종속 증폭기.
제 3 항에 있어서,

상기 트랜스리니어 가변 전류 이득 증폭기에 접속된 정 전류원을 더 포함하는 종속 증폭기.
제 1 항 내지 제 4 항중 어느 한 항에 있어서,

제 1 종속 증폭단에 접속된 출력을 갖는 제한 증폭기를 더 포함하는 종속 증폭기.
제 1 항 내지 제 4 항중 어느 한 항에 있어서,

각 증폭단의 선형 증폭기는 1의 이득을 갖도록 구성되고, 상기 종속 증폭기는 실질적으로 대수 전달 함수를 제공하는, 종속 증폭기.
종속으로 접속된 다수의 증폭단들을 포함하는 대수 증폭기에 하향 변환(down-conversion)된 신호를 제공하기 위한 주파수 하향-변환 수단을 포함하는 무선 주파수 단을 포함하는 무선 수신기에 있어서,

각 증폭단은 선형 증폭기와 제한 증폭기를 포함하고, 각 증폭단의 상기 선형 증폭기는 1의 이득을 갖도록 구성되고, 상기 대수 증폭기는 실질적인 대수 전달 함수를 제공하고, 상기 선형 증폭기와 상기 제한 증폭기에는 단(stage) 입력 신호가 제공되고, 상기 선형 증폭기와 상기 제한 증폭기에는 단(stage) 입력 신호가 제공되고, 상기 선형 증폭기 및 상기 제한 증폭기는 단 출력 신호를 제공하도록 결합되는 각각의 출력 신호들을 제공하며, 상기 종속 접속의 각 증폭단은 그 증폭단의 소신호 이득을 실질적으로 온도와 무관하게 되도록 제어하기 위한 온도 의존 장치를 더 포함하고, 상기 대수 증폭기의 최종 증폭단은 상기 종속 증폭기의 전체 출력 제한 전압을 실질적으로 온도와 무관하게 되도록 제어하기 위한 전체 온도 의존 장치를 포함하고, 상기 대수 증폭기의 출력은 디지털 신호를 디지털 신호 처리기에 제공하도록 디지털화 수단에 제공되는 상기 하향-변환된 신호와 실질적으로 대수적으로 관련된, 무선 수신기.