JP2677178B2 - 位相制御回路 - Google Patents
位相制御回路Info
- Publication number
- JP2677178B2 JP2677178B2 JP5322530A JP32253093A JP2677178B2 JP 2677178 B2 JP2677178 B2 JP 2677178B2 JP 5322530 A JP5322530 A JP 5322530A JP 32253093 A JP32253093 A JP 32253093A JP 2677178 B2 JP2677178 B2 JP 2677178B2
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- phase control
- phase
- control circuit
- bipolar transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Networks Using Active Elements (AREA)
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Description
【0001】
【産業上の利用分野】本発明は、集積回路で用いられる
位相制御回路に関し、特にバイポーラ・トランジスタを
用いた、エミッタホロワ回路において、エミッタ電流を
制御するための位相制御回路に関する。
位相制御回路に関し、特にバイポーラ・トランジスタを
用いた、エミッタホロワ回路において、エミッタ電流を
制御するための位相制御回路に関する。
【0002】
【従来の技術】VHF帯及びUHF帯の周波数帯におけ
るバイポーラ・トランジスタを用いたアナログ回路で
は、回路間、あるいは出力段の緩衝回路としてエミッタ
ホロワ回路が通常用いられる。このエミッタホロワ回路
の位相を制御する回路としては、従来、図7に示すよう
にトランジスタQ1のエミッタ出力OUTと負電源電位
VEE間にコンデンサンを設ける方法が用いられてきた。
すなわち図7のように出力コンデンサCOUT を設けるこ
とにより、位相を遅らせることができる。
るバイポーラ・トランジスタを用いたアナログ回路で
は、回路間、あるいは出力段の緩衝回路としてエミッタ
ホロワ回路が通常用いられる。このエミッタホロワ回路
の位相を制御する回路としては、従来、図7に示すよう
にトランジスタQ1のエミッタ出力OUTと負電源電位
VEE間にコンデンサンを設ける方法が用いられてきた。
すなわち図7のように出力コンデンサCOUT を設けるこ
とにより、位相を遅らせることができる。
【0003】
【発明が解決しようとする課題】上述のように、回路
間、あるいは出力段に用いられたエミッタホロワ回路の
出力部にコンデンサを設けて位相制御を行う場合、手付
けになり調整に時間がかかり、特に集積回路において
は、調整が不可能となる欠点がある。また、負荷側の容
量が大きいと、トランジスタの位相遅れによって入力イ
ンピーダンスに負性抵抗が発生し、発振の原因となり易
い欠点も有している。
間、あるいは出力段に用いられたエミッタホロワ回路の
出力部にコンデンサを設けて位相制御を行う場合、手付
けになり調整に時間がかかり、特に集積回路において
は、調整が不可能となる欠点がある。また、負荷側の容
量が大きいと、トランジスタの位相遅れによって入力イ
ンピーダンスに負性抵抗が発生し、発振の原因となり易
い欠点も有している。
【0004】
【課題を解決するための手段】上述した問題点を解決す
るため、本発明では、高周波アナログ信号を入力しエミ
ッタ端子から出力する第1のバイポーラトランジスタを
用いたエミッタホロワ回路で出力信号の位相を制御する
位相制御回路において、前記エミッタ端子に定電流素子
として動作する第2のバイポーラトランジスタを接続
し、前記第2のバイポーラトランジスタのバイアス電圧
を調整して振幅周波数特性を劣化しない範囲で前記エミ
ッタホロワ回路のエミッタ電流を変化させて前記出力信
号にコンデンサを接続することなく位相制御することを
特徴とする。また、本発明の位相制御回路は、高周波ア
ナログ信号を入力しエミッタ端子から出力するバイポー
ラトランジスタを用いたエミッタホロワ回路で出力信号
の位相を制御する位相制御回路において、前記エミッタ
端子に抵抗とトランジスタとからなる直列回路を複数並
列接続し、振幅周波数特性を劣化させない範囲で前記ト
ランジスタの各々を外部の制御信号にて独立にオンまた
はオフさせて前記出力信号にコンデンサを接続すること
なく位相制御することを特徴とする。
るため、本発明では、高周波アナログ信号を入力しエミ
ッタ端子から出力する第1のバイポーラトランジスタを
用いたエミッタホロワ回路で出力信号の位相を制御する
位相制御回路において、前記エミッタ端子に定電流素子
として動作する第2のバイポーラトランジスタを接続
し、前記第2のバイポーラトランジスタのバイアス電圧
を調整して振幅周波数特性を劣化しない範囲で前記エミ
ッタホロワ回路のエミッタ電流を変化させて前記出力信
号にコンデンサを接続することなく位相制御することを
特徴とする。また、本発明の位相制御回路は、高周波ア
ナログ信号を入力しエミッタ端子から出力するバイポー
ラトランジスタを用いたエミッタホロワ回路で出力信号
の位相を制御する位相制御回路において、前記エミッタ
端子に抵抗とトランジスタとからなる直列回路を複数並
列接続し、振幅周波数特性を劣化させない範囲で前記ト
ランジスタの各々を外部の制御信号にて独立にオンまた
はオフさせて前記出力信号にコンデンサを接続すること
なく位相制御することを特徴とする。
【0005】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【0006】図1は、本発明の第1の実施例の示す位相
制御回路図である。図1において、バイポーラ・トラン
ジスタQ1,Q2は正電源電位VCCと負電源電位VEEの
間で直列に接続され、出力端子OUTが、正電源電位V
CC側バイポーラ・トランジスタQ1のエミッタと負電源
電位VEE側バイポーラ・トランジスタQ2のコレクタに
接続されている。アナログ信号がバイポーラ・トランジ
スタQ1のベースから入力され、バイポーラ・トランジ
スタQ1が導通駆動し、エミッタホロワ回路の定電流素
子として接続されたバイポーラ・トランジスタQ2のベ
ースからバイポーラ・トランジスタQ2に流れる電流を
調節するための電圧源VBIASが接続されている。この電
圧源VBIASを変化させることにより、エミッタホロワ回
路のエミッタ電流IEEを変化させることができる。
制御回路図である。図1において、バイポーラ・トラン
ジスタQ1,Q2は正電源電位VCCと負電源電位VEEの
間で直列に接続され、出力端子OUTが、正電源電位V
CC側バイポーラ・トランジスタQ1のエミッタと負電源
電位VEE側バイポーラ・トランジスタQ2のコレクタに
接続されている。アナログ信号がバイポーラ・トランジ
スタQ1のベースから入力され、バイポーラ・トランジ
スタQ1が導通駆動し、エミッタホロワ回路の定電流素
子として接続されたバイポーラ・トランジスタQ2のベ
ースからバイポーラ・トランジスタQ2に流れる電流を
調節するための電圧源VBIASが接続されている。この電
圧源VBIASを変化させることにより、エミッタホロワ回
路のエミッタ電流IEEを変化させることができる。
【0007】図2は本発明の回路において、電圧源V
BIASの電圧を調節して、定電流素子のバイポーラ・トラ
ンジスタQ2に流れる電流を変化させたときの位相を、
SPICE回路シミュレーション法によりシミュレーシ
ョンした結果をグラフに示したもので横軸がエミッタホ
ロワ回路のエミッタ電流IEE,縦軸が入力端子INと出
力端子OUTとの位相差を表わしている。図1の回路に
おいて、周波数100MHzの信号を入力端子より入力
し、VBIASの電圧を調整しエミッタ電流IEEを0〜2m
Aまで変化させたときのバイポーラトランジスタQ1の
入力信号に対する出力信号の位相差を図2に示す。
BIASの電圧を調節して、定電流素子のバイポーラ・トラ
ンジスタQ2に流れる電流を変化させたときの位相を、
SPICE回路シミュレーション法によりシミュレーシ
ョンした結果をグラフに示したもので横軸がエミッタホ
ロワ回路のエミッタ電流IEE,縦軸が入力端子INと出
力端子OUTとの位相差を表わしている。図1の回路に
おいて、周波数100MHzの信号を入力端子より入力
し、VBIASの電圧を調整しエミッタ電流IEEを0〜2m
Aまで変化させたときのバイポーラトランジスタQ1の
入力信号に対する出力信号の位相差を図2に示す。
【0008】図2において、〜は3種類のバイポー
ラトランジスタQ1による位相の変化を示している。す
なわち〜のトランジスタは、共にfT =16GH
z,fmax =24GHzのトランジスタであり、最大許
容電流値がは、0.72mA,は1.44mA,
は1.8mAの場合を示している。本図において、バイ
ポーラトランジスタの最大許容電流値がの場合すなわ
ち、最大許容電流値が小さい程エミッタ電流に対する位
相変化量が多いことが示されている。
ラトランジスタQ1による位相の変化を示している。す
なわち〜のトランジスタは、共にfT =16GH
z,fmax =24GHzのトランジスタであり、最大許
容電流値がは、0.72mA,は1.44mA,
は1.8mAの場合を示している。本図において、バイ
ポーラトランジスタの最大許容電流値がの場合すなわ
ち、最大許容電流値が小さい程エミッタ電流に対する位
相変化量が多いことが示されている。
【0009】本図により、トランジスタによる位相変化
量の差異はあるが、エミッタ電流の制御で位相を可変で
きることを示している。
量の差異はあるが、エミッタ電流の制御で位相を可変で
きることを示している。
【0010】図3は、本発明の第二の実施例を示す位相
制御回路図である。図3において、バイポーラ・トラン
ジスタQ1のコレクタ正電源電位VCCに接続されてお
り、エミッタには出力段の出力端子OUT、及び、n個
のエミッタ抵抗が接続されている。n個のエミッタ抵抗
にはそれぞれスイッチが設けられていて、スイッチは負
電源電位VEEと接続されるようになっている。エミッタ
抵抗の内、必ず1つは負電源電位VEEと接続されてい
る。このエミッタ抵抗を任意の数だけスイッチにより負
電源電位VEEと接続することにより、エミッタ抵抗値を
変化させることができ、エミッタ電流を変化させること
ができる。図3の位相制御回路においても、図1と同様
に図2のような特性が得られ、エミッタ電流を変化させ
ることにより位相を制御することができる。
制御回路図である。図3において、バイポーラ・トラン
ジスタQ1のコレクタ正電源電位VCCに接続されてお
り、エミッタには出力段の出力端子OUT、及び、n個
のエミッタ抵抗が接続されている。n個のエミッタ抵抗
にはそれぞれスイッチが設けられていて、スイッチは負
電源電位VEEと接続されるようになっている。エミッタ
抵抗の内、必ず1つは負電源電位VEEと接続されてい
る。このエミッタ抵抗を任意の数だけスイッチにより負
電源電位VEEと接続することにより、エミッタ抵抗値を
変化させることができ、エミッタ電流を変化させること
ができる。図3の位相制御回路においても、図1と同様
に図2のような特性が得られ、エミッタ電流を変化させ
ることにより位相を制御することができる。
【0011】図4は、図3に記載した本発明のエミッタ
ホロワ回路を含んだバッファアンプの集積回路の第三の
実施例を示す。このバッファアンプはマイクロ波通信用
の変調器などに使用される。本図において、入力端子I
Nから高周波信号を入力したとき出力端子OUTより増
幅された信号が出力される。エミッタホロワ用トランジ
スタQ8のエミッタ側にエミッタホロワ抵抗R14〜R
nが並列に接続されており、それぞれの抵抗にスイッチ
ング用トランジスタQ9〜Qnが接続されている。ま
た、トランジスタQ9〜Qnのベースには制御信号CO
NT1〜CONTmがそれぞれ入力され、これらトラン
ジスタをON/OFFさせることによりエミッタ抵抗R
14〜Rnに流れるエミッタ電流を制御できる。
ホロワ回路を含んだバッファアンプの集積回路の第三の
実施例を示す。このバッファアンプはマイクロ波通信用
の変調器などに使用される。本図において、入力端子I
Nから高周波信号を入力したとき出力端子OUTより増
幅された信号が出力される。エミッタホロワ用トランジ
スタQ8のエミッタ側にエミッタホロワ抵抗R14〜R
nが並列に接続されており、それぞれの抵抗にスイッチ
ング用トランジスタQ9〜Qnが接続されている。ま
た、トランジスタQ9〜Qnのベースには制御信号CO
NT1〜CONTmがそれぞれ入力され、これらトラン
ジスタをON/OFFさせることによりエミッタ抵抗R
14〜Rnに流れるエミッタ電流を制御できる。
【0012】図5は、図4の回路において、入力端子I
Nへ入力する周波数が〜の4通りにおける位相変化
を示している。すなわち、は100MHz,は1.
0GHz,は1.5GHz,は2.8GHzの4通
りの場合における入力信号対出力信号の位相差とトラン
ジスタQ8の制御信号CONT1〜CONTmを制御し
たときのエミッタ電流の関係を示した図である。
Nへ入力する周波数が〜の4通りにおける位相変化
を示している。すなわち、は100MHz,は1.
0GHz,は1.5GHz,は2.8GHzの4通
りの場合における入力信号対出力信号の位相差とトラン
ジスタQ8の制御信号CONT1〜CONTmを制御し
たときのエミッタ電流の関係を示した図である。
【0013】本図においても、トランジスタQ8のエミ
ッタ電流を制御することにより、位相を制御することが
可能であることを示している。
ッタ電流を制御することにより、位相を制御することが
可能であることを示している。
【0014】また、図6は、図4の回路において入力信
号の周波数振幅特性を示した図である。本図においてト
ランジスタQ8のエミッタ電流が約3mA以下となると
出力信号が低下することが示されている。この結果、エ
ミッタ電流を3mA以上にて、周波数100MHz〜
2.8GHzの範囲において、振幅周波数特性を劣化さ
せずに位相を制御できることが示されている。
号の周波数振幅特性を示した図である。本図においてト
ランジスタQ8のエミッタ電流が約3mA以下となると
出力信号が低下することが示されている。この結果、エ
ミッタ電流を3mA以上にて、周波数100MHz〜
2.8GHzの範囲において、振幅周波数特性を劣化さ
せずに位相を制御できることが示されている。
【0015】
【発明の効果】以上説明したように、本発明による位相
制御回路は、エミッタホロワ回路において、エミッタ電
流を制御するための素子を接続し、エミッタに流れる電
流を制御することによって位相を変化させることができ
る。
制御回路は、エミッタホロワ回路において、エミッタ電
流を制御するための素子を接続し、エミッタに流れる電
流を制御することによって位相を変化させることができ
る。
【図1】本発明の第一の実施例を示す位相制御回路図で
ある。
ある。
【図2】図1のエミッタホロワ電流に対する位相の図で
ある。
ある。
【図3】本発明の第二の実施例を示す位相制御回路図で
ある。
ある。
【図4】本発明の第三の実施例の位相制御回路の一実施
例である。
例である。
【図5】本発明の第三の実施例の位相制御特性図であ
る。
る。
【図6】本発明の第三の実施例の振幅特性図である。
【図7】従来の位相制御回路の一実施例である。
IN アナログ信号入力端子 OUT アナログ信号出力端子 VCC 正電源電位 VEE 負電源電位 Q1〜Qn バイポーラ・トランジスタ VBIAS バイアス電圧源 R1〜Rn 電流制御抵抗 IEE 定電流源 COUT 位相制御コンデンサ
Claims (2)
- 【請求項1】高周波アナログ信号を入力しエミッタ端子
から出力する第1のバイポーラトランジスタを用いたエ
ミッタホロワ回路で出力信号の位相を制御する位相制御
回路において、 前記エミッタ端子に定電流素子として動作する第2のバ
イポーラトランジスタを接続し、前記第2のバイポーラ
トランジスタのバイアス電圧を調整して振幅周波数特性
を劣化しない範囲で前記エミッタホロワ回路のエミッタ
電流を変化させて前記出力信号にコンデンサを接続する
ことなく位相制御することを特徴とする位相制御回路。 - 【請求項2】高周波アナログ信号を入力しエミッタ端子
から出力するバイポーラトランジスタを用いたエミッタ
ホロワ回路で出力信号の位相を制御する位相制御回路に
おいて、 前記エミッタ端子に抵抗とトランジスタとからなる直列
回路を複数並列接続し、振幅周波数特性を劣化させない
範囲で前記トランジスタの各々を外部の制御信号にて独
立にオンまたはオフさせて前記出力信号にコンデンサを
接続することなく位相制御することを特徴とする位相制
御回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5322530A JP2677178B2 (ja) | 1993-12-21 | 1993-12-21 | 位相制御回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5322530A JP2677178B2 (ja) | 1993-12-21 | 1993-12-21 | 位相制御回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07176962A JPH07176962A (ja) | 1995-07-14 |
JP2677178B2 true JP2677178B2 (ja) | 1997-11-17 |
Family
ID=18144701
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5322530A Expired - Lifetime JP2677178B2 (ja) | 1993-12-21 | 1993-12-21 | 位相制御回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2677178B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5131274B2 (ja) * | 2007-08-07 | 2013-01-30 | 富士通株式会社 | バッファ装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0326015A (ja) * | 1989-06-23 | 1991-02-04 | Nec Corp | 電圧可変移相器 |
JPH05315888A (ja) * | 1992-05-12 | 1993-11-26 | Nec Ic Microcomput Syst Ltd | 移相回路 |
JPH05327380A (ja) * | 1992-05-20 | 1993-12-10 | Mitsubishi Electric Corp | 増幅器 |
-
1993
- 1993-12-21 JP JP5322530A patent/JP2677178B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH07176962A (ja) | 1995-07-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5809410A (en) | Low voltage RF amplifier and mixed with single bias block and method | |
JPS61238118A (ja) | 非安定マルチバイブレータ回路 | |
JP3311017B2 (ja) | 利得プログラム可能増幅装置 | |
EP0257345A2 (en) | Compensated current mirror | |
US7907073B2 (en) | Variable passive components with high resolution value selection and control | |
WO1990002444A1 (en) | Temperature stable oscillator | |
US6222423B1 (en) | Voltage controlled ring oscillator delay | |
US5760641A (en) | Controllable filter arrangement | |
JP2677178B2 (ja) | 位相制御回路 | |
JP3875744B2 (ja) | 発振器 | |
US4703284A (en) | High-frequency amplifier | |
US6163211A (en) | Cascode amplifier with positive feedback for high frequency performance and method for operating and optimizing such amplifier | |
JP2688552B2 (ja) | 可変遅延装置 | |
US6093981A (en) | Switching of a capacitor on a mutually exclusive selected one of a plurality of integrated amplifiers | |
CA2040134C (en) | A delay line providing an adjustable delay | |
US6218906B1 (en) | Amplifier circuit | |
US4173916A (en) | Tone generator system for an electronic organ | |
JP2643751B2 (ja) | 帰還増幅回路 | |
US4859962A (en) | Videoamplifier | |
US6903591B2 (en) | Phase shifter circuit | |
JP3851889B2 (ja) | 可変電流分割回路 | |
JPH08162857A (ja) | インピーダンス整合回路 | |
US5614865A (en) | Differential amplifier with improved operational range | |
JP3455063B2 (ja) | 可変利得増幅器 | |
JP2567361B2 (ja) | パルス遅延回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970624 |