JP2677178B2 - 位相制御回路 - Google Patents
位相制御回路Info
- Publication number
- JP2677178B2 JP2677178B2 JP5322530A JP32253093A JP2677178B2 JP 2677178 B2 JP2677178 B2 JP 2677178B2 JP 5322530 A JP5322530 A JP 5322530A JP 32253093 A JP32253093 A JP 32253093A JP 2677178 B2 JP2677178 B2 JP 2677178B2
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- phase control
- phase
- control circuit
- bipolar transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
- Networks Using Active Elements (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、集積回路で用いられる
位相制御回路に関し、特にバイポーラ・トランジスタを
用いた、エミッタホロワ回路において、エミッタ電流を
制御するための位相制御回路に関する。
位相制御回路に関し、特にバイポーラ・トランジスタを
用いた、エミッタホロワ回路において、エミッタ電流を
制御するための位相制御回路に関する。
【０００２】
【従来の技術】ＶＨＦ帯及びＵＨＦ帯の周波数帯におけ
るバイポーラ・トランジスタを用いたアナログ回路で
は、回路間、あるいは出力段の緩衝回路としてエミッタ
ホロワ回路が通常用いられる。このエミッタホロワ回路
の位相を制御する回路としては、従来、図７に示すよう
にトランジスタＱ１のエミッタ出力ＯＵＴと負電源電位
ＶEE間にコンデンサンを設ける方法が用いられてきた。
すなわち図７のように出力コンデンサＣOUT を設けるこ
とにより、位相を遅らせることができる。
るバイポーラ・トランジスタを用いたアナログ回路で
は、回路間、あるいは出力段の緩衝回路としてエミッタ
ホロワ回路が通常用いられる。このエミッタホロワ回路
の位相を制御する回路としては、従来、図７に示すよう
にトランジスタＱ１のエミッタ出力ＯＵＴと負電源電位
ＶEE間にコンデンサンを設ける方法が用いられてきた。
すなわち図７のように出力コンデンサＣOUT を設けるこ
とにより、位相を遅らせることができる。
【０００３】
【発明が解決しようとする課題】上述のように、回路
間、あるいは出力段に用いられたエミッタホロワ回路の
出力部にコンデンサを設けて位相制御を行う場合、手付
けになり調整に時間がかかり、特に集積回路において
は、調整が不可能となる欠点がある。また、負荷側の容
量が大きいと、トランジスタの位相遅れによって入力イ
ンピーダンスに負性抵抗が発生し、発振の原因となり易
い欠点も有している。
間、あるいは出力段に用いられたエミッタホロワ回路の
出力部にコンデンサを設けて位相制御を行う場合、手付
けになり調整に時間がかかり、特に集積回路において
は、調整が不可能となる欠点がある。また、負荷側の容
量が大きいと、トランジスタの位相遅れによって入力イ
ンピーダンスに負性抵抗が発生し、発振の原因となり易
い欠点も有している。
【０００４】
【課題を解決するための手段】上述した問題点を解決す
るため、本発明では、高周波アナログ信号を入力しエミ
ッタ端子から出力する第１のバイポーラトランジスタを
用いたエミッタホロワ回路で出力信号の位相を制御する
位相制御回路において、前記エミッタ端子に定電流素子
として動作する第２のバイポーラトランジスタを接続
し、前記第２のバイポーラトランジスタのバイアス電圧
を調整して振幅周波数特性を劣化しない範囲で前記エミ
ッタホロワ回路のエミッタ電流を変化させて前記出力信
号にコンデンサを接続することなく位相制御することを
特徴とする。また、本発明の位相制御回路は、高周波ア
ナログ信号を入力しエミッタ端子から出力するバイポー
ラトランジスタを用いたエミッタホロワ回路で出力信号
の位相を制御する位相制御回路において、前記エミッタ
端子に抵抗とトランジスタとからなる直列回路を複数並
列接続し、振幅周波数特性を劣化させない範囲で前記ト
ランジスタの各々を外部の制御信号にて独立にオンまた
はオフさせて前記出力信号にコンデンサを接続すること
なく位相制御することを特徴とする。
るため、本発明では、高周波アナログ信号を入力しエミ
ッタ端子から出力する第１のバイポーラトランジスタを
用いたエミッタホロワ回路で出力信号の位相を制御する
位相制御回路において、前記エミッタ端子に定電流素子
として動作する第２のバイポーラトランジスタを接続
し、前記第２のバイポーラトランジスタのバイアス電圧
を調整して振幅周波数特性を劣化しない範囲で前記エミ
ッタホロワ回路のエミッタ電流を変化させて前記出力信
号にコンデンサを接続することなく位相制御することを
特徴とする。また、本発明の位相制御回路は、高周波ア
ナログ信号を入力しエミッタ端子から出力するバイポー
ラトランジスタを用いたエミッタホロワ回路で出力信号
の位相を制御する位相制御回路において、前記エミッタ
端子に抵抗とトランジスタとからなる直列回路を複数並
列接続し、振幅周波数特性を劣化させない範囲で前記ト
ランジスタの各々を外部の制御信号にて独立にオンまた
はオフさせて前記出力信号にコンデンサを接続すること
なく位相制御することを特徴とする。
【０００５】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００６】図１は、本発明の第１の実施例の示す位相
制御回路図である。図１において、バイポーラ・トラン
ジスタＱ１，Ｑ２は正電源電位ＶCCと負電源電位ＶEEの
間で直列に接続され、出力端子ＯＵＴが、正電源電位Ｖ
CC側バイポーラ・トランジスタＱ１のエミッタと負電源
電位ＶEE側バイポーラ・トランジスタＱ２のコレクタに
接続されている。アナログ信号がバイポーラ・トランジ
スタＱ１のベースから入力され、バイポーラ・トランジ
スタＱ１が導通駆動し、エミッタホロワ回路の定電流素
子として接続されたバイポーラ・トランジスタＱ２のベ
ースからバイポーラ・トランジスタＱ２に流れる電流を
調節するための電圧源ＶBIASが接続されている。この電
圧源ＶBIASを変化させることにより、エミッタホロワ回
路のエミッタ電流ＩEEを変化させることができる。
制御回路図である。図１において、バイポーラ・トラン
ジスタＱ１，Ｑ２は正電源電位ＶCCと負電源電位ＶEEの
間で直列に接続され、出力端子ＯＵＴが、正電源電位Ｖ
CC側バイポーラ・トランジスタＱ１のエミッタと負電源
電位ＶEE側バイポーラ・トランジスタＱ２のコレクタに
接続されている。アナログ信号がバイポーラ・トランジ
スタＱ１のベースから入力され、バイポーラ・トランジ
スタＱ１が導通駆動し、エミッタホロワ回路の定電流素
子として接続されたバイポーラ・トランジスタＱ２のベ
ースからバイポーラ・トランジスタＱ２に流れる電流を
調節するための電圧源ＶBIASが接続されている。この電
圧源ＶBIASを変化させることにより、エミッタホロワ回
路のエミッタ電流ＩEEを変化させることができる。
【０００７】図２は本発明の回路において、電圧源Ｖ
BIASの電圧を調節して、定電流素子のバイポーラ・トラ
ンジスタＱ２に流れる電流を変化させたときの位相を、
ＳＰＩＣＥ回路シミュレーション法によりシミュレーシ
ョンした結果をグラフに示したもので横軸がエミッタホ
ロワ回路のエミッタ電流ＩEE，縦軸が入力端子ＩＮと出
力端子ＯＵＴとの位相差を表わしている。図１の回路に
おいて、周波数１００ＭＨｚの信号を入力端子より入力
し、ＶBIASの電圧を調整しエミッタ電流ＩEEを０〜２ｍ
Ａまで変化させたときのバイポーラトランジスタＱ１の
入力信号に対する出力信号の位相差を図２に示す。
BIASの電圧を調節して、定電流素子のバイポーラ・トラ
ンジスタＱ２に流れる電流を変化させたときの位相を、
ＳＰＩＣＥ回路シミュレーション法によりシミュレーシ
ョンした結果をグラフに示したもので横軸がエミッタホ
ロワ回路のエミッタ電流ＩEE，縦軸が入力端子ＩＮと出
力端子ＯＵＴとの位相差を表わしている。図１の回路に
おいて、周波数１００ＭＨｚの信号を入力端子より入力
し、ＶBIASの電圧を調整しエミッタ電流ＩEEを０〜２ｍ
Ａまで変化させたときのバイポーラトランジスタＱ１の
入力信号に対する出力信号の位相差を図２に示す。
【０００８】図２において、〜は３種類のバイポー
ラトランジスタＱ１による位相の変化を示している。す
なわち〜のトランジスタは、共にｆT ＝１６ＧＨ
ｚ，ｆmax ＝２４ＧＨｚのトランジスタであり、最大許
容電流値がは、０．７２ｍＡ，は１．４４ｍＡ，
は１．８ｍＡの場合を示している。本図において、バイ
ポーラトランジスタの最大許容電流値がの場合すなわ
ち、最大許容電流値が小さい程エミッタ電流に対する位
相変化量が多いことが示されている。
ラトランジスタＱ１による位相の変化を示している。す
なわち〜のトランジスタは、共にｆT ＝１６ＧＨ
ｚ，ｆmax ＝２４ＧＨｚのトランジスタであり、最大許
容電流値がは、０．７２ｍＡ，は１．４４ｍＡ，
は１．８ｍＡの場合を示している。本図において、バイ
ポーラトランジスタの最大許容電流値がの場合すなわ
ち、最大許容電流値が小さい程エミッタ電流に対する位
相変化量が多いことが示されている。
【０００９】本図により、トランジスタによる位相変化
量の差異はあるが、エミッタ電流の制御で位相を可変で
きることを示している。
量の差異はあるが、エミッタ電流の制御で位相を可変で
きることを示している。
【００１０】図３は、本発明の第二の実施例を示す位相
制御回路図である。図３において、バイポーラ・トラン
ジスタＱ１のコレクタ正電源電位ＶCCに接続されてお
り、エミッタには出力段の出力端子ＯＵＴ、及び、ｎ個
のエミッタ抵抗が接続されている。ｎ個のエミッタ抵抗
にはそれぞれスイッチが設けられていて、スイッチは負
電源電位ＶEEと接続されるようになっている。エミッタ
抵抗の内、必ず１つは負電源電位ＶEEと接続されてい
る。このエミッタ抵抗を任意の数だけスイッチにより負
電源電位ＶEEと接続することにより、エミッタ抵抗値を
変化させることができ、エミッタ電流を変化させること
ができる。図３の位相制御回路においても、図１と同様
に図２のような特性が得られ、エミッタ電流を変化させ
ることにより位相を制御することができる。
制御回路図である。図３において、バイポーラ・トラン
ジスタＱ１のコレクタ正電源電位ＶCCに接続されてお
り、エミッタには出力段の出力端子ＯＵＴ、及び、ｎ個
のエミッタ抵抗が接続されている。ｎ個のエミッタ抵抗
にはそれぞれスイッチが設けられていて、スイッチは負
電源電位ＶEEと接続されるようになっている。エミッタ
抵抗の内、必ず１つは負電源電位ＶEEと接続されてい
る。このエミッタ抵抗を任意の数だけスイッチにより負
電源電位ＶEEと接続することにより、エミッタ抵抗値を
変化させることができ、エミッタ電流を変化させること
ができる。図３の位相制御回路においても、図１と同様
に図２のような特性が得られ、エミッタ電流を変化させ
ることにより位相を制御することができる。
【００１１】図４は、図３に記載した本発明のエミッタ
ホロワ回路を含んだバッファアンプの集積回路の第三の
実施例を示す。このバッファアンプはマイクロ波通信用
の変調器などに使用される。本図において、入力端子Ｉ
Ｎから高周波信号を入力したとき出力端子ＯＵＴより増
幅された信号が出力される。エミッタホロワ用トランジ
スタＱ８のエミッタ側にエミッタホロワ抵抗Ｒ１４〜Ｒ
ｎが並列に接続されており、それぞれの抵抗にスイッチ
ング用トランジスタＱ９〜Ｑｎが接続されている。ま
た、トランジスタＱ９〜Ｑｎのベースには制御信号ＣＯ
ＮＴ１〜ＣＯＮＴｍがそれぞれ入力され、これらトラン
ジスタをＯＮ／ＯＦＦさせることによりエミッタ抵抗Ｒ
１４〜Ｒｎに流れるエミッタ電流を制御できる。
ホロワ回路を含んだバッファアンプの集積回路の第三の
実施例を示す。このバッファアンプはマイクロ波通信用
の変調器などに使用される。本図において、入力端子Ｉ
Ｎから高周波信号を入力したとき出力端子ＯＵＴより増
幅された信号が出力される。エミッタホロワ用トランジ
スタＱ８のエミッタ側にエミッタホロワ抵抗Ｒ１４〜Ｒ
ｎが並列に接続されており、それぞれの抵抗にスイッチ
ング用トランジスタＱ９〜Ｑｎが接続されている。ま
た、トランジスタＱ９〜Ｑｎのベースには制御信号ＣＯ
ＮＴ１〜ＣＯＮＴｍがそれぞれ入力され、これらトラン
ジスタをＯＮ／ＯＦＦさせることによりエミッタ抵抗Ｒ
１４〜Ｒｎに流れるエミッタ電流を制御できる。
【００１２】図５は、図４の回路において、入力端子Ｉ
Ｎへ入力する周波数が〜の４通りにおける位相変化
を示している。すなわち、は１００ＭＨｚ，は１．
０ＧＨｚ，は１．５ＧＨｚ，は２．８ＧＨｚの４通
りの場合における入力信号対出力信号の位相差とトラン
ジスタＱ８の制御信号ＣＯＮＴ１〜ＣＯＮＴｍを制御し
たときのエミッタ電流の関係を示した図である。
Ｎへ入力する周波数が〜の４通りにおける位相変化
を示している。すなわち、は１００ＭＨｚ，は１．
０ＧＨｚ，は１．５ＧＨｚ，は２．８ＧＨｚの４通
りの場合における入力信号対出力信号の位相差とトラン
ジスタＱ８の制御信号ＣＯＮＴ１〜ＣＯＮＴｍを制御し
たときのエミッタ電流の関係を示した図である。
【００１３】本図においても、トランジスタＱ８のエミ
ッタ電流を制御することにより、位相を制御することが
可能であることを示している。
ッタ電流を制御することにより、位相を制御することが
可能であることを示している。
【００１４】また、図６は、図４の回路において入力信
号の周波数振幅特性を示した図である。本図においてト
ランジスタＱ８のエミッタ電流が約３ｍＡ以下となると
出力信号が低下することが示されている。この結果、エ
ミッタ電流を３ｍＡ以上にて、周波数１００ＭＨｚ〜
２．８ＧＨｚの範囲において、振幅周波数特性を劣化さ
せずに位相を制御できることが示されている。
号の周波数振幅特性を示した図である。本図においてト
ランジスタＱ８のエミッタ電流が約３ｍＡ以下となると
出力信号が低下することが示されている。この結果、エ
ミッタ電流を３ｍＡ以上にて、周波数１００ＭＨｚ〜
２．８ＧＨｚの範囲において、振幅周波数特性を劣化さ
せずに位相を制御できることが示されている。
【００１５】
【発明の効果】以上説明したように、本発明による位相
制御回路は、エミッタホロワ回路において、エミッタ電
流を制御するための素子を接続し、エミッタに流れる電
流を制御することによって位相を変化させることができ
る。
制御回路は、エミッタホロワ回路において、エミッタ電
流を制御するための素子を接続し、エミッタに流れる電
流を制御することによって位相を変化させることができ
る。
【図１】本発明の第一の実施例を示す位相制御回路図で
ある。
ある。
【図２】図１のエミッタホロワ電流に対する位相の図で
ある。
ある。
【図３】本発明の第二の実施例を示す位相制御回路図で
ある。
ある。
【図４】本発明の第三の実施例の位相制御回路の一実施
例である。
例である。
【図５】本発明の第三の実施例の位相制御特性図であ
る。
る。
【図６】本発明の第三の実施例の振幅特性図である。
【図７】従来の位相制御回路の一実施例である。
ＩＮ アナログ信号入力端子 ＯＵＴ アナログ信号出力端子 ＶCC 正電源電位 ＶEE 負電源電位 Ｑ１〜Ｑｎ バイポーラ・トランジスタ ＶBIAS バイアス電圧源 Ｒ１〜Ｒｎ 電流制御抵抗 ＩEE 定電流源 ＣOUT 位相制御コンデンサ
Claims (2)
- 【請求項１】高周波アナログ信号を入力しエミッタ端子
から出力する第１のバイポーラトランジスタを用いたエ
ミッタホロワ回路で出力信号の位相を制御する位相制御
回路において、 前記エミッタ端子に定電流素子として動作する第２のバ
イポーラトランジスタを接続し、前記第２のバイポーラ
トランジスタのバイアス電圧を調整して振幅周波数特性
を劣化しない範囲で前記エミッタホロワ回路のエミッタ
電流を変化させて前記出力信号にコンデンサを接続する
ことなく位相制御することを特徴とする位相制御回路。 - 【請求項２】高周波アナログ信号を入力しエミッタ端子
から出力するバイポーラトランジスタを用いたエミッタ
ホロワ回路で出力信号の位相を制御する位相制御回路に
おいて、 前記エミッタ端子に抵抗とトランジスタとからなる直列
回路を複数並列接続し、振幅周波数特性を劣化させない
範囲で前記トランジスタの各々を外部の制御信号にて独
立にオンまたはオフさせて前記出力信号にコンデンサを
接続することなく位相制御することを特徴とする位相制
御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5322530A JP2677178B2 (ja) | 1993-12-21 | 1993-12-21 | 位相制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5322530A JP2677178B2 (ja) | 1993-12-21 | 1993-12-21 | 位相制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07176962A JPH07176962A (ja) | 1995-07-14 |
| JP2677178B2 true JP2677178B2 (ja) | 1997-11-17 |
Family
ID=18144701
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5322530A Expired - Lifetime JP2677178B2 (ja) | 1993-12-21 | 1993-12-21 | 位相制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2677178B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5131274B2 (ja) * | 2007-08-07 | 2013-01-30 | 富士通株式会社 | バッファ装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0326015A (ja) * | 1989-06-23 | 1991-02-04 | Nec Corp | 電圧可変移相器 |
| JPH05315888A (ja) * | 1992-05-12 | 1993-11-26 | Nec Ic Microcomput Syst Ltd | 移相回路 |
| JPH05327380A (ja) * | 1992-05-20 | 1993-12-10 | Mitsubishi Electric Corp | 増幅器 |
-
1993
- 1993-12-21 JP JP5322530A patent/JP2677178B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07176962A (ja) | 1995-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5809410A (en) | Low voltage RF amplifier and mixed with single bias block and method | |
| JPS61238118A (ja) | 非安定マルチバイブレータ回路 | |
| JP3311017B2 (ja) | 利得プログラム可能増幅装置 | |
| EP0257345A2 (en) | Compensated current mirror | |
| US7907073B2 (en) | Variable passive components with high resolution value selection and control | |
| US4949054A (en) | Temperature stable oscillator | |
| US6222423B1 (en) | Voltage controlled ring oscillator delay | |
| US5760641A (en) | Controllable filter arrangement | |
| JP2677178B2 (ja) | 位相制御回路 | |
| JP3875744B2 (ja) | 発振器 | |
| US4703284A (en) | High-frequency amplifier | |
| US6163211A (en) | Cascode amplifier with positive feedback for high frequency performance and method for operating and optimizing such amplifier | |
| JP2688552B2 (ja) | 可変遅延装置 | |
| US6093981A (en) | Switching of a capacitor on a mutually exclusive selected one of a plurality of integrated amplifiers | |
| CA2040134C (en) | A delay line providing an adjustable delay | |
| US6218906B1 (en) | Amplifier circuit | |
| US4173916A (en) | Tone generator system for an electronic organ | |
| JP2643751B2 (ja) | 帰還増幅回路 | |
| US4859962A (en) | Videoamplifier | |
| US6903591B2 (en) | Phase shifter circuit | |
| JP3851889B2 (ja) | 可変電流分割回路 | |
| JPH08162857A (ja) | インピーダンス整合回路 | |
| US5614865A (en) | Differential amplifier with improved operational range | |
| JP3455063B2 (ja) | 可変利得増幅器 | |
| JPH0542846B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970624 |