JPH08162857A - インピーダンス整合回路 - Google Patents
インピーダンス整合回路Info
- Publication number
- JPH08162857A JPH08162857A JP6297274A JP29727494A JPH08162857A JP H08162857 A JPH08162857 A JP H08162857A JP 6297274 A JP6297274 A JP 6297274A JP 29727494 A JP29727494 A JP 29727494A JP H08162857 A JPH08162857 A JP H08162857A
- Authority
- JP
- Japan
- Prior art keywords
- impedance matching
- inductor
- circuit
- input
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/56—Modifications of input or output impedances, not otherwise provided for
- H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 増幅回路において入力レベルの変化による位
相特性の劣化を回避する。 【構成】 入力レベルにしたがって、インピーダンス整
合用インダクタンスに並列に設けられたスイッチング用
ダイオードが開閉し、インピーダンス整合状態を変化さ
せる。入力レベルが低いときは、インピーダンス整合用
インダクタンスそのものによるインピーダンス整合によ
り増幅出力が出力される。入力レベルが高くなり飽和状
態に近づくと、スイッチング用ダイオードの立ち上がり
点に達し、ダイオードが開状態となり導通するためイン
ピーダンス整合特性が変化する。 【効果】 位相特性が劣化する以前に適当な出力状態に
調整することができる。
相特性の劣化を回避する。 【構成】 入力レベルにしたがって、インピーダンス整
合用インダクタンスに並列に設けられたスイッチング用
ダイオードが開閉し、インピーダンス整合状態を変化さ
せる。入力レベルが低いときは、インピーダンス整合用
インダクタンスそのものによるインピーダンス整合によ
り増幅出力が出力される。入力レベルが高くなり飽和状
態に近づくと、スイッチング用ダイオードの立ち上がり
点に達し、ダイオードが開状態となり導通するためイン
ピーダンス整合特性が変化する。 【効果】 位相特性が劣化する以前に適当な出力状態に
調整することができる。
Description
【０００１】
【産業上の利用分野】本発明は高周波増幅回路に利用す
る。本発明は自動インピーダンス整合調整に利用する。
特に、位相特性改善技術に関する。
る。本発明は自動インピーダンス整合調整に利用する。
特に、位相特性改善技術に関する。
【０００２】
【従来の技術】従来例のトランジスタ増幅回路を図４お
よび図５に示す。図４および図５は従来例の回路図であ
る。図４に示す従来例回路は、入力端子１、電源端子
２、出力端子３、カップリング用のコンデンサ４、入力
インピーダンス整合用のコンデンサ５および６、入力イ
ンピーダンス整合用のインダクタ１１、トランジスタ１
３、バイアス抵抗２０および２１、エミッタ抵抗２２、
電源バイパス用のコンデンサ７、エミッタバイパス用の
コンデンサ８、出力インピーダンス整合用のインダクタ
１２、出力インピーダンス整合用のコンデンサ９および
１０により構成される。
よび図５に示す。図４および図５は従来例の回路図であ
る。図４に示す従来例回路は、入力端子１、電源端子
２、出力端子３、カップリング用のコンデンサ４、入力
インピーダンス整合用のコンデンサ５および６、入力イ
ンピーダンス整合用のインダクタ１１、トランジスタ１
３、バイアス抵抗２０および２１、エミッタ抵抗２２、
電源バイパス用のコンデンサ７、エミッタバイパス用の
コンデンサ８、出力インピーダンス整合用のインダクタ
１２、出力インピーダンス整合用のコンデンサ９および
１０により構成される。
【０００３】このうち、コンデンサ５および６、インダ
クタ１１は、この増幅回路における入力インピーダンス
整合回路を形成し、入力端子１に接続されるインピーダ
ンスと、トランジスタ１３の入力インピーダンスとのイ
ンピーダンス整合の役割を果たしている。
クタ１１は、この増幅回路における入力インピーダンス
整合回路を形成し、入力端子１に接続されるインピーダ
ンスと、トランジスタ１３の入力インピーダンスとのイ
ンピーダンス整合の役割を果たしている。
【０００４】さらに、出力インピーダンス整合用のコン
デンサ９および１０、出力インピーダンス整合用のイン
ダクタ１２は、この増幅回路における出力インピーダン
ス整合回路を形成し、出力端子３に接続されるインピー
ダンスと、トランジスタ１３の出力インピーダンスとの
インピーダンス整合の役割をしている。
デンサ９および１０、出力インピーダンス整合用のイン
ダクタ１２は、この増幅回路における出力インピーダン
ス整合回路を形成し、出力端子３に接続されるインピー
ダンスと、トランジスタ１３の出力インピーダンスとの
インピーダンス整合の役割をしている。
【０００５】その他の従来例を図５に示す。図５はπマ
ッチを用いたインピーダンス整合回路により構成されて
いる。
ッチを用いたインピーダンス整合回路により構成されて
いる。
【０００６】
【発明が解決しようとする課題】図４または図５で示さ
れた増幅回路では、一般に入力レベルが大きくなると、
出力側でレベルが飽和してしまい。入力レベルが小さい
ときに比べ、増幅回路による信号の位相特性が大きく劣
化する。
れた増幅回路では、一般に入力レベルが大きくなると、
出力側でレベルが飽和してしまい。入力レベルが小さい
ときに比べ、増幅回路による信号の位相特性が大きく劣
化する。
【０００７】ＱＰＳＫ変調のような信号を増幅する場合
には、増幅回路の位相特性は通信路の品質に影響し、信
号の位相特性の劣化が少ないことが要求される。また、
信号の位相特性が極端に変化した場合には、本来リニア
動作をするべきところ、パラメトリック発振などの異常
動作を起こす。
には、増幅回路の位相特性は通信路の品質に影響し、信
号の位相特性の劣化が少ないことが要求される。また、
信号の位相特性が極端に変化した場合には、本来リニア
動作をするべきところ、パラメトリック発振などの異常
動作を起こす。
【０００８】特開昭５７−１３５５１０号公報には、Ｐ
ＩＮダイオードおよびコンデンサを用いたＡＧＣ回路が
公開されている。また、特開昭６２−７２０７号公報お
よび特開平２−４６０１１号公報には、可変容量ダイオ
ードを用いたインピーダンス整合回路が公開されてい
る。
ＩＮダイオードおよびコンデンサを用いたＡＧＣ回路が
公開されている。また、特開昭６２−７２０７号公報お
よび特開平２−４６０１１号公報には、可変容量ダイオ
ードを用いたインピーダンス整合回路が公開されてい
る。
【０００９】本発明は、このような背景に行われたもの
であり、入力レベルの変化による位相特性の劣化を回避
することができるインピーダンス整合回路を提供するこ
とを目的とする。本発明は、スイッチングダイオードを
用いて簡単に構成することができるインピーダンス整合
回路を提供することを目的とする。スイッチングダイオ
ードを用いる点において、既存の発明（特開昭５７−１
３５５１０号公報、特開昭６２−７２０７号公報、特開
平２−４６０１１号公報に開示されているもの）とは異
なる。
であり、入力レベルの変化による位相特性の劣化を回避
することができるインピーダンス整合回路を提供するこ
とを目的とする。本発明は、スイッチングダイオードを
用いて簡単に構成することができるインピーダンス整合
回路を提供することを目的とする。スイッチングダイオ
ードを用いる点において、既存の発明（特開昭５７−１
３５５１０号公報、特開昭６２−７２０７号公報、特開
平２−４６０１１号公報に開示されているもの）とは異
なる。
【００１０】
【課題を解決するための手段】本発明のインピーダンス
整合回路では、トランジスタ増幅回路の出力側のインピ
ーダンス整合用のインダクタンスがトランジスタのコレ
クタにカスケードに接続されているインピーダンス整合
回路で、前記インダクタンスに対し、並列にスイッチン
グ用ダイオードが接続されていることを特徴とする。
整合回路では、トランジスタ増幅回路の出力側のインピ
ーダンス整合用のインダクタンスがトランジスタのコレ
クタにカスケードに接続されているインピーダンス整合
回路で、前記インダクタンスに対し、並列にスイッチン
グ用ダイオードが接続されていることを特徴とする。
【００１１】すなわち、本発明は、増幅用トランジスタ
のコレクタにカスケードに接続されたインダクタを含む
出力インピーダンス整合回路である。
のコレクタにカスケードに接続されたインダクタを含む
出力インピーダンス整合回路である。
【００１２】ここで、本発明の特徴とするところは、こ
のインダクタに並列に接続されたダイオードを備えたと
ころにある。
のインダクタに並列に接続されたダイオードを備えたと
ころにある。
【００１３】前記ダイオードは、前記増幅用トランジス
タの入力回路に大きい振幅の入力信号が与えられてその
コレクタ電流が飽和するときに前記インダクタの両端に
生じるピーク電圧よりわずかに小さい電圧で導通状態と
なるように設定されることが望ましい。
タの入力回路に大きい振幅の入力信号が与えられてその
コレクタ電流が飽和するときに前記インダクタの両端に
生じるピーク電圧よりわずかに小さい電圧で導通状態と
なるように設定されることが望ましい。
【００１４】前記インダクタは、πマッチ回路のアーム
を構成することもできる。
を構成することもできる。
【００１５】あるいは、増幅用トランジスタの入力回路
にカスケードに接続されたインダクタを含む入力インピ
ーダンス整合回路において、このインダクタに並列に接
続されたダイオードを備え、このダイオードは、前記増
幅用トランジスタの入力回路に大きい振幅の入力信号が
与えられてそのコレクタ電流が飽和するときに前記イン
ダクタの両端に生じるピーク電圧よりわずかに小さい電
圧で導通状態となるように設定される構成とすることも
できる。
にカスケードに接続されたインダクタを含む入力インピ
ーダンス整合回路において、このインダクタに並列に接
続されたダイオードを備え、このダイオードは、前記増
幅用トランジスタの入力回路に大きい振幅の入力信号が
与えられてそのコレクタ電流が飽和するときに前記イン
ダクタの両端に生じるピーク電圧よりわずかに小さい電
圧で導通状態となるように設定される構成とすることも
できる。
【００１６】
【作用】入力レベルにしたがって、整合用インダクタン
スに並列に設けられたスイッチング用ダイオードが開閉
し、インピーダンス整合状態を変化させる。このスイッ
チング用ダイオードの順方向電圧の立ち上がり点を適当
な値のものを選択することにより、最良の状態に設定す
ることができる。
スに並列に設けられたスイッチング用ダイオードが開閉
し、インピーダンス整合状態を変化させる。このスイッ
チング用ダイオードの順方向電圧の立ち上がり点を適当
な値のものを選択することにより、最良の状態に設定す
ることができる。
【００１７】入力レベルが低いときは、整合用インダク
タンスそのものによるインピーダンス整合により増幅出
力が出力される。入力レベルが高くなり飽和状態に近づ
くと、スイッチング用ダイオードの立ち上がり点に達
し、ダイオードが開状態となり導通する。そのため、整
合用インダクタンスのインピーダンス整合特性が変化す
る。これにより、インピーダンス整合回路は自動的にイ
ンピーダンス整合調整を行い、一種の自動利得制御回路
（ＡＧＣ）として動作し、位相特性が劣化する以前に適
当な出力状態に調整することができる。
タンスそのものによるインピーダンス整合により増幅出
力が出力される。入力レベルが高くなり飽和状態に近づ
くと、スイッチング用ダイオードの立ち上がり点に達
し、ダイオードが開状態となり導通する。そのため、整
合用インダクタンスのインピーダンス整合特性が変化す
る。これにより、インピーダンス整合回路は自動的にイ
ンピーダンス整合調整を行い、一種の自動利得制御回路
（ＡＧＣ）として動作し、位相特性が劣化する以前に適
当な出力状態に調整することができる。
【００１８】
【実施例】本発明第一実施例を図１を参照して説明す
る。図１は本発明第一実施例の回路図である。
る。図１は本発明第一実施例の回路図である。
【００１９】本発明は、増幅用のトランジスタ１３のコ
レクタにカスケードに接続されたインダクタ１２を含む
出力インピーダンス整合回路である。
レクタにカスケードに接続されたインダクタ１２を含む
出力インピーダンス整合回路である。
【００２０】ここで、本発明の特徴とするところは、こ
のインダクタ１２に並列に接続されたダイオード２３を
備えるところにある。ダイオード２３は、トランジスタ
１３の入力回路に大きい振幅の入力信号が与えられてそ
のコレクタ電流が飽和するときにインダクタ１２の両端
に生じるピーク電圧よりわずかに小さい電圧で導通状態
となるように設定されている。
のインダクタ１２に並列に接続されたダイオード２３を
備えるところにある。ダイオード２３は、トランジスタ
１３の入力回路に大きい振幅の入力信号が与えられてそ
のコレクタ電流が飽和するときにインダクタ１２の両端
に生じるピーク電圧よりわずかに小さい電圧で導通状態
となるように設定されている。
【００２１】図１に示すトランジスタ増幅回路は、入力
端子１、電源端子２、出力端子３、カップリング用のコ
ンデンサ４、入力インピーダンス整合用のコンデンサ５
および６、入力インピーダンス整合用のインダクタ１
１、トランジスタ１３、バイアス抵抗２０および２１、
エミッタ抵抗２２、電源バイパス用のコンデンサ７、エ
ミッタバイパス用のコンデンサ８、出力インピーダンス
整合用のインダクタ１２、出力インピーダンス整合用の
コンデンサ９および１０、スイッチング用のダイオード
２３により構成される。
端子１、電源端子２、出力端子３、カップリング用のコ
ンデンサ４、入力インピーダンス整合用のコンデンサ５
および６、入力インピーダンス整合用のインダクタ１
１、トランジスタ１３、バイアス抵抗２０および２１、
エミッタ抵抗２２、電源バイパス用のコンデンサ７、エ
ミッタバイパス用のコンデンサ８、出力インピーダンス
整合用のインダクタ１２、出力インピーダンス整合用の
コンデンサ９および１０、スイッチング用のダイオード
２３により構成される。
【００２２】この回路では、入力信号が小さくトランジ
スタ１３の動作が飽和する以前の線形動作時では、増幅
回路による信号の位相変化は小さい。一方、入力レベル
が大きい場合には、トランジスタ１３の出力側でレベル
が飽和する以前にダイオード２３が開状態となることに
より、インダクタ１２がショートされ、信号の位相変化
が小さく抑えられる。このため、出力レベルが飽和して
も増幅回路による信号の位相特性は大きく劣化しない。
スタ１３の動作が飽和する以前の線形動作時では、増幅
回路による信号の位相変化は小さい。一方、入力レベル
が大きい場合には、トランジスタ１３の出力側でレベル
が飽和する以前にダイオード２３が開状態となることに
より、インダクタ１２がショートされ、信号の位相変化
が小さく抑えられる。このため、出力レベルが飽和して
も増幅回路による信号の位相特性は大きく劣化しない。
【００２３】次に、図２を参照して本発明第二実施例を
説明する。図２は本発明第二実施例の回路図である。図
２では、出力インピーダンス整合回路として、いわゆる
πマッチであるが、インダクタ１５に並列にダイオード
２３を設けている。このことにより、本発明第一実施例
と同様に、出力レベルが飽和しても増幅回路による信号
の位相特性は劣化が小さい。
説明する。図２は本発明第二実施例の回路図である。図
２では、出力インピーダンス整合回路として、いわゆる
πマッチであるが、インダクタ１５に並列にダイオード
２３を設けている。このことにより、本発明第一実施例
と同様に、出力レベルが飽和しても増幅回路による信号
の位相特性は劣化が小さい。
【００２４】次に、図３を参照して本発明第三実施例を
説明する。図３は本発明第三実施例の回路図である。図
３では、トランジスタ１３の入力回路にカスケードに接
続されたインダクタ１１を含む入力インピーダンス整合
回路において、このインダクタ１１に並列に接続された
ダイオード２３を備え、このダイオード２３は、トラン
ジスタ１３の入力回路に大きい振幅の入力信号が与えら
れてそのコレクタ電流が飽和するときにインダクタ１１
の両端に生じるピーク電圧よりわずかに小さい電圧で導
通状態となるように設定されている。詳細な動作につい
ては、出力インピーダンス整合用のインダクタ１２の代
わりに入力インピーダンス整合用のインダクタ１１を用
いることの他は、既に本発明第一実施例で説明したもの
と同様に説明することができる。
説明する。図３は本発明第三実施例の回路図である。図
３では、トランジスタ１３の入力回路にカスケードに接
続されたインダクタ１１を含む入力インピーダンス整合
回路において、このインダクタ１１に並列に接続された
ダイオード２３を備え、このダイオード２３は、トラン
ジスタ１３の入力回路に大きい振幅の入力信号が与えら
れてそのコレクタ電流が飽和するときにインダクタ１１
の両端に生じるピーク電圧よりわずかに小さい電圧で導
通状態となるように設定されている。詳細な動作につい
ては、出力インピーダンス整合用のインダクタ１２の代
わりに入力インピーダンス整合用のインダクタ１１を用
いることの他は、既に本発明第一実施例で説明したもの
と同様に説明することができる。
【００２５】本発明第一ないし第三実施例において、ダ
イオード２３は、１個ではなく複数個を直列にしたもの
で、代替することも考えられる。また、入力信号の扱う
周波数が高くなった場合には、ダイオード２３はショッ
トキー型のスイッチグ用ダイオードを使用することもで
きる。
イオード２３は、１個ではなく複数個を直列にしたもの
で、代替することも考えられる。また、入力信号の扱う
周波数が高くなった場合には、ダイオード２３はショッ
トキー型のスイッチグ用ダイオードを使用することもで
きる。
【００２６】本発明第一〜第二実施例では、ＮＰＮ型ト
ランジスタを用いて説明したが、電界効果トランジスタ
でも同様に説明することができる。また、増幅回路以外
でもミキサー回路であっても同様の効果を得ることがで
きる。
ランジスタを用いて説明したが、電界効果トランジスタ
でも同様に説明することができる。また、増幅回路以外
でもミキサー回路であっても同様の効果を得ることがで
きる。
【００２７】
【発明の効果】以上説明したように、本発明によれば、
入力レベルの変化による位相特性の劣化を回避すること
ができるインピーダンス整合回路を実現することができ
る。本発明によれば、入力レベルの変化による位相特性
の劣化を回避することができる。本発明によれば、イン
ピーダンス整合回路をスイッチングダイオードを用いて
簡単に構成することができる。
入力レベルの変化による位相特性の劣化を回避すること
ができるインピーダンス整合回路を実現することができ
る。本発明によれば、入力レベルの変化による位相特性
の劣化を回避することができる。本発明によれば、イン
ピーダンス整合回路をスイッチングダイオードを用いて
簡単に構成することができる。
【図面の簡単な説明】
【図１】本発明第一実施例の回路図。
【図２】本発明第二実施例の回路図。
【図３】本発明第三実施例の回路図。
【図４】従来例の回路図。
【図５】従来例の回路図。
１ 入力端子 ２ 電源端子 ３ 出力端子 ４〜１０、３１、３２ コンデンサ １１、１２、１５ インダクタ １３ トランジスタ １４ チョークコイル ２０、２１ バイアス抵抗 ２２ エミッタ抵抗 ２３ ダイオード
Claims (4)
- 【請求項１】 増幅用トランジスタのコレクタにカスケ
ードに接続されたインダクタを含む出力インピーダンス
整合回路において、 このインダクタに並列に接続されたダイオードを備えた
ことを特徴とするインピーダンス整合回路。 - 【請求項２】 前記ダイオードは、前記増幅用トランジ
スタの入力回路に大きい振幅の入力信号が与えられてそ
のコレクタ電流が飽和するときに前記インダクタの両端
に生じるピーク電圧よりわずかに小さい電圧で導通状態
となるように設定された請求項１記載のインピーダンス
整合回路。 - 【請求項３】 前記インダクタは、πマッチ回路のアー
ムを構成する請求項２記載のインピーダンス整合回路。 - 【請求項４】 増幅用トランジスタの入力回路にカスケ
ードに接続されたインダクタを含む入力インピーダンス
整合回路において、 このインダクタに並列に接続されたダイオードを備え、 このダイオードは、前記増幅用トランジスタの入力回路
に大きい振幅の入力信号が与えられてそのコレクタ電流
が飽和するときに前記インダクタの両端に生じるピーク
電圧よりわずかに小さい電圧で導通状態となるように設
定されたことを特徴とするインピーダンス整合回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6297274A JP2606165B2 (ja) | 1994-11-30 | 1994-11-30 | インピーダンス整合回路 |
| EP95308591A EP0715404B1 (en) | 1994-11-30 | 1995-11-29 | High frequency amplifying circuit |
| CA002164056A CA2164056A1 (en) | 1994-11-30 | 1995-11-29 | Impedance matching circuit |
| DE69518968T DE69518968T2 (de) | 1994-11-30 | 1995-11-29 | Hochfrequenzverstärkungsschaltung |
| US08/563,965 US5661438A (en) | 1994-11-30 | 1995-11-29 | Impedance matching circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6297274A JP2606165B2 (ja) | 1994-11-30 | 1994-11-30 | インピーダンス整合回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08162857A true JPH08162857A (ja) | 1996-06-21 |
| JP2606165B2 JP2606165B2 (ja) | 1997-04-30 |
Family
ID=17844409
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6297274A Expired - Fee Related JP2606165B2 (ja) | 1994-11-30 | 1994-11-30 | インピーダンス整合回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5661438A (ja) |
| EP (1) | EP0715404B1 (ja) |
| JP (1) | JP2606165B2 (ja) |
| CA (1) | CA2164056A1 (ja) |
| DE (1) | DE69518968T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008005310A (ja) * | 2006-06-23 | 2008-01-10 | Yagi Antenna Co Ltd | 広帯域増幅装置及び広帯域光電変換回路 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000124741A (ja) * | 1998-10-19 | 2000-04-28 | Oki Electric Ind Co Ltd | 増幅回路 |
| DE69834499T2 (de) * | 1998-12-22 | 2007-04-19 | Stmicroelectronics S.R.L., Agrate Brianza | Rauscharme Verstärkerstufe mit Anpassungsschaltung |
| US20020050851A1 (en) * | 1999-12-22 | 2002-05-02 | Grundlingh Johan M. | Method and apparatus for biasing radio frequency power transistors |
| JP2003218659A (ja) * | 2002-01-17 | 2003-07-31 | Nec Saitama Ltd | 携帯通信端末における整合回路切替装置 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3587017A (en) * | 1966-11-29 | 1971-06-22 | Fujitsu Ltd | Overvoltage protecting arrangement for an rf amplifier |
| DE1766047A1 (de) * | 1968-03-27 | 1971-05-27 | Telefunken Patent | Schaltungsanordnung eines Vorstufenverstaerkers fuer mehrere Frequenzbereiche in Empfangsgeraeten der Nachrichtentechnik |
| US3617915A (en) * | 1969-06-29 | 1971-11-02 | Hitachi Ltd | Tuning circuit having a neutralizing circuit |
| US3585519A (en) * | 1969-10-16 | 1971-06-15 | Us Navy | Narrow band intermediate frequency amplifier |
| DE2606270C3 (de) * | 1976-02-17 | 1978-11-23 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Mehrstufige Begrenzerverstärkerschaltung |
| JPS57135510A (en) * | 1981-02-17 | 1982-08-21 | Toshiba Corp | Gain control circuit |
| JPS627207A (ja) * | 1985-07-04 | 1987-01-14 | Toshiba Corp | 高周波電力増幅回路 |
| US4673886A (en) * | 1986-02-26 | 1987-06-16 | Motorola, Inc. | Adaptively stabilized RF amplifier |
| JPH0246011A (ja) * | 1988-08-08 | 1990-02-15 | Mitsubishi Electric Corp | 高周波高出力混成集積回路 |
| US5276912A (en) * | 1990-02-06 | 1994-01-04 | Motorola, Inc. | Radio frequency power amplifier having variable output power |
| US5117203A (en) * | 1990-12-13 | 1992-05-26 | General Electric Company | Phase stable limiting power amplifier |
| JP2503917B2 (ja) * | 1993-09-22 | 1996-06-05 | 日本電気株式会社 | 高効率電力増幅器 |
-
1994
- 1994-11-30 JP JP6297274A patent/JP2606165B2/ja not_active Expired - Fee Related
-
1995
- 1995-11-29 US US08/563,965 patent/US5661438A/en not_active Expired - Fee Related
- 1995-11-29 EP EP95308591A patent/EP0715404B1/en not_active Expired - Lifetime
- 1995-11-29 DE DE69518968T patent/DE69518968T2/de not_active Expired - Fee Related
- 1995-11-29 CA CA002164056A patent/CA2164056A1/en not_active Abandoned
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008005310A (ja) * | 2006-06-23 | 2008-01-10 | Yagi Antenna Co Ltd | 広帯域増幅装置及び広帯域光電変換回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69518968D1 (de) | 2000-11-02 |
| EP0715404A1 (en) | 1996-06-05 |
| EP0715404B1 (en) | 2000-09-27 |
| CA2164056A1 (en) | 1996-05-31 |
| DE69518968T2 (de) | 2001-05-03 |
| JP2606165B2 (ja) | 1997-04-30 |
| US5661438A (en) | 1997-08-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7728662B2 (en) | Saturated power amplifier with selectable and variable output power levels | |
| US4393353A (en) | Negative feedback amplifying circuit having voltage negative feedback and current negative feedback circuits | |
| JP3523638B2 (ja) | 電力増幅器の動作点の調整のための回路装置 | |
| US7907073B2 (en) | Variable passive components with high resolution value selection and control | |
| JP2606165B2 (ja) | インピーダンス整合回路 | |
| US7345556B2 (en) | Variable attenuation circuit having large attenuation amount with small circuit size | |
| JPH0314818Y2 (ja) | ||
| US20050140439A1 (en) | Predistortion linearizer for power amplifier | |
| JPH10154914A (ja) | 利得制御型トランジスタ電力増幅器 | |
| JP3108712U (ja) | 可変利得増幅回路 | |
| JPH10126215A (ja) | 可変減衰装置 | |
| JPH07283662A (ja) | 電力増幅回路 | |
| JP2909671B2 (ja) | 広帯域増幅器 | |
| JPH06252668A (ja) | マイクロ波回路 | |
| US4531101A (en) | High-frequency amplifier with enhanced gain from use of the Miller effect capacitance | |
| JPS60146510A (ja) | 選択増幅段 | |
| JP2005184258A (ja) | 高周波増幅器 | |
| JPH02274006A (ja) | 利得可変増幅回路 | |
| JP2001156567A (ja) | 高周波増幅回路 | |
| JP2004320352A (ja) | 高周波可変減衰器 | |
| JP3514962B2 (ja) | 電子チューナ回路 | |
| JPH0276407A (ja) | 高周波増幅器のａｇｃ回路 | |
| JPS6160607B2 (ja) | ||
| KR940003560Y1 (ko) | 전압가변발진기 | |
| KR0142465B1 (ko) | 디씨 컨트롤이 가능한 앰플리파이어 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |